JP5757979B2 - Semiconductor device package - Google Patents
Semiconductor device package Download PDFInfo
- Publication number
- JP5757979B2 JP5757979B2 JP2013154937A JP2013154937A JP5757979B2 JP 5757979 B2 JP5757979 B2 JP 5757979B2 JP 2013154937 A JP2013154937 A JP 2013154937A JP 2013154937 A JP2013154937 A JP 2013154937A JP 5757979 B2 JP5757979 B2 JP 5757979B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- semiconductor device
- network structure
- device package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、半導体装置のパッケージに関する。 The present invention relates to a package of a semiconductor device.
リードフレームと電気的に接続された半導体チップなどの超小型の電子装置を樹脂モールディングした半導体装置パッケージが知られている。図6に示す典型的な半導体装置パッケージの構造では、半導体チップ101がリードフレーム102の一部である中央ダイパッド部107の上に配置され、接着樹脂層で接合されている。半導体チップ101とリードフレーム102とはボンディングワイヤ103で電気的に接続されている。半導体チップ101およびリードフレーム102を覆って、エポキシ樹脂とフィラーなどからなる樹脂パッケージ本体104が成形され、成形された樹脂パッケージ本体104の中に半導体チップ101およびリードフレーム102が封入される。リードフレーム102の一部は樹脂パッケージ本体104の外まで延びて外部リード105となり外部回路との接続端子に利用される。
2. Description of the Related Art A semiconductor device package in which an ultra-small electronic device such as a semiconductor chip electrically connected to a lead frame is resin-molded is known. In the structure of the typical semiconductor device package shown in FIG. 6, the
このような半導体装置パッケージが有している問題点の一つは、樹脂とリードフレームとの界面に沿って内部に水分が進入し、電気的絶縁性の低下などの悪影響が生じることである。図7に示すように、外部リード105と樹脂パッケージ本体104との界面106を通じて水分が進入する。この進入した水分は、リードフレーム102に沿って内部へと浸透する。この水分の作用で、樹脂パッケージ本体104とリードフレーム102との界面に、剥離が生じる。その結果、外界に存在するイオン性その他の腐食性汚染物質が進入することになる。このような水分及び汚染物質の進入は、半導体チップのパッド腐食による早期不良を誘発することになる。
One of the problems that such a semiconductor device package has is that moisture enters the inside along the interface between the resin and the lead frame, causing adverse effects such as a decrease in electrical insulation. As shown in FIG. 7, moisture enters through the
樹脂とリードフレーム界面での水分進入の原因としては、樹脂とリードフレームとの間の剥離が上げられる。リードフレームが使用環境より受ける応力で変形するときに、樹脂がリードフレームの変形に追従できないのがこの剥離の要因の1つであり、樹脂に含まれるフィラー(シリカ)の含有により樹脂の弾性率が高くなってしまうためである。図8は従来技術のリードフレーム近傍のフィラーの様子を示す模式断面図である。フィラーはほぼ一様に分布している。 As a cause of moisture intrusion at the interface between the resin and the lead frame, peeling between the resin and the lead frame is raised. When the lead frame is deformed by the stress that it receives from the usage environment, one of the factors of this peeling is that the resin cannot follow the deformation of the lead frame. The elastic modulus of the resin due to the filler (silica) contained in the resin. Because it becomes high. FIG. 8 is a schematic cross-sectional view showing the state of the filler in the vicinity of the lead frame of the prior art. The filler is distributed almost uniformly.
リードフレーム102と樹脂パッケージ本体104の間の密封不良のほかにも、樹脂パッケージ本体104とリードフレーム102の中央ダイパッド部107の背面との界面における接着不良という問題がある。このような接着不良により、特に電子装置パッケージが多湿環境に露出される場合に、図7に示すようリードフレーム102と樹脂パッケージ本体104との間で発生する剥離部分108に水分が溜まることとなる。この水分は、電子装置パッケージがボード装着などの処理工程で高温処理されたときに、蒸気になって膨張を起こし、パッケージクラックを引き起こすことになる。
In addition to poor sealing between the
リードフレームに対する樹脂パッケージ本体の接着力を向上させて樹脂パッケージ製品の品質と信頼性を改善するために、リードフレームの表面に種々の処理を施すことが提案されている。従来知られているこの種の処理は、銅からなるリードフレーム表面をプラズマによる処理を行ったりする技術である。既存のプラズマ洗浄方法は一般的には、半導体チップ101とリードフレーム102などの組立後で樹脂パッケージ本体104の成形工程の前に施される。
In order to improve the adhesiveness of the resin package body to the lead frame and improve the quality and reliability of the resin package product, it has been proposed to perform various treatments on the surface of the lead frame. This type of treatment that is conventionally known is a technique in which the surface of a lead frame made of copper is treated with plasma. The existing plasma cleaning method is generally performed after the assembly of the
しかしながら、従来のプラズマ洗浄方法では、上向き露出面に対しては効果があるが、中央ダイパッド部107の背面などと樹脂パッケージ本体104との間の接着力を促進させるにはあまり効果的ではない。また、上記方法では、接着樹脂層とリードフレーム間の接着力を促進させる効果もあまりない。しかも、プラズマ処理はバッチ処理を行う必要があるため、非経済的であり、連続化された樹脂パッケージ生産組立工程には適用が困難である。
However, although the conventional plasma cleaning method is effective for the upward exposed surface, it is not very effective for promoting the adhesive force between the back surface of the central
一方、リードフレーム102の表面にブラックオキシドやブラウンオキシド、錫酸化物/有機シランなどの表面処理層を形成する方法は、パッケージ内部に対する処理では大変有利であるが、パッケージ外部においては多くの問題を引き起こす。例えば、樹脂成形工程において、成形樹脂の低分子量部分がリードフレーム102の表面に流出する問題がある。これはいわゆる「樹脂ブリード」と呼ばれ、外部リードの表面を電気的に絶縁化してしまう。そこで、従来は、パッケージを印刷回路基板などに接続するために、外部リードの表面に錫や半田によるめっきを行う前に、樹脂ブリードを除去していた。樹脂ブリード自体は、通常の化学的あるいは機械的方法で除去できる。ところが、ブラックオキシドなどの表面処理層の上に樹脂ブリードが発生すると、両者の相互作用によって付着性が非常に強い膜が形成されてしまい、容易には除去できなくなってしまう。リードフレームやパッケージを損傷せずに前記表面処理層の樹脂ブリードを完全に除去することは極めて困難である。
On the other hand, the method of forming a surface treatment layer of black oxide, brown oxide, tin oxide / organosilane, etc. on the surface of the
本発明に係る半導体装置パッケージは、リードフレームと樹脂パッケージ本体との接合面の一部を網目構造としているので、この接続面の接触面積が増大しリードフレームと樹脂パッケージ本体との接合性を向上できる。しかも、網目構造を立体的にすることでリードフレームと樹脂が接合面も立体的になるので飛躍的に接合性が向上する。 In the semiconductor device package according to the present invention, a part of the joint surface between the lead frame and the resin package body has a mesh structure, so that the contact area of the connection surface is increased and the joint property between the lead frame and the resin package body is improved. it can. In addition, by making the network structure three-dimensional, the joining surface of the lead frame and the resin also becomes three-dimensional, so that the joining property is dramatically improved.
しかも、できあがった網目構造のメッシュを樹脂に含まれるフィラーの平均粒子径より小さくすることで、リードフレームの表面近傍に到達するフィラーを減らし、リードフレーム近傍における樹脂の弾性率を変化させることで半導体装置パッケージの使用環境より受ける応力で変形するリードフレームに樹脂が追従することができるので、密着性が向上する。 In addition, by reducing the mesh of the resulting network structure to be smaller than the average particle size of the filler contained in the resin, the amount of filler reaching the surface of the lead frame is reduced, and the elastic modulus of the resin in the vicinity of the lead frame is changed to change the semiconductor. Since the resin can follow the lead frame that is deformed by the stress received from the usage environment of the device package, the adhesion is improved.
本発明にかかる半導体装置パッケージ、前記網目構造の形成によって、半導体チップがリードフレームと樹脂パッケージ本体との接合性を大幅に向上させることができる。しかも、樹脂に含まれるフィラーの分布をリードフレーム近傍で変化させることができ樹脂とリードフレーム接続面の密着の信頼性を向上することになる。その結果、リードフレームと樹脂パッケージ本体との一体接合面の剥離が生じにくく、水分や汚染物質の浸入やそれに伴う各種の弊害を防止して、電子装置パッケージの品質を向上させることができる。 With the formation of the semiconductor device package and the mesh structure according to the present invention, the semiconductor chip can greatly improve the bondability between the lead frame and the resin package main body. In addition, the distribution of the filler contained in the resin can be changed in the vicinity of the lead frame, and the reliability of the adhesion between the resin and the lead frame connection surface is improved. As a result, peeling of the integrally joined surface between the lead frame and the resin package main body is unlikely to occur, and it is possible to improve the quality of the electronic device package by preventing intrusion of moisture and contaminants and various adverse effects associated therewith.
以下、本発明の実施の形態を図1乃至5に基づいて説明する。 Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
図1に本発明の第一の実施例を示す。半導体装置パッケージ4は、半導体チップ1が、銅材からなるリードフレーム2の中央のダイパッド9上に配置され、接着樹脂層で接合されている。半導体チップ1とリードフレーム2とはボンディングワイヤ3で電気的に接続されている。半導体チップ1およびリードフレーム2を覆って、エポキシ樹脂などからなる樹脂パッケージ本体4が成形され、成形された樹脂パッケージ本体4の中に半導体チップ1およびリードフレーム2が封入されている。リードフレーム2の一部は樹脂パッケージ本体4の外まで延びて外部リード5となり外部回路との接続に利用される。重要な点はここで用いたリードフレーム2が網目構造を有していることである。
FIG. 1 shows a first embodiment of the present invention. In the
樹脂パッケージ本体4を構成する樹脂材料としては、ノボラックエポキシ樹脂が使用できる。それ以外にも、通常の電子IC パッケージ産業で使用されているような樹脂材料、例えばエポキシシリコン等が使用される。その他のポリエステル樹脂やシリコン樹脂も使用される。
A novolac epoxy resin can be used as the resin material constituting the
リードフレーム2は、中央に半導体チップ1を接合する矩形板状のダイパッド9を有する。ダイパッド9はアームによりリードフレームレールにつながっている。
The
図2はリードフレーム部をA−A´で切断した模式断面図である。リードフレーム2は表面に網目構造11を有しているので、樹脂で封止すると樹脂とリードフレーム2の接続面は構造的に強固な密着となり、樹脂とリードフレーム接続面の剥離が生じにくくなる。
FIG. 2 is a schematic cross-sectional view of the lead frame section cut along AA ′. Since the
図3に第二の実施例を示す。本発明の網目構造は封止樹脂に含まれるフィラー10の平均粒子径より小さい網目の構造を有する。網目のメッシュが使用する封止樹脂に含まれるフィラー10の平均粒子径より小さくなることで、フィラーの径が大きいものは網目構造の中に入り込まなくなる。したがってリードフレーム表面近傍で封止樹脂に含まれるフィラーの量と径を変化させることができ、リードフレーム網目構造部11の封止樹脂弾性率を下げることができる。したがって、外力によるリードフレームの変形に対して封止樹脂がリードフレームの変形に追従することで封止樹脂とリードフレーム接続面の剥離が生じにくくなる。
FIG. 3 shows a second embodiment. The network structure of the present invention has a network structure smaller than the average particle diameter of the
図4に第三の実施例を示す。リードフレームの網目構造が2層以上重ねた構造を有する。これにより各層の網目のメッシュがフィラー10の標準粒子径より大きくても、重ね合わせたことにより出来上がる網目のメッシュは小さくなり任意の粒子径に対しメッシュの大きさを設計できる。さらに網目構造を2層以上の多層に重ねることで樹脂がリードフレーム内部に入り込み構造的により強固な結びつきとなり封止樹脂とリードフレームの接合面の剥離が生じにくくなる。
FIG. 4 shows a third embodiment. The network structure of the lead frame has a structure in which two or more layers are stacked. As a result, even if the mesh of each layer is larger than the standard particle size of the
図5に第四の実施例を示す。リードフレームは半導体チップと電気的に接続するためにワイヤーボンディングされる。特にリードフレーム側の接続部はワイヤーをこすり付けるようなウェッジボンディングになる。したがって、これらのボンディング箇所に網目構造による凹凸があると場合によってはワイヤーボンディングの接続強度が低下する。そこでリードフレームのワイヤーボンディングする部分12を網目構造とせずに平らにすることによってワイヤーボンディング3の接続強度を維持することができる。
FIG. 5 shows a fourth embodiment. The lead frame is wire bonded to electrically connect to the semiconductor chip. In particular, the connection part on the lead frame side is wedge bonding such that the wire is rubbed. Therefore, if there are irregularities due to the network structure at these bonding locations, the connection strength of wire bonding may be lowered in some cases. Accordingly, the connection strength of the
1 半導体装置
2 リードフレーム
3 ワイヤーボンディング
4 樹脂パッケージ本体
5 外部リード
9 ダイパッド
10 フィラー
11 リードフレーム網目構造部
12 リードフレーム上のワイヤーボンディングする部分
101 半導体装置
102 リードフレーム
103 ワイヤーボンディング
104 樹脂パッケージ本体
105 外部リード
106 外部リードと樹脂パッケージ本体との界面
107 中央ダイパッド部
108 リードフレームと樹脂パッケージ本体との間で発生する剥離部分
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013154937A JP5757979B2 (en) | 2013-07-25 | 2013-07-25 | Semiconductor device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013154937A JP5757979B2 (en) | 2013-07-25 | 2013-07-25 | Semiconductor device package |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007195494A Division JP2009032906A (en) | 2007-07-27 | 2007-07-27 | Semiconductor device package |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013243394A JP2013243394A (en) | 2013-12-05 |
JP5757979B2 true JP5757979B2 (en) | 2015-08-05 |
Family
ID=49843925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013154937A Expired - Fee Related JP5757979B2 (en) | 2013-07-25 | 2013-07-25 | Semiconductor device package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5757979B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112023000186T5 (en) | 2022-04-25 | 2024-05-02 | Fuji Electric Co., Ltd. | semiconductor device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2651868B2 (en) * | 1989-04-27 | 1997-09-10 | 株式会社日立製作所 | Resin-sealed semiconductor and method of manufacturing the same |
-
2013
- 2013-07-25 JP JP2013154937A patent/JP5757979B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013243394A (en) | 2013-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009032906A (en) | Semiconductor device package | |
US9578744B2 (en) | Leadframe package with pre-applied filler material | |
CN107644862B (en) | Rugged leadframe with silver nanolayers | |
JP5543086B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6250429B2 (en) | Semiconductor device and manufacturing method thereof | |
TW390004B (en) | Device for storing semiconductor chip and method for making the same | |
US9171741B2 (en) | Packaging substrate and fabrication method thereof | |
JP4945682B2 (en) | Semiconductor memory device and manufacturing method thereof | |
US20110241187A1 (en) | Lead frame with recessed die bond area | |
WO2014024796A1 (en) | Semiconductor device and method for producing same | |
JP4878813B2 (en) | Semiconductor mounting equipment | |
JP5757979B2 (en) | Semiconductor device package | |
JP2009060144A (en) | Multi-layer substrate with built-in electronic part | |
TWI546914B (en) | Partial glob-top encapsulation technique | |
CN101494210A (en) | Conductor frame and encapsulation structure | |
JP2007250906A (en) | Semiconductor device and manufacturing method therefor | |
JP4739680B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
CN104701185B (en) | The preparation method of package substrate, encapsulating structure and package substrate | |
JP2001077266A (en) | Manufacture of resin sealed semiconductor device | |
JP2017092212A (en) | Semiconductor device and manufacturing method of the same | |
JP3818591B2 (en) | Electronic component with through-hole electrode and method for manufacturing the same | |
JP5149694B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2005340588A (en) | Semiconductor device and its manufacturing method | |
JP2008171903A (en) | Semiconductor device and its manufacturing method | |
JP2008251786A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5757979 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |