JP2014112572A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014112572A
JP2014112572A JP2011072959A JP2011072959A JP2014112572A JP 2014112572 A JP2014112572 A JP 2014112572A JP 2011072959 A JP2011072959 A JP 2011072959A JP 2011072959 A JP2011072959 A JP 2011072959A JP 2014112572 A JP2014112572 A JP 2014112572A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
solder
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011072959A
Other languages
English (en)
Inventor
Seiji Fujiwara
誠司 藤原
Taichi Nakamura
太一 中村
Akio Furusawa
彰男 古澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011072959A priority Critical patent/JP2014112572A/ja
Priority to PCT/JP2012/001544 priority patent/WO2012132249A1/ja
Publication of JP2014112572A publication Critical patent/JP2014112572A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/264—Bi as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B23K35/007—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of copper or another noble metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B23K35/0238—Sheets, foils layered
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05172—Vanadium [V] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05566—Both on and outside the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体素子と実装基板とがＢｉを主成分とするはんだ材によって接合されている半導体装置の接合信頼性を向上させる。
【解決手段】半導体素子１１における実装基板１５側の面上には、当該面に接するオーミックコンタクト層１２ａ、オーミックコンタクト層１２ａに接する金属拡散バリア層１２ｂ、金属拡散バリア層１２ｂに接するはんだ接合バリア層１２ｃ、及び、はんだ接合バリア層１２ｃに接するビスマス含有はんだ層１３が積層されている。はんだ接合バリア層１２ｃの側面は、金属拡散バリア層１２ｂの側面よりも外側に位置している。
【選択図】図１

Description

本発明は、半導体素子と当該半導体素子を支える実装基板との接合構造を有する半導体装置に関し、特に、半導体素子と実装基板とがビスマス（Ｂｉ）を主成分とするはんだ材によって接合されている半導体装置に関する。
従来、少なくとも１つの半導体素子を、例えば、複数のリード端子を有するリードフレーム等の実装基板上に実装する場合、実装基板における半導体素子の実装箇所に、接合部材であるはんだを溶かした状態で付着させ、はんだを介して実装基板上に半導体素子を搭載した後、はんだの固化により半導体素子を実装基板上に固着させている。
図７は、第１の従来例（特許文献１参照）に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。
図７に示すように、第１の従来例に係る半導体装置においては、半導体素子３１と実装基板３５との接合にＢｉ系はんだ層３３を用いている。ここで、半導体素子３１とＢｉ系はんだ層３３との間、及び実装基板３５とＢｉ系はんだ層３３との間にそれぞれ銀（Ａｇ）層３４が設けられている。また、半導体素子３１と実装基板３５との接合時、具体的には、Ｂｉ系はんだ層３３を溶かして広げた後に実装基板３５上の所定の位置に半導体素子３１を固着させる時、Ｂｉ系はんだ層３３の上下面にそれぞれ設けられているＡｇ層３４を構成するＡｇがＢｉ系はんだ層３３内に熱拡散する。
尚、Ａｇ層３４は、Ａｇ層３４の外側の構成層中の元素とＢｉ系はんだ層３３中のＢｉとの密接合を実現するために設けられているが、特許文献１にはＡｇ層３４を設けなくてもよいとの記載がされている。
また、半導体素子３１を実装するためにはんだを高温で溶融させた際に、リードフレームなどの実装基板３５に使われている金属が半導体素子３１中へ拡散することを防止するために、Ｂｉ系はんだ層３３の上面上に設けられたＡｇ層３４と半導体素子３１との間には金属拡散バリア層３２ｂが設けられている。ここで、金属拡散バリア層３２ｂには一般的にニッケル（Ｎｉ）が用いられている。また、半導体素子３１と金属拡散バリア層３２ｂとの間にはオーミックコンタクト層３２ａが形成されている。尚、金属拡散バリア層３２中のＮｉとＢｉ系はんだ層３３中のＢｉとが反応すると、ＢｉＮｉやＢｉ3 Ｎｉ等の金属間化合物が形成される。また、半導体素子３１と実装基板３５との接合構造における各構成層の熱膨張係数が異なることに起因して熱応力が発生した場合、前述の金属間化合物は脆いため、クラックが生じやすいので、接合信頼性が大幅に低下してしまう。
図８は、第２の従来例（特許文献２参照）に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。尚、図８において、実装基板の図示を省略している。
図８に示すように、第２の従来例に係る半導体装置においては、半導体素子４１と実装基板との接合にＢｉ系はんだ層４３を用いている。ここで、半導体素子４１とＢｉ系はんだ層４３との間、及び実装基板とＢｉ系はんだ層４３との間にそれぞれ銅（Ｃｕ）層４２が設けられている。図８に示す接合構造によると、半導体素子４１及び実装基板のそれぞれとＢｉ系はんだ層４３との接合界面においてＣｕ層４２中のＣｕがＢｉ系はんだ層４３に拡散する結果、より強固な接合構造を有するデバイスを製造することが可能となる。
尚、第１及び第２の従来例において半導体モジュールの構成について説明したが、半導体モジュール以外の他の構成の場合も、半導体素子と実装基板とそれらの接合部材であるはんだ材との関係については同様である。
特許第４４７９５７７号公報 特開２００７−２８１４１２号公報
リフロー実装時に溶けない融点を持ち且つ満足すべき信頼性を持つ鉛フリー元素であるＢｉを主成分とするはんだ（つまりＢｉ系はんだ）を用いて半導体素子の実装を行う場合に当該半導体素子に必要な金属拡散バリア層の効果を得るためには、金属の拡散を確実に防止できるように金属拡散バリア層の厚さを設定する必要があると同時に、金属拡散バリア層の側面の露出部がＢｉ系はんだに接触しない構造を採用する必要がある。
しかしながら、特許文献１の接合構造において、Ａｇ層の厚さは特に規定されていない。また、半導体素子の裏面全面に形成されたＡｇ層とＢｉ系はんだ層との反応において２６２℃以上の温度で固液共存状態となるため、半導体素子の実装時に温度が３１０℃に達する場合や半導体装置の実装時に温度が２６２℃を超える場合、半導体素子の近傍に半導体素子の裏面全面を覆うように形成された金属拡散バリア層（つまりＮｉ層）とＢｉ系はんだ層とが反応してしまう。その結果、Ｎｉ層とＢｉ系はんだ層との接触面全面に、脆い金属間化合物であるＢｉＮｉやＢｉ3 Ｎｉ等が生成されてしまい、接合信頼性が低下してしまう。
また、特許文献１の接合構造においては、当該接合構造を構成する各層の側面の露出に対して何らの保護手段も取られていないので、半導体素子が個片化される前にＢｉ系はんだ層を形成した場合において半導体素子を個片化する際や半導体素子を実装基板上に実装する際に、Ｂｉ系はんだ層とＮｉ層とが接触してしまい、その結果、接合信頼性が低下する危険性がある。
一方、特許文献２の接合構造においては、Ｂｉ系はんだ層とＣｕ層との関係では前述の特許文献１のＡｇ層とは違い、半導体素子の実装時に温度が３１０℃に達してもＣｕ層が溶けないため、ＢｉＮｉやＢｉ3 Ｎｉ等が生成されることはない。しかしながら、特許文献２の接合構造においては、当該接合構造のうち半導体素子の裏面上に形成されている各層の厚さや金属拡散バリア層について特段の記述がされていない。また、特許文献１の接合構造の場合と同様に、接合構造を構成する各層の側面の露出に対して何らの保護手段も取られていない。このため、特許文献２の接合構造においても、信頼性上の問題が発生することは避けられないと考えられる。
前記に鑑み、本発明は、半導体素子と実装基板とがＢｉを主成分とするはんだ材によって接合されている半導体装置の接合信頼性を向上させることを目的とする。
前記の目的を達成するために、本願発明者らは、半導体素子と実装基板との接合構造に必要な金属拡散バリア層であるＮｉ層とＢｉはんだ層とをバリアするために、Ｎｉ層とＢｉはんだ層との間に、例えばＣｕからなるはんだ接合バリア層を介在させることを着想し、当該はんだ接合バリア層として必要な厚さについて、以下のような検討を行った。
図９は、Ｃｕ−Ｂｉ合金の状態図であり、図１０は、図９の状態図に基づいて半導体素子の実装温度近傍における１０μｍ厚のＢｉ層に対するＣｕ溶解量を算出した結果を示している。図１０に示すように、半導体素子の一般的な実装温度である３１０℃で、１０μｍ厚のＢｉ層に対するＣｕ溶解量が０．０３μｍ（溶解量に相当するＣｕ厚さ）であることから、１０μｍ厚のＢｉ層に対して必要なバリア層の厚さは０．０３μｍ以上となる。しかし、この値は理論値であり、バリア層にピンホールなどが生じる可能性も考えると、実際のバリア層の厚さをこの値の約数十〜数百倍に設定することが望まれる。
図１１（ａ）は、例えばＳｉ基板を用いて形成された半導体素子を、実装基板、例えばＣｕからなるリード端子上にＢｉを主成分とするはんだ材を用いて実装する際に、リード端子の実装面上に、Ｂｉ、Ｃｕ、Ａｇ、Ｎｉの各単一元素からなる層の積層体を介して半導体素子を搭載した様子を示す断面図である。また、図１１（ｂ）及び（ｃ）はそれぞれ、図１１（ａ）に示す構造のうちＢｉ層として１０μｍ厚のＢｉ層を用いたサンプルを３３０℃の環境下に５分間滞留させた時の接合度（バリア性）を、Ｃｕ厚とＡｇ厚とをパラメータとして求めた結果を示す表及びグラフである。ここで、接合度（バリア性）は、図１１（ａ）に示す接合構造の断面における接合部の割合（完全剥離の場合が０％、剥離なし場合が１００％）を用いて表されている。また、高温環境下での生産時の滞留マージンやはんだ材料の経時加速変化等を確認するために、３３０℃の環境下での５分間滞留を行っている。
図１１（ｂ）及び（ｃ）に示すように、接合構造中にＡｇ層がＮｉ層の近傍に設けられているサンプルの結果と、接合構造中にＡｇ層が設けられていないサンプルの結果とを比較すると、Ａｇ層がＮｉ層の近傍に設けられている場合、Ｃｕ厚が２．５μｍ以上ないと、３３０℃の環境下での滞留を行わなくても剥離が生じる。一方、Ａｇ層が設けられていない場合、Ｃｕ厚が３．５μｍ以上あれば、３３０℃の環境下での５分間滞留を行っても剥離が生じない。
以上のことから、金属拡散バリア層であるＮｉ層とＢｉはんだ層との間に、例えばＣｕからなるはんだ接合バリア層を介在させる場合、当該バリア層の厚さを３．５μｍ以上に設定すると共にＮｉ層とＢｉはんだ層との間にＡｇ層を介在させないことが望ましいということが判明した。
また、さらに、本願発明者らは、接合構造を構成する各層の側面の露出に対する１つの保護手段として、金属拡散バリア層であるＮｉ層とＢｉはんだ層との間にはんだ接合バリア層を介在させた構成において、はんだ接合バリア層の側面を、金属拡散バリア層であるＮｉ層の側面よりも外側に位置させることを着想した。これにより、半導体素子の実装時等におけるＮｉ層とＢｉはんだ層との接触をより確実に防止することができる。
さらに、本願発明者らは、接合構造を構成する各層の側面の露出に対する他の保護手段として、Ｂｉはんだ層の側面のうち少なくとも上部を、金属拡散バリア層であるＮｉ層の側面よりも内側に位置させることを着想した。これにより、半導体素子の実装時等におけＮｉ層とＢｉはんだ層との接触をより確実に防止することができる。
尚、Ｂｉはんだ層の濡れ拡がり量の制御が困難である場合には、リードフレーム等の実装基板とＢｉはんだ層との間に濡れ拡がり制御層としてＡｇ層を設けてもよい。
本発明は、以上の知見に基づいてなされたものであって、本発明に係る第１の半導体装置は、半導体素子と当該半導体素子を支える実装基板との接合構造を有する半導体装置であって、前記半導体素子と前記実装基板とは、融点が２７０℃以上であり且つビスマスを主成分とするはんだ材によって接合されており、前記半導体素子における前記実装基板側の面上には、金属拡散バリア層、前記金属拡散バリア層に接するはんだ接合バリア層、及び、前記はんだ接合バリア層に接するビスマス含有はんだ層が積層されており、前記はんだ接合バリア層の側面は、前記金属拡散バリア層の側面よりも外側に位置している。尚、本願において、「主成分」とは、対象となる部材（例えば半導体素子と実装基板との接合部）に含まれる元素のうち質量濃度が最も高い元素を意味する。
本発明に係る第１の半導体装置において、前記半導体素子と前記実装基板との接合構造における各層の平面形状が正方形又は長方形である場合、前記はんだ接合バリア層の４側面は、前記金属拡散バリア層の４側面よりも外側に位置していてもよい。
本発明に係る第１の半導体装置において、前記はんだ接合バリア層及び前記ビスマス含有はんだ層がそれぞれ単一元素（例えばＣｕとＢｉ）で構成されている場合、半導体素子実装時に前記はんだ接合バリア層中の元素が所定の割合で前記ビスマス含有はんだ層中に拡散してもよい。このようにすると、接合信頼性の高い半導体装置を安定して且つ安価に製造することができる。
本発明に係る第１の半導体装置において、前記半導体素子における前記実装基板側の前記面と前記金属拡散バリア層との間に、当該面及び前記金属拡散バリア層のそれぞれと接するオーミックコンタクト層が形成されており、前記オーミックコンタクト層は、前記半導体素子における前記実装基板側の前記面の全体を覆うように形成されていてもよい。
本発明に係る第１の半導体装置において、前記金属拡散バリア層は、前記オーミックコンタクト層における前記金属拡散バリア層側の面の全体を覆うように形成されていてもよい。
本発明に係る第１の半導体装置において、前記はんだ接合バリア層は、前記金属拡散バリア層における前記はんだ接合バリア層側の面の全体を覆うように形成されていてもよい。
本発明に係る第１の半導体装置において、前記はんだ接合バリア層は銅から構成されていてもよい。
本発明に係る第１の半導体装置において、前記金属拡散バリア層はニッケルから構成されていてもよい。
本発明に係る第１の半導体装置において、前記はんだ接合バリア層の構成材料が、前記ビスマス含有はんだ層及び前記金属拡散バリア層のそれぞれの内部に拡散した場合にも、前記はんだ接合バリア層が存在してもよい。
本発明に係る第１の半導体装置において、前記はんだ接合バリア層を含めた前記ビスマス含有はんだ層におけるビスマスの質量濃度は、５０％以上で且つ９９．５％以下であってもよい。
本発明に係る第２の半導体装置は、半導体素子と当該半導体素子を支える実装基板との接合構造を有する半導体装置であって、前記半導体素子と前記実装基板とは、融点が２７０℃以上であり且つビスマスを主成分とするはんだ材によって接合されており、前記半導体素子における前記実装基板側の面上には、金属拡散バリア層、前記金属拡散バリア層に接するはんだ接合バリア層、及び、前記はんだ接合バリア層に接するビスマス含有はんだ層が積層されており、前記ビスマス含有はんだ層の側面のうち少なくとも上部は、前記金属拡散バリア層の側面よりも内側に位置している。
本発明に係る第２の半導体装置において、前記半導体素子と前記実装基板との接合構造における各層の平面形状が正方形又は長方形である場合、前記ビスマス含有はんだ層の４側面のうち少なくとも上部は、前記金属拡散バリア層の４側面よりも内側に位置していてもよい。
本発明に係る第２の半導体装置において、前記はんだ接合バリア層及び前記ビスマス含有はんだ層がそれぞれ単一元素（例えばＣｕとＢｉ）で構成されている場合、半導体素子実装時に前記はんだ接合バリア層中の元素が所定の割合で前記ビスマス含有はんだ層中に拡散してもよい。このようにすると、接合信頼性の高い半導体装置を安定して且つ安価に製造することができる。
本発明に係る第２の半導体装置において、前記半導体素子における前記実装基板側の前記面と前記金属拡散バリア層との間に、当該面及び前記金属拡散バリア層のそれぞれと接するオーミックコンタクト層が形成されており、前記オーミックコンタクト層は、前記半導体素子における前記実装基板側の前記面の全体を覆うように形成されていてもよい。
本発明に係る第２の半導体装置において、前記金属拡散バリア層は、前記オーミックコンタクト層における前記金属拡散バリア層側の面の全体を覆うように形成されていてもよい。
本発明に係る第２の半導体装置において、前記はんだ接合バリア層は、前記金属拡散バリア層における前記はんだ接合バリア層側の面の全体を覆うように形成されていてもよい。
本発明に係る第２の半導体装置において、前記はんだ接合バリア層は銅から構成されていてもよい。
本発明に係る第２の半導体装置において、前記金属拡散バリア層はニッケルから構成されていてもよい。
本発明に係る第２の半導体装置において、前記はんだ接合バリア層の構成材料が、前記ビスマス含有はんだ層及び前記金属拡散バリア層のそれぞれの内部に拡散した場合にも、前記はんだ接合バリア層が存在してもよい。
本発明に係る第２の半導体装置において、前記はんだ接合バリア層の側部は、前記ビスマス含有はんだ層の側面のうち少なくとも上部を覆うように前記ビスマス含有はんだ層の方へ延びていてもよい。ここで、前記半導体素子と前記実装基板との接合構造における各層の平面形状が正方形又は長方形である場合、前記はんだ接合バリア層の４側部は、前記ビスマス含有はんだ層の４側面のうち少なくとも上部を覆うように前記ビスマス含有はんだ層の方へ延びていてもよい。
本発明に係る第２の半導体装置において、前記はんだ接合バリア層を含めた前記ビスマス含有はんだ層におけるビスマスの質量濃度は、５０％以上で且つ９９．５％以下であってもよい。
本発明によると、半導体素子と実装基板とがＢｉを主成分とするはんだ材によって接合されている半導体装置の接合信頼性を向上させることができる。
また、本発明によると、半導体素子の実装温度やはんだ濡れ拡がりに影響されることなく、半導体素子を実装することができるので、従来の鉛はんだの代替が困難であった高温鉛フリーはんだを使用した半導体装置を得ることができる。
さらに、本発明によると、接合構造の各構成層が単一元素からなる場合にも前述の効果を得ることができるため、現行プロセスによる半導体装置製造が可能となるので、低コストプロセスを実現することができる。
図１は、第１の実施形態に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。 図２（ａ）は、第１の実施形態に係る半導体装置における電極層及びＢｉ系はんだ層が設けられた半導体素子の実装前（但し個片化後）の断面写真であり、図２（ｂ）は、第１の実施形態に係る半導体装置における半導体素子を実装基板上に実装した後の断面写真である。 図３は、第１の実施形態の変形例に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。 図４は、第２の実施形態に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。 図５（ａ）は、第２の実施形態に係る半導体装置における電極層及びＢｉ系はんだ層が設けられた半導体素子の実装前（但し個片化後）の断面写真であり、図５（ｂ）は、第２の実施形態に係る半導体装置における半導体素子を実装基板上に実装した後の断面写真である。 図６は、第２の実施形態の変形例に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。 図７は、第１の従来例に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。 図８は、第２の従来例に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。 図９は、Ｃｕ−Ｂｉ合金の状態図である。 図１０は、図９の状態図に基づいて半導体素子の実装温度近傍における１０μｍ厚のＢｉ層に対するＣｕ溶解量を本願発明者らが算出した結果を示す図である。 図１１（ａ）は、実装基板上に単一元素からなる層の積層体を介して半導体素子を搭載した様子を示す断面図であり、図１１（ｂ）及び（ｃ）はそれぞれ、図１１（ａ）に示す構造を持つサンプルを３３０℃の環境下に５分間滞留させた時の接合度を求めた結果を示す表及びグラフである。
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について、図面を参照しながら説明する。
図１は、第１の実施形態に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。
図１に示すように、例えばＣｕ合金により構成された厚さ約１００μｍの実装基板１５上に半導体素子１１が実装されている。半導体素子１１と実装基板１５との間には、半導体素子１１に近い方から、電極層１２、及び接合部材であるＢｉ系はんだ層１３が半導体素子１１の下面全面を覆うように形成されている。電極層１２は、半導体素子１１の下面に接し且つ当該下面全面を覆うオーミックコンタクト層１２ａ、オーミックコンタクト層１２ａの下面に接し且つ当該下面全面を覆う金属拡散バリア層１２ｂ、及び、金属拡散バリア層１２ｂの下面に接し且つ当該下面全面を覆うはんだ接合バリア層１２ｃが積層された構造を有している。
オーミックコンタクト層１２ａは、例えばクロム（Ｃｒ）、チタン（Ｔｉ）又は金（Ａｕ）合金からなり、約０．０１〜０．５μｍ程度の厚さ（例えば０．１μｍ程度の厚さ）を有している。また、半導体素子１１への金属の拡散を防止する金属拡散バリア層１２ｂは、例えばＮｉからなり、約０．１〜０．５μｍ程度の厚さ（例えば０．３μｍ程度の厚さ）を有している。また、はんだ接合バリア層１２ｃは、例えばＣｕからなり、約０．０１〜１０μｍ程度の厚さ（例えば５μｍ程度の厚さ）を有している。さらに、半導体素子１１と実装基板１５との接合部材であるＢｉ系はんだ層１３は、約５〜２００μｍ程度の厚さ（例えば１０μｍ程度の厚さ）を有している。
すなわち、図１に示す本実施形態の半導体装置においては、実装基板１５の材料として、一般的なＣｕ合金を用い、半導体素子１１を実装基板１５上に固着させるための接合部材として、比較的低温で溶融するはんだ材を用い、当該はんだ材として、融点が２７０℃以上であり且つビスマスを主成分とするＢｉ系はんだを用い、金属拡散バリア層の材料として、Ｎｉを用いている。ここで、電極層１２を構成する各層の金属材料の組合せによって様々な特性が変わることから、金属材料の組み合わせと各層の厚さとを適切に設定することによって、半導体素子１１と実装基板１５との接合構造中に脆弱な金属間化合物が生成されないようにする必要がある。また、各層の金属材料は、電気回路基板上に半導体装置を実装するための温度、例えば２６０℃よりも高い融点を持つ必要がある。２６０℃以下の融点を持つ金属材料を用いた場合、半導体素子１１と実装基板１５との接合構造が再溶融してしまい、実装基板１５上の設計外の位置に半導体素子１１が再配置されてしまったり、接合構造が再形成されてしまうので、電気特性や信頼性が悪化してしまう。
また、本実施形態において、接合部材として、Ｂｉを主成分とするＢｉ系はんだ層１３を用いる理由は、Ｂｉの融点が２７１．３℃であること、コスト、加工性及び環境負荷（安全性）の点で優れていること、並びに、Ｂｉ系はんだ層１３と接合する上下の部材との熱膨張係数の差が小さく、応力に起因する負荷が小さいことである。例えば、Ｂｉの熱膨張係数が１３×１０-6（／℃）であるのに対して、Ｃｕ（実装基板１５の構成材料）の熱膨張係数は１７×１０-6（／℃）であり、Ｓｉ（半導体素子１１の構成材料）の熱膨張係数は２．５×１０-6（／℃）である。
また、本実施形態において、接合部材であるＢｉ系はんだ層１３及び電極層１２の各層をそれぞれ単一金属元素により構成してもよいし、又は、融点が２６０℃以上であり且つ共晶成分が発生する接合部材を用いてもよい。但し、この場合、はんだ接合部の組成の不均一さに起因して接合性が低下するおそれがある。従って、単一金属元素からなる層の積層体（Ｂｉはんだ層を含む）を形成し、半導体素子実装時にＢｉはんだ層を溶融させ、Ｂｉはんだ層と接合する上下の部材中の金属元素をある一定量Ｂｉはんだ層中に拡散させることが望ましい。
以上に説明した本実施形態によると、金属拡散バリア層１２ｂとＢｉ系はんだ層１３との間にはんだ接合バリア層１２ｃを介在させているため、半導体素子１１の実装時にＢｉ系はんだ層１３が溶融した際にＢｉと金属拡散バリア層１２ｂ中のＮｉとが反応することを防止することが可能となる。従って、脆い金属間化合物であるＢｉＮｉやＢｉ3 Ｎｉ等が生成される事態を回避することができるので、半導体装置の接合信頼性を向上させることができる。
特に、本実施形態においては、図１に示すように、はんだ接合バリア層１２ｃの側面（はんだ接合バリア層１２ｃの平面形状が正方形又は長方形である場合には４側面）を、金属拡散バリア層１２ｂの側面（金属拡散バリア層１２ｂの平面形状が正方形又は長方形である場合には４側面）よりも外側に位置させている。このため、半導体素子１１の実装時等における金属拡散バリア層１２ｂ中のＮｉとＢｉ系はんだ層１３中のＢｉとの反応をより確実に防止することができる。
また、本実施形態によると、半導体素子１１の実装温度やはんだ濡れ拡がりに影響されることなく、半導体素子１１を実装することができる。従って、従来の鉛はんだの代替が困難であった高温鉛フリーはんだを使用して、温度サイクル試験を満足し、且つ実装時や高温動作時等におけるはんだ再溶融に起因する接合信頼性の悪化のない半導体装置を得ることができる。また、接合構造の各構成層が単一元素からなる場合にも前述の効果を得ることができるため、現行プロセスによる半導体装置製造が可能となるので、安定した低コストプロセスを実現することができる。すなわち、接合部材として高温鉛フリーはんだを用いることによって、安価なリフロー実装対応可能な完全鉛フリー半導体装置を実現することができる。
尚、半導体素子１１の実装時等に、はんだ接合バリア層１２ｃの構成材料が、Ｂｉ系はんだ層１３及び金属拡散バリア層１２ｂのそれぞれの内部に拡散した場合にも、はんだ接合バリア層１２ｃが層として存在することが好ましい。
図２（ａ）は、電極層１２及びＢｉ系はんだ層１３が設けられた半導体素子１１の実装前（但し個片化後）の断面写真であり、図２（ｂ）は、半導体素子１１を実装基板１５上に実装した後の断面写真である。図２（ａ）及び図２（ｂ）において、上から、「Ｓｉ」は半導体素子１１であり、「Ｃｒ／Ｎｉ」はオーミックコンタクト層１２ａ／金属拡散バリア層１２ｂであり、「Ｃｕ」ははんだ接合バリア層１２ｃであり、「Ｂｉ」はＢｉ系はんだ層１３である。尚、図２（ｂ）の「Ａｇ」及びその下の「Ｃｕ」はそれぞれ、濡れ拡がり制御層及び実装基板１５である。すなわち、本実施形態の変形例として、図３に示すように、Ｂｉ系はんだ層１３と実装基板１５との間に、例えば銀（Ａｇ）からなる厚さ約１〜５μｍ程度の濡れ拡がり制御層１４を形成してもよい。このようにすると、Ｂｉ系はんだ層１３の濡れ拡がり量の制御が容易になる。特に、濡れ拡がり制御層１４の側面（濡れ拡がり制御層１４の平面形状が正方形又は長方形である場合には４側面）を、半導体素子１１の側面（半導体素子１１の平面形状が正方形又は長方形である場合には４側面）よりも外側に位置させることによって、Ｂｉ系はんだ層１３の濡れ性を向上させることが可能となる。
尚、本実施形態において、オーミックコンタクト層１２ａは、半導体素子１１における実装基板１５側の面の全体を覆うように形成されていてもよい。また、金属拡散バリア層１２ｂは、オーミックコンタクト層１２ａにおける金属拡散バリア層１２ｂ側の面の全体を覆うように形成されていてもよい。また、はんだ接合バリア層１２ｃは、金属拡散バリア層１２ｂにおけるはんだ接合バリア層１２ｃ側の面の全体を覆うように形成されていてもよい。
また、オーミックコンタクト層１２ａを設けずに、半導体素子１１と実装基板１５との間を放熱経路としてのみ用いてもよい。すなわち、電極層１２に代えて、金属拡散バリア層１２ｂ及び接合バリア層１２ｃの積層体を設けてもよい。
また、本実施形態において、はんだ接合バリア層１２ｃの材料として、Ｃｕを用いたが、これに代えて、例えば銀（Ａｇ）又はコバルト（Ｃｏ）等を用いてもよい。
また、本実施形態において、金属拡散バリア層１２ｂの材料として、Ｎｉを用いたが、これに代えて、例えばバナジウム（Ｖ）等を用いてもよい。
また、本実施形態において、はんだ接合バリア層１２ｃを含めたＢｉ系はんだ層１３におけるＢｉの質量濃度は、５０％以上で且つ９９．５％以下であってもよい。また、濡れ拡がり制御層１４を形成する場合には、はんだ接合バリア層１２ｃ及び濡れ拡がり制御層１４を含めたＢｉ系はんだ層１３におけるＢｉの質量濃度は、３５％以上で且つ９７％以下であってもよい。
以下、前述の本実施形態に係る半導体装置の製造方法について説明する。
この製造方法においては、半導体素子１１を個片化する前に電極層１２及びＢｉ系はんだ層１３を例えば蒸着法又はめっき法を用いて形成した後、半導体素子１１を個片化する際に電極層１２に触れないように例えばダイヤモンド砥石のついたブレードを用いて切削を行い、その後、へき開によって半導体素子１１を完全に個片化する。続いて、例えば水素ガスなどの還元ガスの雰囲気中で例えば３１０℃程度に加熱した実装基板１５上に半導体素子１１を搭載した後、冷却して半導体素子１１を実装基板１５に固着させる。
尚、この製造方法においては、半導体素子１１を個片化する際に、はんだ接合バリア層１２ｃの側部の突き出し長さに若干バラツキが生じることもあるが、半導体素子１１と電極層１２との接合状態を損なうことなく半導体素子１１を個片化することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について、図面を参照しながら説明する。
図４は、第２の実施形態に係る半導体装置における半導体素子と実装基板との接合状態を示す断面図である。
図４に示すように、例えばＣｕ合金により構成された厚さ約１００μｍの実装基板２５上に半導体素子２１が実装されている。半導体素子２１と実装基板２５との間には、半導体素子２１に近い方から、電極層２２、及び接合部材であるＢｉ系はんだ層２３が半導体素子２１の下面全面を覆うように形成されている。電極層２２は、半導体素子２１の下面に接し且つ当該下面全面を覆うオーミックコンタクト層２２ａ、オーミックコンタクト層２２ａの下面に接し且つ当該下面全面を覆う金属拡散バリア層２２ｂ、及び、金属拡散バリア層２２ｂの下面に接し且つ当該下面全面を覆うはんだ接合バリア層２２ｃが積層された構造を有している。
オーミックコンタクト層２２ａは、例えばＣｒ、Ｔｉ又はＡｕ合金からなり、約０．０１〜０．５μｍ程度の厚さ（例えば０．１μｍ程度の厚さ）を有している。また、半導体素子２１への金属の拡散を防止する金属拡散バリア層２２ｂは、例えばＮｉからなり、約０．１〜０．５μｍ程度の厚さ（例えば０．３μｍ程度の厚さ）を有している。また、はんだ接合バリア層２２ｃは、例えばＣｕからなり、約０．０１〜１０μｍ程度の厚さ（例えば５μｍ程度の厚さ）を有している。さらに、半導体素子２１と実装基板２５との接合部材であるＢｉ系はんだ層２３は、約５〜２００μｍ程度の厚さ（例えば１０μｍ程度の厚さ）を有している。
すなわち、図４に示す本実施形態の半導体装置においては、実装基板２５の材料として、一般的なＣｕ合金を用い、半導体素子２１を実装基板２５上に固着させるための接合部材として、比較的低温で溶融するはんだ材を用い、当該はんだ材として、融点が２７０℃以上であり且つビスマスを主成分とするＢｉ系はんだを用い、金属拡散バリア層の材料として、Ｎｉを用いている。ここで、電極層２２を構成する各層の金属材料の組合せによって様々な特性が変わることから、金属材料の組み合わせと各層の厚さとを適切に設定することによって、半導体素子２１と実装基板２５との接合構造中に脆弱な金属間化合物が生成されないようにする必要がある。また、各層の金属材料は、電気回路基板上に半導体装置を実装するための温度、例えば２６０℃よりも高い融点を持つ必要がある。２６０℃以下の融点を持つ金属材料を用いた場合、半導体素子２１と実装基板２５との接合構造が再溶融してしまい、実装基板２５上の設計外の位置に半導体素子２１が再配置されてしまったり、接合構造が再形成されてしまうので、電気特性や信頼性が悪化してしまう。
また、本実施形態において、接合部材として、Ｂｉを主成分とするＢｉ系はんだ層２３を用いる理由は、Ｂｉの融点が２７１．３℃であること、コスト、加工性及び環境負荷（安全性）の点で優れていること、並びに、Ｂｉ系はんだ層２３と接合する上下の部材との熱膨張係数の差が小さく、応力に起因する負荷が小さいことである。例えば、Ｂｉの熱膨張係数が１３×１０-6（／℃）であるのに対して、Ｃｕ（実装基板２５の構成材料）の熱膨張係数は１７×１０-6（／℃）であり、Ｓｉ（半導体素子２１の構成材料）の熱膨張係数は２．５×１０-6（／℃）である。
また、本実施形態において、接合部材であるＢｉ系はんだ層２３及び電極層２２の各層をそれぞれ単一金属元素により構成してもよいし、又は、融点が２６０℃以上であり且つ共晶成分が発生する接合部材を用いてもよい。但し、この場合、はんだ接合部の組成の不均一さに起因して接合性が低下するおそれがある。従って、単一金属元素からなる層の積層体（Ｂｉはんだ層を含む）を形成し、半導体素子実装時にＢｉはんだ層を溶融させ、Ｂｉはんだ層と接合する上下の部材中の金属元素をある一定量Ｂｉはんだ層中に拡散させることが望ましい。
以上に説明した本実施形態によると、金属拡散バリア層２２ｂとＢｉ系はんだ層２３との間にはんだ接合バリア層２２ｃを介在させているため、半導体素子２１の実装時にＢｉ系はんだ層２３が溶融した際にＢｉと金属拡散バリア層２２ｂ中のＮｉとが反応することを防止することが可能となる。従って、脆い金属間化合物であるＢｉＮｉやＢｉ3 Ｎｉ等が生成される事態を回避することができるので、半導体装置の接合信頼性を向上させることができる。
特に、本実施形態においては、図４に示すように、Ｂｉ系はんだ層２３の側面（Ｂｉ系はんだ層２３の平面形状が正方形又は長方形である場合には４側面）のうち少なくとも上部を、金属拡散バリア層２２ｂの側面（金属拡散バリア層２２ｂの平面形状が正方形又は長方形である場合には４側面）よりも内側に位置させている。より具体的には、はんだ接合バリア層２２ｃの側部（はんだ接合バリア層２２ｃの平面形状が正方形又は長方形である場合には４側部）は、Ｂｉ系はんだ層２３の側面（Ｂｉ系はんだ層２３の平面形状が正方形又は長方形である場合には４側面）のうち少なくとも上部を覆うようにＢｉ系はんだ層２３の方へ例えば約０．１〜８μｍ程度延びている。これにより、Ｂｉ系はんだ層２３が溶融した際にＢｉがはんだ接合バリア層２２ｃの側面をはい上がる事態を阻止できる。このため、半導体素子２１の実装時等における金属拡散バリア層２２ｂ中のＮｉとＢｉ系はんだ層２３中のＢｉとの反応をより確実に防止することができる。
また、本実施形態によると、半導体素子２１の実装温度やはんだ濡れ拡がりに影響されることなく、半導体素子２１を実装することができる。従って、従来の鉛はんだの代替が困難であった高温鉛フリーはんだを使用して、温度サイクル試験を満足し、且つ実装時や高温動作時等におけるはんだ再溶融に起因する接合信頼性の悪化のない半導体装置を得ることができる。また、接合構造の各構成層が単一元素からなる場合にも前述の効果を得ることができるため、現行プロセスによる半導体装置製造が可能となるので、安定した低コストプロセスを実現することができる。すなわち、接合部材として高温鉛フリーはんだを用いることによって、安価なリフロー実装対応可能な完全鉛フリー半導体装置を実現することができる。
尚、半導体素子２１の実装時等に、はんだ接合バリア層２２ｃの構成材料が、Ｂｉ系はんだ層２３及び金属拡散バリア層２２ｂのそれぞれの内部に拡散した場合にも、はんだ接合バリア層２２ｃが層として存在することが好ましい。
図５（ａ）は、電極層２２及びＢｉ系はんだ層２３が設けられた半導体素子２１の実装前（但し個片化後）の断面写真であり、図５（ｂ）は、半導体素子２１を実装基板２５上に実装した後の断面写真である。図５（ａ）及び図５（ｂ）において、上から、「Ｓｉ」は半導体素子２１であり、「Ｃｒ／Ｎｉ」はオーミックコンタクト層２２ａ／金属拡散バリア層２２ｂであり、「Ｃｕ」ははんだ接合バリア層２２ｃであり、「Ｂｉ」はＢｉ系はんだ層２３である。尚、図５（ｂ）の「Ａｇ」及びその下の「Ｃｕ」はそれぞれ、濡れ拡がり制御層及び実装基板２５である。すなわち、本実施形態の変形例として、図６に示すように、Ｂｉ系はんだ層２３と実装基板２５との間に、例えばＡｇからなる厚さ約１〜５μｍ程度の濡れ拡がり制御層２４を形成してもよい。このようにすると、Ｂｉ系はんだ層２３の濡れ拡がり量の制御が容易になる。特に、濡れ拡がり制御層２４の側面（濡れ拡がり制御層２４の平面形状が正方形又は長方形である場合には４側面）を、半導体素子２１の側面（半導体素子２１の平面形状が正方形又は長方形である場合には４側面）よりも外側に位置させることによって、Ｂｉ系はんだ層２３の濡れ性を向上させることが可能となる。
尚、本実施形態において、オーミックコンタクト層２２ａは、半導体素子２１における実装基板２５側の面の全体を覆うように形成されていてもよい。また、金属拡散バリア層２２ｂは、オーミックコンタクト層２２ａにおける金属拡散バリア層２２ｂ側の面の全体を覆うように形成されていてもよい。また、はんだ接合バリア層２２ｃは、金属拡散バリア層２２ｂにおけるはんだ接合バリア層２２ｃ側の面の全体を覆うように形成されていてもよい。
また、オーミックコンタクト層２２ａを設けずに、半導体素子２１と実装基板２５との間を放熱経路としてのみ用いてもよい。すなわち、電極層２２に代えて、金属拡散バリア層２２ｂ及び接合バリア層２２ｃの積層体を設けてもよい。
また、本実施形態において、はんだ接合バリア層２２ｃの材料として、Ｃｕを用いたが、これに代えて、例えばＡｇ又はＣｏ等を用いてもよい。
また、本実施形態において、金属拡散バリア層２２ｂの材料として、Ｎｉを用いたが、これに代えて、例えばバナジウム（Ｖ）等を用いてもよい。
また、本実施形態において、はんだ接合バリア層２２ｃを含めたＢｉ系はんだ層２３におけるＢｉの質量濃度は、５０％以上で且つ９９．５％以下であってもよい。また、濡れ拡がり制御層２４を形成する場合には、はんだ接合バリア層２２ｃ及び濡れ拡がり制御層２４を含めたＢｉ系はんだ層２３におけるＢｉの質量濃度は、３５％以上で且つ９７％以下であってもよい。
以下、前述の本実施形態に係る半導体装置の製造方法について説明する。
この製造方法においては、半導体素子２１を個片化する前に電極層２２を形成した後、半導体素子２１を個片化する際に電極層２２に完全に接触するように例えばダイヤモンド砥石のついたブレードを用いて切削を行う。ここで、へき開は行わない。続いて、例えば水素ガスなどの還元ガスの雰囲気中で例えば３１０℃程度に加熱した実装基板２５上に、溶融させたＢｉ系はんだ層２３を介して半導体素子２１を搭載した後、冷却して半導体素子２１を実装基板２５に固着させる。
また、この製造方法は、半導体素子２１を個片化する際の条件によってはんだ接合バリア層２２ｃの側部を下方に延ばすように切削を行う技術であるため、半導体素子２１に電極層２２及びＢｉ系はんだ層２３を設けた状態で切削を行うことが望ましいが、この場合、ブレードの磨耗度が高くなることに注意する必要がある。
尚、第１及び第２の実施形態において、Ｂｉ系はんだ層１３及び２３をＢｉのみから構成した場合、Ｂｉ系はんだ層１３及び２３のそれぞれの上下の部材から、図９のＣｕ−Ｂｉ合金の状態図に示す関係に従ってＣｕが所定量拡散する。従って、半導体素子実装条件を用いてＣｕの拡散量をコントロールできるので、はんだ接合部の組成の不均一性を低減することができる。
また、第１及び第２の実施形態において、１つの半導体素子を接合部材によって実装基板上に実装する場合を説明したが、複数の半導体素子を実装基板上に実装する場合にも本発明を適用可能であることは言うまでもない。また、第１及び第２の実施形態において、リード端子等の実装基板（又はその一部）に対するワイヤー接続、及び当該ワイヤー等を保護する樹脂封止構造等の説明を省略しているが、こられの構成要素を半導体装置に設けてもよいことは言うまでもない。
本発明に係る半導体装置、具体的には、半導体素子と実装基板との接合構造を有する半導体装置は、半導体素子のデバイス特性を劣化させないようにするバリア層として例えばＮｉからなる金属拡散バリア層と例えばＣｕからなるはんだ接合バリア層とを備えており、脆弱な金属間化合物が形成されないようにはんだ接合バリア層とビスマス含有はんだ層とを配置することによって、従来の鉛を多く含有するはんだの代替として十分な信頼性を有する鉛フリーはんだを用いた接合構造を実現するものであり、小型の半導体装置においてもリフロー実装に対応できる点で極めて有用である。
１１、２１、３１、４１ 半導体素子
１２ａ、２２ａ、３２ａ オーミックコンタクト層
１２ｂ、２２ｂ、３２ｂ 金属拡散バリア層
１２ｃ、２２ｃ はんだ接合バリア層
１３、２３、３３、４３ Ｂｉ系はんだ層
１４、２４ 濡れ拡がり制御層
１５、２５、３５ 実装基板
３４ Ａｇ層
４２ Ｃｕ層

Claims (17)

  1. 半導体素子と当該半導体素子を支える実装基板との接合構造を有する半導体装置であって、
    前記半導体素子と前記実装基板とは、融点が２７０℃以上であり且つビスマスを主成分とするはんだ材によって接合されており、
    前記半導体素子における前記実装基板側の面上には、金属拡散バリア層、前記金属拡散バリア層に接するはんだ接合バリア層、及び、前記はんだ接合バリア層に接するビスマス含有はんだ層が積層されており、
    前記はんだ接合バリア層の側面は、前記金属拡散バリア層の側面よりも外側に位置していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体素子における前記実装基板側の前記面と前記金属拡散バリア層との間に、当該面及び前記金属拡散バリア層のそれぞれと接するオーミックコンタクト層が形成されており、
    前記オーミックコンタクト層は、前記半導体素子における前記実装基板側の前記面の全体を覆うように形成されていることを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記金属拡散バリア層は、前記オーミックコンタクト層における前記金属拡散バリア層側の面の全体を覆うように形成されていることを特徴とする半導体装置。
  4. 請求項１〜３のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層は、前記金属拡散バリア層における前記はんだ接合バリア層側の面の全体を覆うように形成されていることを特徴とする半導体装置。
  5. 請求項１〜４のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層は銅からなることを特徴とする半導体装置。
  6. 請求項１〜５のいずれか１項に記載の半導体装置において、
    前記金属拡散バリア層はニッケルからなることを特徴とする半導体装置。
  7. 請求項１〜６のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層の構成材料が、前記ビスマス含有はんだ層及び前記金属拡散バリア層のそれぞれの内部に拡散した場合にも、前記はんだ接合バリア層が存在することを特徴とする半導体装置。
  8. 請求項１〜７のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層を含めた前記ビスマス含有はんだ層におけるビスマスの質量濃度は、５０％以上で且つ９９．５％以下であることを特徴とする半導体装置。
  9. 半導体素子と当該半導体素子を支える実装基板との接合構造を有する半導体装置であって、
    前記半導体素子と前記実装基板とは、融点が２７０℃以上であり且つビスマスを主成分とするはんだ材によって接合されており、
    前記半導体素子における前記実装基板側の面上には、金属拡散バリア層、前記金属拡散バリア層に接するはんだ接合バリア層、及び、前記はんだ接合バリア層に接するビスマス含有はんだ層が積層されており、
    前記ビスマス含有はんだ層の側面のうち少なくとも上部は、前記金属拡散バリア層の側面よりも内側に位置していることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記半導体素子における前記実装基板側の前記面と前記金属拡散バリア層との間に、当該面及び前記金属拡散バリア層のそれぞれと接するオーミックコンタクト層が形成されており、
    前記オーミックコンタクト層は、前記半導体素子における前記実装基板側の前記面の全体を覆うように形成されていることを特徴とする半導体装置。
  11. 請求項１０に記載の半導体装置において、
    前記金属拡散バリア層は、前記オーミックコンタクト層における前記金属拡散バリア層側の面の全体を覆うように形成されていることを特徴とする半導体装置。
  12. 請求項９〜１１のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層は、前記金属拡散バリア層における前記はんだ接合バリア層側の面の全体を覆うように形成されていることを特徴とする半導体装置。
  13. 請求項９〜１２のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層は銅からなることを特徴とする半導体装置。
  14. 請求項９〜１３のいずれか１項に記載の半導体装置において、
    前記金属拡散バリア層はニッケルからなることを特徴とする半導体装置。
  15. 請求項９〜１４のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層の構成材料が、前記ビスマス含有はんだ層及び前記金属拡散バリア層のそれぞれの内部に拡散した場合にも、前記はんだ接合バリア層が存在することを特徴とする半導体装置。
  16. 請求項９〜１５のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層の側部は、前記ビスマス含有はんだ層の側面のうち少なくとも上部を覆うように前記ビスマス含有はんだ層の方へ延びていることを特徴とする半導体装置。
  17. 請求項９〜１６のいずれか１項に記載の半導体装置において、
    前記はんだ接合バリア層を含めた前記ビスマス含有はんだ層におけるビスマスの質量濃度は、５０％以上で且つ９９．５％以下であることを特徴とする半導体装置。
JP2011072959A 2011-03-29 2011-03-29 半導体装置 Withdrawn JP2014112572A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011072959A JP2014112572A (ja) 2011-03-29 2011-03-29 半導体装置
PCT/JP2012/001544 WO2012132249A1 (ja) 2011-03-29 2012-03-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011072959A JP2014112572A (ja) 2011-03-29 2011-03-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2014112572A true JP2014112572A (ja) 2014-06-19

Family

ID=46930044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011072959A Withdrawn JP2014112572A (ja) 2011-03-29 2011-03-29 半導体装置

Country Status (2)

Country Link
JP (1) JP2014112572A (ja)
WO (1) WO2012132249A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183676A (ja) * 2016-03-31 2017-10-05 Ｊｘ金属株式会社 基材との接合面が表面処理された半導体、および銅粉ペーストによる接合方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6118583B2 (ja) * 2013-02-20 2017-04-19 昭和電工株式会社 絶縁基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5362719B2 (ja) * 2008-06-23 2013-12-11 パナソニック株式会社 接合構造および電子部品の製造方法
JP2010103206A (ja) * 2008-10-22 2010-05-06 Panasonic Corp 半導体装置及びその製造方法
JP2011023631A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 接合構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183676A (ja) * 2016-03-31 2017-10-05 Ｊｘ金属株式会社 基材との接合面が表面処理された半導体、および銅粉ペーストによる接合方法

Also Published As

Publication number Publication date
WO2012132249A1 (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JP5617991B2 (ja) 電子部品装置およびその製造方法
JP4479577B2 (ja) 半導体装置
TWI627686B (zh) 半導體裝置及半導體裝置的製造方法
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
US8421246B2 (en) Joint structure and electronic component
JP2009290007A (ja) 接合体、半導体装置および接合体の製造方法
JP2014060341A (ja) 半導体装置および半導体装置の製造方法
US20140306334A1 (en) Semiconductor package
JP5968046B2 (ja) 半導体装置および半導体装置の製造方法
JP4791742B2 (ja) 電子部品のはんだ接合方法
JP2016006812A (ja) 端子構造、半導体装置、電子装置及び端子の形成方法
JP2005340268A (ja) トランジスタパッケージ
JP2006278463A (ja) サブマウント
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP6187226B2 (ja) 電子装置の製造方法
WO2012132249A1 (ja) 半導体装置
JP5723225B2 (ja) 接合構造体
JP5738523B2 (ja) 接続材料、接続方法及び半導体装置の製造方法
JP6477517B2 (ja) 半導体装置の製造方法
JP2009158725A (ja) 半導体装置およびダイボンド材
JP2008034514A (ja) 半導体装置
US20110042817A1 (en) Solder joint structure, and joining method of the same
JP2011056555A (ja) 接続材料、接続材料の製造方法、半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701