JP2014109576A - タイムベースを調節するための高精度電子時計ムーブメントおよびタイムベースを調節するための方法 - Google Patents

Abstract

【課題】タイムベースを調節するための高精度電子時計ムーブメントおよびタイムベースを調節する方法を提供する。
【解決手段】ブロック期間Ｐを選択するステップと各ブロック期間にわたって、タイムベースの周波数が基準単位周波数に最も近付くように、周波数分割器回路を活性化するクロックパルスの数を調節するために、ブロック期間Ｐ当たりに抑制すべきクロックパルスの第１の数Ｎを決定するステップと、各ブロック期間Ｐに関して、複数の副期間Ｐ１を選択するステップと、各副期間Ｐ１内に、クロックパルスの第１の数を副期間Ｐ１の数で割った整数除算の結果に対応する第２の数Ｎ１（Ｎ１＝ＩＮＴ［Ｎ／Ｋ］）のクロックパルスを抑制するステップと、前のステップの抑制に加えて、各ブロック期間内に、前記整数除算の余りに対応する第３の数Ｎ２（Ｎ２＝ＮｍｏｄＫ）のクロックパルスを抑制するステップとを含む方法。
【選択図】図３

Description

本発明は、電子時計ムーブメントの分野に関し、特に、公的機関（スイスにおいて：ＣＯＳＣ−Ｏｆｆｉｃｉａｌ Ｓｗｉｓｓ Ｃｈｒｏｎｏｍｅｔｅｒ Ｔｅｓｔｉｎｇ Ｉｎｓｔｉｔｕｔｅ：スイスクロノメータ検定協会）によって付与されるクロノメータ認証を得るために精度試験を受ける高精度電子時計ムーブメントに関する。より詳細には、本発明は、クロックパルスをブロックすることによって調節される水晶振動子を備えるタイムベース、および特にそのようなタイムベースを調節するための方法に関する。

電子時計ムーブメントは、一般に、時間信号を供給するタイムベースと、この時間信号を受信するディスプレイモジュールとを備え、時間信号は、タイミングパルスから生成される。タイムベースは、クロック回路と周波数分割器回路とを備える。クロック回路は、水晶振動子によって形成され、周波数分割器回路にクロック信号を供給し、このクロック信号は、所定のクロック周波数を有する。周波数分割器回路は、分割器の連鎖（通常は２つ）によって形成され、単位周波数で発生されたタイミングパルスから生成される時間信号を出力する。

産業上の製造操作では、基準周波数Ｆ０（これは、基準単位周波数（特に１Ｈｚ）を有するタイミングパルスを得ることができるようにする）を有する振動子を常に製造することはできないので、基準周波数Ｆ０よりも高い特定の周波数範囲内で分散される周波数Ｆを有する水晶振動子を製造することが企図される。ベース期間Ｐ０（特に１分）を考えた場合、基準周波数でのクロックパルスの数は、Ｍ０＝Ｐ０・Ｆ０である（Ｆ０は整数であり、Ｐ０も秒単位で整数であると認められる）。水晶振動子は、期間Ｐ０内に水晶振動子が発生するパルスの数Ｘ０（実数）がＭ０とＭ０＋Ｎ０ｍａｘとの間にあるように選択される（すなわち、Ｍ０＜Ｘ０＜Ｍ０＋Ｎ０ｍａｘ）。タイムベースによって発生される時間信号を最良に調節するために、このタイムベースにブロック回路を接続することが知られており、ブロック回路は、周波数分割器回路への入力としてブロック信号を供給し、ブロック信号により、ブロック期間Ｐ０当たりにＮ０個のクロックパルスを抑制して、各ブロック期間Ｐ０にわたって周波数分割器回路を活性化するクロックパルスの数を調節する。数Ｎ０は、正の整数である。各クロック回路に関して、周波数分割器回路は、期間Ｐ０にわたってＸ０−Ｎ０回活性化されると決定され、この回数Ｘ０−Ｎ０は、整数Ｍ０に丸められる（すなわちＭ０−１／２＜Ｘ０−Ｎ０≦Ｍ０＋１／２）。したがって、時計ムーブメントに関して得られる精度は、（１／２）／Ｍ０＝１／２Ｍ０である。

時計ムーブメントの精度を高めるために、Ｐ０を係数Ｙ倍してブロック期間Ｐを増加させることが可能である。すなわちＰ＝Ｙ・Ｐ０であり、ここでＹ＞１である。この期間Ｐにわたって、基準周波数でのクロックパルスの数Ｍは、Ｙ・Ｍ０であり（すなわちＭ＝Ｙ・Ｍ０）、所与の水晶振動子によって発生される周波数Ｆでのクロックパルスの数Ｘは、Ｙ・Ｘ０である（すなわち、Ｘ＝Ｙ・Ｘ０）。上述した基準に従って選択される水晶振動子の場合、期間Ｐにわたってブロックすべきクロックパルスの最大数Ｎｍａｘは、Ｙ・Ｎ０ｍａｘである（すなわちＮｍａｘ＝Ｙ・Ｎ０ｍａｘ）ことに留意されたい。ここでも、各振動子に関して、ブロックすべきクロックパルスの数Ｎは、以下の数学的な等式によって決定される。
Ｍ−１／２＜Ｘ−Ｎ≦Ｍ＋１／２
したがって、ブロックによって得られる精度は、（１／２）／Ｍ＝（１／２）／（Ｙ・Ｍ０）＝（１／Ｙ）・（１／２Ｍ０）である。したがって、ブロック期間がこの係数Ｙ倍に増加されるときに、ブロック期間にわたる精度は係数Ｙ倍に増加することが観察される。この精度はタイムベースの平均精度に対応し、時間の経過と共にこのタイムベースのドリフトを生じることに留意されたい。

しかし、ブロック期間をＰ０からＰに延長すると、以下に説明する問題が生じる。なぜなら、タイムベースによって供給される時間の２つの測定値間の絶対最大誤差ＥＡｍａｘは、Ｙに比例して増加するからである。これは、ブロック期間当たりＮ個のクロックパルスのブロックが、このブロック期間に対応するいくつかの時間間隔で合計で行われるからである。さらに、従来の定義でのブロック期間は、この処置により得られる。したがって、
ＥＡｍａｘ（Ｐ）＝Ｎｍａｘ／Ｆ＝Ｙ・Ｎ０ｍａｘ／Ｆ＝Ｙ・ＥＡｍａｘ（Ｐ０）
である。

これは、図２に、８分のブロック期間Ｐに関して示されている。Ｐ０が１分である場合、絶対最大誤差ＥＡｍａｘはブロック期間に比例し、期間Ｐ内でのこの最大絶対誤差は、ベースブロック期間Ｐ０に関する対応する誤差の８倍である。瞬時絶対誤差は、時計ムーブメントの動作に関して問題を生じず、長い期間の場合には無視することができるが、タイムベースまたはそのようなタイムベースを備える時計ムーブメントに対する精度試験中には大きな問題を生じる。したがって、ブロック期間を延長することによって精度が高められるとき、その精度向上を短時間にわたって検証することはできず、したがって、認証機関、特にスイスでのＣＯＳＣによる高精度クロノメータ認証を得ることができない。試験は、例えば約２４時間にわたって、ブロック期間Ｐに対して非同期で行われる。すなわち、試験期間にわたって最大絶対誤差を実用的に測定することができるように、試験期間は、ブロック期間の整数倍に等しくなるようには決定されない。試験期間は比較的短いので、得られる相対誤差は比較的高い。したがって、時計ムーブメントの実際の精度の測定を認証機関が正確に行うことはできない。

本発明の目的は、上述した従来技術の問題を解決することであり、すなわち、認証試験を受けるときにこの時計ムーブメントの高精度を確実に立証できることを保証することによって、電子時計ムーブメントの精度の向上を可能にすることである。

本発明は、単位周波数で発生されるタイミングパルスから生成される時間信号を供給するように構成されたタイムベースを備える電子時計ムーブメントであって、このタイムベースは、
−所定のクロック周波数で発生されるクロックパルスを供給するクロック回路と、
−第１の入力でクロックパルスを受信し、時間信号を出力する周波数分割器回路と、
−周波数分割器回路の第２の入力にブロック信号を供給するブロック回路とを備え、このブロック回路は、各ブロック期間にわたって、上記単位周波数が基準単位周波数に最も近付くように、周波数分割器回路を活性化するクロックパルスの数を調節するために、ブロック期間Ｐ当たり第１の数Ｎのクロックパルスをブロック信号によって抑制するように構成される電子時計ムーブメントに関する。

産業上の実用では、この電子時計ムーブメントのクロック周波数は、基準周波数よりも高い特定の周波数範囲内で提供される。基準周波数は、ブロックが行われないときには、周波数分割器回路の出力で基準単位周波数を得られるようにする。

本発明によれば、各ブロック期間は、複数（Ｋ個）の副期間に分割され、ブロック回路は、Ｎ個のクロックパルスを抑制するために、各副期間内に第２の数のクロックパルスを抑制するように構成され、この第２の数は、第１の数を副期間の数で割った整数除算の結果（Ｎ１＝ＩＮＴ［Ｎ／Ｋ］）に対応し、さらに、ブロック回路は、各ブロック期間内に、上記整数除算の余りに対応する第３の数（Ｎ ｍｏｄ Ｋ）のクロックパルスを抑制するように構成される。

また、本発明は、本発明による時計ムーブメントに実装されるアルゴリズムに対応してタイムベースを調節するための方法に関する。

本発明の特徴により、ブロック期間Ｐを延長することによって時計ムーブメントの精度を高めると共に、Ｋ分の１のブロック期間の絶対誤差と実質的に等しくなるように絶対誤差を減少させることができる。

本発明を、一般的な例として示す添付図面に基づいて詳細に説明する。

本発明による電子時計ムーブメントの機能ブロックの概略図である。 （既述）８分のブロック期間を有する従来技術のムーブメントに関する時間に対する絶対時間誤差を示すグラフである。 やはり８分のブロック期間を有する本発明による電子時計ムーブメントに関する時間に対する絶対時間誤差を示す、図２と同様のグラフである。 図３によるブロックプロセスの変形形態を示す図である。

図１は、単位周波数Ｆ１で発生される時間パルスから生成される時間信号Ｓ１を供給するように構成されたタイムベース４を備える電子時計ムーブメント２を概略的に示す。このタイムベースは、
−所定のクロック周波数Ｆで発生されるクロックパルスから生成されるクロックパルス信号Ｓ２を供給するクロック回路８と、
−第１の入力でクロック信号Ｓ２のクロックパルスを受信し、時間信号Ｓ１を出力する周波数分割器回路１０と、
−周波数分割器回路１０の第２の入力にブロック信号Ｓ３を供給するブロック回路１２と
を備える。

ブロック回路１２をクロック回路と同期させるために、またブロック信号の周期的な伝送を管理するために、このブロック回路は、周波数分割器回路１０に接続され、周波数分割器回路１０は、ブロック回路に制御信号Ｓ４を供給する。

既に上で説明したように、クロック周波数Ｆは、基準周波数Ｆ０よりも高い特定の周波数範囲内で提供される。基準周波数Ｆ０は、ブロックが行われないときには、周波数分割器回路から出力される基準単位周波数を得られるようにする。基準単位周波数は、一般に１Ｈｚ（１ｓの期間）である。

本発明によれば、本発明による時計ムーブメントで行われる調節プロセスは、以下のステップを含む。
−１分よりも長いブロック期間Ｐを選択するステップ；
−各ブロック期間Ｐにわたって、単位周波数Ｆ１が上述した基準単位周波数に最も近付くように、周波数分割器回路１０を活性化するクロックパルスの数を調節するために、ブロック期間Ｐ当たりに抑制すべきクロックパルスの第１の数Ｎを決定するステップ；
−各ブロック期間Ｐに関して、複数（Ｋ個）の副期間Ｐ１を選択するステップ；
−各副期間Ｐ１内に、クロックパルスの第１の数Ｎを副期間の数Ｋで割った整数除算の結果に対応する第２の数Ｎ１（Ｎ１＝ＩＮＴ［Ｎ／Ｋ］）のクロックパルスを抑制するステップ；および
−前のステップの抑制に加えて、各ブロック期間Ｐ内に、クロックパルスの第１の数Ｎを副期間の数Ｋで割った整数除算の余りに対応する第３の数Ｎ２（Ｎ２＝Ｎ ｍｏｄ Ｋ）のクロックパルスを抑制するステップ。

したがって、各ブロック期間Ｐにわたって第１の数Ｎが実際に抑制され、このブロック期間に関して最大の精度を得ることができる。実際、Ｎ＝Ｎ１＋Ｎ２である。

図３は、本発明によるタイムベース４を調節するためのプロセスの利益を示す。従来技術では、通常、１分のブロック期間Ｐ０を与える（Ｐ０＝１分）。精度を高めるために、図２に示される従来技術の変形形態のように、例えば８分のより長いブロック期間Ｐ（Ｐ＝８分）を使用することができる。期間Ｐにわたってクロックパルスをブロックすることでタイムベースを調節することによって基準単位周波数を正確に得ることができるようにする特定の場合を考えると、瞬時絶対誤差ＥＡ^AAは、（Ｎ／Ｐ）／Ｆによって与えられる傾きで変化し、ここで、Ｎは、期間Ｐ当たりに抑制すべきクロックパルスの数であり、Ｆはクロック周波数である。したがって、従来技術では、（期間の開始と終了の間の）期間Ｐにわたる最大絶対誤差ＥＡ^AAは、Ｎ／Ｆである。Ｎ＝Ｎｍａｘである場合、期間ＰにわたるＮｍａｘ／Ｆの最大絶対誤差が得られる。上の特定の場合には、Ｎ＝Ｙ・Ｎ０であることに留意されたい。ここで、Ｎ０は、ベース期間Ｐ０＝Ｐ／Ｙにわたって抑制すべきパルスの数である。一般に、Ｎｍａｘ＝Ｙ・Ｎ０ｍａｘである。

図３は、図２の従来技術の場合のものに対応するブロック期間Ｐに関して、本発明による調節プロセスを用いた絶対誤差ＥＡを示す。Ｋ＝８、したがって副期間Ｐ１＝１分とすると、期間Ｐ内の任意の２つの時点の間の最大絶対誤差ＥＡｍａｘは大幅に減少される。これは、本質的に、以下の等式および不等式によって与えられる。
ＥＡｍａｘ＝（ＩＮＴ［Ｎ／Ｋ］＋Ｎ ｍｏｄ Ｋ）／Ｆ
ＥＡｍａｘ＜（ＩＮＴ［Ｎ／Ｋ］＋Ｋ）／Ｆ

図３では、Ｎ ｍｏｄ Ｋは、Ｎ％Ｋと示されていることを理解されたい。例として、Ｐ１は、ベース期間Ｐ０に等しいものとして選択されているが、これは特定の場合であり、限定するものではない。特に、Ｐ＝８分の期間に関して、Ｋ＝４およびＰ１＝２分、またはＫ＝１６およびＰ１＝３０秒を採用することができる。

上の特定の場合には、ＥＡｍａｘ＝ＩＮＴ［Ｎ／Ｋ］＝Ｎ０およびＥＡｍａｘは、時間にわたる任意の２つの時点の間の最大絶対誤差に対応する。一般的な場合を示すために、数値の一例を挙げる。すなわち、Ｐ＝８分、Ｋ＝８、およびＮ＝２４５とする。すると、従来技術の場合（図２）には、最大絶対誤差ＥＡｍａｘ^AA＝２４５／Ｆである。本発明の場合には、副期間Ｐ１＝１分、ＩＮＴ［Ｎ／Ｋ］＝３０、およびＮ ｍｏｄ Ｋ＝５である。したがって、最大絶対誤差ＥＡｍａｘ＝（３０＋５）／Ｆ＝３５／Ｆである。前に与えた不等式によれば、ＥＡｍａｘ＜（ＩＮＴ［Ｎ／Ｋ］＋Ｋ）／Ｆ＝３８／Ｆである。したがって、最悪の場合でも、最大絶対誤差は、大きくとも６分の１に減少されることが分かる。

図３では、各ブロック期間Ｐにおいて、期間Ｐにわたる整数除算の余り（Ｎ ｍｏｄ Ｋ、Ｎ％Ｋと表記する）の補正は、１つの副期間Ｐ１（副期間番号５、１３、・・・、５＋ｎＫ、・・・）内で行われ、一方、ＩＮＴ［Ｎ／Ｋ］クロックパルスの補正は、各副期間Ｐ１の終了時および開始時に行われる。図４は、本発明による調節プロセスの変形形態をより詳細に示し、ここでは、期間Ｐにわたる整数除算の余りＮ ｍｏｄ Ｋの補正は、副期間Ｐ１の終了時または開始時にＩＮＴ［Ｎ／Ｋ］クロックパルスの補正と共に行われる。図４の変形形態において、Δｔ１＝（ＩＮＴ［Ｎ／Ｋ］）／ＦおよびΔｔ２＝（Ｎ ｍｏｄ Ｋ）／Ｆである。上述した数値の例と同様に、Δｔ２がゼロでなく、Δｔ１の６分の１にほぼ等しい一例を与えている。Ｎ ｍｏｄ Ｋがゼロではないために各副期間Ｐ１での補正Δｔ１が比較的不正確であるときには、各ブロック期間Ｐの過程中のドリフト（点線で定義される）が存在することは明らかである。タイムベースの平均周波数が、同じブロック期間Ｐを有する従来技術の一実施形態で得られる平均周波数と同一になるように、このドリフトは、ブロック期間Ｐの終了時に補償される。上述したように、最大絶対誤差ＥＡｍａｘ＝Δｔ１＋Δｔ２である。

一般に、デジタル回路内の２進レジスタを用いて作業を行うと仮定すると、好ましくはＫ＝２ⁿが選択され、ｎは、１よりも大きい整数（ｎ＞１）である。数Ｎは、水晶振動子の製造交差によって与えられる最大値Ｎｍａｘを有する。Ｎは、メモリレジスタに２進形式で記録された整数である。例えば、Ｎｍａｘ＝１０２３である。２¹⁰＝１０２４であるので、メモリレジスタは１０ビットを備える。一般に、２ⁿ＜Ｎｍａｘ＜２^mを適用し、ここで、本発明の枠組内では、定義により、ｍはｎよりも大きい（ｍ＞ｎ）。したがって、タイムベースの調節プロセスを実施するために決定しなければならない抑制すべきパルスの２つの数値、すなわちＩＮＴ［Ｎ／Ｋ］とＮ ｍｏｄ Ｋが簡単に得られる。実際、一方では、ＩＮＴ［Ｎ／Ｋ］は、メモリレジスタの最初のｍ−ｎ個のビットを取ることによって得られる２進数に対応し、これは、メモリレジスタ内の２進数をｍ−ｎビット右にシフトすることに相当する。他方で、Ｎ ｍｏｄ Ｋは、メモリレジスタの最後のｎ個のビットによって与えられる。

２ 電子時計ムーブメント
４ タイムベース
８ クロック回路
１０ 周波数分割器回路
１２ ブロック回路
Ｆ クロック周波数
Ｆ１ 単位周波数
Ｐ ブロック期間
Ｐ１ 副期間
Ｓ１ 時間信号
Ｓ２ クロックパルス信号
Ｓ３ ブロック信号

Claims (8)

1. 単位周波数（Ｆ１）で発生されるタイミングパルスから生成される時間信号（Ｓ１）を供給するように構成されたタイムベース（４）を備える電子時計ムーブメント（２）であって、前記タイムベースは、
   所定のクロック周波数（Ｆ）でクロックパルスを抑制するクロック回路（８）と、
   第１の入力で前記クロックパルスを受信し、前記時間信号を出力する周波数分割器回路（１０）と、
   前記周波数分割器回路の第２の入力にブロック信号（Ｓ３）を供給するブロック回路（１２）とを備え、前記ブロック回路は、各ブロック期間にわたって、前記単位周波数が基準単位周波数に最も近付くように、前記周波数分割器回路を活性化するクロックパルスの数を調節するために、ブロック期間（Ｐ）当たり第１の数Ｎのクロックパルスをブロック信号によって抑制するように構成され、
   前記クロック周波数は、基準周波数よりも高い特定の周波数範囲内で提供され、基準周波数は、ブロックが行われないときには、前記周波数分割器回路の出力で基準単位周波数を得ることができるようにし、
   各ブロック期間は、複数（Ｋ個）の副期間（Ｐ１）に分割され、前記ブロック回路は、Ｎ個のクロックパルスを抑制するために、各副期間内に第２の数Ｎ１のクロックパルスを抑制するように構成され、前記第２の数Ｎ１は、第１の数を副期間の数で割った整数除算の結果（Ｎ１＝ＩＮＴ［Ｎ／Ｋ］）に対応し、さらに、前記ブロック回路は、各ブロック期間内に、前記整数除算の余りである第３の数Ｎ２（Ｎ２＝Ｎ ｍｏｄ Ｋ）のクロックパルスを抑制するように構成される
   ことを特徴とする電子時計ムーブメント（２）。
2. 副期間の数Ｋは、２の整数乗であり、すなわちＫ＝２ⁿであり、ここで、ｎはゼロよりも大きい整数（ｎ＞０）であり、数Ｋは、ブロック期間（Ｐ）当たりに抑制すべきクロックパルスの最大数未満であることを特徴とする請求項１に記載の電子時計ムーブメント。
3. 前記整数ｎは２よりも大きい（ｎ＞２）ことを特徴とする請求項１または２に記載の電子時計ムーブメント。
4. 前記ブロック期間（Ｐ）は８分以上である（Ｐ≧８分）ことを特徴とする請求項１から３のいずれか一項に記載の電子時計ムーブメント。
5. 単位周波数（Ｆ１）で発生されるタイミングパルスから生成される時間信号（Ｓ１）を供給するように構成されたタイムベース（４）を調節するための方法であって、前記タイムベースは、
   所定のクロック周波数（Ｆ）でクロックパルスを抑制するクロック回路（８）と、
   第１の入力で前記クロックパルスを受信し、前記時間信号を出力する周波数分割器回路（１０）と、
   前記周波数分割器回路の第２の入力にブロック信号（Ｓ３）を供給するブロック回路（１２）とを備え、
   前記クロック周波数は、基準周波数よりも高い特定の周波数範囲内で提供され、基準周波数は、ブロックが行われないときには、前記周波数分割器回路の出力で基準単位周波数を得ることができるようにし、
   前記調節方法は、
   １分よりも長いブロック期間（Ｐ）を選択するステップと、
   各ブロック期間にわたって、前記単位周波数が前記基準単位周波数に最も近付くように、前記周波数分割器回路を活性化するクロックパルスの数を調節するために、ブロック期間（Ｐ）当たりに抑制すべきクロックパルスの第１の数Ｎを決定するステップと、
   各ブロック期間（Ｐ）に関して、複数（Ｋ個）の副期間（Ｐ１）を選択するステップと、
   各副期間（Ｐ１）内に、クロックパルスの前記第１の数を副期間の数で割った整数除算の結果に対応する第２の数Ｎ１（Ｎ１＝ＩＮＴ［Ｎ／Ｋ］）のクロックパルスを抑制するステップと、
   前記ステップの抑制に加えて、各ブロック期間（Ｐ）内に、前記整数除算の余りに対応する第３の数Ｎ２（Ｎ２＝Ｎ ｍｏｄ Ｋ）のクロックパルスを抑制するステップと
   を含むことを特徴とする方法。
6. 副期間の数Ｋは、２の整数乗であり、すなわちＫ＝２ⁿであり、ここで、ｎはゼロよりも大きい整数（ｎ＞０）であり、数Ｋは、ブロック期間（Ｐ）当たりに抑制すべきクロックパルスの最大数未満であることを特徴とする請求項５に記載の調節方法。
7. 前記整数ｎは２よりも大きい（ｎ＞２）ことを特徴とする請求項５または６に記載の調節方法。
8. 前記ブロック期間（Ｐ）は８分以上である（Ｐ≧８分）ことを特徴とする請求項５から７のいずれか一項に記載の調節方法。

Images