JP2014107432A

JP2014107432A - 多数個取り基板

Info

Publication number: JP2014107432A
Application number: JP2012259777A
Authority: JP
Inventors: Takeshi Yamaguchi; 山口　　剛; Keisuke Shimizu; 敬介清水; Yuichi Nakamura; 雄一中村
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2012-11-28
Filing date: 2012-11-28
Publication date: 2014-06-09

Abstract

【課題】配線板に反りの生じ難い多数個取り基板を提供する。
【解決手段】配線板１０とフレーム９６とを繋ぐ連結部９２は、配線板１０の対向する２辺のうち一方にのみに結合され、対向する辺には繋がれてないため、リフローの際にフレーム９６の熱膨張による応力が加わらず、反りが生じない。
【選択図】図１

Description

本発明は、電子部品を内蔵した配線板を複数個同時に加工するための多数個取り基板に関し、特に配線板を連結部を介して支持するフレームを有する多数個取り基板に関する。

ファインピッチ化と共に信頼性向上を図るために、パッケージ基板上にＩＣチップを実装するのでは無く、プリント配線板内にＩＣチップを内蔵することが求められている。特許文献１には、反りを防止するためにフレーム部にスリットを形成した多数個取り基板が開示されている。

特開２００９−２８９８４８号公報

しかしながら、従来の多数個取り基板では、配線板に半導体素子を内蔵させた場合、半導体素子の収容されているエリアと、半導体素子の外側のエリアとの境界部において、半導体素子と配線板を構成する樹脂との熱収縮量差から、半導体素子の収容されているエリアが上下方向に押し出される力が加わり、配線板が反り易い。

更に、半導体素子を内蔵させた複数の配線板をフレーム部に保持させるために、配線板を挟んで対称な位置に該配線板とフレーム部とを連結する連結部を設けた場合、リフローの際にフレーム部が熱膨張し、配線板が該連結部を介して圧縮応力を受け、電子部品が反り難いため、電子部品の外側部分で配線板が反り易くなる。

本発明の目的は、電子部品を内蔵させた配線板に反りの生じ難い多数個取り基板を提供することにある。

本願発明は、電子部品を内蔵した矩形形状の配線板からなる複数のユニット部と、
前記ユニット部の外周に隙間を空けて形成されるフレーム部と、
前記ユニット部と前記フレーム部とを繋ぐ連結部と、を有する多数個取り基板である。そして、前記連結部は、前記ユニット部の対向する２辺又は対角のうち一方にのみに結合されている。

本願発明の多数個取り基板では、ユニット部とフレーム部とを繋ぐ連結部は、ユニット部の対向する２辺又は対角のうち一方にのみに結合され、対向する辺、対向する角部には繋がれてないため、リフローの際にフレーム部の熱膨張による応力が加わらず、反りが生じない。更に、電子部品の収容されているエリアと、電子部品の外側のエリアとの境界部において、電子部品と配線板を構成する樹脂との熱収縮量差から、電子部品の収容されているエリアが上下方向に押し出される力が加わった際にも、３辺に連結部が設けられていないため、応力が基板の外側に逃げ易く、配線板に反りが生じ難い。

本発明の第１実施形態に係る多数個取り基板の平面図。第１実施形態の配線板の断面図。第１実施形態の多数個取り基板の製造方法を示す工程図。第１実施形態の多数個取り基板の製造方法を示す工程図。第１実施形態の多数個取り基板の製造方法を示す工程図。第１実施形態の多数個取り基板の製造方法を示す工程図。第１実施形態の改変例に係る多数個取り基板の平面図。第１実施形態の改変例に係る多数個取り基板の平面図。シミュレーション対象とした基板の平面図。

[第１実施形態]
本発明の第１実施形態に係る多数個取り基板が図１に示される。
多数個取り基板１１０は、９個の配線板１０と、該配線板１０を保持するフレーム９６とから成る。配線板１０とフレーム９６との間には、スリット９０が設けられ、配線板１０とフレーム９６とは連結部９２を介して接続されている。配線板１０には、アライメントマーク７８が設けられている。第１実施形態の多数個取り基板１１０では、矩形の配線板１０の右側の側壁１０ＶＲと、左側の側壁１０ＶＬと、下側の側壁１０ＨＤとには、連結部が設けられず、上側の側壁１０ＨＵにのみ連結部９２が設けられ、フレーム９６に配線板１０が連結されている。スリット９０の幅ｗ１は一定で、１０μｍ以上で２０００μｍ以下である。各配線板１０にアライメントマーク７８が設けられているため、配線板１０へのＩＣチップの搭載の際の位置決めが容易である。

図１中のＸ１−Ｘ１断面が図２に示される。配線板１０は、第１面（Ｆ）とその第１面と反対側の第２面（Ｓ）を備える絶縁性基材３０を備える。絶縁性基材３０には貫通孔２０が設けられ、この貫通孔２０に半導体素子９８が収容されている。

絶縁性基材３０の第１面Ｆと半導体素子９８上とには、第１のビルドアップ層が形成されている。第１のビルドアップ層は、絶縁性基材３０の第１面Ｆと半導体素子９８とを覆うように形成されている絶縁層５０Ａと、その絶縁層５０Ａ上の導体層５８Ａとアライメントマーク７８とを備える。絶縁性基材３０の第２面Ｓと半導体素子９８上に第２のビルドアップ層が形成されている。第２のビルドアップ層は、絶縁性基材３０の第２面Ｓと半導体素子上に形成されている絶縁層５０Ｂと、その絶縁層５０Ｂ上の導体層５８Ｂとを備える。絶縁性基材３０と、絶縁層５０Ａ、絶縁層５０Ｂとを貫通する貫通孔３１が形成され、この貫通孔にめっき膜が充填されてなるスルーホール導体３６が形成されている。スルーホール導体の第１面側端部は、絶縁層５０Ａ上の導体層５８Ａと接続されている。スルーホール導体の第２面側端部は、絶縁層５０Ｂ上の導体層５８Ｂと接続されている。絶縁層５０Ｂには、半導体素子９８の接続端子１１２と接続するためのビア導体６０Ｂが形成され、ビア導体６０Ｂの第２面側端部は、絶縁層５０Ｂ上の導体層５８Ｂと接続されている。

第１ビルドアップ層上及び第２ビルドアップ層上には、開口７１を有するソルダーレジスト層７０が形成されている。ソルダーレジスト層７０の開口７１により露出されている導体層５８Ａ、５８Ｂはパッドとして機能する。パッド上にＮｉ／Ａｕ又はＮｉ／Ｐｄ／Ａｕなどの金属膜７２、７４が形成され、その金属膜上に半田バンプ７６Ｕ、７６Ｄが形成されている。半田バンプ７６Ｕを介してＩＣチップが多数個取り基板に搭載される。ＩＣチップの搭載後、配線板１０が多数個取り基板から個片に切り分けられ、該配線板１０は、半田バンプ７６Ｄを介してマザーボードに搭載される。

第１実施形態の配線板１０では、半導体素子９８の収容されているエリアＥ１と、半導体素子の外側のエリアＥ２との境界部Ｐ１において、半導体素子と配線板を構成する樹脂との熱収縮量差から、半導体素子の収容されているエリアＥ１が上下方向に押し出される力が加わった際にも、３辺に連結部が設けられていないため、応力が基板の外側に逃げ易く、配線板に反りが生じ難い。

第１実施形態の多数個取り基板では、配線板１０とフレーム９６とを繋ぐ連結部９２は、配線板１０の対向する２辺のうち一方にのみに結合され、対向する辺には繋がれてないため、リフローの際にフレーム９６の熱膨張による応力が加わらず、反りが生じ難い半導体素子が収容されているエリアＥ１の外側の反りの生じ易いエリアＥ２でも反りが生じない。

なお、反り防止の効果は、連結部の大きさが小さいほど、また、連結部の数が少ないほど高い。

第１実施形態の配線板１０の製造方法が図３〜図６に示される。
（１）絶縁性基材３０ｚとその両面に銅箔３２が積層されている両面銅張積層板３０Ｚが出発材料である。絶縁性基材は第１面Ｆとその第１面と反対側の第２面Ｓを有する。銅箔３２の表面に図示されない黒化処理が施される（図３（Ａ））。

（２）銅箔３２がパターニングされ、絶縁性基材３０ｚの第１面Ｆにアライメントマーク３４が形成される。

（３）アライメントマーク３４を基準に位置合わせされ、レーザが照射され絶縁性基材３０ｚに貫通孔２０が形成される（図３（Ｃ））。

（４）絶縁性基材３０の第２面Ｓにテープ９４が貼られる。貫通孔２０はテープで塞がれる（図３（Ｄ））。テープ９４の例としてＰＥＴフィルムが挙げられる。

（５）貫通孔２０により露出するテープ９４上に半導体素子９８が、アライメントマーク３４で位置決めされて置かれる（図３（Ｅ））。

（６）絶縁性基材３０の第１面Ｆ上にＢ−ステージのプリプレグと銅箔４８とが積層される。加熱プレスによりプリプレグから樹脂が開口内にしみ出て、貫通孔２０が充填樹脂（樹脂充填剤）５０で充填され、同時に絶縁層５０Ａが形成される（図３（Ｆ））。貫通孔２０の内壁と半導体素子間の隙間が充填樹脂で満たされる。半導体素子が絶縁性基材に固定される。プリプレグの代わりに層間絶縁層用樹脂フィルムが積層されてもよい。プリプレグはガラスクロスなどの補強材を有するが層間樹脂絶縁層用樹脂フィルムは補強材を有していない。両者ともガラス粒子などの無機粒子を含むことが好ましい。充填樹脂はシリカなどの無機粒子を含んでいる。

（７）テープ剥離後、プラズマ処理により半導体素子９８の電極１１２上の残滓が除去される（図４（Ａ））。

（８）絶縁性基材３０の第２面Ｓ上にＢ−ステージのプリプレグと銅箔４８とが積層される。絶縁性基材の第１面と第２面上のプリプレグが硬化される。絶縁性基材の第１面と第２面上に絶縁層（層間樹脂絶縁層）５０Ａ、５０Ｂが形成される（図４（Ｂ））。

（９）第２面側からＣＯ2ガスレーザにて絶縁層５０Ｂに半導体素子９８の電極１１２に至る接続ビア導体用の開口５１Ｂが形成される（図４（Ｃ））。

（１０）ＣＯ2レーザ又はドリルにより、絶縁層５０Ａ、絶縁性基材３０、絶縁層５０Ｂを貫通するスルーホール用の貫通孔３１が形成される（図４（Ｄ））。

（１１）無電解めっき処理により、ビア導体用の開口の内壁と銅箔上に無電解めっき膜４２が形成される（図４（Ｅ））。

（１２）無電解めっき膜４２上にめっきレジスト４４が形成される（図５（Ａ））。

（１３）次に、電解めっき処理により、めっきレジスト４４から露出する無電解めっき膜４２上に電解めっき膜４６が形成さ、スルーホール用の貫通孔３１内に電解めっき膜が充填される（図５（Ｂ））。

（１４）めっきレジスト４４が５％ＮａＯＨで除去される。その後、電解銅めっき膜４６から露出する無電解めっき膜４２および銅箔４８がエッチングにて除去され、銅箔４８と無電解めっき膜４２と電解めっき膜４６からなる導体層５８Ａ、５８Ｂ、アライメントマーク７８、ビア導体６０Ｂ、スルーホール導体３６が形成される（図５（Ｃ））。

（１５）絶縁層５０Ａ、絶縁層５０Ｂ上に開口７１を有するソルダーレジスト層７０が形成される（図５（Ｄ））。開口７１は導体層５８Ａ、５８Ｂを露出する。その部分はパッドとして機能する。

（１６）開口７１内のパッド上にニッケル層７２とニッケル層７２上の金層７４で形成される金属膜が形成される（図６（Ａ））。ニッケル−金層以外にニッケル−パラジウム−金層からなる金属膜が挙げられる。図２に示される配線板１０では、ビア導体６０Ｂを第２のビルドアップ層のみ有する。

（１７）ルーター加工又はレーザ加工でスリット９０が形成される（図６（Ｂ））。スリットの平面図は図１中に示される。ルーター加工の場合、スリット幅は５００μｍ以上であることが望ましい。レーザ加工の場合、スリット幅は１０μｍ以上であることが望ましい。スリット幅は１０μｍ以上あれば機能を果たす。一方、スリット幅が２０００μｍを越えると、多数個取り基板の外寸が大きくなり、製造コストが嵩むので望ましく無い。

（１８）この後、第１のビルドアップ層のパッドに半田ボール７６ｕが搭載され、第２のビルドアップ層のパッドに半田ボール７６ｄが搭載される（図６（Ｃ））。

（１９）この後、リフローにより第１のビルドアップ層のパッドに半田バンプ７６Ｕが形成され、第２のビルドアップ層のパッドに半田バンプ７６Ｄが形成される（図６（Ｄ））。この際に、上述したように、配線板１０とフレーム９６とを繋ぐ連結部９２は、配線板１０の対向する２辺のうち一方にのみに結合され、対向する辺には繋がれてないため、リフローの際にフレーム９６の熱膨張による応力が加わらず、反りが生じない。

半田バンプ７６Ｕを介してＩＣチップが配線板１０へ実装される（図示せず）。その後、連結部９２を切断することで、多数個取り基板から配線板１０が個片に切り分けられる。半田バンプ７６Ｄを介して配線板１０がマザーボードに搭載される（図示せず）。

[第１実施形態の第１改変例]
図７（Ａ）は、第１実施形態の第１改変例に係る多数個取り基板１１０を示す。ここで、配線板１０は複数個保持されるが、図中には１個のみ示す。第１実施形態の第１改変例では、右側の側壁１０ＶＲと上側の側壁１０ＨＵとの角部と、左側の側壁１０ＶＬと上側の側壁１０ＨＵとの角部とに連結部９２が設けられ、右側の側壁１０ＶＲと下側の側壁１０ＨＤとの角部と、左側の側壁１０ＶＬと下側の側壁１０ＨＤとの角部とには連結部が設けられない。

第１実施形態の第１改変例では、配線板１０とフレーム９６とを繋ぐ連結部９２は、配線板１０の対向する対角のうち一方にのみに結合され、対向する角部には繋がれてないため、リフローの際にフレーム９６の熱膨張による応力が加わらず、反りが生じない。

[第１実施形態の第２改変例]
図７（Ｂ）は、第１実施形態の第２改変例に係る多数個取り基板１１０を示す。第１実施形態の第２改変例では、矩形の配線板１０の右側の側壁１０ＶＲと、左側の側壁１０ＶＬと、下側の側壁１０ＨＤと、上側の側壁１０ＨＵとには、連結部が設けられず、上側の側壁１０ＨＵにのみ一対の連結部９２が設けられ、フレーム９６に配線板１０が連結されている。第１実施形態の第２改変例では、連結部９２が配線板１０の対向する辺のうち一方にのみに結合され、対向する辺には繋がれてないため、リフローの際にフレーム９６の熱膨張による応力が加わらず、反りが生じない。

[第１実施形態の第３改変例]
図７（Ｃ）は、第１実施形態の第３改変例に係る多数個取り基板１１０を示す。第１実施形態の第３改変例では、矩形の配線板１０の右側の側壁１０ＶＲと、左側の側壁１０ＶＬと、下側の側壁１０ＨＤとには、連結部が設けられず、上側の側壁１０ＨＵの全長に亘り連結部９２が設けられ、フレーム９６に配線板１０が連結されている。第１実施形態の第３改変例では、連結部９２が配線板１０の対向する辺のうち一方にのみに結合され、対向する辺には繋がれてないため、リフローの際にフレーム９６の熱膨張による応力が加わらず、反りが生じない。

[第１実施形態の第４改変例]
図８（Ａ）は、第１実施形態の第４改変例に係る多数個取り基板１１０を示す。第１実施形態の第４改変例では、左側の側壁１０ＶＬと上側の側壁１０ＨＵとの角部に連結部９２が設けられ、右側の側壁１０ＶＲと上側の側壁１０ＨＵとの角部、右側の側壁１０ＶＲと下側の側壁１０ＨＤとの角部、左側の側壁１０ＶＬと下側の側壁１０ＨＤとの角部には連結部が設けられない。

第１実施形態の第４改変例では、配線板１０とフレーム９６とを繋ぐ連結部９２は、配線板１０の４つの角部の内の一つにのみに結合され、他の角部には繋がれてないため、リフローの際にフレーム９６の熱膨張による応力が加わらず、反りが生じない。

[第１実施形態の第５改変例]
図８（Ｂ）は、第１実施形態の第５改変例に係る多数個取り基板１１０を示す。第１実施形態の第５改変例では、第４改変例の連結部９２と同位置に配置されるが、連結部９２に段９２ｇが設けられている。

[第１実施形態の第６改変例]
図８（Ｃ）は、第１実施形態の第６改変例に係る多数個取り基板１１０を示す。第１実施形態の第６改変例では、連結部９２が上側の側壁１０ＨＵの左側の端部に接続される。該連結部９２がクランク状に形成されている。第１実施形態の第６改変例では、連結部９２がクランク状に形成されているため、よりフレームからの応力が配線板１０に伝わり難い。

[第１実施形態の第７改変例]
図８（Ｄ）は、第１実施形態の第７改変例に係る多数個取り基板１１０を示す。第１実施形態の第７改変例では、６改変例と同様に連結部９２が上側の側壁１０ＨＵの左側の端部に襷掛け状に接続される。該連結部９２は直線状に形成されている。第１実施形態の第７改変例では、連結部９２が襷掛け状に長く形成されているため、よりフレームからの応力が配線板１０に伝わり難い。

[シミュレーション結果]
図９（Ａ）に示すスリットを設けない配線板１０と、第１実施形態の第３改変例の右側の側壁１０ＶＲと、左側の側壁１０ＶＬと、下側の側壁１０ＨＤとの３箇所にスリット９０と設けた配線板１０のとの反り量をシミュレーションした。図９（Ａ）に示すスリットを設けない配線板１０に対して、図９（Ｂ）に示す第１実施形態の第３改変例では、スリットにより反り量を８０％低減できることが明らかになった。

１０配線板
２０貫通孔
３０絶縁性基材
５０Ａ、５０Ｂ絶縁層
５８Ａ、５８Ｂ導体層
６０Ｂビア導体
９０スリット
９２連結部
９６フレーム
１１０多数個取り基板

Claims

電子部品を内蔵した矩形形状の配線板からなる複数のユニット部と、
前記ユニット部の外周に隙間を空けて形成されるフレーム部と、
前記ユニット部と前記フレーム部とを繋ぐ連結部と、を有する多数個取り基板であって、
前記連結部は、前記ユニット部の対向する２辺又は対角のうち一方にのみに結合されている。
請求項１の多数個取り基板であって、
前記連結部は、前記ユニット部の４辺のうち１辺にのみに結合されている。
請求項２の多数個取り基板であって、
前記連結部は、一対形成されて前記ユニット部の１辺に結合されている。
請求項１の多数個取り基板であって、
前記連結部は、前記ユニット部の４つの角部の内の１の角部にのみに結合されている。
請求項１の多数個取り基板であって、
前記連結部は、前記ユニット部の４つの角部の内の隣接する２つの角部に結合されている。
請求項２又は請求項４の多数個取り基板であって、
前記連結部は、前記ユニット部の１箇所のみに結合されている。
請求項１の多数個取り基板であって、
前記隙間の幅は一定で、且つ、１０μｍ〜２０００μｍである。
請求項１の多数個取り基板であって、
前記ユニット部にはアライメントマークが形成されている。