JP2014107372A - Circuit module and manufacturing method of the same - Google Patents

Circuit module and manufacturing method of the same Download PDF

Info

Publication number
JP2014107372A
JP2014107372A JP2012258334A JP2012258334A JP2014107372A JP 2014107372 A JP2014107372 A JP 2014107372A JP 2012258334 A JP2012258334 A JP 2012258334A JP 2012258334 A JP2012258334 A JP 2012258334A JP 2014107372 A JP2014107372 A JP 2014107372A
Authority
JP
Japan
Prior art keywords
metal film
circuit module
layer
sealing layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012258334A
Other languages
Japanese (ja)
Inventor
Taizo Inoue
泰造 井上
Michio Muraida
道夫 村井田
Yutaka Nagai
豊 長井
Takehiko Kai
岳彦 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2012258334A priority Critical patent/JP2014107372A/en
Publication of JP2014107372A publication Critical patent/JP2014107372A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit module in which a metal film has high adhesion and provide a manufacturing method of the circuit module.SOLUTION: A circuit module manufacturing method according to one embodiment includes step of: forming an encapsulation layer for covering electronic components on a wiring board having a plurality of unit regions in each of which the electronic component is mounted; bonding a first metal film on a top face of the encapsulation layer; forming cut grooves for partitioning the plurality of unit regions from above the metal film to a depth reaching the inside of the wiring board; and forming a second metal film for covering the first metal film and lateral faces exposed in the cut grooves in respective encapsulation layers of the plurality of unit regions.

Description

本発明は、電磁シールド機能を有する回路モジュール及びその製造方法に関する。   The present invention relates to a circuit module having an electromagnetic shielding function and a manufacturing method thereof.

配線基板と、その表面に実装された複数の電子部品と、上記電子部品を被覆する封止層と、配線基板の裏面に形成された外部接続端子とを有する回路モジュールが知られている。また、この種の回路モジュールとしては、モジュール外部への電磁波の漏洩及び外部からの電磁波の侵入を防止する電磁シールドを有するものが知られている。このような電磁シールドは、例えば、上記封止層を被覆する導電性樹脂膜、金属膜等で構成されている（特許文献１、２参照）。   2. Description of the Related Art A circuit module is known that includes a wiring board, a plurality of electronic components mounted on the surface thereof, a sealing layer that covers the electronic components, and external connection terminals formed on the back surface of the wiring board. As this type of circuit module, one having an electromagnetic shield that prevents leakage of electromagnetic waves to the outside of the module and intrusion of electromagnetic waves from the outside is known. Such an electromagnetic shield is composed of, for example, a conductive resin film, a metal film, or the like that covers the sealing layer (see Patent Documents 1 and 2).

特許文献２には、めっき法によって封止層上に金属膜を形成する回路モジュールの製造方法が記載されている。しかしながら当該封止層は、一般に樹脂材料で形成されるため、金属膜と封止層との密着性が低く、金属膜が封止層の界面で剥離することがあった。   Patent Document 2 describes a method for manufacturing a circuit module in which a metal film is formed on a sealing layer by a plating method. However, since the sealing layer is generally formed of a resin material, the adhesion between the metal film and the sealing layer is low, and the metal film may peel off at the interface of the sealing layer.

一方、樹脂材料上へ金属膜をめっきする際の下地処理として、デスミア処理が知られている（特許文献３参照）。デスミア処理を行うことで、樹脂の表面に凹凸が形成され、アンカー効果により金属膜との密着性を高めることが可能となる。   On the other hand, desmear treatment is known as a base treatment for plating a metal film on a resin material (see Patent Document 3). By performing the desmear treatment, irregularities are formed on the surface of the resin, and the adhesion with the metal film can be enhanced by an anchor effect.

特開２００４−１７２１７６号公報JP 2004-172176 A 特開２００４−１９３１８７号公報JP 2004-193187 A 特開２０１１−１６２８０６号公報JP 2011-162806 A

デスミア処理液は、一般に過マンガン酸等の強アルカリ性である。これにより、デスミア処理時には、外部接続端子等をデスミア処理液によるエッチングから保護するため、アルカリ耐性のあるテープ等で配線基板の裏面等をマスキングする必要がある。ところが、当該テープを剥がす際にモジュールに大きな応力がかかり、割れやクラック等が発生することがあった。   The desmear treatment liquid is generally strongly alkaline such as permanganic acid. Thereby, at the time of desmear treatment, in order to protect the external connection terminals and the like from etching by the desmear treatment liquid, it is necessary to mask the back surface of the wiring board with an alkali-resistant tape or the like. However, when the tape is peeled off, a large stress is applied to the module, and cracks and cracks may occur.

したがって、デスミア処理によらずとも、金属膜と封止層との密着性を高めることが可能な回路モジュールが望まれる。   Therefore, a circuit module that can improve the adhesion between the metal film and the sealing layer without desmearing is desired.

以上のような事情に鑑み、本発明の目的は、金属膜の密着性が高い回路モジュール及びその製造方法を提供することにある。   In view of the circumstances as described above, an object of the present invention is to provide a circuit module having high adhesion of a metal film and a method for manufacturing the circuit module.

上記目的を達成するため、本発明の一形態に係る回路モジュールの製造方法は、電子部品がそれぞれ実装された複数の単位領域を有する配線基板上に、上記電子部品を覆う封止層を形成する工程を含む。
上記封止層の天面に第１の金属膜が接着される。
上記複数の単位領域を区画する切削溝が、上記第１の金属膜上から上記配線基板の内部に達する深さで形成される。
上記複数の単位領域各々の上記封止層の上記切削溝内に露出した側面と上記第１の金属膜とを覆う第２の金属膜が形成される。 In order to achieve the above object, a method of manufacturing a circuit module according to an aspect of the present invention forms a sealing layer that covers the electronic component on a wiring board having a plurality of unit regions each mounted with the electronic component. Process.
A first metal film is bonded to the top surface of the sealing layer.
The cutting grooves that define the plurality of unit regions are formed with a depth that reaches the inside of the wiring substrate from above the first metal film.
A second metal film is formed to cover the side surface exposed in the cutting groove of the sealing layer in each of the plurality of unit regions and the first metal film.

上記目的を達成するため、本発明の一形態に係る回路モジュールは、配線基板と、封止層と、第１の金属膜と、第２の金属膜とを有する。
上記配線基板は、電子部品が実装された表面を有する。
上記封止層は、上記表面と対向する主面と、上記主面の周囲に連続して形成された側面とを有し、上記配線基板上に形成され、上記電子部品を覆う。
上記第１の金属膜は、上記主面に接着された接着層と、上記接着層上に積層された金属層とを有する。
上記第２の金属膜は、上記封止層の上記側面と上記金属層とを覆う。 In order to achieve the above object, a circuit module according to an embodiment of the present invention includes a wiring board, a sealing layer, a first metal film, and a second metal film.
The wiring board has a surface on which electronic components are mounted.
The sealing layer has a main surface facing the surface and a side surface formed continuously around the main surface, is formed on the wiring board, and covers the electronic component.
The first metal film includes an adhesive layer bonded to the main surface and a metal layer laminated on the adhesive layer.
The second metal film covers the side surface of the sealing layer and the metal layer.

本発明の一実施形態に係る回路モジュールを示す概略断面図である。It is a schematic sectional drawing which shows the circuit module which concerns on one Embodiment of this invention. 上記回路モジュールの製造方法を説明する図であって、配線基板の構成を示す概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing which shows the structure of a wiring board. 上記回路モジュールの製造方法を説明する図であって、電子部品の実装工程を説明する概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing explaining the mounting process of an electronic component. 上記回路モジュールの製造方法を説明する図であって、封止層の形成工程を説明する概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing explaining the formation process of a sealing layer. 上記回路モジュールの製造方法を説明する図であって、第１の金属膜の接着工程を説明する概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing explaining the adhesion process of a 1st metal film. 上記回路モジュールの製造方法を説明する図であって、切削溝の形成工程を説明する概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing explaining the formation process of a cutting groove. 上記回路モジュールの製造方法を説明する図であって、第２の金属膜を形成するための準備として配線基板の裏面がマスキングテープで被覆された態様を示す概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing which shows the aspect by which the back surface of the wiring board was coat | covered with the masking tape as preparation for forming a 2nd metal film. 上記回路モジュールの製造方法を説明する図であって、第２の金属膜の形成工程を説明する概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing explaining the formation process of a 2nd metal film. 上記回路モジュールの製造方法を説明する図であって、第３の金属膜の形成工程を説明する概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing explaining the formation process of a 3rd metal film. 上記回路モジュールの製造方法を説明する図であって、上記マスキングテープが除去された態様を示す概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing which shows the aspect from which the said masking tape was removed. 上記回路モジュールの製造方法を説明する図であって、個片化工程を説明する概略断面図である。It is a figure explaining the manufacturing method of the said circuit module, Comprising: It is a schematic sectional drawing explaining an individualization process. 上記実施形態の一比較例に係る回路モジュールの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the circuit module which concerns on one comparative example of the said embodiment. 上記実施形態の他の比較例に係る回路モジュールの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the circuit module which concerns on the other comparative example of the said embodiment.

本発明の一実施形態に係る回路モジュールの製造方法は、電子部品がそれぞれ実装された複数の単位領域を有する配線基板上に、上記電子部品を覆う封止層を形成する工程を含む。
上記封止層の天面に第１の金属膜が接着される。
上記複数の単位領域を区画する切削溝が、上記第１の金属膜上から上記配線基板の内部に達する深さで形成される。
上記複数の単位領域各々の上記封止層の上記切削溝内に露出した側面と上記第１の金属膜とを覆う第２の金属膜が形成される。 A method for manufacturing a circuit module according to an embodiment of the present invention includes a step of forming a sealing layer that covers the electronic component on a wiring board having a plurality of unit regions each mounted with the electronic component.
A first metal film is bonded to the top surface of the sealing layer.
The cutting grooves that define the plurality of unit regions are formed with a depth that reaches the inside of the wiring substrate from above the first metal film.
A second metal film is formed to cover the side surface exposed in the cutting groove of the sealing layer in each of the plurality of unit regions and the first metal film.

上記第１の金属膜は、封止層の天面に接着される。ここで、「封止層の天面」とは、封止層の外表面のうち、配線基板と対向する面をいう。これにより、第２の金属膜は第１の金属膜を介して封止層上に形成されるため、密着性を高めることができる。また、切削する工程により、切削溝の側壁面の一部として封止層の側面が形成される。この際、例えば切削工具は、封止層等と接触しつつ、回転、直線移動等することで、切削溝を形成する。これにより、当該工具と封止層との摩擦が生じ、封止層の側面が粗化され、微細な凹凸が形成される。すなわち、第２の金属膜と封止層の側面との間には、粗化された側面によりアンカー効果が生じ、密着性を高めることができる。したがって、第２の金属膜の全体にわたって密着性の高い構成とすることができ、封止層にデスミア処理等の下地処理を行わなくとも、第２の金属膜の剥がれ等の不具合を防止することができる。   The first metal film is bonded to the top surface of the sealing layer. Here, “the top surface of the sealing layer” refers to a surface of the outer surface of the sealing layer that faces the wiring board. Thereby, since the second metal film is formed on the sealing layer via the first metal film, the adhesion can be improved. Moreover, the side surface of the sealing layer is formed as a part of the side wall surface of the cutting groove by the cutting process. At this time, for example, the cutting tool forms a cutting groove by rotating, linearly moving, or the like while being in contact with the sealing layer or the like. As a result, friction between the tool and the sealing layer occurs, the side surface of the sealing layer is roughened, and fine irregularities are formed. That is, between the second metal film and the side surface of the sealing layer, an anchor effect is generated by the roughened side surface, and adhesion can be improved. Accordingly, the second metal film can be configured to have high adhesion over the entire surface, and it is possible to prevent problems such as peeling of the second metal film without performing a base treatment such as desmear treatment on the sealing layer. Can do.

上記第２の金属膜を形成する工程は、めっき法によって上記第２の金属膜を形成してもよい。
これにより、切削溝のアスペクト比が高い場合でも、切削溝の側壁面及び底面に均一に第２の金属膜を形成することが可能となる。さらに、第２の金属膜を低コストでかつ容易に形成することができる。 In the step of forming the second metal film, the second metal film may be formed by a plating method.
Thereby, even when the aspect ratio of the cutting groove is high, the second metal film can be uniformly formed on the side wall surface and the bottom surface of the cutting groove. Furthermore, the second metal film can be easily formed at low cost.

さらに、上記第２の金属膜を形成する工程の後に、上記第２の金属膜を覆う第３の金属膜を形成してもよい。
これにより、電磁シールド構造として、第２及び第３の金属膜の２層の金属膜を採用することができる。これにより、各金属膜の材料の選択性を高めることができ、製造が容易で、かつ耐久性に優れたシールド膜を形成することが可能となる。 Furthermore, a third metal film that covers the second metal film may be formed after the step of forming the second metal film.
As a result, a two-layer metal film of the second and third metal films can be employed as the electromagnetic shield structure. Thereby, the selectivity of the material of each metal film can be increased, and a shield film that is easy to manufacture and excellent in durability can be formed.

上記第３の金属膜を形成する工程は、めっき法によって上記第３の金属膜を形成してもよい。
これにより、第３の金属膜を低コストでかつ容易に形成することができる。さらに、切削溝の側壁面及び底面に形成された第２の金属膜上にも、切削溝に倣った形状で均一に第３の金属膜を形成することができる。 In the step of forming the third metal film, the third metal film may be formed by a plating method.
Thereby, the third metal film can be easily formed at low cost. Furthermore, the third metal film can be uniformly formed on the second metal film formed on the side wall surface and the bottom surface of the cutting groove in a shape following the cutting groove.

具体的には、上記第１の金属膜は、接着層と上記接着層上に形成された金属層とを有し、
上記第１の金属膜を接着する工程は、上記接着層を上記天面に接着してもよい。 Specifically, the first metal film has an adhesive layer and a metal layer formed on the adhesive layer,
The step of bonding the first metal film may bond the adhesive layer to the top surface.

上記切削溝を形成する工程は、上記配線基板内に形成された内部配線層に達する深さで上記切削溝を形成してもよい。
これにより、切削溝内に形成される第２の電極膜と内部配線層とを電気的に接続することができる。したがって、例えば上記内部配線層をグランド電位に接続することで、第２の電極膜の電磁シールド効果をより高めることができる。 In the step of forming the cutting groove, the cutting groove may be formed at a depth reaching an internal wiring layer formed in the wiring board.
Thereby, the second electrode film formed in the cutting groove and the internal wiring layer can be electrically connected. Therefore, for example, the electromagnetic shielding effect of the second electrode film can be further enhanced by connecting the internal wiring layer to the ground potential.

上記切削溝を形成する工程は、第１の幅で上記切削溝を形成し、
上記回路モジュールの製造方法は、さらに
上記第２の金属膜を形成する工程の後に、上記配線基板を上記切削溝に沿って上記第１の幅より狭い第２の幅で切削して、上記複数の単位領域をそれぞれ個片化してもよい。
これにより、切削によって複数の単位領域を容易に個片化することができる。また、切削溝の幅よりも狭い幅で切削することで、切削溝の側壁面に形成された第２の金属膜等を切除することなく、各単位領域を個片化することができる。 The step of forming the cutting groove forms the cutting groove with a first width,
In the method of manufacturing the circuit module, after the step of forming the second metal film, the wiring board is cut along the cutting groove with a second width narrower than the first width, Each unit area may be divided into pieces.
Thereby, a several unit area | region can be separated into pieces easily by cutting. Further, by cutting with a width narrower than the width of the cutting groove, each unit region can be separated into pieces without cutting the second metal film or the like formed on the side wall surface of the cutting groove.

本発明の一実施形態に係る回路モジュールは、配線基板と、封止層と、第１の金属膜と、第２の金属膜とを有する。
上記配線基板は、電子部品が実装された表面を有する。
上記封止層は、上記表面と対向する主面と、上記主面の周囲に連続して形成された側面とを有し、上記配線基板上に形成され、上記電子部品を覆う。
上記第１の金属膜は、上記主面に接着された接着層と、上記接着層上に積層された金属層とを有する。
上記第２の金属膜は、上記封止層の上記側面と上記金属層とを覆う。 A circuit module according to an embodiment of the present invention includes a wiring board, a sealing layer, a first metal film, and a second metal film.
The wiring board has a surface on which electronic components are mounted.
The sealing layer has a main surface facing the surface and a side surface formed continuously around the main surface, is formed on the wiring board, and covers the electronic component.
The first metal film includes an adhesive layer bonded to the main surface and a metal layer laminated on the adhesive layer.
The second metal film covers the side surface of the sealing layer and the metal layer.

上記第１の金属膜は、接着層を封止層の主面に向けて接着される。また上記第２の金属膜は、接着層を介して封止層上に接着された金属層上に形成される。これにより、第２の金属膜の密着性を高め、機械的衝撃や外力等による第２の金属膜の剥がれやクラック等を抑制することができる。さらに、第２の金属膜と第１の金属膜との熱膨張率差を低減し、第２の金属膜における熱応力の発生も抑制することができる。したがって、製品破損等を抑制し、安定したシールド効果を維持することができる。   The first metal film is bonded with the adhesive layer facing the main surface of the sealing layer. The second metal film is formed on a metal layer bonded onto the sealing layer via an adhesive layer. As a result, the adhesion of the second metal film can be improved, and the peeling or cracking of the second metal film due to mechanical impact or external force can be suppressed. Furthermore, the difference in thermal expansion coefficient between the second metal film and the first metal film can be reduced, and the generation of thermal stress in the second metal film can also be suppressed. Therefore, product damage or the like can be suppressed and a stable shielding effect can be maintained.

また、上記側面は、粗化面であってもよい。
これにより上記側面は、第２の金属膜との間にアンカー効果を発揮することができる。したがって、封止層の側面と第２の金属膜との間の密着性を高めることが可能となる。 The side surface may be a roughened surface.
Thereby, the said side can exhibit an anchor effect between the 2nd metal film. Therefore, it becomes possible to improve the adhesion between the side surface of the sealing layer and the second metal film.

上記封止層と上記接着層とは、同一の樹脂材料で形成されてもよい。
これにより、封止層と接着層とをより強固に接着することができる。さらに、封止層と接着層との熱膨張率を略同一とすることができ、熱応力の発生を抑制することができる。 The sealing layer and the adhesive layer may be formed of the same resin material.
Thereby, a sealing layer and an adhesive layer can be adhere | attached more firmly. Furthermore, the thermal expansion coefficients of the sealing layer and the adhesive layer can be made substantially the same, and the generation of thermal stress can be suppressed.

また、上記第１の金属膜と上記第２の金属膜とは、銅で形成されてもよい。
これにより、コストを抑えつつ、めっきにより第２の金属膜を容易に形成することができる。また、第１及び第２の金属膜の密着性を高めることができる。さらに、第１及び第２の金属膜の熱膨張率を略同一とすることで、熱応力の発生をより抑制することができる。 Further, the first metal film and the second metal film may be formed of copper.
Thereby, the second metal film can be easily formed by plating while suppressing the cost. In addition, the adhesion between the first and second metal films can be enhanced. Furthermore, by making the thermal expansion coefficients of the first and second metal films substantially the same, generation of thermal stress can be further suppressed.

さらに、上記第２の金属膜を覆う第３の金属膜を具備してもよい。また、第３の金属膜は、ニッケルで形成されてもよい。
これにより、電磁シールド機能をより高めることができる。また、第３の金属膜をニッケルで形成することで、強度及び耐腐食性の高い構成とすることができる。 Furthermore, you may comprise the 3rd metal film which covers the said 2nd metal film. Further, the third metal film may be formed of nickel.
Thereby, an electromagnetic shielding function can be improved more. Further, by forming the third metal film from nickel, a structure having high strength and high corrosion resistance can be obtained.

以下、図面を参照しながら、本発明の実施形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

［回路モジュール］
図１は、本発明の一実施形態に係る回路モジュールを示す概略断面図である。なお図において、Ｘ，Ｙ及びＺの各軸は相互に直交する３軸方向を示しており、このうちＺ軸方向は回路モジュールの厚み方向に対応する。また理解容易のため、各部の厚み、大きさ等は誇張して示されている。 [Circuit module]
FIG. 1 is a schematic cross-sectional view showing a circuit module according to an embodiment of the present invention. In the figure, the X, Y, and Z axes indicate three axial directions orthogonal to each other, and the Z-axis direction corresponds to the thickness direction of the circuit module. For easy understanding, the thickness and size of each part are exaggerated.

本実施形態に係る回路モジュール１は、配線基板２と、封止層４と、第１の金属膜５と、第２の金属膜６と、第３の金属膜７とを有する。第２の金属膜６及び第３の金属膜７とは、本実施形態においてシールド膜８を構成する。   The circuit module 1 according to the present embodiment includes a wiring board 2, a sealing layer 4, a first metal film 5, a second metal film 6, and a third metal film 7. The second metal film 6 and the third metal film 7 constitute a shield film 8 in this embodiment.

回路モジュール１は、全体として略直方体形状で構成される。大きさは特に限定されず、例えば、Ｘ軸方向及びＹ軸方向に沿った長さがそれぞれ２〜４０ｍｍで構成される。また、厚みも特に限定されず、例えば０．７〜２．５ｍｍで構成される。   The circuit module 1 has a substantially rectangular parallelepiped shape as a whole. The size is not particularly limited. For example, the length along the X-axis direction and the Y-axis direction is 2 to 40 mm. Moreover, thickness is not specifically limited, For example, it is comprised by 0.7-2.5 mm.

回路モジュール１は、配線基板２上に複数の電子部品３が配置され、それらを被覆するように封止層４、第１の金属膜５、第２の金属膜６、及び第３の金属膜７が形成される。以下、回路モジュール１の各部の構成について説明する。   In the circuit module 1, a plurality of electronic components 3 are arranged on a wiring board 2, and a sealing layer 4, a first metal film 5, a second metal film 6, and a third metal film are provided so as to cover them. 7 is formed. Hereinafter, the configuration of each part of the circuit module 1 will be described.

（配線基板）
配線基板２は、例えば回路モジュール１全体の寸法と同一の略矩形に構成された表面２１と裏面２２とを有し、厚みが例えば約０．３ｍｍの多層配線基板で構成される。表面２１と裏面２２とは、例えばいずれもＺ軸方向に略直交する面であり、Ｚ軸方向に相互に対向して配置される。基板２の絶縁層を構成する材料は、例えばガラスエポキシ系材料が採用されるが、これに限られず、絶縁性セラミック材料等も採用可能である。 (Wiring board)
The wiring board 2 has a front surface 21 and a back surface 22 configured in a substantially rectangular shape that is, for example, the same as the overall dimensions of the circuit module 1, and is formed of a multilayer wiring board having a thickness of, for example, about 0.3 mm. The front surface 21 and the back surface 22 are, for example, surfaces that are substantially orthogonal to the Z-axis direction, and are disposed to face each other in the Z-axis direction. The material constituting the insulating layer of the substrate 2 is, for example, a glass epoxy material, but is not limited thereto, and an insulating ceramic material or the like can also be used.

表面２１には、複数の電子部品３が実装される。複数の電子部品３としては、具体的には、集積回路（ＩＣ）、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等の各種部品が含まれる。複数の電子部品３は、典型的には、半田、接着剤、ボンディングワイヤ等により、表面２１上にそれぞれ実装される。   A plurality of electronic components 3 are mounted on the surface 21. Specifically, the plurality of electronic components 3 include various components such as an integrated circuit (IC), a capacitor, an inductor, a resistor, a crystal resonator, a duplexer, a filter, and a power amplifier. The plurality of electronic components 3 are typically mounted on the surface 21 by solder, adhesive, bonding wires, or the like.

配線基板２の配線層は、典型的には銅箔で構成され、配線基板２の表面２１、裏面２２及び内層部にそれぞれ配置される。上記配線層は、それぞれ所定形状にパターニングされることで、外部接続端子２３、ランド部２４、内部配線層２５をそれぞれ構成する。外部接続端子２３は、裏面２２に形成され、例えば回路モジュール１が実装される電子機器の制御基板（図示略）と接続される。ランド部２４は、表面２１に形成され、電子部品３が実装される。また、表面２１のランド部２４が形成されていない領域は、ソルダレジスト等の絶縁膜が形成されていてもよい（図示略）。これらの配線層は、それぞれ図示しないビア導体を介して相互に電気的に接続されている。   The wiring layer of the wiring substrate 2 is typically made of copper foil, and is disposed on the front surface 21, the back surface 22, and the inner layer portion of the wiring substrate 2. The wiring layer is patterned into a predetermined shape, thereby constituting the external connection terminal 23, the land portion 24, and the internal wiring layer 25, respectively. The external connection terminal 23 is formed on the back surface 22 and is connected to, for example, a control board (not shown) of an electronic device on which the circuit module 1 is mounted. The land portion 24 is formed on the surface 21 and the electronic component 3 is mounted thereon. Further, an insulating film such as a solder resist may be formed in a region where the land portion 24 of the surface 21 is not formed (not shown). These wiring layers are electrically connected to each other via via conductors (not shown).

さらに内部配線層２５の一部として、グランド（ＧＮＤ）電位に接続されるＧＮＤ端子２５ｇが形成される。ＧＮＤ端子２５ｇは、例えば、配線基板２の周縁に形成された段差部２６に隣接して配置され、段差部２６を覆う第２の電極膜６の内面と接続される。ＧＮＤ端子２５ｇは、外部接続端子２３を介して上記制御基板のグランド配線に接続される。   Further, as part of the internal wiring layer 25, a GND terminal 25g connected to the ground (GND) potential is formed. For example, the GND terminal 25g is disposed adjacent to a stepped portion 26 formed on the periphery of the wiring substrate 2 and connected to the inner surface of the second electrode film 6 covering the stepped portion 26. The GND terminal 25g is connected to the ground wiring of the control board via the external connection terminal 23.

（封止層）
封止層４は、配線基板２上に、電子部品３を覆うように形成される。具体的には、封止層４は、全体として略直方体状に形成され、表面２１とＺ軸方向に対向する主面４１と、主面４１の周囲に連続して形成された４つの側面４２とを有する。各側面４２は、例えば、主面４１と略垂直に形成される。なお４つの側面４２は、以下の説明においてそれぞれ区別せず、同一の符号で示すこととする。また、封止層４のＺ軸方向の厚み、すなわち表面２１から主面４１までの厚みは、Ｚ軸方向に最も厚い電子部品３よりも大きくなるように構成され、例えば、当該電子部品３よりも０．１ｍｍ以上大きくなるように構成される。 (Sealing layer)
The sealing layer 4 is formed on the wiring board 2 so as to cover the electronic component 3. Specifically, the sealing layer 4 is formed in a substantially rectangular parallelepiped shape as a whole, a main surface 41 facing the surface 21 in the Z-axis direction, and four side surfaces 42 formed continuously around the main surface 41. And have. Each side surface 42 is formed substantially perpendicular to the main surface 41, for example. The four side surfaces 42 are not distinguished from each other in the following description and are denoted by the same reference numerals. Further, the thickness of the sealing layer 4 in the Z-axis direction, that is, the thickness from the surface 21 to the main surface 41 is configured to be larger than the thickest electronic component 3 in the Z-axis direction. Is configured to be larger than 0.1 mm.

封止層４は、絶縁体で形成され、本実施形態において、熱硬化性樹脂であるエポキシ樹脂が採用される。当該エポキシ樹脂は、強度向上等を目的としてフィラが添加されていてもよく、例えば、フィラ径が１００μｍ以下の無機フィラを７０重量％以上含んでいてもよい。   The sealing layer 4 is formed of an insulator, and in this embodiment, an epoxy resin that is a thermosetting resin is employed. The epoxy resin may be added with a filler for the purpose of improving the strength. For example, the epoxy resin may contain 70% by weight or more of an inorganic filler having a filler diameter of 100 μm or less.

また封止層４は、後述するように、大面積の集合基板上に形成された封止樹脂層を、所定の単位領域毎に切削することにより形成される。したがって、封止層４の側面４２は、切削時に切削工具等と接触することで、粗化面となる。すなわち、側面４２には微細な凹凸が形成される。   As will be described later, the sealing layer 4 is formed by cutting a sealing resin layer formed on a large-area collective substrate for each predetermined unit region. Therefore, the side surface 42 of the sealing layer 4 becomes a roughened surface by contacting with a cutting tool or the like during cutting. That is, fine irregularities are formed on the side surface 42.

（第１の金属膜）
第１の金属膜５は、封止層４の主面４１上に配置され、金属箔付樹脂フィルムとして構成される。第１の金属膜５は、接着層５１と、金属層５２とを有し、例えば全体として主面４１と同様の大きさを有する略矩形に構成される。 (First metal film)
The 1st metal film 5 is arrange | positioned on the main surface 41 of the sealing layer 4, and is comprised as a resin film with metal foil. The first metal film 5 includes an adhesive layer 51 and a metal layer 52, and is configured in a substantially rectangular shape having the same size as the main surface 41 as a whole, for example.

接着層５１は、例えば樹脂製の粘着フィルムとして構成され、主面４１に接着される。接着層５１は、封止層４の材料と同一の樹脂材料で形成されてもよく、本実施形態においてエポキシ樹脂で形成される。接着層５１の厚みは特に限られないが、例えば約５〜３０μｍである。   The adhesive layer 51 is configured as a resin adhesive film, for example, and is adhered to the main surface 41. The adhesive layer 51 may be formed of the same resin material as the material of the sealing layer 4 and is formed of an epoxy resin in the present embodiment. The thickness of the adhesive layer 51 is not particularly limited, but is about 5 to 30 μm, for example.

金属層５２は、本実施形態において銅で形成される。すなわち金属層５２は、接着層５１上に積層された銅箔であり、本実施形態において接着層５１と一体に構成される。金属層５２の厚みは特にかぎられないが、例えば約１〜１０μｍの厚みで形成される。   The metal layer 52 is formed of copper in this embodiment. That is, the metal layer 52 is a copper foil laminated on the adhesive layer 51, and is configured integrally with the adhesive layer 51 in the present embodiment. The thickness of the metal layer 52 is not particularly limited, but is formed with a thickness of about 1 to 10 μm, for example.

（シールド膜）
シールド膜８は、回路モジュール１の電磁シールドとして機能し、電子部品３から発生する電磁波の回路モジュール１外部への漏洩及び外部からの電磁波の侵入を防止する。シールド膜８は、本実施形態において、第１の金属膜５及び封止層４を覆う２層の金属膜で構成され、第２の金属膜６と第３の金属膜７とを有する。 (Shield film)
The shield film 8 functions as an electromagnetic shield of the circuit module 1 and prevents leakage of electromagnetic waves generated from the electronic component 3 to the outside of the circuit module 1 and intrusion of electromagnetic waves from the outside. In this embodiment, the shield film 8 is composed of a two-layer metal film that covers the first metal film 5 and the sealing layer 4, and includes a second metal film 6 and a third metal film 7.

第２の金属膜６は、第１の金属膜５の金属層５２、封止層４の側面４２、及び配線基板２の段差部２６を覆うように構成される。すなわち第２の金属膜６は、本実施形態において、Ｚ軸方向と直交する主面と、当該主面の周縁から連続的に形成され主面と直交する４つの側面と、４つの側面と連続し主面と略平行で、かつ段差部２６に形成されたフランジ部とを有する。   The second metal film 6 is configured to cover the metal layer 52 of the first metal film 5, the side surface 42 of the sealing layer 4, and the stepped portion 26 of the wiring substrate 2. That is, in this embodiment, the second metal film 6 is continuous with the main surface orthogonal to the Z-axis direction, four side surfaces that are formed continuously from the periphery of the main surface, and orthogonal to the main surface. And a flange portion formed in the step portion 26 and substantially parallel to the main surface.

第２の金属膜６は、上記構成により、封止層４を介して電子部品３を覆い、電子部品３と回路モジュール１の外部とを電気的に遮蔽することが可能となる。また第２の金属膜６は、段差部２６に露出するＧＮＤ端子２５ｇと電気的に接続されることで、グランド電位に維持される。したがって、より高い電磁シールド機能を発揮することが可能となる。   With the above configuration, the second metal film 6 covers the electronic component 3 via the sealing layer 4 and can electrically shield the electronic component 3 from the outside of the circuit module 1. Further, the second metal film 6 is maintained at the ground potential by being electrically connected to the GND terminal 25g exposed at the step portion 26. Therefore, a higher electromagnetic shielding function can be exhibited.

第２の金属膜６を形成する材料は、導体であれば特に限られないが、本実施形態において金属層５２と同様に銅が採用される。第２の金属膜６の厚みは特に限られず、例えば約０．３〜１０μｍとすることができる。   The material for forming the second metal film 6 is not particularly limited as long as it is a conductor, but copper is employed in the present embodiment, similarly to the metal layer 52. The thickness of the second metal film 6 is not particularly limited, and can be, for example, about 0.3 to 10 μm.

第３の金属膜７は、第２の金属膜６を覆うように形成される。第３の金属膜７の形状は特に限られないが、第２の金属膜６に倣って形成され、例えば、Ｚ軸方向と直交する主面と、主面の周辺から連続的に形成され主面と直交する４つの側面とを有し、さらに４つの側面と連続して形成され主面と平行なフランジ部を有してもよい。   The third metal film 7 is formed so as to cover the second metal film 6. The shape of the third metal film 7 is not particularly limited, but is formed following the second metal film 6. For example, the third metal film 7 is formed continuously from the main surface perpendicular to the Z-axis direction and the periphery of the main surface. It may have four side surfaces orthogonal to the surface, and may further have a flange portion formed continuously with the four side surfaces and parallel to the main surface.

第３の金属膜７を形成する材料は、導体であれば特に限定されず、本実施形態においてニッケルが採用される。これにより第３の金属膜７は、耐腐食性に優れた構成とすることができ、シールド膜８全体の安定性を高めることができる。第３の金属膜７の厚みは特に限られず、例えば約１〜１０μｍとすることができる。   The material for forming the third metal film 7 is not particularly limited as long as it is a conductor, and nickel is employed in this embodiment. Accordingly, the third metal film 7 can be configured to have excellent corrosion resistance, and the stability of the entire shield film 8 can be improved. The thickness of the third metal film 7 is not particularly limited, and can be about 1 to 10 μm, for example.

以上のように構成される回路モジュール１は、接着層５１を介して封止層４上に接着される金属層５２と、金属層５２上に形成された第２の金属膜７とを有する。このように、第２の金属膜７の下地に金属材料を用いることで、第２の金属膜７の密着性を高めることができる。さらに、上述のように、封止層４の側面４２は粗化されている。これにより、側面４２においては、アンカー効果により、第２の金属膜７との密着性を高めることが可能となる。したがって、第２の金属膜７の剥離等を抑制することができ、回路モジュール１の製品破損をより抑制することができる。さらに、回路モジュール１の電磁シールド機能を安定して維持することができ、外部への電磁波の漏洩や外部からの電磁波の侵入等を効果的に抑制することができる。   The circuit module 1 configured as described above includes a metal layer 52 that is bonded onto the sealing layer 4 via the adhesive layer 51, and a second metal film 7 that is formed on the metal layer 52. Thus, by using a metal material for the base of the second metal film 7, the adhesion of the second metal film 7 can be enhanced. Furthermore, as described above, the side surface 42 of the sealing layer 4 is roughened. Thereby, in the side surface 42, it becomes possible to improve adhesiveness with the 2nd metal film 7 by the anchor effect. Therefore, peeling of the second metal film 7 and the like can be suppressed, and product damage of the circuit module 1 can be further suppressed. Furthermore, the electromagnetic shielding function of the circuit module 1 can be stably maintained, and leakage of electromagnetic waves to the outside, intrusion of electromagnetic waves from the outside, and the like can be effectively suppressed.

また本実施形態において、封止層４と接着層５１とを同一の樹脂材料で形成することができる。これにより、封止層４と接着層５１との熱膨張率を略同一とすることができ、封止層４と接着層５１との剥離や割れ等の破損を抑制することができる。また、接着層５１の封止層４への接着性をより高めることができる。   In the present embodiment, the sealing layer 4 and the adhesive layer 51 can be formed of the same resin material. Thereby, the thermal expansion coefficients of the sealing layer 4 and the adhesive layer 51 can be made substantially the same, and damage such as peeling or cracking between the sealing layer 4 and the adhesive layer 51 can be suppressed. Moreover, the adhesiveness of the adhesive layer 51 to the sealing layer 4 can be further enhanced.

また、金属層５２と第２の金属膜７とを同一の金属材料で形成することで、より密着性を高めることが可能となる。さらに、金属層５２と第２の金属膜７との熱膨張率を略同一とすることができ、金属層５２と第２の金属膜７との剥離や割れ等の破損をより抑制することができる。また、第２の金属膜７に銅を採用することで、銅箔で形成されるＧＮＤ端子２５ｇとも同一の材料とすることができる。これにより、第２の金属膜７とＧＮＤ端子２５ｇとの接触抵抗を低減し、電磁シールド機能の向上に貢献することができる。   Further, by forming the metal layer 52 and the second metal film 7 with the same metal material, it becomes possible to further improve the adhesion. Furthermore, the coefficient of thermal expansion of the metal layer 52 and the second metal film 7 can be made substantially the same, and damage such as peeling or cracking between the metal layer 52 and the second metal film 7 can be further suppressed. it can. In addition, by adopting copper for the second metal film 7, the same material as that of the GND terminal 25g formed of copper foil can be used. Thereby, the contact resistance between the second metal film 7 and the GND terminal 25g can be reduced, which can contribute to the improvement of the electromagnetic shielding function.

次に、以上のように構成された回路モジュール１の製造方法について説明する。   Next, a method for manufacturing the circuit module 1 configured as described above will be described.

［回路モジュールの製造方法］
図２〜１１は、回路モジュール１の製造方法を説明する概略断面図である。本実施形態に係る回路モジュールの製造方法は、配線基板の準備工程と、電子部品の実装工程と、封止層の形成工程と、第１の金属膜の接着工程と、切削溝の形成工程と、第２の金属膜の形成工程と、第３の金属膜の形成工程と、個片化工程とを有する。以下、各工程について説明する。 [Method for manufacturing circuit module]
2 to 11 are schematic cross-sectional views illustrating a method for manufacturing the circuit module 1. The circuit module manufacturing method according to the present embodiment includes a wiring board preparation step, an electronic component mounting step, a sealing layer forming step, a first metal film bonding step, and a cutting groove forming step. , A second metal film forming step, a third metal film forming step, and a singulation step. Hereinafter, each step will be described.

（配線基板の準備工程）
図２は、配線基板の構成を示す概略断面図である。 (Wiring board preparation process)
FIG. 2 is a schematic cross-sectional view showing the configuration of the wiring board.

まず、配線基板２０を準備する。配線基板２０は、複数枚の配線基板２が面付けされた大面積の集合基板として構成される。以下、上述の配線基板２は、配線基板２０上の各単位領域１０として説明する。配線基板２０には、複数の単位領域１０がＸ軸方向及びＹ軸方向に相互に隣接して配列される。図２には、各単位領域１０間を区画する分離ラインＬ１０を示す。この分離ラインＬ１０は仮想的なものであってもよいし、配線基板２０上に実際に印刷等により描かれていてもよい。   First, the wiring board 20 is prepared. The wiring board 20 is configured as a large-area collective board on which a plurality of wiring boards 2 are imposed. Hereinafter, the above-described wiring board 2 will be described as each unit region 10 on the wiring board 20. On the wiring board 20, a plurality of unit regions 10 are arranged adjacent to each other in the X-axis direction and the Y-axis direction. In FIG. 2, a separation line L <b> 10 that partitions the unit regions 10 is shown. The separation line L10 may be virtual or may be actually drawn on the wiring board 20 by printing or the like.

配線基板２０は、電子部品３の実装面となる表面２１０と、表面２１０に対向する裏面２２０とを有する。また、配線基板２０の表面２１０、裏面２２０及び内層部には、単位領域１０毎に、所定の配線パターンが形成されている。図２には、配線パターンとして、裏面２２０に形成された外部電極２３０と、表面２１０に形成されたランド部２４０と、内部配線層２５０とを示す。これらの配線パターンは、それぞれ、個片化された際の外部接続端子２３、ランド部２４及び内部配線層２５に対応する。   The wiring board 20 has a front surface 210 that is a mounting surface of the electronic component 3 and a back surface 220 that faces the front surface 210. A predetermined wiring pattern is formed for each unit region 10 on the front surface 210, the back surface 220, and the inner layer portion of the wiring substrate 20. FIG. 2 shows an external electrode 230 formed on the back surface 220, a land portion 240 formed on the front surface 210, and an internal wiring layer 250 as wiring patterns. These wiring patterns correspond to the external connection terminals 23, the land portions 24, and the internal wiring layers 25, respectively, when separated.

配線基板２０は、後述する各工程を経て第３の金属膜７０までが形成され、最後の個片化工程において分離ラインＬ１０に沿って単位領域１０毎に裁断（フルカット）される。これにより、１枚の配線基板２０から複数の回路モジュール１が作製される。   The wiring substrate 20 is formed up to the third metal film 70 through each process to be described later, and is cut (full cut) for each unit region 10 along the separation line L10 in the final singulation process. As a result, a plurality of circuit modules 1 are manufactured from one wiring board 20.

（電子部品の実装工程）
図３は、電子部品３の実装工程を説明する概略断面図であり、配線基板２０上に電子部品３が配置された態様を示す。 (Electronic component mounting process)
FIG. 3 is a schematic cross-sectional view for explaining a mounting process of the electronic component 3 and shows an aspect in which the electronic component 3 is arranged on the wiring board 20.

本工程では、ランド部２４０を介して電子部品３が配線基板２０上に実装される。電子部品３の実装方法としては、例えばリフロー方式が採用される。具体的には、まず、ランド部２４０に対応する箇所を貫通させたメタルマスクを表面２１０に配置し、スクリーン印刷法等により半田ペーストが表面２１０に塗布される。次に、印刷された半田ペーストを介して複数の電子部品３が所定のランド部２４０に搭載される。その後、電子部品３が搭載された配線基板２０をリフロー炉へ搬入し、半田の融点よりも高い温度に加熱することで、半田ペーストを溶融（リフロー）させる。このときの加熱温度は、例えば半田の融点よりも２０℃以上以上高い温度とすることができる。これにより、各電子部品３が表面２１０上に電気的・機械的に接合される。   In this step, the electronic component 3 is mounted on the wiring board 20 via the land portion 240. As a mounting method of the electronic component 3, for example, a reflow method is adopted. Specifically, first, a metal mask penetrating a portion corresponding to the land portion 240 is disposed on the surface 210, and a solder paste is applied to the surface 210 by a screen printing method or the like. Next, the plurality of electronic components 3 are mounted on the predetermined land portion 240 via the printed solder paste. Thereafter, the wiring board 20 on which the electronic component 3 is mounted is carried into a reflow furnace and heated to a temperature higher than the melting point of the solder to melt (reflow) the solder paste. The heating temperature at this time can be, for example, 20 ° C. or more higher than the melting point of the solder. Thereby, each electronic component 3 is electrically and mechanically joined on the surface 210.

実装工程後に、ランド部２４０周囲に残った半田ペーストに含まれる有機物（フラックス残渣）を除去する洗浄工程を行ってもよい。有機物がランド部２４０周囲に残存していると、リーク電流の発生による絶縁不良や接触不良等の原因となり、不具合を生じることがある。したがって、これらの有機物を洗浄することで、上記不具合を防止することができる。具体的には、まずランド部２４０周囲の有機物を有機系溶剤等の洗浄液により表面２１０上を洗浄する。洗浄後は、配線基板２０を所定温度で乾燥し、洗浄液を十分揮発させる。   You may perform the washing | cleaning process which removes the organic substance (flux residue) contained in the solder paste remaining around the land part 240 after the mounting process. If the organic matter remains around the land portion 240, it may cause a defect such as an insulation failure or a contact failure due to the generation of a leakage current, which may cause a malfunction. Therefore, the above-described problems can be prevented by washing these organic substances. Specifically, first, the organic matter around the land portion 240 is cleaned on the surface 210 with a cleaning liquid such as an organic solvent. After the cleaning, the wiring board 20 is dried at a predetermined temperature, and the cleaning liquid is sufficiently volatilized.

（封止層の形成工程）
図４は、封止層４０の形成工程を説明する概略断面図であり、配線基板２０上に電子部品３を覆う封止層４０が形成された態様を示す。 (Sealing layer formation process)
FIG. 4 is a schematic cross-sectional view for explaining the formation process of the sealing layer 40 and shows an aspect in which the sealing layer 40 covering the electronic component 3 is formed on the wiring board 20.

封止層４０は、配線基板２０上に電子部品３を覆うように形成される。封止層４０は、複数の電子部品３よりもＺ軸方向に厚く形成される。例えば封止層４０は、複数の電子部品３のうちＺ軸方向に最も厚い電子部品３よりも約０．１ｍｍ以上厚く形成することができる。これにより、電子部品３を封止層４０で確実に被覆することができ、外気の侵入による電子部品３の劣化や、電子部品３と第１の金属膜５との短絡等の不具合を防止することができる。   The sealing layer 40 is formed on the wiring board 20 so as to cover the electronic component 3. The sealing layer 40 is formed thicker in the Z-axis direction than the plurality of electronic components 3. For example, the sealing layer 40 can be formed to be thicker by about 0.1 mm or more than the thickest electronic component 3 in the Z-axis direction among the plurality of electronic components 3. Thereby, the electronic component 3 can be reliably covered with the sealing layer 40, and problems such as deterioration of the electronic component 3 due to intrusion of outside air and a short circuit between the electronic component 3 and the first metal film 5 are prevented. be able to.

封止層４０の形成方法は特に限定されず、例えば、液状又はペースト状の封止樹脂材料をスクリーン印刷法により表面２１０上に塗布した後、所定の処理により硬化させてもよい。塗布の方法は、スピンコート法等でもよい。あるいは、封止層５の形成方法として、モールド成形法、ポッティング成形法等も適用可能である。   The formation method of the sealing layer 40 is not particularly limited, and for example, a liquid or paste-like sealing resin material may be applied on the surface 210 by a screen printing method and then cured by a predetermined treatment. The coating method may be a spin coating method or the like. Alternatively, as a method for forming the sealing layer 5, a molding method, a potting method, or the like can be applied.

封止樹脂の硬化方法としては、封止樹脂の材料に応じて適宜選択することができる。本実施形態において、封止層４０は、熱硬化樹脂であるエポキシ樹脂で形成されるため、熱処理を施すことで当該樹脂を硬化させることが可能である。熱処理の方法は特に限られないが、異なる温度で段階的に加熱してもよく、例えば２段階の温度で加熱してもよい。熱処理後は、封止樹脂を室温程度にまで冷却し、封止層４０を形成する。この際、例えば、０．５℃／分以下で漸次冷却するようにしてもよい。これにより、封止樹脂の急速な冷却に伴うクラック等の発生を防止することができる。また硬化を促進するため、封止樹脂材料に所定量の硬化剤を混合してもよい。エポキシ樹脂を用いる場合には、例えば酸無水系又はアミン系等の硬化剤を用いることができる。   The curing method of the sealing resin can be appropriately selected according to the material of the sealing resin. In this embodiment, since the sealing layer 40 is formed of an epoxy resin that is a thermosetting resin, the resin can be cured by heat treatment. The method of heat treatment is not particularly limited, but may be heated stepwise at different temperatures, for example, heated at two steps. After the heat treatment, the sealing resin is cooled to about room temperature, and the sealing layer 40 is formed. At this time, for example, the cooling may be gradually performed at 0.5 ° C./min or less. Thereby, generation | occurrence | production of the crack etc. accompanying rapid cooling of sealing resin can be prevented. In order to accelerate curing, a predetermined amount of a curing agent may be mixed in the sealing resin material. When an epoxy resin is used, for example, an acid anhydride type or amine type curing agent can be used.

また必要に応じて、封止層５の塗布後、硬化処理の前に、封止樹脂材料のボイド（気泡）を除去する処理を行ってもよい。例えば、封止樹脂材料が粘性を有する場合には、ランド部２４０と電子部品３との隙間等にボイドが形成されることがある。そこで、樹脂供給後の配線基板２０を真空チャンバ等に搬送し、当該真空チャンバ内の圧力を所定の真空度まで低下させる。これによりボイドを除去することが可能であり、その後大気圧程度にまで圧力を上昇（回復）する。また、このような圧力の低下及び上昇を所定サイクル繰り返してもよい。あるいは、封止樹脂材料の塗布自体を真空下で行うことにより、ボイドの発生を抑制ことも可能である。   Moreover, you may perform the process which removes the void (bubble) of sealing resin material after application | coating of the sealing layer 5, and before hardening processing as needed. For example, when the sealing resin material has viscosity, a void may be formed in the gap between the land portion 240 and the electronic component 3. Then, the wiring board 20 after resin supply is conveyed to a vacuum chamber etc., and the pressure in the said vacuum chamber is reduced to a predetermined degree of vacuum. As a result, the void can be removed, and then the pressure is increased (recovered) to about atmospheric pressure. Further, such a decrease and increase in pressure may be repeated for a predetermined cycle. Alternatively, the generation of voids can be suppressed by applying the sealing resin material itself under vacuum.

このようにして形成された封止層４０は、表面２１０とＺ軸方向に対向する天面４１０を有し、配線基板２０の表面２１０全体を被覆するように構成される。天面４１０は、封止層４０の外表面を構成し、表面２１０とＺ軸方向に対向して形成される面である。また天面４１０は、個片化後、各回路モジュール１の封止層４の主面４１を構成する。   The sealing layer 40 formed in this way has a top surface 410 facing the surface 210 in the Z-axis direction, and is configured to cover the entire surface 210 of the wiring board 20. The top surface 410 constitutes the outer surface of the sealing layer 40 and is a surface formed to face the surface 210 in the Z-axis direction. Further, the top surface 410 constitutes the main surface 41 of the sealing layer 4 of each circuit module 1 after being separated into individual pieces.

（第１の金属膜の接着工程）
図５は、第１の金属膜５０の接着工程を説明する概略断面図であり、封止層４０の天面４１０に第１の金属膜５０が接着された態様を示す。 (Adhesion process of the first metal film)
FIG. 5 is a schematic cross-sectional view for explaining the bonding process of the first metal film 50 and shows a mode in which the first metal film 50 is bonded to the top surface 410 of the sealing layer 40.

第１の金属膜５０は、接着層５１０と、接着層５１０上に積層された金属層５２０とを有し、金属箔付樹脂フィルムとして構成される。第１の金属膜５０は、封止層４０の天面４１０に接着される。すなわち、第１の金属膜５０は、天面４１０側に接着層５１０を向けて接着される。また金属層５２０は、外方に向けて接着層５１０上に配置される。   The first metal film 50 includes an adhesive layer 510 and a metal layer 520 laminated on the adhesive layer 510, and is configured as a resin film with metal foil. The first metal film 50 is bonded to the top surface 410 of the sealing layer 40. That is, the first metal film 50 is bonded with the adhesive layer 510 facing the top surface 410 side. The metal layer 520 is disposed on the adhesive layer 510 facing outward.

接着層５１０は、本実施形態において熱硬化樹脂であるエポキシ樹脂で形成され、本工程に際し予め半硬化（Ｂステージ化）されている。このため接着層５１０は、粘着性を有しており、封止層４０上に容易に貼付される。   The adhesive layer 510 is formed of an epoxy resin that is a thermosetting resin in the present embodiment, and is semi-cured (B-staged) in advance during this process. For this reason, the adhesive layer 510 has adhesiveness and is easily affixed on the sealing layer 40.

第１の金属膜５０の接着方法は特に限られない。例えば、接着層５１０を封止層４０上に載置した後、真空ラミネータ等を用いて、接着層５１０を真空下で加熱し封止層４０上に圧着する。これにより、接着層５１０と封止層４０との間に気泡等を発生させることなく、これらを密着させることが可能となる。接着層５１０は、圧着後、熱処理等により硬化させることで、封止層４０上に固定される。   The bonding method of the first metal film 50 is not particularly limited. For example, after the adhesive layer 510 is placed on the sealing layer 40, the adhesive layer 510 is heated under vacuum using a vacuum laminator or the like and is pressure-bonded onto the sealing layer 40. Thereby, it becomes possible to adhere | attach these, without generating a bubble etc. between the contact bonding layer 510 and the sealing layer 40. FIG. The adhesive layer 510 is fixed on the sealing layer 40 by being cured by heat treatment or the like after the pressure bonding.

（切削溝の形成工程）
図６は、切削溝の形成工程を説明する概略断面図であり、第１の金属膜５０、封止層４０及び配線基板２０の内部に切削溝Ｌ２０が形成された態様を示す。本工程は、例えばダイサーにより所定形状の切削溝Ｌ２０を形成し、配線基板２０をハーフカットする。 (Cutting groove forming process)
FIG. 6 is a schematic cross-sectional view illustrating a process for forming a cutting groove, and shows a mode in which a cutting groove L20 is formed inside the first metal film 50, the sealing layer 40, and the wiring board 20. In this step, the cutting groove L20 having a predetermined shape is formed by, for example, a dicer, and the wiring board 20 is half cut.

切削溝Ｌ２０は、複数の単位領域１０を区画するように分離ラインＬ１０に沿って形成される。すなわち切削溝Ｌ２０は、全体として、Ｘ軸方向及びＹ軸方向に沿って格子状に形成される。ここで、切削溝Ｌ２０のＸＹ平面内における短手方向を「幅」と定義すると、切削溝Ｌ２０は、第１の幅Ｗ１で形成される。本工程では、第１の幅Ｗ１に相当する幅を有するダイシングブレードを用いることで、第１の幅Ｗ１の切削溝Ｌ２０を形成することができる。第１の幅Ｗ１は特に限られないが、例えば約０．３ｍｍ〜１．０ｍｍとすることができる。   The cutting groove L20 is formed along the separation line L10 so as to partition the plurality of unit regions 10. That is, the cutting grooves L20 are formed in a lattice shape along the X-axis direction and the Y-axis direction as a whole. Here, when the short direction in the XY plane of the cutting groove L20 is defined as “width”, the cutting groove L20 is formed with the first width W1. In this step, the cutting groove L20 having the first width W1 can be formed by using a dicing blade having a width corresponding to the first width W1. The first width W1 is not particularly limited, but can be, for example, about 0.3 mm to 1.0 mm.

また切削溝Ｌ２０は、第１の幅Ｗ１と略同一の幅の底面を有する。底面の形状は平坦面でも、曲面でも特に限られない。なお分離ラインＬ１０は、底面に沿って走行する。   The cutting groove L20 has a bottom surface having a width substantially the same as the first width W1. The shape of the bottom surface is not particularly limited to a flat surface or a curved surface. The separation line L10 travels along the bottom surface.

切削溝Ｌ２０は、本実施形態において、第１の金属膜５０上から配線基板２０の内部配線層２５０に達する深さで形成される。より具体的には、切削溝Ｌ２０は、切削溝Ｌ２０の側壁面に内部配線層２５０の側面が露出する深さで形成されるが、例えば切削溝Ｌ２０の底面等に内部配線層２５ｇが露出される深さであってもよい。この深さは、基板の強度を損なうことがないように設計されるが、一般的には０．０５〜０．４ｍｍ程度である。これにより、切削溝Ｌ２０の側壁面には、内部配線層２５０を含む配線基板２０、封止層４０、第１の金属膜５０が露見されることとなる。   In this embodiment, the cutting groove L20 is formed with a depth reaching the internal wiring layer 250 of the wiring board 20 from the first metal film 50. More specifically, the cutting groove L20 is formed with a depth at which the side surface of the internal wiring layer 250 is exposed on the side wall surface of the cutting groove L20. For example, the internal wiring layer 25g is exposed on the bottom surface of the cutting groove L20. It may be a depth. This depth is designed so as not to impair the strength of the substrate, but is generally about 0.05 to 0.4 mm. As a result, the wiring substrate 20 including the internal wiring layer 250, the sealing layer 40, and the first metal film 50 are exposed on the side wall surface of the cutting groove L20.

本工程により、第１の金属膜５０（接着層５１０、金属層５２０）、封止層４０及び配線内部配線層２５０が配線基板２０の単位領域１０毎に分割される。その結果、第１の金属膜５（接着層５１、金属層５２）、封止層４及び内部配線層２５が形成される。なお内部配線層２５のうち、切削溝Ｌ２０内に露出する部分は、ＧＮＤ端子２５ｇを構成する。   By this step, the first metal film 50 (adhesive layer 510, metal layer 520), sealing layer 40, and wiring internal wiring layer 250 are divided for each unit region 10 of the wiring board 20. As a result, the first metal film 5 (adhesive layer 51, metal layer 52), sealing layer 4 and internal wiring layer 25 are formed. A portion of the internal wiring layer 25 exposed in the cutting groove L20 constitutes a GND terminal 25g.

また、封止層４の側面には、切削溝Ｌ２０の側壁面の一部を構成する側面４２が形成される。側面４２は、回転及び直線移動するダイシングブレードと接触し、磨耗されることで形成される。したがって側面４２は粗化され、微細な凹凸が形成される。   Further, a side surface 42 constituting a part of the side wall surface of the cutting groove L20 is formed on the side surface of the sealing layer 4. The side surface 42 is formed by contacting with a dicing blade that rotates and moves linearly, and is worn. Therefore, the side surface 42 is roughened and fine irregularities are formed.

（第２の金属膜の形成工程）
図７及び図８は、第２の金属膜６０の形成工程を説明する概略断面図であり、図７は、第２の金属膜６０を形成するための準備として裏面２２０がマスキングテープＭで被覆された態様を示し、図８は、第２の金属膜６０が形成された態様を示す。本工程は、めっき法により、例えば銅で形成された第２の金属膜６０を形成する。 (Second metal film forming step)
7 and 8 are schematic cross-sectional views for explaining a process of forming the second metal film 60. FIG. 7 shows that the back surface 220 is covered with the masking tape M as a preparation for forming the second metal film 60. FIG. 8 shows an embodiment in which the second metal film 60 is formed. In this step, the second metal film 60 made of, for example, copper is formed by a plating method.

本工程は、例えば無電解めっき工程後に電解めっき工程を行う。これにより、導体に限られず絶縁体上へも均一に金属膜を析出させることができ、かつ効率よく金属膜を成長させることができる。なお、これに限られず、無電解めっき工程のみでもよい。   In this step, for example, an electroplating step is performed after the electroless plating step. Thereby, the metal film can be uniformly deposited on the insulator without being limited to the conductor, and the metal film can be efficiently grown. In addition, it is not restricted to this, Only an electroless-plating process may be sufficient.

本工程では、無電解めっき工程を行う前に、裏面２２０をマスキングテープＭ等の保護テープで予め被覆する。本工程に係る無電解めっき工程では、配線基板２０も含めた全体をめっき液に浸漬するため、樹脂材料を含む外周面全体に金属が析出することとなる。これにより、仮に裏面２２０の外部電極２３０以外の領域に金属膜（めっき）が形成された場合には、絶縁不良等の原因となる。したがって、本実施形態では、裏面２２０をマスキングテープＭで被覆することで、裏面２２０への金属の析出を防止する。マスキングテープＭは特に限られず、めっき液の浸漬に対して粘着性を喪失しない程度の、比較的弱い粘着力のものを採用することができる。なお、配線基板２０の側面については、典型的には個片化工程の際に切除され、金属膜が形成されても問題が生じないため、マスキングテープＭの有無については特に限られない。   In this step, before the electroless plating step is performed, the back surface 220 is previously covered with a protective tape such as a masking tape M. In the electroless plating step according to this step, the entire substrate including the wiring substrate 20 is immersed in the plating solution, so that the metal is deposited on the entire outer peripheral surface including the resin material. As a result, if a metal film (plating) is formed in a region other than the external electrode 230 on the back surface 220, it may cause insulation failure. Therefore, in the present embodiment, the back surface 220 is covered with the masking tape M to prevent metal deposition on the back surface 220. The masking tape M is not particularly limited, and a masking tape having a relatively weak adhesive strength that does not lose the adhesiveness to the immersion of the plating solution can be employed. Note that the side surface of the wiring board 20 is typically cut out during the singulation process, and no problem occurs even if a metal film is formed. Therefore, the presence or absence of the masking tape M is not particularly limited.

そして、マスキングテープＭを貼付した配線基板、封止層等を含む全体をめっき液に浸漬し、無電解めっき工程を行う。これにより、絶縁体である封止層４０や配線基板２０、マスキングテープＭ上等、モジュール構造の外周面全体に金属膜を析出させることが可能となる。また、切削溝Ｌ２０の側壁面及び底面にも、金属膜が析出される。   Then, the entire substrate including the wiring board with the masking tape M and the sealing layer is immersed in a plating solution, and an electroless plating process is performed. This makes it possible to deposit a metal film on the entire outer peripheral surface of the module structure, such as on the sealing layer 40, which is an insulator, the wiring substrate 20, and the masking tape M. A metal film is also deposited on the side wall surface and the bottom surface of the cutting groove L20.

次に電解めっき工程により、無電解めっき工程において形成した金属膜をシード層としてさらに金属膜を成長させ、第２の金属膜６０を形成する。これにより、切削溝Ｌ２０内を含む外周面全体に、例えば約０．３μｍ〜１０μｍの厚みの第２の金属膜６０が形成される。本実施形態においては、無電解めっき法だけでなく、膜厚が制限が少なく、かつ膜形成速度が比較的速い電解めっき法も採用することで、所望の厚みの金属膜を効率的に成長させることが可能となる。   Next, in the electrolytic plating process, the metal film formed in the electroless plating process is used as a seed layer to further grow the metal film, thereby forming the second metal film 60. Thereby, the second metal film 60 having a thickness of about 0.3 μm to 10 μm, for example, is formed on the entire outer peripheral surface including the inside of the cutting groove L20. In the present embodiment, not only the electroless plating method but also an electroplating method with a relatively small film thickness and a relatively high film formation rate is employed to efficiently grow a metal film having a desired thickness. It becomes possible.

（第３の金属膜の形成工程）
図９は、第３の金属膜７０の形成工程を説明する概略断面図であり、第２の金属膜６０を覆う第３の金属膜７０が形成された態様を示す。本工程も、めっき法により、例えばニッケルで形成された第３の金属膜７０を形成する。第３の金属膜７０の形成方法は、例えば電解めっき法が採用されるが、無電解めっき法を採用してもよい。第３の金属膜７０は、例えば約１μｍ〜１０μｍの厚みで第２の金属膜６０に倣って形成される。 (Third metal film forming step)
FIG. 9 is a schematic cross-sectional view for explaining a process of forming the third metal film 70 and shows an aspect in which the third metal film 70 covering the second metal film 60 is formed. Also in this step, the third metal film 70 made of, for example, nickel is formed by plating. For example, an electrolytic plating method is employed as a method of forming the third metal film 70, but an electroless plating method may be employed. The third metal film 70 is formed following the second metal film 60 with a thickness of about 1 μm to 10 μm, for example.

第３の金属膜７０が形成された後、マスキングテープＭが除去される。図１０は、マスキングテープＭが除去された態様を示す概略断面図である。これにより、マスキングテープＭの表面に形成された第２及び第３の金属膜６０，７０もマスキングテープＭとともに除去される。上述の通り、マスキングテープＭは、本実施形態において、粘着力が比較的弱いものを採用することができる。これにより、マスキングテープＭを剥がす際に、回路モジュール１内に発生する応力を低減し、破損を防止することができる。   After the third metal film 70 is formed, the masking tape M is removed. FIG. 10 is a schematic cross-sectional view showing an aspect in which the masking tape M is removed. As a result, the second and third metal films 60 and 70 formed on the surface of the masking tape M are also removed together with the masking tape M. As described above, a masking tape M having a relatively weak adhesive force can be employed in the present embodiment. Thereby, when peeling off the masking tape M, the stress which generate | occur | produces in the circuit module 1 can be reduced and damage can be prevented.

（個片化工程）
図１１は、個片化工程を説明する概略断面図であり、配線基板２０が裁断され、個片化された態様を示す。本工程では、配線基板２０を切削溝Ｌ２０に沿って切削して、複数の単位領域１０をそれぞれ個片化する。 (Individualization process)
FIG. 11 is a schematic cross-sectional view for explaining the singulation process, and shows an aspect in which the wiring board 20 is cut and singulated. In this step, the wiring substrate 20 is cut along the cutting groove L20, and the plurality of unit regions 10 are separated into pieces.

より具体的には、配線基板２０は、例えばダイサー等により、切削溝Ｌ２０の底面を走行する分離ラインＬ１０に沿って裁断（フルカット）される。また配線基板２０は、第１の幅Ｗ１より狭い第２の幅Ｗ２で切削される。このとき、第２の幅Ｗ２に相当する幅を有するダイシングブレードを用いてもよい。第２の幅Ｗ２は特に限られないが、例えば０．２〜０．９ｍｍとすることができる。これにより、切削溝Ｌ２０の側壁面に形成された第２及び第３の金属膜６０，７０を切除することなく、切削溝Ｌ２０の底面のみを切削することが可能となる。   More specifically, the wiring board 20 is cut (full cut) along the separation line L10 that runs on the bottom surface of the cutting groove L20 by, for example, a dicer. The wiring board 20 is cut with a second width W2 that is narrower than the first width W1. At this time, a dicing blade having a width corresponding to the second width W2 may be used. The second width W2 is not particularly limited, but may be 0.2 to 0.9 mm, for example. Thereby, it is possible to cut only the bottom surface of the cutting groove L20 without cutting away the second and third metal films 60 and 70 formed on the side wall surface of the cutting groove L20.

本工程により、第２及び第３の金属膜６０，７０及び配線基板２０が単位領域１０毎に分割される。その結果、既に形成された第１の金属膜５、封止層４等に加え、第２及び第３の金属膜６，７及び配線基板２が形成される。また、切削溝Ｌ２０の底面の一部が切削されることで、配線基板２の段差部２６が形成される（図１参照）。これにより、上述の構成を有する回路モジュール１が作製される。   By this step, the second and third metal films 60 and 70 and the wiring board 20 are divided for each unit region 10. As a result, the second and third metal films 6 and 7 and the wiring substrate 2 are formed in addition to the first metal film 5 and the sealing layer 4 already formed. Moreover, the level | step-difference part 26 of the wiring board 2 is formed by cutting a part of bottom face of the cutting groove L20 (refer FIG. 1). Thereby, the circuit module 1 which has the above-mentioned structure is produced.

以上の各工程により、回路モジュール１が製造される。本実施形態に係る回路モジュールの製造方法では、接着層５１の粘着力を利用して、封止層４上に第１の金属膜５を接着させる。これにより、第２の金属膜６の封止層４への密着性を高め、剥がれ等の不具合を防止することができる。したがって、より取り扱い性と耐久性とに優れた構成とすることができる。   The circuit module 1 is manufactured through the above steps. In the circuit module manufacturing method according to the present embodiment, the first metal film 5 is bonded onto the sealing layer 4 by using the adhesive force of the adhesive layer 51. Thereby, the adhesiveness to the sealing layer 4 of the 2nd metal film 6 can be improved, and malfunctions, such as peeling, can be prevented. Therefore, it can be set as the structure excellent in handling property and durability.

さらに本実施形態において、金属層５２と第２の金属膜６とが同一の金属材料である銅で形成される。これにより、第１の金属膜５をめっきのシード層として機能させ、第２の金属膜６を第１の金属膜５上に析出させることが容易になる。さらに、第２の金属膜６と第１の金属膜５との密着性を高めることができる。   Furthermore, in this embodiment, the metal layer 52 and the second metal film 6 are formed of copper, which is the same metal material. This makes it easy to cause the first metal film 5 to function as a plating seed layer and to deposit the second metal film 6 on the first metal film 5. Furthermore, the adhesion between the second metal film 6 and the first metal film 5 can be enhanced.

また、第３の金属膜７の材料としてニッケルを採用することで、材料費を比較的低コストに抑えつつ、強度及び耐腐食性の高い構成とすることができる。   Further, by adopting nickel as the material of the third metal film 7, it is possible to obtain a structure having high strength and corrosion resistance while keeping the material cost relatively low.

また、第２及び第３の金属膜６，７がめっき法で形成されることにより、アスペクト比の高い切削溝Ｌ２０の内部にも、第２及び第３の金属膜６，７を均一に形成することができる。これにより、封止層４の側面４２を確実に被覆できる。さらに、図９を参照し、対向する切削溝Ｌ２０の側壁面にそれぞれ形成された第３の金属膜７間を第２の幅以上に離間させることができる。したがって、ダイサーを用いて容易に裁断することが可能となる。   Further, by forming the second and third metal films 6 and 7 by the plating method, the second and third metal films 6 and 7 are uniformly formed inside the cutting groove L20 having a high aspect ratio. can do. Thereby, the side surface 42 of the sealing layer 4 can be reliably covered. Furthermore, referring to FIG. 9, it is possible to separate the third metal films 7 respectively formed on the side wall surfaces of the facing cutting grooves L <b> 20 more than the second width. Therefore, it becomes possible to cut easily using a dicer.

ここで、図１２及び図１３は、本実施形態の比較例に係る回路モジュールの構成を示す概略断面図である。図１２、図１３に記載の回路モジュール１Ａ、１Ｂを参照し、本実施形態に係る回路モジュール１の作用効果をより詳細に説明する。   Here, FIG. 12 and FIG. 13 are schematic cross-sectional views illustrating the configuration of a circuit module according to a comparative example of the present embodiment. The operational effects of the circuit module 1 according to the present embodiment will be described in more detail with reference to the circuit modules 1A and 1B described in FIGS.

図１２に示す回路モジュール１Ａは、配線基板２Ａ、封止層４Ａとを有する。回路モジュール１Ａの回路モジュール１と異なる点は、シールド膜として導電性樹脂膜６Ａを有する点である。導電性樹脂膜６Ａは、ベースとなる樹脂材料中に導電性粒子が分散した構成を有する。このため導電性樹脂膜６Ａは、樹脂材料からなる封止層４Ａに対しても、高い密着性を有する。   A circuit module 1A shown in FIG. 12 includes a wiring board 2A and a sealing layer 4A. The circuit module 1A is different from the circuit module 1 in that the conductive resin film 6A is provided as a shield film. The conductive resin film 6A has a configuration in which conductive particles are dispersed in a base resin material. For this reason, the conductive resin film 6A has high adhesion also to the sealing layer 4A made of a resin material.

しかしながら、導電性樹脂膜６Ａは、導電性材料として銀等を用いることが多く、コスト的に不利であった。   However, the conductive resin film 6A often uses silver or the like as a conductive material, which is disadvantageous in cost.

一方、図１３に示す回路モジュール１Ｂは、配線基板２Ｂと、封止層４Ｂとを有し、さらにシールド膜としてめっき法により形成された金属膜６Ｂ，７Ｂを有する。めっき法を採用することで、金属膜６Ｂ，７Ｂの材料の選択性を高め、金属膜６Ｂ，７Ｂを比較的安価に形成することができる。   On the other hand, the circuit module 1B shown in FIG. 13 includes a wiring substrate 2B and a sealing layer 4B, and further includes metal films 6B and 7B formed by plating as a shield film. By adopting the plating method, the selectivity of the materials of the metal films 6B and 7B can be improved, and the metal films 6B and 7B can be formed at a relatively low cost.

しかしながら、金属膜６Ｂを封止層４Ｂ上に形成する際は、めっき工程の前に予め封止層４Ｂの表面を粗化し、アンカー効果により密着性を確保する必要があった。樹脂材料の粗化の方法として、例えばデスミア処理が知られている（特許文献３参照）。   However, when forming the metal film 6B on the sealing layer 4B, it is necessary to roughen the surface of the sealing layer 4B in advance before the plating step to ensure adhesion by an anchor effect. As a method for roughening a resin material, for example, desmear treatment is known (see Patent Document 3).

デスミア処理は、過マンガン酸塩等の強アルカリ塩を主成分とする処理液により、樹脂材料表面を酸化分解する処理である。デスミア処理は、一般に、配線基板のビアを機械的に形成する際のスミア（ビア周辺に残存する樹脂）を除去するために用いられるが、めっき処理の際の下地処理として、樹脂材料上に凹凸構造を形成するためにも用いられる。デスミア処理においては、モジュール構造全体を処理液に浸漬するため、外部電極等まで酸化分解してしまう可能性がある。そこで、デスミア処理液から保護するために、実装部分をマスキングテープ等で被覆する必要がある。   The desmear treatment is a treatment in which the surface of the resin material is oxidatively decomposed with a treatment liquid mainly composed of a strong alkali salt such as permanganate. Desmear treatment is generally used to remove smear (resin remaining around the via) when mechanically forming vias on the wiring board, but as a base treatment during plating treatment, unevenness is formed on the resin material. Also used to form structures. In the desmear process, since the entire module structure is immersed in the processing solution, there is a possibility that the external electrode and the like are oxidized and decomposed. Therefore, in order to protect from the desmear treatment liquid, it is necessary to cover the mounting portion with a masking tape or the like.

このようなマスキングテープは、アルカリ耐性を有するものが採用され、粘着力が比較的強いものが多い。したがって、当該テープを剥がす際に、回路モジュール１Ｂに大きな応力がかかり、割れやクラック等が発生することがあった。また、本実施形態と同様に切削溝を形成する工程を経る場合には、配線基板の厚みが切削溝下の領域で他の領域よりも薄くなるため（図６等参照）、当該切削溝下の領域において特に割れやクラック等が発生しやすかった。   As such a masking tape, one having alkali resistance is adopted, and many of them have relatively strong adhesive force. Therefore, when the tape is peeled off, a large stress is applied to the circuit module 1B, and a crack or a crack may occur. In addition, when the process of forming the cutting groove is performed as in the present embodiment, the thickness of the wiring board is thinner in the area under the cutting groove than in the other areas (see FIG. 6 and the like). In particular, cracks, cracks, and the like were liable to occur in this area.

そこで、本実施形態に係る回路モジュール１によれば、めっき法によって形成される第２の金属膜６が、第１の金属膜５を介して封止層４の主面４１上に形成される。これにより、デスミア処理をせずとも、第２の金属膜６の密着性を高めることができる。したがって、マスキングテープの選択性を高めることができ、より粘着力の低いテープを用いることで、上記割れやクラック等の不具合を抑制することが可能となる。   Therefore, according to the circuit module 1 according to the present embodiment, the second metal film 6 formed by the plating method is formed on the main surface 41 of the sealing layer 4 via the first metal film 5. . Thereby, the adhesiveness of the 2nd metal film 6 can be improved, without performing a desmear process. Accordingly, the selectivity of the masking tape can be increased, and the use of a tape having a lower adhesive strength can suppress the above-mentioned problems such as cracks and cracks.

さらに、切削溝Ｌ２０の形成には、上述のように、ダイサーが用いられる。これにより、側面４２を含む切削溝Ｌ２０の側壁面が粗化されることとなる。したがって、側面４２においても、アンカー効果により、第２の金属膜６との密着性を高めることが可能となる。   Furthermore, a dicer is used for forming the cutting groove L20 as described above. Thereby, the side wall surface of the cutting groove L20 including the side surface 42 is roughened. Therefore, also on the side surface 42, the adhesion with the second metal film 6 can be enhanced by the anchor effect.

以上、本発明の実施形態について説明したが、これに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。   The embodiment of the present invention has been described above, but the present invention is not limited to this, and various modifications can be made based on the technical idea of the present invention.

以上の実施形態において、第１の金属膜５の金属層５２は銅で形成されると説明したが、これに限られず、例えばニッケル等の他の金属を採用してもよい。   In the above embodiment, it has been described that the metal layer 52 of the first metal film 5 is formed of copper. However, the present invention is not limited to this, and other metals such as nickel may be employed.

第２の金属膜６の材料も銅に限られず、例えばニッケル等の他の金属を採用してもよい。さらに、第３の金属膜７についても、ニッケルに限られない。例えば電解めっき法の場合には、銀、金等、無電解めっき法の場合には、ニッケル、金、パラジウム等の金属を採用することができる。また、第３の金属膜７を覆う金属膜をさらに形成し、シールド膜８を３層以上の構成としてもよい。   The material of the second metal film 6 is not limited to copper, and other metals such as nickel may be employed. Furthermore, the third metal film 7 is not limited to nickel. For example, in the case of the electroplating method, a metal such as silver or gold can be used, and in the case of the electroless plating method, a metal such as nickel, gold, or palladium can be used. Further, a metal film that covers the third metal film 7 may be further formed, and the shield film 8 may be configured to have three or more layers.

あるいは、第３の金属膜７を有さない構成とすることも可能である。   Alternatively, a configuration without the third metal film 7 is also possible.

また、封止層４及び第１の金属膜５の接着層５１の材料についても、エポキシ樹脂に限られず、他の絶縁体を採用することができる。また勿論、それぞれ異なる材料であってもよい。   Further, the materials of the sealing layer 4 and the adhesive layer 51 of the first metal film 5 are not limited to the epoxy resin, and other insulators can be employed. Of course, different materials may be used.

以上の実施形態において、第２及び第３の金属膜６，７をめっき法により形成すると説明したが、これに限られない。例えば、スパッタ、蒸着等の真空プロセスを用いてもよいし、ディッピング、溶射等で形成してもよい。   In the above embodiment, it has been described that the second and third metal films 6 and 7 are formed by plating, but the present invention is not limited to this. For example, a vacuum process such as sputtering or vapor deposition may be used, or dipping or thermal spraying may be used.

また、切削工程に用いる工具はダイサーに限られず、例えばルータ、フライスを用いてもよい。さらに個片化工程における切削（裁断）には、ダイサー、ルータ等を用いた方法の他、配線基板２０がセラミック等の脆性のある材料で形成される場合には、せん断力により配線基板２０を分割する方法等を適宜採用することができる。また、切削溝Ｌ２０に沿ってレーザ等を照射することで、配線基板２０を分割してもよい。   Moreover, the tool used for a cutting process is not restricted to a dicer, For example, you may use a router and a milling cutter. Further, in the cutting (cutting) in the singulation process, in addition to a method using a dicer, a router, or the like, when the wiring board 20 is formed of a brittle material such as ceramic, the wiring board 20 is sheared. A dividing method or the like can be appropriately employed. Further, the wiring board 20 may be divided by irradiating a laser or the like along the cutting groove L20.

１…回路モジュール
２，２０…配線基板
３…電子部品
４，４０…封止層
５，５０…第１の金属膜
６，６０…第２の金属膜
７，７０…第３の金属膜
１０…単位領域
２１，２１０…表面
２５，２５０…内部配線層
４１…主面
４２…側面
５１，５１０…接着層
５２，５２０…金属層
４１０…天面
Ｌ２０…切削溝 DESCRIPTION OF SYMBOLS 1 ... Circuit module 2,20 ... Wiring board 3 ... Electronic component 4,40 ... Sealing layer 5,50 ... 1st metal film 6,60 ... 2nd metal film 7,70 ... 3rd metal film 10 ... Unit region 21, 210 ... Surface 25, 250 ... Internal wiring layer 41 ... Main surface 42 ... Side surface 51, 510 ... Adhesive layer 52, 520 ... Metal layer 410 ... Top surface L20 ... Cutting groove

Claims (14)

電子部品がそれぞれ実装された複数の単位領域を有する配線基板上に、前記電子部品を覆う封止層を形成し、
前記封止層の天面に第１の金属膜を接着し、
前記複数の単位領域を区画する切削溝を、前記第１の金属膜上から前記配線基板の内部に達する深さで形成し、
前記複数の単位領域各々の前記封止層の前記切削溝内に露出した側面と前記第１の金属膜とを覆う第２の金属膜を形成する
回路モジュールの製造方法。 Forming a sealing layer covering the electronic component on a wiring board having a plurality of unit regions each mounted with the electronic component;
Adhering the first metal film to the top surface of the sealing layer,
A cutting groove that divides the plurality of unit regions is formed at a depth reaching the inside of the wiring board from the first metal film,
A method of manufacturing a circuit module, comprising: forming a second metal film that covers a side surface exposed in the cutting groove of the sealing layer in each of the plurality of unit regions and the first metal film. 請求項１に記載の回路モジュールの製造方法であって、
前記第２の金属膜を形成する工程は、めっき法によって前記第２の金属膜を形成する
回路モジュールの製造方法。 A method for manufacturing a circuit module according to claim 1,
The step of forming the second metal film includes forming the second metal film by a plating method. 請求項１又は２に記載の回路モジュールの製造方法であって、さらに
前記第２の金属膜を形成する工程の後に、前記第２の金属膜を覆う第３の金属膜を形成する
回路モジュールの製造方法。 It is a manufacturing method of the circuit module of Claim 1 or 2, Comprising: After the process of forming a said 2nd metal film, the 3rd metal film which covers the said 2nd metal film is formed. Production method. 請求項３に記載の回路モジュールの製造方法であって、
前記第３の金属膜を形成する工程は、めっき法によって前記第３の金属膜を形成する
回路モジュールの製造方法。 A method of manufacturing a circuit module according to claim 3,
The step of forming the third metal film includes forming the third metal film by a plating method. 請求項１〜４のいずれか１つに記載の回路モジュールの製造方法であって、
前記第１の金属膜は、接着層と前記接着層上に形成された金属層とを有し、
前記第１の金属膜を接着する工程は、前記接着層を前記天面に接着する
回路モジュールの製造方法。 A method for manufacturing a circuit module according to any one of claims 1 to 4,
The first metal film has an adhesive layer and a metal layer formed on the adhesive layer,
The step of adhering the first metal film includes adhering the adhesive layer to the top surface. 請求項１〜５のいずれか１つに記載の回路モジュールの製造方法であって、
前記切削溝を形成する工程は、前記配線基板内に形成された内部配線層に達する深さで前記切削溝を形成する
回路モジュールの製造方法。 A method for manufacturing a circuit module according to any one of claims 1 to 5,
The step of forming the cutting groove forms the cutting groove at a depth reaching an internal wiring layer formed in the wiring board. 請求項１〜６のいずれか１つに記載の回路モジュールの製造方法であって、
前記切削溝を形成する工程は、第１の幅で前記切削溝を形成し、
前記回路モジュールの製造方法は、さらに
前記第２の金属膜を形成する工程の後に、前記配線基板を前記切削溝に沿って前記第１の幅より狭い第２の幅で切削して、前記複数の単位領域をそれぞれ個片化する
回路モジュールの製造方法。 A method for manufacturing a circuit module according to any one of claims 1 to 6,
The step of forming the cutting groove forms the cutting groove with a first width,
The method for manufacturing the circuit module further includes, after the step of forming the second metal film, cutting the wiring board along the cutting groove with a second width narrower than the first width, A method for manufacturing a circuit module, in which each unit area is individually separated. 電子部品が実装された表面を有する配線基板と、
前記表面と対向する主面と、前記主面の周囲に連続して形成された側面とを有し、前記配線基板上に形成され、前記電子部品を覆う封止層と、
前記主面に接着された接着層と、前記接着層上に積層された金属層とを有する第１の金属膜と、
前記封止層の前記側面と前記金属層とを覆う第２の金属膜と
を具備する回路モジュール。 A wiring board having a surface on which electronic components are mounted;
A sealing layer that has a main surface facing the surface and a side surface continuously formed around the main surface, is formed on the wiring board and covers the electronic component;
A first metal film having an adhesive layer adhered to the main surface, and a metal layer laminated on the adhesive layer;
A circuit module comprising: a second metal film that covers the side surface of the sealing layer and the metal layer. 請求項８に記載の回路モジュールであって、
前記側面は、粗化面である
回路モジュール。 The circuit module according to claim 8, wherein
The side surface is a roughened surface circuit module. 請求項８又は９に記載の回路モジュールであって、
前記封止層と前記接着層とは、同一の樹脂材料で形成される
回路モジュール。 A circuit module according to claim 8 or 9, wherein
The circuit module is formed of the same resin material as the sealing layer and the adhesive layer. 請求項１０に記載の回路モジュールであって、
前記樹脂材料は、熱硬化性樹脂である
回路モジュール。 The circuit module according to claim 10, comprising:
The circuit module, wherein the resin material is a thermosetting resin. 請求項８〜１１のいずれか１つに記載の回路モジュールであって、
前記第１の金属膜と前記第２の金属膜とは、銅で形成される
回路モジュール。 The circuit module according to any one of claims 8 to 11,
The first metal film and the second metal film are formed of copper. 請求項８〜１２のいずれか１つに記載の回路モジュールであって、
前記第２の金属膜を覆う第３の金属膜をさらに具備する
回路モジュール。 The circuit module according to any one of claims 8 to 12,
A circuit module further comprising a third metal film covering the second metal film. 請求項１３に記載の回路モジュールであって、
前記第３の金属膜は、ニッケルで形成される
回路モジュール。 The circuit module according to claim 13,
The third metal film is formed of nickel.
JP2012258334A 2012-11-27 2012-11-27 Circuit module and manufacturing method of the same Withdrawn JP2014107372A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012258334A JP2014107372A (en) 2012-11-27 2012-11-27 Circuit module and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012258334A JP2014107372A (en) 2012-11-27 2012-11-27 Circuit module and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2014107372A true JP2014107372A (en) 2014-06-09

Family

ID=51028618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012258334A Withdrawn JP2014107372A (en) 2012-11-27 2012-11-27 Circuit module and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2014107372A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5890073B1 (en) * 2014-12-12 2016-03-22 株式会社メイコー Molded circuit module and manufacturing method thereof
WO2016043052A1 (en) * 2014-09-16 2016-03-24 株式会社村田製作所 Optical sensor module and method for manufacturing same
WO2016092692A1 (en) * 2014-12-12 2016-06-16 株式会社メイコー Moulded circuit module, and production method therefor
WO2016092694A1 (en) * 2014-12-12 2016-06-16 株式会社メイコー Moulded circuit module, and production method therefor
KR20160110659A (en) * 2015-03-10 2016-09-22 삼성전자주식회사 Semiconductor packages and methods for fabricating the same
JPWO2016084417A1 (en) * 2014-11-28 2017-08-10 京セラ株式会社 Piezoelectric parts
JP2017208388A (en) * 2016-05-16 2017-11-24 株式会社アルバック Method for manufacturing electronic components and processing system
JP2017538299A (en) * 2014-10-22 2017-12-21 応達利電子股▲ふん▼有限公司Ｉｎｔｅｒｑｕｉｐ Ｅｌｅｃｔｒｏｎｉｃｓ （Ｓｈｅｎｚｈｅｎ） Ｃｏ．， Ｌｔｄ Piezoelectric quartz crystal resonator and manufacturing method thereof
CN108770227A (en) * 2018-06-14 2018-11-06 环旭电子股份有限公司 A kind of manufacturing method and SiP modules of the SiP modules based on secondary plastic
KR20190077076A (en) * 2016-12-14 2019-07-02 가부시키가이샤 무라타 세이사쿠쇼 module
JP2019149467A (en) * 2018-02-27 2019-09-05 Tdk株式会社 Circuit module
JP2019220674A (en) * 2018-06-14 2019-12-26 環旭電子股▲分▼有限公司 Sip module and method of manufacturing the same

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043052A1 (en) * 2014-09-16 2016-03-24 株式会社村田製作所 Optical sensor module and method for manufacturing same
JP2017538299A (en) * 2014-10-22 2017-12-21 応達利電子股▲ふん▼有限公司Ｉｎｔｅｒｑｕｉｐ Ｅｌｅｃｔｒｏｎｉｃｓ （Ｓｈｅｎｚｈｅｎ） Ｃｏ．， Ｌｔｄ Piezoelectric quartz crystal resonator and manufacturing method thereof
JPWO2016084417A1 (en) * 2014-11-28 2017-08-10 京セラ株式会社 Piezoelectric parts
JP5890073B1 (en) * 2014-12-12 2016-03-22 株式会社メイコー Molded circuit module and manufacturing method thereof
WO2016092691A1 (en) * 2014-12-12 2016-06-16 株式会社メイコー Moulded circuit module, and production method therefor
JPWO2016093040A1 (en) * 2014-12-12 2017-04-27 株式会社メイコー Molded circuit module and manufacturing method thereof
WO2016092694A1 (en) * 2014-12-12 2016-06-16 株式会社メイコー Moulded circuit module, and production method therefor
WO2016092692A1 (en) * 2014-12-12 2016-06-16 株式会社メイコー Moulded circuit module, and production method therefor
TWI691260B (en) * 2014-12-12 2020-04-11 日商名幸電子股份有限公司 Molded circuit module and manufacturing method thereof
US10665568B2 (en) 2014-12-12 2020-05-26 Meiko Electronics Co., Ltd. Encapsulated circuit module, and production method therefor
KR20160110659A (en) * 2015-03-10 2016-09-22 삼성전자주식회사 Semiconductor packages and methods for fabricating the same
KR102377472B1 (en) * 2015-03-10 2022-03-23 삼성전자주식회사 Semiconductor packages and methods for fabricating the same
JP2017208388A (en) * 2016-05-16 2017-11-24 株式会社アルバック Method for manufacturing electronic components and processing system
KR20190077076A (en) * 2016-12-14 2019-07-02 가부시키가이샤 무라타 세이사쿠쇼 module
KR102246040B1 (en) * 2016-12-14 2021-04-29 가부시키가이샤 무라타 세이사쿠쇼 Circuit module
US10849257B2 (en) 2016-12-14 2020-11-24 Murata Manufacturing Co., Ltd. Module
JP2019149467A (en) * 2018-02-27 2019-09-05 Tdk株式会社 Circuit module
JP2019220673A (en) * 2018-06-14 2019-12-26 環旭電子股▲分▼有限公司 Method of manufacturing sip module by double moulding and sip module
US10798814B2 (en) 2018-06-14 2020-10-06 Universal Scientific Industrial (Shanghai) Co., Ltd. SiP module and manufacturing method of the SiP module
JP2019220674A (en) * 2018-06-14 2019-12-26 環旭電子股▲分▼有限公司 Sip module and method of manufacturing the same
KR102213176B1 (en) * 2018-06-14 2021-02-09 유니버셜 사이언티픽 인더스트리얼 (상하이) 캄파니 리미티드 Method of producing sip module based on two-times plastic-sealed and the sip module
KR20190141566A (en) * 2018-06-14 2019-12-24 유니버셜 사이언티픽 인더스트리얼 (상하이) 캄파니 리미티드 Method of producing sip module based on two-times plastic-sealed and the sip module
CN108770227B (en) * 2018-06-14 2021-07-13 环旭电子股份有限公司 SiP module manufacturing method based on secondary plastic package and SiP module
CN108770227A (en) * 2018-06-14 2018-11-06 环旭电子股份有限公司 A kind of manufacturing method and SiP modules of the SiP modules based on secondary plastic

Similar Documents

Publication Publication Date Title
JP2014107372A (en) Circuit module and manufacturing method of the same
TWI699159B (en) Molded circuit module and manufacturing method thereof
CN110010587B (en) Method for manufacturing semiconductor device and semiconductor device
US20130155639A1 (en) Electronic component and method for manufacturing the same
JP2011258920A (en) Semiconductor package and manufacturing method thereof
JP2005109306A (en) Electronic component package and its manufacturing method
JP2017123497A (en) Printed circuit board and method of manufacturing the same
JP2015079775A (en) Circuit module and manufacturing method of the same
JP2015057805A (en) Circuit module and method of manufacturing the same
TWI484875B (en) Circuit board and method for manufacturing same
JP2014146624A (en) Module and manufacturing method of the same
KR20170002830A (en) Electronic component module and manufacturing method threrof
US20220005760A1 (en) Semiconductor die with conversion coating
US10219383B2 (en) Printed wiring board and method for manufacturing the same
JP2015050309A (en) Method for manufacturing wiring board
JP2007288055A (en) Printed wiring board, and method of manufacturing same
TWI428068B (en) Printed circuit board and method for manufacturing same
WO2014125567A1 (en) Substrate with built-in component, and manufacturing method for same
JP2019160929A (en) Wiring board and manufacturing method of the same
JP5958558B2 (en) Resin multilayer board
KR101507913B1 (en) Manufacturing method of printed circuit board
JP2014027172A (en) Wiring board
JP2016051828A (en) Wiring board and manufacturing method of the same
JP2017228553A (en) Manufacturing method for wiring board
JP5797612B2 (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150928

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150928