JP2014099507A

JP2014099507A - 多層配線基板

Info

Publication number: JP2014099507A
Application number: JP2012250514A
Authority: JP
Inventors: Daisuke Iguchi; 大介井口
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2012-11-14
Filing date: 2012-11-14
Publication date: 2014-05-29
Anticipated expiration: 2032-11-14
Also published as: JP5939137B2

Abstract

【課題】本構成を採用しないものに比べて、実装される素子の消費電力量を低減する多層配線基板を提供する。
【解決手段】多層配線基板２は、信号を出力する第１の素子３に電源を供給する第１の電源層２１と、第１の電源層２１とは電気的に絶縁されて第１の電源層２１と同一の層に設けられ、第１の素子３から出力された信号を入力する第２の素子４に電源を供給すると共に、第１の素子３が出力した信号のリターン電流Ｉｒ_１の帰路となる第２の電源層２２と、一部が第１及び第２の電源層２１、２２と誘電体層２１０を介して重なるように第１及び第２の電源層２１、２２と隣接した導電体層に設けられ、第２の電源層２２に流れるリターン電流Ｉｒ_１を変位電流Ｉｄ_１として第１の電源層２１に流入させる補助層と２３とを備える。
【選択図】図１

Description

本発明は、多層配線基板に関する。

従来の技術として放射ノイズを低減可能なプリント回路板が提案されている（例えば、特許文献１参照）。

特許文献１には、信号および／または電源の往路電流経路を構成する信号配線層および／または電源配線を混在した少なくとも２つの配線層と、少なくとも２つの配線層のそれぞれに少なくとも１つが隣接して配置された少なくとも２つのグランド層とを有し、信号および／または電源の帰路電流経路の形成をグランド層に確保したプリント回路板が記載されている。

特開平１１−３３０７０３号公報

本発明の目的は、本構成を採用しないものに比べて、実装される素子の消費電力量を低減する多層配線基板の提供にある。

本発明の一態様は、以下の多層配線基板を提供する。
［１］信号を出力する第１の素子に電源を供給する第１の電源層と、
前記第１の電源層とは電気的に絶縁されて前記第１の電源層と同一の層に設けられ、前記第１の素子から出力された信号を入力する第２の素子に電源を供給すると共に、前記第１の素子が出力した前記信号のリターン電流の帰路となる第２の電源層と、
一部が前記第１及び第２の電源層と誘電体層を介して重なるように前記第１及び第２の電源層と隣接した導電体層に設けられ、前記第２の電源層に流れる前記リターン電流を変位電流として前記第１の電源層に流入させる補助層と、
を備える多層配線基板。
［２］前記補助層は、前記第１及び第２の電源層のどちらか一方と接続する、
前記［１］記載の多層配線基板。
［３］前記補助層は、前記リターン電流の低周波成分をバイパスするコンデンサを備える、
前記［１］又は［２］記載の多層配線基板。

請求項１に係る発明によれば、本構成を採用しないものに比べて、実装される素子の消費電力量を簡素な構成により低減することができる。
請求項２に係る発明によれば、補助層が第１及び第２の導電体層等とは電気的に絶縁されている構成と比較して、信号品質の向上を図ることができる。
請求項３に係る発明によれば、コンデンサを有しない構成に比べて、実装される素子が出力した信号の低周波成分の信号品質が向上する。

図１は、本発明の第１の実施の形態に係る半導体装置の一例を示す断面図である。図２は、第１の実施の形態に係る多層配線基板の第５層の一例を示す平面の模式図である。図３は、多層配線基板における電流密度のシミュレーション結果を示す図であり、（ａ）は、比較例１の多層配線基板、（ｂ）は、比較例２の多層配線基板、（ｃ）は、本実施の形態の多層配線基板を用いた場合を示す。図４は、第１の素子が出力する信号の減衰量のシミュレーション結果を示す図であり、（ａ）は、比較例１の多層配線基板、（ｂ）は、比較例２の多層配線基板、（ｃ）〜（ｆ）は、補助層の重なり部分の長さがそれぞれ、２ｍｍ、１．５ｍｍ、１ｍｍ、０．５ｍｍである補助層を有する多層配線基板を用いた場合を示す。図５は、本発明の第２の実施の形態に係る半導体装置の一例を示す断面図である。図６は、本発明の第３の実施の形態に係る半導体装置の一例を示す断面図である。

以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。

［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る半導体装置の構成の一例を示す断面図である。図２は、図１に示す多層配線基板の一例を示す平面図である。

この半導体装置１は、実装面２０ａを有する多層配線基板２と、実装面２０ａに実装され、信号を出力するプロセッサ等の第１の素子３と、多層配線基板２に実装され、第１の素子３から出力された信号を入力するメモリ等の第２の素子４とを備える。

（多層配線基板）
多層配線基板２は、第１の素子３に例えば１．５Ｖの電源を供給する第１の電源層２１と、第１の電源層２１とは電気的に絶縁されて設けられ、第２の素子４に、例えば第１の素子３と同電位（１．５Ｖ）の電源を供給すると共に、第１の素子３が出力した信号のリターン電流Ｉｒ_１の帰路となる第２の電源層２２と、第１の素子３から第２の素子４に出力される信号の経路となる第１及び第２の信号配線層２５、２６と、一部が第１及び第２の電源層２１、２２と誘電体層２１０を介して重なるように設けられ、第１の素子３が出力した信号のリターン電流Ｉｒ_１を変位電流Ｉｄ_２として第１の電源層２１に流入させる補助層２３と、第１及び第２の素子３、４に共通に設けられるグランド層２４と、実装面２０ａに配置され、多層配線基板２と第１の素子３とを接続する電極２０１〜２０４と、実装面２０ａに配置され、多層配線基板２と第２の素子４とを接続する電極２０５〜２０８とを備える。

多層配線基板２は、表面側の実装面２０ａから裏面２０ｂに向かって順に第１乃至第６の導電体層２１１〜２１６を有し、各導電体層２１１〜２１６の間に誘電体層２１０を有する。

第１の導電体層２１１は、多層配線基板２の表面に形成され、第１及び第２の素子３、４等が実装される実装面２０ａ、及び第１の信号配線層２５を有する。第２の導電体層２１２は、第２層の誘電体層２１０の一面を占めるように形成されたグランド層２４を有する。第３の導電体層２１３は、図示しない信号配線層を有する。第４の導電体層２１４は、第２の信号配線層２６の一部である配線層２６ｂを有する。第５の導電体層２１５は、第１及び第２の電源層２１、２２とを有する。第６の導電体層２１６は、多層配線基板２の裏面２０ｂに形成され、第２の信号配線層２６の一部である配線層２６ａと、補助層２３とを有する。

第１の電源層２１は、ビア２７ａ及び電極２０１を介して第１の素子３に接続されて補助層２３から流入した変位電流Ｉｄ_２を第１の素子３に帰還させる。第１の電源層２１は、第５の導電体層２１５に設けられ、一部が第１の素子３の直下に位置するように配置される。また、第１の導電体層は、ビア２７ｃが貫通するビアホール２１ａと、ビア２７ｄが貫通するビアホール２１ｂとを有する。

第２の電源層２２は、図１、図２に示すように、第１の電源層２１と同一の層に第１の電源層２１との間隔ｄ１（例えば１μｍ〜２００μｍ）を有して設けられる。第２の電源層２２は、ビア２７ｇ及び電極２０８を介して第２の素子４に接続され、第２の素子４から発生したリターン電流Ｉｒ_１を変位電流Ｉｄ_１として補助層２３に流入させる。また、第２の電源層２２は、一部が第２の素子４の直下に位置するように配置される。

グランド層２４は、ビア２７ｂ及び電極２０２を介して第１の素子３に接続され、ビア２７ｅ及び電極２０６を介して第２の素子４に接続される。グランド層２４は、第１の素子３と第２の素子４との共通の基準電位となる。

第１の信号配線層２５は、電極２０４を介して第１の素子３に接続される。第１の信号配線層２５は、電極２０５を介して第２の素子４に接続されて第１の素子３から出力された信号を第２の素子４に伝送する。

第２の信号配線層２６は、図２に示すように、例えば３つの信号配線を有し、それぞれがビア２７ｃ及び電極２０３を介して第１の素子３に接続され、ビア２７ｆ及び電極２０７を介して第２の素子４に接続される。第２の信号配線層２６は、第１の素子３から出力された信号を第２の素子４に伝送する。また、第２の信号配線層２６は、補助層２３を避けて信号配線を配置するために、第６の導電体層２１６に配置される配線層２６ａと、第４の導電体層２１４に配置される配線層２６ｂとを有して配線される。

配線層２６ａは、一端がビア２７ｃ及び電極２０３を介して第１の素子３に接続し、他端がビア２７ｄを介して配線層２６ｂと接続する。配線層２６ｂは、一端がビア２７ｄを介して配線層２６ａと接続し、他端がビア２７ｆ及び電極２０７を介して第２の素子４と接続する。

補助層２３は、図１、図２に示すように、第１及び第２の導電体層２１、２２や第１及び第２の信号配線層２５，２６等とは電気的に絶縁されて、第１及び第２の電源層２１、２２と隣接する第６の導電体層２１６に設けられる。補助層２３は、第１及び第２の電源層２１、２２の間の間隔ｄ１に渡るように誘電体層２１０を介して設けられる。補助層２３は、第１及び第２の電源層２１、２２に対してそれぞれ長さｄ２の重なり部分を有する。また、補助層２３は、図２に示すように裏面２０ｂから露出した島状に形成される。

（第１の実施の形態の動作）
第１の実施の形態の動作の一例について説明する。まず、第１の素子３が出力する信号と、リターン電流Ｉｒ_１の流れについて説明する。

第１の素子３は、電極２０４及び第１の信号配線層２５、又は電極２０３及び第２の信号配線層２６を介して第２の素子４に、例えば最大３．５ＧＨｚの信号を出力する。

次に、第２の素子４は、第１の素子３から出力された信号を入力し、その入力した信号の処理を行う。一方、信号が第２の素子４に入力されると、これに伴いリターン電流Ｉｒ_１が発生し、第２の電源層２２に流れる。

次に、第２の電源層２２に流れるリターン電流Ｉｒ_１は、変位電流Ｉｄ_１として補助層２３に流入する。補助層２３に流入した変位電流Ｉｄ_１は、変位電流Ｉｄ_２として第１の電源層２１に流入する。第１の電源層２１に流入した変位電流Ｉｄ_２は、電極２０１を介して第１の素子３に帰還する。

（電流密度シミュレーション）
次に、第１の素子３から出力された信号のリターン電流Ｉｒ_１の電流密度について比較例と比較して説明する。図３は、多層配線基板における電流密度のシミュレーション結果を示す図であり、（ａ）は、比較例１の多層配線基板、（ｂ）は、比較例２の多層配線基板、（ｃ）は、本実施の形態の多層配線基板を用いた場合を示す。

図３（ａ）は、補助層２３を有しない多層配線基板である比較例１を用いてリターン電流Ｉｒ_１の電流密度を算出したシミュレーション結果を示す。このシミュレーション結果から、リターン電流Ｉｒ_１は、第１及び第２の電源層２１、２２の端部で分断されて第１及び第２の電源層２１、２２の端部に広がっていることが分かる。

図３（ｂ）は、補助層２３を有さず、第１及び第２の電源層２１、２２を接続する２つのコンデンサ２８を有する多層配線基板である比較例２を用いてリターン電流Ｉｒ_１の電流密度を算出したシミュレーション結果を示す。このシミュレーション結果から、（ｂ）に示すリターン電流Ｉｒ_１は、（ａ）と比較してリターン電流Ｉｒ_１の広がりが２つのコンデンサ２８の間に集中していることが分かる。すなわち、リターン電流Ｉｒ_１がコンデンサ２８により第２の電源層２２から第１の電源層２１にバイパスされることが分かる。

図３（ｃ）は、本実施の形態に係る多層配線基板２を用いてリターン電流Ｉｒ_１の電流密度を算出したシミュレーション結果を示す。このシミュレーション結果から、リターン電流Ｉｒ_１の広がりが（ａ）と比較して狭い範囲に収まることから、補助層２３が第２の電源層２２から第１の電源層２１にリターン電流Ｉｒ_１を変位電流Ｉｄ_２として流入させることが分かる。要するに、多層配線基板２が補助層２３を有することにより、リターン電流Ｉｒ_１の広がりを防止して放射ノイズの発生を抑えることができるといえる。

（信号減衰量のシミュレーション）
図４は、第１の素子が出力する信号の減衰量のシミュレーション結果を示す図であり、（ａ）は、比較例１の多層配線基板、（ｂ）は、比較例２の多層配線基板、（ｃ）〜（ｆ）は、補助層の重なり部分の長さがそれぞれ、２ｍｍ、１．５ｍｍ、１ｍｍ、０．５ｍｍである補助層を有する多層配線基板を用いた場合を示す。

図４（ａ）は、上述した比較例１の多層配線基板を用いた第１の素子３が出力する信号の減衰量のシミュレーション結果を示す。このシミュレーション結果から、（ａ）に示す信号の減衰量は、（ｂ）〜（ｆ）に示す減衰量と比較して増大していることが分かる。これは、比較例１が補助層２３を有しないことから、リターン電流Ｉｒ_１が第１の電源層２１と、第２の電源層２２との間で分断されるため、信号帰路のインピーダンスが大きくなるためである。

図４（ｂ）は、上述した比較例２の多層配線基板を用いた第１の素子３が出力する信号の減衰量のシミュレーション結果を示す。このシミュレーション結果から、リターン電流Ｉｒ_１がコンデンサ２８にバイパスされることにより、（ｂ）に示す信号の減衰量は、（ａ）に示す信号の減衰量よりも減少することが分かる。一方、（ｂ）に示す信号の減衰量は、（ｃ）〜（ｅ）に示す信号の減衰量と比較して増大する。これは、コンデンサ２８が有する自己インダクタンスにより、リターン電流Ｉｒ_１の高周波成分（約３．５Ｇｚ）に対するインピーダンスが高くなるためである。

図４（ｃ）は、補助層２３の第１及び第２の電源層２１、２２との重なり部の長さｄ２が２ｍｍである場合の第１の素子３が出力する信号の減衰量のシミュレーションの結果を示す。このシミュレーションの結果から、補助層２３を設けたことにより、（ｃ）に示す信号の減衰量は、（ａ）、（ｂ）に示す信号の減衰量と比較して減少することが分かる。これは、補助層２３が、第２の電源層２２に流れるリターン電流Ｉｒ_１を変位電流とＩｄ_２して第１の電源層２１に流入させることにより、リターン電流Ｉｒ_１の信号帰路のインピーダンスが低下するためである。

さらに、図４（ｃ）に示すシミュレーション結果から、（ｃ）に示す信号の減衰量が補助層２３の重なり部分の長さｄ２が（ｃ）よりも短い（ｄ）〜（ｆ）と比較して信号の減衰量が減少することが分かる。これは、（ｃ）において重なり部の長さｄ２を（ｄ）〜（ｆ）よりも長くすることで、補助層２３と第１及び第２の電源層２１、２２との重なり部分の面積が広くなり、第１及び第２の電源層２１、２２と、補助層２３との間に生じる浮遊容量が増大するためである。すなわち、浮遊容量が増大することによって、第１及び第２の電源層２１、２２と、補助層２３との間で変位電流Ｉｄ_１、Ｉｄ_２が発生しやすくなり、信号帰路のインピーダンスが低下する。

（第１の実施の形態の効果）
第１の実施の形態によれば、以下の効果を奏する。
（ａ）第２の電源層２２を第１の電源層２１とは電気的に絶縁されて設けることで、第１の素子３の動作を停止するとともに第２の素子４に電源を継続して供給することが可能となり、第２の電源層２２が第１の導電体層とは絶縁されていない構成に比べて半導体装置１の消費電力量を簡素な構成により抑えることができる。

（ｂ）補助層２３を誘電体層２１０を介して第１及び第２の電源層２１、２２に隣接して設けることで第１の素子３から出力した信号の減衰量が改善する。

（ｃ）補助層２３の重なり部分の長さｄ２を適切な長さとすることで、第１の素子３から出力した信号の減衰量がより一層改善する。

［第２の実施の形態］
図５は、本発明の第２の実施の形態に係る半導体装置の一例を示す断面図である。

第１の実施の形態では、多層配線基板２の補助層２３は、第１及び第２の導電体層２１、２２等とは電気的に絶縁されて設けられていたが、本実施の形態の補助層２３は、第１及び第２の導電体層２１、２２のどちらか一方と接続される。本実施の形態の他の構成は、第１の実施の形態と同様に構成されている。

第２の実施の形態の補助層２３は、ビア２７ｈを介して第１の電源層２１に接続され、第１の素子３から入力した信号のリターン電流Ｉｒ_１を変位電流Ｉｄ_１として流入させる。

（第２の実施の形態の動作）
第２の素子４が第１の素子３から信号を入力すると、リターン電流Ｉｒ_１が発生し、リターン電流Ｉｒ_１が第２の電源層２２に流れる。第２の電源層２２に流れるリターン電流Ｉｒ_１は、変位電流Ｉｄ_１として補助層２３に流入する。補助層２３に流入した変位電流Ｉｄ_１は、第１の電源層２１を流れて第１の素子３に帰還する。

すなわち、補助層２３を第１の電源層２１と接続することにより、変位電流Ｉｄ_１が再度、変位電流Ｉｄ_２として第１の電源層２１に流入することがなくなるため、リターン電流Ｉｒ_１の信号帰路のインピーダンスが低下する。

（第２の実施の形態の効果）
第２の実施の形態によれば、以下の効果を奏する。
補助層２３を第１の電源層２１と接続することにより、補助層２３が第１及び第２の電源層２１、２２等とは電気的に絶縁された構成と比較して信号品質が向上する。

［第３の実施の形態］
図６は、本発明の第３の実施の形態に係る半導体装置の一例を示す断面図である。

第１の実施の形態では、多層配線基板２の補助層２３は、第１及び第２の導電体層２１、２２等とは電気的に絶縁されて設けられていたが、本実施の形態の補助層２３は、第１及び第２の電源層２１、２２に接続し、リターン電流Ｉｒ_１の低周波成分をバイパスするコンデンサ２９を有する。コンデンサ２９は、信号の最低周波数でその容量によるインピーダンスが例えば１Ω以下になる容量であり、かつ、その実装インダクタンスを含むインピーダンスと、補助層と第２の電源層との間の容量によるインピーダンスとが例えば１Ω以下の領域でクロスする特性を有する。なお、インピーダンスは設計上要求される信号品質に基づき決定されるものであり、高品質の信号が要求される場合は、より低インピーダンスとする必要がある。本実施の形態の他の構成は、第１の実施の形態と同様に構成されている。

本実施の形態の補助層２３は、第１の電源層２１に接続する補助層２３ａと、第２の電源層２２に接続する補助層２３ｂと、補助層２３ａと補助層２３ｂとを接続するコンデンサ２９とを有する。コンデンサ２９は、裏面２０ｂから露出して設けられる。

補助層２３ａは、一端がビア２７ｈを介して第１の電源層２１接続し、他端がコンデンサ２９に接続してリターン電流Ｉｒ_１の高周波成分を変位電流Ｉｄ_１として第１の電源層２１に流入させる。補助層２３ｂは、一端がビア２７ｉに接続し、他端がコンデンサ２９に接続してリターン電流Ｉｒ_１の低周波成分をコンデンサ２９及び補助層２３ａを介して第１の電源層２１に流入させる。コンデンサ２９は、リターン電流Ｉｒ_１の低周波成分を補助層２３ｂから補助層２３ａにバイパスする。

（第３の実施の形態の動作）
第２の電源層２２に流れるリターン電流Ｉｒ_１の高周波成分は、第１の補助層２３ａに変位電流Ｉｄ_１として流入し、第１の電源層２１を流れて第１の素子３に帰還する。

第２の電源層２２に流れるリターン電流Ｉｒ_１の低周波成分は、第２の補助層２３ｂからコンデンサ２９を介して第１の補助層２３ａに流れる。第１の補助層２３ａに流れたリターン電流Ｉｒ_１の低周波成分は、第１の電源層２１を流れて第１の素子３に帰還する。

すなわち、リターン電流Ｉｒ_１の低周波成分は、第２の電源層２２と、補助層２３との間のキャパシタンスにより変位電流Ｉｄ_１として第２の電源層２２から補助層２３に流れにくいため、コンデンサ２９により補助層２３ａから補助層２３ｂにバイパスされる。

（第３の実施の形態の効果）
第３の実施の形態によれば、以下の効果を奏する。
コンデンサ２９を設けることで、コンデンサ２９を含む経路をリターン電流Ｉｒ_１の低周波成分に対するバイパスの経路にすることができる。

［変形例］
以上、本発明の実施の形態を説明したが、本発明の実施の形態は、上記各実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の対応において実施することが可能である。例えば、上記各実施では、多層配線基板２は、６層の第１乃至第６の導電体層２１１〜２１６を有するものとして説明したが、本発明は、６層以外の導電体層を有する構成とすることができる。

また、上記各実施では、補助層２３を第６の導電体層２１６に配置されるものとして説明したが、本発明は、補助層２３を第１及び第２の電源層２１、２２と誘電体層２１０を介して隣接する他の導電体層に配置する構成としてもよい。

また、上記各実施では、第１の素子３が信号を出力し、第２の素子４が第１の素子３が出力した信号を入力するものとして説明したが、本発明は、第１の素子３と第２の素子４が相互に通信するものであってもよい。

また、本発明の要旨を変更しない範囲内で、上記各実施の形態の構成要素を任意に組み合わせることができる。例えば、第３の実施の形態で説明したコンデンサ２９を他の実施の形態に適用した構成としてもよい。

また、本発明の要旨を変更しない範囲内で、上記各実施の形態の構成要素の一部を省くことが可能である。

１…半導体装置、２…多層配線基板、３…第１の素子、４…第２の素子、２０ａ…実装面、２０ｂ…裏面、２１…第１の電源層、２１ａ、２１ｂ…ビアホール、２２…第２の電源層、２３…補助層、２３ａ、２３ｂ…補助層、２４…グランド層、２５…第１の信号配線層、２６…第２の信号配線層、２６ａ、２６ｂ…配線層、２７ａ〜２７ｉ…ビア、２８、２９…コンデンサ、２０１〜２０８…電極、２１０…誘電体層、２１１…第１の導電体層、２１２…第２の導電体層、２１３…第３の導電体層、２１４…第４の導電体層、２１５…第５の導電体層、２１６…第６の導電体層、Ｉｄ_１、Ｉｄ_２…変位電流、Ｉｒ_１…リターン電流、ｄ１…間隔、ｄ２…重なり部の長さ

Claims

信号を出力する第１の素子に電源を供給する第１の電源層と、
前記第１の電源層とは電気的に絶縁されて前記第１の電源層と同一の層に設けられ、前記第１の素子から出力された信号を入力する第２の素子に電源を供給すると共に、前記第１の素子が出力した前記信号のリターン電流の帰路となる第２の電源層と、
一部が前記第１及び第２の電源層と誘電体層を介して重なるように前記第１及び第２の電源層と隣接した導電体層に設けられ、前記第２の電源層に流れる前記リターン電流を変位電流として前記第１の電源層に流入させる補助層と、
を備える多層配線基板。
前記補助層は、前記第１及び第２の電源層のどちらか一方と接続する、
請求項１記載の多層配線基板。
前記補助層は、前記リターン電流の低周波成分をバイパスするコンデンサを備える、
請求項１又は２記載の多層配線基板。