JP2014096331A - 表示装置およびその製造方法 - Google Patents

Abstract

【課題】、第１の電極の周辺部において発光素子層が切れたり、第１の電極と第２の電極とが短絡したりすることを防止するために有利な技術を提供する。
【解決手段】基板２の上面１１０の上に配置された第１の電極１２と、第１の電極１２およびその外側の領域を覆うように配置された発光素子層１４と、発光素子層１４を覆うように配置された第２の電極１５と、第１の電極１２を駆動する駆動回路１３０とを有する表示装置において、基板２の上面１１０に平行な断面における第１の電極１２の面積は、上面１１０から離れるにしたがって連続的または段階的に小さくなっている。
【選択図】図５

Description

本願発明は、表示装置およびその製造方法に関する。

特許文献１には、平坦化絶縁膜の上に第１の電極、発光素子層および第２の電極を積層した構造を有する表示装置が記載されている。この表示装置は、第１の電極の端部および平坦化絶縁膜を覆う絶縁膜を有する。この絶縁膜は、第１の電極の端部より内側を露出させる開口部を有し、この開口部において発光素子層が第１の電極に接している。この絶縁膜は、開口部を規定する側面が傾斜していて、これによって発光素子層が切れることや、第１の電極と第２の電極とが短絡することが防止されている。

特開２００１−１７５２００号公報

特許文献１に記載された構成では、開口部を規定する絶縁膜の側面を傾斜させるために、この側面と第１の電極の外縁との間に相応の距離を設ける必要があり、これによって、第１の電極の実効的な面積が減少するという問題がある。

本発明は、第１の電極の周辺部において発光素子層が切れたり、第１の電極と第２の電極とが短絡したりすることを防止するために有利な技術を提供することを目的とする。

本発明の１つの側面は、基板の上面の上に配置された第１の電極と、前記第１の電極およびその外側の領域を覆う発光素子層と、前記発光素子層を覆う第２の電極と、前記第１の電極を駆動する駆動回路とを有する表示装置において、前記基板の上面に平行な断面における前記第１の電極の面積が前記上面から離れるにしたがって連続的または段階的に小さくなっていることを特徴とする。

本発明によれば、第１の電極の側面において発光素子層が切れたり、第１の電極と第２の電極とが短絡したりすることを防止するために有利な技術が提供される。

本発明の第１実施形態の表示装置の製造方法を示す図。 本発明の第１実施形態の表示装置の製造方法を示す図。 本発明の第１実施形態の表示装置の製造方法を示す図。 本発明の第１実施形態の表示装置の製造方法を示す図。 本発明の第１実施形態の表示装置の構造および製造方法を示す図。 本発明の第２実施形態の表示装置の製造方法を示す図。 本発明の第２実施形態の表示装置の製造方法を示す図。 本発明の第２実施形態の表示装置の製造方法を示す図。 本発明の第２実施形態の表示装置の製造方法を示す図。

以下、添付図面を参照しながら本発明をその実施形態を通して例示的に説明する。

図５を参照しながら本発明の第１実施形態の表示装置の構成を説明する。ここで、図５には、複数の画素を有する表示装置１を構成する１つの画素の構成のみが模式的に示されている。表示装置１、より詳しくは、それを構成する各画素は、基板２と、第１の電極１２と、発光素子層１４と、第２の電極１５と、駆動回路１３０とを含む。

基板２は、例えば、シリコン基板等の半導体基板、又は、ガラス基板、樹脂基板などの絶縁性基板でありうる。第１の電極１２は、基板２の上面１１０の上に配置される。第１の電極１２は、例えば、基板２の上面１１０の上に層間絶縁膜１０を介して配置されうる。図５に示す例では、基板２の上面１１０の上に積層配線構造１２０が配置され、第１の電極１２は、積層配線構造１２０の層間絶縁膜１０の上に配置されている。

積層配線構造１２０は、例えば、第１の層間絶縁膜４と、コンタクトプラグ５と、第１の金属配線層６と、第２の層間絶縁膜７と、ビアプラグ８と、第２の金属配線層９と、第３の層間絶縁膜１０と、ビアプラグ１１とを含みうる。コンタクトプラグ５は、第１の層間絶縁膜４に形成されたコンタクトホールに導電材料を充填することによって形成される。第１の金属配線層６は、第１の層間絶縁膜４の上に配置され、コンタクトプラグ５を介してトランジスタ３のゲート電極、ソースまたはドレインに接続される。第２の層間絶縁膜７は、第１の層間絶縁膜４および第１の金属配線層６の上に配置される。ビアプラグ８は、第２の層間絶縁膜７に形成されたビアホールに導電材料を充填することに形成される。第２の金属配線層９は、第２の層間絶縁膜７の上に配置され、ビアプラグ８を介して第１の金属配線層６に接続される。第３の層間絶縁膜１０は、第２の層間絶縁膜７および第２の金属配線層９の上に配置される。ビアプラグ１１は、第３の層間絶縁膜１０に形成されたビアホールに導電材料を充填することに形成される。

第１の電極１２は、第３の層間絶縁膜１０の上に配置され、ビアプラグ１１を介して第２の金属配線層９に接続される。発光素子層１４は、電荷が注入されることによって発光する層である。発光素子層１４は、第１の電極１２およびその外側の領域を覆うように配置されている。第２の電極１５は、発光素子層１４を覆うように配置されている。駆動回路１３０は、第１の電極１２を駆動するように構成されている。

駆動回路１３０は、１又は複数のトランジスタ３を含みうる。トランジスタ３は、例えば、ＭＯＳトランジスタまたはＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）でありうる。ＭＯＳトランジスタは、半導体基板を利用して形成される。ここで、ＭＯＳトランジスタの構成要素の一部（ソース、ドレインなど）は半導体基板の中に形成され、他の一部（ゲート電極など）は半導体基板の上に形成される。ＴＦＴは、絶縁性基板の上に形成される。

基板２の上面１１０に平行な断面における第１の電極１２の面積は、上面１１０から離れるにしたがって連続的または段階的に小さくなっている。すなわち、第１の電極１２は、その周辺部がなだらかな形状を有する。図５に例示される第１実施形態では、基板２の上面１１０に平行な断面における第１の電極１２の面積は、上面１１０から離れるにしたがって連続的に小さくなっている。後述する図９に例示される第２実施形態では、基板２の上面１１０に平行な断面における第１の電極１２の面積は、上面１１０から離れるにしたがって段階的に小さくなっている。ここで、段階的に小さくなることは、少なくとも１つの段差（ステップ）を形成しながら小さくなることを意味する。また、図５では、一方向の断面を示しているが、別の方向における断面、例えば、奥行き方向の断面においても、同様に、第１の電極１２は、周辺部がなだらかな形状を有しうる。第１の電極１２の全外周における周辺部がなだらかであることが特に望ましい。また、第１の電極１２は、基板の上面への投影図における中心部から周辺部に向かって、段階的または連続的に、その厚みが薄くなる構成を有しているとも言える。

第１の電極１２における周辺部１４０は、エッチングされた面１５０を含む。該エッチングされた面１５０の存在によって、基板２の上面１１０に平行な断面における第１の電極１２の面積が上面１１０から離れるにしたがって連続的または段階的に小さくなっている。第１の電極１２の上面１６０（上面１６０は、周辺部１４０におけるエッチングされた面１５０を含む面である）は、凸面を含む。

発光素子層１４は、第１の電極１２および積層配線構造１２０を覆っている。発光素子層１４は、第１の電極１２の上面、および、積層配線構造１２０のうち第１の電極１２が存在しない領域の上面に沿って配置される。第２の電極１５は、発光素子層１４の上面に沿って配置される。基板２の上面１１０に平行な断面における第１の電極１２の面積が上面１１０から離れるにしたがって連続的または段階的に小さくなっていることによって、発光素子層１４による第１の電極１２の周辺部１４０の被覆性が向上する。これにより、第１の電極１２の周辺部１４０において発光素子層１４が切れたり、第１の電極１２と第２の電極１５とが短絡したりすることを防止することができる。

駆動回路１３０の少なくとも一部（例えば、１つのトランジスタ３の全部または一部）は、基板２の上面１１０の法線方向からの透視において、第１の電極１２が配置された領域の中に配置されうる。換言すると、駆動回路１３０の少なくとも一部（例えば、１つのトランジスタ３の全部または一部）を覆うように第１の電極１２が配置されうる。これにより、１つの画素の第１の電極１２とそれに隣接する画素の第１の電極１２との間隔を小さくすることができる。一例において、第１の電極１２は、発光素子層１４で発生し第１の電極１２に入射する光を反射する反射面を有する電極として構成され、第２の電極１５は、光を透過する電極として構成される。

以下、図１〜図５を参照しながら本発明の第１実施形態の表示装置１の製造方法を例示的に説明する。まず、図１に示される成膜工程では、基板２の上面１１０の上に、第１の電極１２を形成するための第１の電極層１２’を形成する。ここで、第１の電極層１２’は、例えば、駆動回路１３０が形成された基板２の上に形成された積層配線構造１２０の上に形成されうる。第１の電極層１２’は、例えば、Ｔｉ、ＴｉＮ、ＡｌＣｕおよびＡｌＳｉからなるグループから選択される材料で構成されうる。

図２〜図５に示される処理工程では、第１の電極層１２’を処理することによって第１の電極１２が形成される。該処理工程は、第１の電極層１２’のうち第１の電極１２における周辺部１４０となるべき領域がなだらかになるように第１の電極層１２’を成形する処理を含む。

以下、図２〜図５に示される処理工程をより具体的に説明する。図２に示される工程では、第１の電極層１２’の上にフォトレジストパターン（パターン）１３を形成する。フォトレジストパターン１３は、第１の電極層１２’の上にフォトレジスト膜を形成し、これを露光し現像することによって形成されうる。図３に示される工程では、フォトレジストパターン１３を加熱することによって凸面が形成されるようにフォトレジストパターン１３を変形させ、これによってマスク１３’を得る。以上のように、図２、図３に示される工程では、凸面を有するマスク１３’が第１の電極層１２’の上に形成される。マスク１３’は、基板の上面に平行な断面における面積が上面１１０から離れるにしたがって連続的に小さくなる形状を有する。なお、このマスク１３’は、加熱によって形成したが、ハーフトーンマスク等を使用する露光によって形成することも出来る。

図４に示された工程では、マスク１３’および第１の電極層１２’をエッチングすることによって、マスク１３’の凸面の形状に応じた凸面を有する第１の電極１２を形成する。つまり、凸面を有するマスク１３’をエッチングマスクとして第１の電極層１２’をエッチングすることによって、マスク１３’の凸面の形状が転写された第１の電極１２を得ることができる。マスク１３’および第１の電極層１２’のエッチングは、典型的には、ドライエッチングによってなされうる。ドライエッチング用のガスとしては、例えば、Ｃｌ_２、ＢＣｌ_３、ＣＨＦ_３またはＣ_２Ｈ_４を用いることができる。

図５に示される工程では、第１の電極１２およびその外側の領域（積層配線構造１２０）を覆うように発光素子層１４を形成し、その上に第２の電極１５を形成する。発光素子層１４は、例えば、第１ホール輸送層、第２ホール輸送層、発光層および電子輸送層を含みうる。第１ホール輸送層は、例えば、ＭＴＤＡＴＡ（４，４−ｂｉｓ（３−ｍｅｔｈｙｌｐｈｅｎｙｌｐｈｅｎｙｌａｍｉｎｏ）ｂｉｐｈｅｎｙｌ）で形成されうる。第２ホール輸送層は、例えば、ＴＰＤ（４，４，４−ｔｒｉｓ（３−ｍｅｔｈｙｌｐｈｅｎｙｌｐｈｅｎｙｌａｍｉｎｏ）ｔｒｉｐｈｅｎｙｌａｎｉｎｅ）で構成されうる。発光層は、例えば、キナクリドン（Ｑｕｉｎａｃｒｉｄｏｎｅ）誘導体を含むＢｅｂｑ２（１０−ベンゾ〔ｈ〕キノリノール−ベリリウム錯体）で構成されうる。電子輸送層は、例えば、Ｂｅｂｑ２で構成されうる。第２の電極１５は、例えば、透明電極材料ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）で構成されうる。

図９を参照しながら本発明の第２実施形態の表示装置１９の構成を説明する。第２実施形態の表示装置は、第１実施形態の表示装置における第１の電極１２、発光素子層１４、第２の電極１５を第１の電極１２ｂ、発光素子層２２、第２の電極２３で置き換えた構成を有する。第１の電極１２ｂは、基板２の上面１１０に平行な断面における面積が上面１１０から離れるにしたがって段階的に小さくなる形状を有する。

発光素子層２２は、第１の電極１２ｂおよび積層配線構造１２０を覆っている。発光素子層２２は、第１の電極１２ｂの上面、および、積層配線構造１２０のうち第１の電極１２ｂが存在しない領域の上面に沿って配置される。第２の電極２３は、発光素子層２２の上面に沿って配置される。基板２の上面１１０に平行な断面における第１の電極１２の面積が上面１１０から離れるにしたがって連続的または段階的に小さくなっていることによって、発光素子層２２による第１の電極１２ｂの周辺部の被覆性が向上する。これにより、第１の電極１２ｂの周辺部において発光素子層２２が切れたり、第１の電極１２ｂと第２の電極２３とが短絡したりすることを防止することができる。

以下、図６−９を参照しながら本発明の第２実施形態の表示装置１９の製造方法を例示的に説明する。第２実施形態の製造方法は、積層配線構造１２０の上に第１の電極層１２’を形成するまでは第１実施形態の製造方法と同様である。

図６に示された工程では、第１の電極層１２’のうち第１の電極１２ｂにおける中央部となるべき中央領域２５０を覆う一方で中央領域２５０の外側の外側領域２４０を露出させるマスク２０を形成する。そして、マスク２０を使って第１の電極層１２’の外側領域２４０をエッチングする。このとき、第１の電極層１２’の外側領域２４０の全てをエッチングするのではなく、外側領域２４０に所定の厚さが残るように第１の電極層１２’の外側領域２４０を薄化する。この処理によって第１の電極層１２’が成形されて、第１の電極層１２ａが得られる。外側領域２４０のエッチングの後に、マスク２０がプラズマアッシングおよび有機剥離液浸漬などによって除去される。このような成形の工程を複数回にわたって実施することによって複数の段差を第１の電極層１２ａに形成してもよい。

図７に示された工程では、第１の電極層１２’をパターニングする。具体的には、第１の電極層１２’の上にマスク２１を形成し、マスク２１を使って第１の電極層１２ａをエッチングする。これによって第１の電極層１２ａがパターニングされて、第１の電極１２ｂが得られる。

一例において、第１の電極層１２’は、厚さ２０００ÅのＴｉで構成され、図６に示される工程によって外側領域２４０の厚さが１０００Åにされ、その後、図７に示される工程によって第１の電極層１２ａがパターニングされる。これによって第１の電極１２ｂが得られる。図８には、第１の電極層１２ａが例示されている。段差Ａおよび段差Ｂは、ともに約１０００Å程度である。すなわち、図６に例示された工程において第１の電極層の外側領域２４０を薄化することによって、第１の電極１２ｂの周辺部をなだらかにすることができる。これによって、第１の電極１２ｂの周辺部において発光素子層２２が切れたり、第１の電極１２ｂと第２の電極２３とが短絡したりすることを防止することができる。

図９に示された工程では、第１の電極１２ｂおよびその外側の領域（積層配線構造１２０）を覆うように発光素子層２２を形成し、その上に第２の電極２３を形成する。発光素子層２２は、第１実施形態の発光素子層１４と同様の構成を有しうる。第２の電極２３は、例えば、透明電極材料ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）で構成されうる。

本発明は、上記実施形態に限定されるものではなく、各実施形態は適宜変更、組み合わせ可能である。

Claims (10)

1. 基板の上面の上に配置された第１の電極と、前記第１の電極およびその外側の領域を覆う発光素子層と、前記発光素子層を覆う第２の電極と、前記第１の電極を駆動する駆動回路とを有する表示装置であって、
   前記基板の上面に平行な断面における前記第１の電極の面積は、前記上面から離れるにしたがって連続的または段階的に小さくなっている、
   ことを特徴とする表示装置。
2. 前記第１の電極における周辺部は、エッチングされた面を含み、前記エッチングされた面の存在によって、前記上面に平行な断面における前記第１の電極の面積が前記上面から離れるにしたがって連続的または段階的に小さくなっている、
   ことを特徴とする請求項１に記載の表示装置。
3. 前記第１の電極の上面は、凸面を含む、
   ことを特徴とする請求項１又は２に記載の表示装置。
4. 前記第１の電極は、前記駆動回路の少なくとも一部を覆うように配置されている、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の表示装置。
5. 前記第１の電極は、前記上面の上に層間絶縁膜を介して配置されている、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の表示装置。
6. 基板の上面の上に配置された第１の電極と、前記第１の電極およびその外側の領域を覆うように配置された発光素子層と、前記発光素子層を覆うように配置された第２の電極と、前記第１の電極を駆動する駆動回路とを有する表示装置の製造方法であって、
   前記上面の上に前記第１の電極を形成するための第１の電極層を形成する成膜工程と、
   前記第１の電極層を処理して前記第１の電極を得る処理工程と、を含み、
   前記処理工程は、前記第１の電極層のうち前記第１の電極における周辺部となるべき領域がなだらかになるように前記第１の電極層を成形する処理を含む、
   ことを特徴とする表示装置の製造方法。
7. 前記処理は、
   凸面を有するマスクを前記第１の電極層の上に形成する工程と、
   前記マスクおよび前記第１の電極層をエッチングすることにより、前記マスクの前記凸面の形状に応じた凸面を有する前記第１の電極を形成する、
   ことを特徴とする請求項６に記載の表示装置の製造方法。
8. 前記マスクを前記第１の電極層の上に形成する工程は、
   前記第１の電極層の上にパターンを形成する工程と、
   前記パターンを加熱することによって前記パターンを変形させる工程と、を含む、
   ことを特徴とする請求項７に記載の表示装置の製造方法。
9. 前記処理は、
   前記第１の電極層のうち前記第１の電極における中央部となるべき中央領域を覆う一方で前記中央領域の外側の外側領域を露出させるマスクを形成する工程と、
   前記マスクを使って前記第１の電極層の前記外側領域をエッチングすることにより前記外側領域を薄化する工程と、を含む、
   ことを特徴とする請求項６に記載の表示装置の製造方法。
10. 前記処理工程は、前記第１の電極層をパターニングする処理を更に含む、
    ことを特徴とする請求項９に記載の表示装置の製造方法。