JP4939390B2 - 表示基板、これを備える有機発光ダイオード表示装置及びこれらの製造方法 - Google Patents
表示基板、これを備える有機発光ダイオード表示装置及びこれらの製造方法 Download PDFInfo
- Publication number
- JP4939390B2 JP4939390B2 JP2007336111A JP2007336111A JP4939390B2 JP 4939390 B2 JP4939390 B2 JP 4939390B2 JP 2007336111 A JP2007336111 A JP 2007336111A JP 2007336111 A JP2007336111 A JP 2007336111A JP 4939390 B2 JP4939390 B2 JP 4939390B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- pixel
- disposed
- thin film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005260 corrosion Methods 0.000 claims abstract description 16
- 230000007797 corrosion Effects 0.000 claims abstract description 16
- 238000000926 separation method Methods 0.000 claims description 102
- 239000010409 thin film Substances 0.000 claims description 74
- 239000010408 film Substances 0.000 claims description 42
- 230000001681 protective effect Effects 0.000 claims description 32
- 238000002955 isolation Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
Description
本発明は、有機発光ダイオード表示装置に関し、より詳細には、信頼性を確保することができるトップエミッション型有機発光ダイオード表示装置に関する。
自体発光型である有機発光ダイオード表示装置は、液晶表示装置とは異なって、バックライトを必要としないので、軽量薄型が可能であり、且つ、単純な工程により製造することができる。また、有機発光ダイオード表示装置は、低電圧駆動、高い発光効率、広視野角を有することから、次世代ディスプレイとして注目されている。
有機発光ダイオード表示装置は、基板上に配置された薄膜トランジスタ、前記薄膜トランジスタと電気的に連結され、光を発生する有機発光ダイオード素子及び前記有機発光ダイオード素子を覆う封止基板を含む。
ここで、有機発光ダイオード表示装置は、前記光が放出される方向によって、ボトムエミッション（ｂｏｔｔｏｍ ｅｍｉｓｉｏｎ）型及びトップエミッション型とに区分できる。
その中で、トップエミッション型は、封止基板を通して光が放出されるので、ボトムエミッション型より大きい開口率を確保することができる。また、トップエミッション型は、開口率が駆動素子による影響を受けないので、駆動素子を多様に設計することができる。
しかしながら、トップエミッション型は、腐食性を有する導電物質を用いて各画素別にパターニングされたカソード電極を形成した後、カソード電極上に有機発光層及びアノード電極を形成するため、カソード電極が腐食しやすい。
それによって、トップエミッション型有機発光ダイオード表示装置の信頼性が低下する問題点がある。
有機発光ダイオード表示装置は、基板上に配置された薄膜トランジスタ、前記薄膜トランジスタと電気的に連結され、光を発生する有機発光ダイオード素子及び前記有機発光ダイオード素子を覆う封止基板を含む。
ここで、有機発光ダイオード表示装置は、前記光が放出される方向によって、ボトムエミッション（ｂｏｔｔｏｍ ｅｍｉｓｉｏｎ）型及びトップエミッション型とに区分できる。
その中で、トップエミッション型は、封止基板を通して光が放出されるので、ボトムエミッション型より大きい開口率を確保することができる。また、トップエミッション型は、開口率が駆動素子による影響を受けないので、駆動素子を多様に設計することができる。
しかしながら、トップエミッション型は、腐食性を有する導電物質を用いて各画素別にパターニングされたカソード電極を形成した後、カソード電極上に有機発光層及びアノード電極を形成するため、カソード電極が腐食しやすい。
それによって、トップエミッション型有機発光ダイオード表示装置の信頼性が低下する問題点がある。
本発明は、上述の問題点に鑑みてなされたもので、その目的は、カソード電極の腐食による信頼性の低下を防止することができる有機発光ダイオード表示装置を製造するための表示基板を提供することにある。
本発明の他の目的は、前記表示基板の製造方法を提供することにある。
本発明の他の目的は、前記表示基板を備える有機発光ダイオード表示装置を提供することにある。
本発明の他の目的は、前記有機発光ダイオード表示装置の製造方法を提供することにある。
本発明の他の目的は、前記表示基板の製造方法を提供することにある。
本発明の他の目的は、前記表示基板を備える有機発光ダイオード表示装置を提供することにある。
本発明の他の目的は、前記有機発光ダイオード表示装置の製造方法を提供することにある。
上記目的を達成すべく、本発明の第一態様は、表示基板を提供する。前記表示基板は、基板上に配置され、光を生成するための光発生領域及び前記光発生領域の周辺に沿って配置された画素分離領域を有する画素部と、前記光発生領域上に配置された薄膜トランジスタと、前記薄膜トランジスタを覆い、前記基板上に配置され、前記薄膜トランジスタの一部を露出する絶縁パターンと、前記絶縁パターンの上面から離隔し、前記画素分離領域上に配置された画素分離部及び前記画素分離部から延長され、前記画素部の周辺と対応する前記絶縁パターンの上面に配置された絶縁部を含む画素分離パターンとを含む。
本発明の第２態様は、前記表示基板の製造方法を提供する。前記製造方法は、光を生成するための光発生領域及び前記光発生領域の周辺に沿って配置された画素分離領域を有する画素部が定義された基板を提供するステップと、前記光発生領域上に薄膜トランジスタを形成するステップと、前記薄膜トランジスタを覆い、前記薄膜トランジスタの一部を露出する絶縁パターンを前記基板上に形成するステップと、前記絶縁パターンの上面から離隔し、前記画素分離領域上に配置された画素分離部及び前記画素分離部から延長され、前記画素部の周辺と対応する前記絶縁パターンの上面に配置された絶縁部を含む画素分離パターンを形成するステップとを含む。
本発明の第３態様は、前記表示基板を備える有機発光ダイオード表示装置を提供する。前記有機発光ダイオード表示装置は、基板上に配置され、光を生成するための光発生領域及び前記光発生領域の周辺に沿って配置された画素分離領域を有する画素部と、前記光発生領域上に配置された薄膜トランジスタと、前記薄膜トランジスタを覆い、前記基板上に配置され、前記薄膜トランジスタの一部を露出する絶縁パターンと、前記絶縁パターンの上面から離隔し、前記画素分離領域上に配置された画素分離部及び前記画素分離部から延長され、前記画素部の周辺と対応して前記絶縁パターンの上面に配置された絶縁部を含む画素分離パターンと、前記画素分離パターンにより前記光発生領域上に配置され、前記薄膜トランジスタと電気的に連結された第１電極と、前記第１電極上に配置された有機発光層と、前記有機発光層上に配置された第２電極とを含む。
本発明の第４態様は、前記有機発光ダイオード表示装置の製造方法を提供する。前記製造方法は、光を生成するための光発生領域及び前記光発生領域の周辺に沿って配置された画素分離領域を有する画素部が配置された基板を提供するステップと、前記光発生領域上に薄膜トランジスタを形成するステップと、前記薄膜トランジスタを覆い、前記薄膜トランジスタの一部を露出する絶縁パターンを前記基板上に形成するステップと、前記絶縁パターンの上面から離隔し、前記画素分離領域上に配置された画素分離部及び前記画素分離部から延長され、前記画素部の周辺に配置された前記絶縁パターンの上面に配置された絶縁部を含む画素分離パターンを前記絶縁パターン上に形成するステップと、前記画素分離パターンにより自然にパターニングされ、前記光発生領域と対応するように前記絶縁パターン上に第１電極を形成するステップと、前記第１電極上に有機発光層を形成するステップと、前記有機発光層上に第２電極を形成するステップとを含む。
本発明の有機発光ダイオード表示装置は、画素分離パターンを備えることで、別途のパターニング工程を行なわず第１電極を形成できるので、工程数を短縮することができる。
また、第１電極が外部に露出されないか外部に露出される時間を減少させることができるので、第１電極の腐食を防止し、信頼性を確保できる有機発光ダイオード表示装置を製造することができる。
また、第１電極が外部に露出されないか外部に露出される時間を減少させることができるので、第１電極の腐食を防止し、信頼性を確保できる有機発光ダイオード表示装置を製造することができる。
以下、添付の図面に基づき、本発明による表示基板、これを備える有機発光ダイオード表示装置及びこれらの製造方法を具体的に説明する。
図１Ａ及び図１Ｂは、本発明の第１実施形態による表示基板を説明するための図面である。ここで、図１Ａは、本発明の第１実施形態による表示基板の平面図であり、図１Ｂは、図１ＡのＩ−Ｉ’線による断面図である。
図１Ａ及び図１Ｂを参照すると、基板１００上に映像を表示するために多数の画素部Ｐが配置されている。図面には図示されていないが、画素部Ｐは、基板１００上に交差して配置されたゲート配線とデータ配線により定義されることができる。このとき、ゲート配線及びデータ配線の間にゲート絶縁膜１１０が介在し、ゲート配線及びデータ配線は互いに絶縁される。
図１Ａ及び図１Ｂを参照すると、基板１００上に映像を表示するために多数の画素部Ｐが配置されている。図面には図示されていないが、画素部Ｐは、基板１００上に交差して配置されたゲート配線とデータ配線により定義されることができる。このとき、ゲート配線及びデータ配線の間にゲート絶縁膜１１０が介在し、ゲート配線及びデータ配線は互いに絶縁される。
各画素部Ｐは、光発生領域Ｐ１及び光発生領域Ｐ１の周辺に沿って配置された画素分離領域Ｐ２を含む。光発生領域Ｐ１は、前記映像を表示するための光が発生し得る領域である。ここで、表示基板が有機発光ダイオード表示装置に適用される場合、光発生領域Ｐ１には前記光を発生する有機発光ダイオード素子（図示せず）が配置され得る。画素分離領域Ｐ２は、前記有機発光ダイオード素子を各画素部Ｐ別に分離するための領域である。
光発生領域Ｐ１上に、少なくとも一つの薄膜トランジスタＴｒが配置されている。ここで、薄膜トランジスタＴｒは、光発生領域Ｐ１上に配置される前記有機発光ダイオード素子と電気的に連結され、前記有機発光ダイオード素子を駆動する駆動薄膜トランジスタであり得る。
薄膜トランジスタＴｒは、ゲート電極１０２、ゲート電極１０２を覆うゲート絶縁膜１１０、ゲート電極１０２と対応してゲート絶縁膜１１０上に配置された半導体パターン１０４、半導体パターン１０４上の一定領域に配置されたソース電極１０６及び半導体パターン１０４上の一定領域に配置され、ソース電極１０６から離隔したドレイン電極１０８を含むことができる。ここで、半導体パターン１０４は、非晶質シリコンパターンからなる活性層及び不純物がドーピングされた非晶質シリコンパターンからなるオーミックコンタクト層を含むことができる。オーミックコンタクト層は、半導体パターン１０４とソース電極１０６との間及び半導体パターン１０４とドレイン電極１０８との間にそれぞれ配置される。 本発明の実施形態では、薄膜トランジスタＴｒの形態をボトムゲート型に限定するのではない。例えば、薄膜トランジスタＴｒは、トップゲート型で形成することもできる。
薄膜トランジスタＴｒは、ゲート電極１０２、ゲート電極１０２を覆うゲート絶縁膜１１０、ゲート電極１０２と対応してゲート絶縁膜１１０上に配置された半導体パターン１０４、半導体パターン１０４上の一定領域に配置されたソース電極１０６及び半導体パターン１０４上の一定領域に配置され、ソース電極１０６から離隔したドレイン電極１０８を含むことができる。ここで、半導体パターン１０４は、非晶質シリコンパターンからなる活性層及び不純物がドーピングされた非晶質シリコンパターンからなるオーミックコンタクト層を含むことができる。オーミックコンタクト層は、半導体パターン１０４とソース電極１０６との間及び半導体パターン１０４とドレイン電極１０８との間にそれぞれ配置される。 本発明の実施形態では、薄膜トランジスタＴｒの形態をボトムゲート型に限定するのではない。例えば、薄膜トランジスタＴｒは、トップゲート型で形成することもできる。
基板１００上に薄膜トランジスタＴｒを覆う絶縁パターンＡが配置されている。絶縁パターンＡは、薄膜トランジスタＴｒの一部を露出するコンタクトホールを有する。
絶縁パターンＡは、薄膜トランジスタＴｒを覆い、薄膜トランジスタＴｒを保護する保護パターン１２０を含む。ここで、保護パターン１２０は、無機絶縁物質からなり得る。例えば、保護パターン１２０は、シリコン酸化物またはシリコン窒化物からなり得る。
絶縁パターンＡは、薄膜トランジスタＴｒを覆い、薄膜トランジスタＴｒを保護する保護パターン１２０を含む。ここで、保護パターン１２０は、無機絶縁物質からなり得る。例えば、保護パターン１２０は、シリコン酸化物またはシリコン窒化物からなり得る。
絶縁パターンＡは、保護パターン１２０上に配置された平坦パターン１３０をさらに含むことができる。平坦パターン１３０は、保護パターン１２０の下部に配置された薄膜トランジスタＴｒと後述される導電パターン１４２または有機発光ダイオード素子Ｅとの間に寄生キャパシタンスが発生することを防止する。したがって、表示基板が表示装置に適用される場合、薄膜トランジスタＴｒ上に有機発光ダイオード素子Ｅを形成し、表示装置の開口率を向上させることができる。平坦パターン１３０は、誘電率が低い絶縁物質からなり得る。例えば、平坦パターン１３０は、ベンゾサイクロブテン（ＢＣＢ）樹脂及びアクリル（ａｃｒｙｌ）系樹脂などで形成されることができる。
また、平坦パターン１３０は、平坦な上面を有することができる。すなわち、平坦パターン１３０は、保護パターン１２０上に配置され、薄膜トランジスタ及び配線（例えば、ゲート配線及びデータ配線）による保護パターン１２０上の段差を克服する。これで、後述される導電パターンまたは第１電極は、平坦に形成することができる。
また、平坦パターン１３０は、平坦な上面を有することができる。すなわち、平坦パターン１３０は、保護パターン１２０上に配置され、薄膜トランジスタ及び配線（例えば、ゲート配線及びデータ配線）による保護パターン１２０上の段差を克服する。これで、後述される導電パターンまたは第１電極は、平坦に形成することができる。
絶縁パターンＡは、平坦パターン１３０上に配置されたバッファパターン１４０をさらに含むことができる。バッファパターン１４０は、平坦パターン１３０と導電パターン１４２との間の接着力を向上させる。また、表示基板が表示装置に適用される場合、バッファパターン１４０は、平坦パターン１３０から放出される有害ガスが有機発光ダイオード素子Ｅを劣化させることを防止することができる。バッファパターン１４０は、無機系絶縁物質からなり得る。例えば、バッファパターン１４０は、シリコン酸化パターンまたはシリコン窒化パターンであり得る。
本発明の実施形態では、絶縁パターンＡが保護パターン１２０、平坦パターン１３０及びバッファパターン１４０を含むと説明しているが、本発明はこれに限定されるのではない。即ち、絶縁パターンＡは、積層された保護パターン１２０及び平坦パターン１３０からなり得る。または、絶縁パターンＡは、積層された平坦パターン１３０及びバッファパターン１４０からなることもできる。
絶縁パターンＡ上に、画素部Ｐ別にパターニングされた導電パターン１４２が配置されている。即ち、導電パターン１４２は、光発生領域Ｐ１及び画素分離領域Ｐ上に配置される。このとき、導電パターン１４２は、薄膜トランジスタＴｒのドレイン電極１０８と電気的に連結されている。導電パターン１４２は、コンタクトホールにより露出されたドレイン電極１０８が外部の環境により腐食することを防止する。また、図面には図示されていないが、導電パターン１４２は、薄膜トランジスタＴｒに電気的信号を提供するパッド電極（例えば、ゲートパッド電極及びデータパッド電極など）を覆うパッド接触電極と同一な導電物質からなり得る。導電パターン１４２は、金属に比べて耐食性を有する導電物質からなり得る。例えば、導電パターン１４２は、ＩＴＯまたはＩＺＯなどで形成することができる。
導電パターン１４２のエッジ部及び絶縁パターンＡ上に、画素分離パターン１５０が配置されている。画素分離パターン１５０は、表示基板が表示装置に適用される場合、有機発光ダイオード素子Ｅの第１電極を画素部Ｐ別に自然にパターニングする。
画素分離パターン１５０は、画素分離領域Ｐ２と対応して導電パターン１４２上に配置された画素分離部１５０ａ及び絶縁パターンａ上に配置された絶縁部１５０ｂを含む。導電パターン１４２の上面と導電パターン１４２の上面に対向する画素分離部１５０ａの下部面とは、互いに離隔している。即ち、画素分離部１５０ａは、導電パターン１４２と接する側面にアンダーカット形状Ｂを有する。このとき、アンダーカット形状の側面は、光発生領域Ｐ１の外郭に沿って配置される。図面には、画素分離部１５０ａがアンダーカット形状を有すると説明しているが、本発明はこれに限定されない。例えば、画素分離部１５０ａは、逆テーパー（ｔａｐｅｒ）形状の側面を有することができる。すなわち、画素分離部１５０ａは、導電パターン１４２の上面に対して鋭角を有する側面を有することができる。
また、画素分離パターン１５０は、無機系絶縁物質からなり得る。例えば、画素分離パターン１５０は、シリコン窒化物またはシリコン酸化物で形成することができる。
画素分離パターン１５０は、画素分離領域Ｐ２と対応して導電パターン１４２上に配置された画素分離部１５０ａ及び絶縁パターンａ上に配置された絶縁部１５０ｂを含む。導電パターン１４２の上面と導電パターン１４２の上面に対向する画素分離部１５０ａの下部面とは、互いに離隔している。即ち、画素分離部１５０ａは、導電パターン１４２と接する側面にアンダーカット形状Ｂを有する。このとき、アンダーカット形状の側面は、光発生領域Ｐ１の外郭に沿って配置される。図面には、画素分離部１５０ａがアンダーカット形状を有すると説明しているが、本発明はこれに限定されない。例えば、画素分離部１５０ａは、逆テーパー（ｔａｐｅｒ）形状の側面を有することができる。すなわち、画素分離部１５０ａは、導電パターン１４２の上面に対して鋭角を有する側面を有することができる。
また、画素分離パターン１５０は、無機系絶縁物質からなり得る。例えば、画素分離パターン１５０は、シリコン窒化物またはシリコン酸化物で形成することができる。
アンダーカット形状Ｂの内部には、犠牲パターン１４４がさらに配置されることができる。すなわち、犠牲パターン１４４は、導電パターン１４２の上面と導電パターン１４２の上部面と対向する画素分離部１５０ａとの間に介在している。ここで、犠牲パターン１４４は、アンダーカット形状Ｂを形成する役割をする。犠牲パターン１４４は、導電パターンよりエッチング率の高い物質、例えば、Ｍｏなどで形成することができる。
したがって、本発明の実施形態による表示基板は、表示装置、特に、有機発光ダイオード表示装置に適用される場合、画素分離パターン１５０により、第１電極を形成するための別途のフォト工程を必要としない。また、第１電極を形成する真空チャンバ（ｃｈａｍｂｅｒ）内で有機発光層及び第２電極を形成することで、第１電極が外部に露出される時間を減少させるか無くすことができるので、第１電極の腐食を防止することができる。それで、表示基板を用いて、信頼性の高い表示装置を製造することができる。
図２Ａ〜図２Ｇは、本発明の第２実施形態による表示基板の製造方法を説明するための断面図である。第２実施形態による製造方法は、前述した第１実施形態による表示基板を製造するための方法である。したがって、同一な構成要素に対する説明は省略し、同一な構成要素に対しては、同一な名称及び参照番号を付ける。
図２Ａを参照すると、表示基板を製造するために、先ず、基板１００を提供する。基板１００には、映像を表示するための画素部Ｐが定義されている。ここで、画素部Ｐは、前記映像を表示する光を発生する光発生領域Ｐ１と光発生領域Ｐ１の周辺に沿って配置された画素分離領域Ｐ２とに区分される。
光発生領域Ｐ１と対応して、基板１００上に薄膜トランジスタＴｒを形成する。
詳細に、薄膜トランジスタＴｒを形成するために、先ず、基板１００上にゲート電極１０２を形成する。このとき、ゲート電極１０２を形成する工程で、ゲート電極１０２と一体にゲート配線を形成する。ゲート電極１０２を覆うゲート絶縁膜１１０を基板１００上に形成する。ゲート絶縁膜１１０は、シリコン酸化物またはシリコン窒化物で形成され得る。このとき、ゲート絶縁膜１１０は、化学気相蒸着を用いて形成することができる。ゲート電極１０２と対応してゲート絶縁膜１１０上に半導体パターン１０４を形成する。半導体パターン１０４は、非晶質シリコン及び不純物がドーピングされた非晶質シリコンを順に蒸着した後、パターニング工程を行なって形成することができる。以後、半導体パターン１０４上に互いに離隔したソース電極１０６及びドレイン電極１０８を形成する。図面には図示されていないが、ソース電極１０６及びドレイン電極１０８を形成する工程で、ソース電極１０６と一体にデータ配線をさらに形成することができる。このとき、データ配線は、ゲート配線と交差するように形成することができる。ここで、データ配線とゲート配線の交差により画素部Ｐが定義されることができる。これで、基板１００上に薄膜トランジスタＴｒが形成される。
続いて、薄膜トランジスタＴｒを覆うように、基板１００上に保護膜１２０ａを形成する。保護膜１２０ａは、無機系絶縁物質で形成することができる。例えば、保護膜１２０ａは、シリコン酸化物またはシリコン窒化物で形成することができる。このとき、保護膜１２０ａは、化学気相蒸着により形成することができる。
詳細に、薄膜トランジスタＴｒを形成するために、先ず、基板１００上にゲート電極１０２を形成する。このとき、ゲート電極１０２を形成する工程で、ゲート電極１０２と一体にゲート配線を形成する。ゲート電極１０２を覆うゲート絶縁膜１１０を基板１００上に形成する。ゲート絶縁膜１１０は、シリコン酸化物またはシリコン窒化物で形成され得る。このとき、ゲート絶縁膜１１０は、化学気相蒸着を用いて形成することができる。ゲート電極１０２と対応してゲート絶縁膜１１０上に半導体パターン１０４を形成する。半導体パターン１０４は、非晶質シリコン及び不純物がドーピングされた非晶質シリコンを順に蒸着した後、パターニング工程を行なって形成することができる。以後、半導体パターン１０４上に互いに離隔したソース電極１０６及びドレイン電極１０８を形成する。図面には図示されていないが、ソース電極１０６及びドレイン電極１０８を形成する工程で、ソース電極１０６と一体にデータ配線をさらに形成することができる。このとき、データ配線は、ゲート配線と交差するように形成することができる。ここで、データ配線とゲート配線の交差により画素部Ｐが定義されることができる。これで、基板１００上に薄膜トランジスタＴｒが形成される。
続いて、薄膜トランジスタＴｒを覆うように、基板１００上に保護膜１２０ａを形成する。保護膜１２０ａは、無機系絶縁物質で形成することができる。例えば、保護膜１２０ａは、シリコン酸化物またはシリコン窒化物で形成することができる。このとき、保護膜１２０ａは、化学気相蒸着により形成することができる。
図２Ｂを参照すると、保護膜１２０ａを形成した後、保護膜１２０ａ上に薄膜トランジスタＴｒの一部と対応して保護膜１２０ａを露出する第１コンタクトホールＣ１を含む平坦パターン１３０を形成する。平坦パターン１３０を形成するために、保護膜１２０ａ上に平坦膜を形成する。薄膜トランジスタと後述される導電パターン１４２（図２Ｇ参照）との間に寄生キャパシタンスが発生することを防止するために、平坦膜は誘電率の低い絶縁物質で形成することができる。このとき、平坦膜を形成する方法の例としては、スピンコーティング、スプレーコーティング、ディップコーティング及びインクジェットプリンティングなどがある。以後、平坦膜上にマスクを整列した後、マスクから基板１００上に光を照射する。その後、露光された平坦膜を含む基板に現像工程を行い、平坦パターン１３０を形成する。
図２Ｃを参照すると、平坦パターン１３０を形成した後、平坦パターン１３０上にバッファ層１４０ａを形成する。バッファ層１４０ａは、無機絶縁物質で形成できる。例えば、バッファ層１４０ａは、シリコン窒化物またはシリコン酸化物で形成することができる。このとき、バッファ層１４０ａの形成方法としては、化学気相蒸着を用いることができる。
図２Ｄを参照すると、バッファ層１４０ａを形成した後、バッファ層１４０ａ及び保護膜１２０ａをエッチングして、バッファパターン１４０及び保護パターン１２０を形成する。このとき、バッファパターン１４０及び保護パターン１２０には、平坦パターン１３０に形成された第１コンタクトホールＣ１から伸びる第２コンタクトホールＣ２が形成される。これで、保護パターン１２０、平坦パターン１３０及びバッファパターン１４０からなる絶縁パターンＡが基板１００上に形成される。このとき、絶縁パターンＡは、薄膜トランジスタＴｒの一部、すなわち、ドレイン電極１０８の一部を露出するコンタクトホール、すなわち、第１及び第２コンタクトホールＣ１、Ｃ２を有する。
図２Ｅを参照すると、絶縁パターンＡを形成した後、絶縁パターンＡ上に導電パターン１４２及び予備犠牲パターン１４４ａを形成する。
詳細には、導電パターン１４２及び予備犠牲パターン１４４ａを形成するために、絶縁パターンＡ上に導電膜及び犠牲層を順に形成する。
前記導電膜は、少なくとも金属物質より耐食性の大きい導電物質で形成することができる。例えば、導電膜はＩＴＯまたはＩＺＯで形成することができる。このとき、導電膜は、真空蒸着、例えば、スパッタリングにより形成することができる。
前記犠牲層は、前記導電膜上に形成される。前記犠牲層は、前記導電膜よりエッチング率の高い物質で形成できる。例えば、前記犠牲層はＭｏなどで形成できる。
画素部Ｐと対応するように、前記犠牲層上にフォトレジストパターンを形成する。その後、前記フォトレジストパターンをエッチングマスクとして、前記導電膜及び前記犠牲層をエッチングし、導電パターン１４２及び予備犠牲パターン１４４ａを形成する。その後、前記フォトレジストパターンを前記予備犠牲パターン１４４ａから除去する。したがって、絶縁パターンＡ上に、画素領域Ｐ別にパターニングされた導電パターン１４２及び予備犠牲パターン１４４ａを形成することができる。
詳細には、導電パターン１４２及び予備犠牲パターン１４４ａを形成するために、絶縁パターンＡ上に導電膜及び犠牲層を順に形成する。
前記導電膜は、少なくとも金属物質より耐食性の大きい導電物質で形成することができる。例えば、導電膜はＩＴＯまたはＩＺＯで形成することができる。このとき、導電膜は、真空蒸着、例えば、スパッタリングにより形成することができる。
前記犠牲層は、前記導電膜上に形成される。前記犠牲層は、前記導電膜よりエッチング率の高い物質で形成できる。例えば、前記犠牲層はＭｏなどで形成できる。
画素部Ｐと対応するように、前記犠牲層上にフォトレジストパターンを形成する。その後、前記フォトレジストパターンをエッチングマスクとして、前記導電膜及び前記犠牲層をエッチングし、導電パターン１４２及び予備犠牲パターン１４４ａを形成する。その後、前記フォトレジストパターンを前記予備犠牲パターン１４４ａから除去する。したがって、絶縁パターンＡ上に、画素領域Ｐ別にパターニングされた導電パターン１４２及び予備犠牲パターン１４４ａを形成することができる。
図２Ｆを参照すると、予備犠牲パターン１４４ａを形成した後、予備犠牲パターン１４４ａを含む絶縁パターンＡ上に画素分離パターン１５０を形成する。
画素分離パターン１５０は、画素分離領域Ｐ２の上部及び画素分離領域Ｐ２の周辺上に配置され、画素部Ｐ、すなわち、実質的に映像を表示する光発生領域Ｐ１を定義する。
画素分離パターン１５０を形成するために、先ず、絶縁パターンＡ上に無機膜を形成する。その後、前記無機膜上にフォトレジストパターンを形成した後、前記フォトレジストパターンをエッチングマスクとして使用して前記無機膜をエッチングして、画素分離パターン１５０を形成する。前記無機膜は、シリコン窒化物またはシリコン酸化物で形成することができる。
画素分離パターン１５０は、画素分離領域Ｐ２の上部及び画素分離領域Ｐ２の周辺上に配置され、画素部Ｐ、すなわち、実質的に映像を表示する光発生領域Ｐ１を定義する。
画素分離パターン１５０を形成するために、先ず、絶縁パターンＡ上に無機膜を形成する。その後、前記無機膜上にフォトレジストパターンを形成した後、前記フォトレジストパターンをエッチングマスクとして使用して前記無機膜をエッチングして、画素分離パターン１５０を形成する。前記無機膜は、シリコン窒化物またはシリコン酸化物で形成することができる。
図２Ｇを参照すると、画素分離パターン１５０をエッチングマスクとして使用して、予備犠牲パターン１４４ａをウェットエッチングする。このとき、予備犠牲パターン１４４ａは、画素分離領域Ｐ２に比べてオーバーエッチングして、画素分離パターン１５０の側面にアンダーカット形状Ｂの画素分離部１５０ａを形成する。すなわち、画素分離パターン１５０は、画素分離領域Ｐ２上に配置された画素分離部１５０ａ及び画素部Ｐの周辺に配置された絶縁部１５０ｂを含む。ここで、画素分離部１５０ａがアンダーカット形状Ｂを有することで、表示基板が表示装置に適用される場合、第１電極は画素分離部１５０ａにより画素領域別に自然にパターニングされることができる。
また、導電パターンは、耐食性を有する導電物質で形成されるので、薄膜トランジスタの外部環境による腐食を防止することができる。
また、導電パターンは、耐食性を有する導電物質で形成されるので、薄膜トランジスタの外部環境による腐食を防止することができる。
図３は、本発明の第３実施形態による有機発光ダイオード表示装置の断面図である。第３実施形態は、前述の第１実施形態による表示基板を適用して製造された有機発光ダイオード表示装置に関する。したがって、第３実施形態において、有機発光ダイオード表示装置の同等な構成要素に対する説明は省略し、同等な構成要素に対して同等な名称及び参照番号を付ける。
図３を参照すると、基板１００には、映像を表示するための多数の画素部Ｐが定義されている。前記画素部Ｐは、前記映像を表示する光が発生する光発生領域Ｐ１及び光発生領域Ｐの周辺に沿って実質的に画素部Ｐを定義する画素分離領域Ｐ２を含む。
図３を参照すると、基板１００には、映像を表示するための多数の画素部Ｐが定義されている。前記画素部Ｐは、前記映像を表示する光が発生する光発生領域Ｐ１及び光発生領域Ｐの周辺に沿って実質的に画素部Ｐを定義する画素分離領域Ｐ２を含む。
画素部Ｐ、即ち、光発生領域Ｐ１上に薄膜トランジスタＴｒが配置されている。基板１００上に薄膜トランジスタＴｒを覆う絶縁パターンＡが配置されている。絶縁パターンＡには、薄膜トランジスタＴｒの一部、即ち、ドレイン電極１０８の一部を露出するコンタクトホールが形成されている。
画素部Ｐと対応して絶縁パターンＡ上に導電パターン１４２が配置されている。導電パターン１４２は、前記コンタクトホールを通して薄膜トランジスタＴｒと電気的に連結されている。また、導電パターン１４２は、後述する第１電極１６０に比べて耐食性の高い導電物質で形成されている。ここで、画素分離領域Ｐ２と対応して導電パターン１４２上に犠牲パターン１４４がさらに配置され得る。犠牲パターン１４４は、後述される画素分離パターン１５０にアンダーカット形状の側面を形成する。
絶縁パターンＡは、薄膜トランジスタＴｒを覆う保護パターン１２０と、保護パターン１２０上に配置された平坦パターン１３０と、平坦パターン１３０上に配置されたバッファパターン１４０とを含む。本発明の実施形態では、絶縁パターンＡが保護パターン１２０、平坦パターン１３０及びバッファパターン１４０を含むと説明しているが、本発明はこれに限定されない。すなわち、絶縁パターンＡは、保護パターン１２０及び平坦パターン１３０の積層からなり得る。または、絶縁パターンＡは、平坦パターン１３０及びバッファパターン１４０の積層からなり得る。
光発生領域Ｐ１を露出する画素分離パターン１５０が絶縁パターンＡ上に配置されている。ここで、画素分離パターン１５０の一部は、画素分離領域Ｐ２と対応して導電パターン１４２上に配置される。したがって、画素分離パターン１５０は、画素分離領域Ｐ２と対応して導電パターン１４２上に配置された画素分離部１５０ａ及び画素分離部１５０ａから伸びて画素部Ｐの周辺に配置された絶縁部１５０ｂを含む。
導電パターン１４２の上面及び導電パターン１４２の上面と対向する画素分離部１５０ａの下面は、互いに離隔している。例えば、導電パターン１４２と接する画素分離部１５０ａの側面はアンダーカット形状を有する。ここで、前記アンダーカットの高さｄは、後述される第１電極１６０の厚さより大きく形成する。前記高さｄと第１電極１６０の厚さとの差は、１００〜１５００Åであり得る。前記高さｄ及び第１電極１６０の厚さとの差が１００Å未満である場合、後述される第１電極１６０は自然にパターニングされない。一方、前記高さｄ及び第１電極１６０の厚さとの差が１５００Åを超える場合、第１電極１６０上に形成される第２電極１８０が短絡される問題が発生し得る。
光発生領域Ｐ１と対応して導電パターン１４２上に、第１電極１６０が配置されている。これで、第１電極１６０は、導電パターン１４２を介して薄膜トランジスタＴｒと電気的に連結される。第１電極１６０は、画素分離パターン１５０により画素部Ｐ、すなわち光発生領域Ｐ１別に分離されている。すなわち、第１電極１６０は、画素部Ｐ上に配置される。第１電極１６０は、光を反射する導電パターンであり得る。例えば、第１電極１６０はアルミニウムＡｌまたはアルミニウム−ネオジム（ＡｌＮｄ）で形成することができる。画素分離パターン１５０の絶縁部１５０ｂ上に、第１電極１６０の残留膜１６０ａが配置され得る。
第１電極１６０上に、光を発生する有機発光層１７０が配置されている。有機発光層１７０は、第１電極１６０から提供される第１電荷と後述される第２電極１８０から提供される第２電荷との再結合により光を発生する。
有機発光層１７０上に、第２電極１８０が配置されている。第２電極１８０は、全ての画素領域Ｐ上において共通電極として使用される。第２電極１８０は、光を透過させることができる透明な導電物質からなり得る。例えば、第２電極１８０は、ＩＴＯまたはＩＺＯで形成することができる。
したがって、有機発光層１７０で発生した光は、第２電極１８０を通過して映像を提供する。
有機発光層１７０上に、第２電極１８０が配置されている。第２電極１８０は、全ての画素領域Ｐ上において共通電極として使用される。第２電極１８０は、光を透過させることができる透明な導電物質からなり得る。例えば、第２電極１８０は、ＩＴＯまたはＩＺＯで形成することができる。
したがって、有機発光層１７０で発生した光は、第２電極１８０を通過して映像を提供する。
本発明の実施形態による有機発光ダイオード表示装置は、画素分離部を有する画素分離パターンにより真空チャンバ内で、第１電極、有機発光層及び第２電極を形成することができ、外部環境による第１電極１６０の腐食を防止することができる。
図４Ａ及び図４Ｂは、本発明の第４実施形態による有機発光ダイオード表示装置の製造方法を説明するための断面図である。第４実施形態は、前述の第２実施形態により製造された表示基板を用いて、有機発光ダイオード表示装置を製造する。したがって、第４実施形態は、第２実施形態と同等な説明は省略し、同等な構成要素には同等な参照番号を付ける。
図４Ａを参照すると、画素分離パターン１５０が形成された基板１００を提供する。基板１００には、映像を表示するための多数の画素部Ｐが定義されている。各画素部Ｐは、光を発生する光発生領域Ｐ１及び光発生領域Ｐ１の周辺に沿って配置された画素分離領域Ｐ２を含む。
画素分離パターン１５０及び基板１００の間には、薄膜トランジスタＴｒ、薄膜トランジスタＴｒを覆う絶縁パターンＡ、薄膜トランジスタＴｒと電気的に連結され、画素部Ｐと対応する面積を有する導電パターン１４２が配置されている。
画素分離パターン１５０は、画素分離領域Ｐ２と対応して導電パターン１４２上に配置された画素分離部１５０ａ及び画素分離部１５０ａから伸びて絶縁パターンＡ上に配置された絶縁部１５０ｂを含む。画素分離部１５０ａの側面はアンダーカット形状を有する。アンダーカットの高さは、自然なパターニング工程により第１電極を形成するために、第１電極の厚さより大きく形成される。
画素分離パターン１５０を含む基板１００上に金属物質を蒸着する。光発生領域Ｐ１上に配置された第１電極１６０及び画素分離領域Ｐ２と絶縁部１５０ｂ上に配置された残留膜１６０ａが形成される。このとき、画素分離部１５０ａにより、第１電極１６０と残留膜１６０ａは、画素分離領域Ｐ２の境界で自然に画素別に分離される。
したがって、別途のパターニング工程を行なわず、各画素部Ｐ、すなわち、光発生領域Ｐ２別にパターニングされた第１電極を形成することができる。
画素分離パターン１５０及び基板１００の間には、薄膜トランジスタＴｒ、薄膜トランジスタＴｒを覆う絶縁パターンＡ、薄膜トランジスタＴｒと電気的に連結され、画素部Ｐと対応する面積を有する導電パターン１４２が配置されている。
画素分離パターン１５０は、画素分離領域Ｐ２と対応して導電パターン１４２上に配置された画素分離部１５０ａ及び画素分離部１５０ａから伸びて絶縁パターンＡ上に配置された絶縁部１５０ｂを含む。画素分離部１５０ａの側面はアンダーカット形状を有する。アンダーカットの高さは、自然なパターニング工程により第１電極を形成するために、第１電極の厚さより大きく形成される。
画素分離パターン１５０を含む基板１００上に金属物質を蒸着する。光発生領域Ｐ１上に配置された第１電極１６０及び画素分離領域Ｐ２と絶縁部１５０ｂ上に配置された残留膜１６０ａが形成される。このとき、画素分離部１５０ａにより、第１電極１６０と残留膜１６０ａは、画素分離領域Ｐ２の境界で自然に画素別に分離される。
したがって、別途のパターニング工程を行なわず、各画素部Ｐ、すなわち、光発生領域Ｐ２別にパターニングされた第１電極を形成することができる。
図４Ｂを参照すると、第１電極１６０を形成した後、第１電極１６０上に有機発光層１７０を形成する。以後、有機発光層１７０上に第２電極１８０を形成する。ここで、第１電極１６０、有機発光層１７０及び第２電極１８０は、真空チャンバ内で形成することができる。したがって、第１電極が外部の環境に露出されないか、露出される時間を減少させることができるので、第１電極１６０の腐食を防止することができる。これで、信頼性の高い有機発光ダイオード表示装置を製造することができる。
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
１００ 基板
１１０ ゲート絶縁膜
１２０ 保護パターン
１３０ 平坦パターン
１４０ バッファパターン
１５０ 画素分離パターン
１５０ａ 画素分離部
１５０ｂ 絶縁部
１６０ 第１電極
１７０ 有機発光層
１８０ 第２電極
１１０ ゲート絶縁膜
１２０ 保護パターン
１３０ 平坦パターン
１４０ バッファパターン
１５０ 画素分離パターン
１５０ａ 画素分離部
１５０ｂ 絶縁部
１６０ 第１電極
１７０ 有機発光層
１８０ 第２電極
Claims (19)
- 第１電極、有機発光層、及び第２電極を含む有機発光ダイオード表示装置が形成される表示基板において、
基板上に配置され、光を形成する光発生領域及び前記光発生領域の周辺に沿って配置された画素分離領域を有する画素部と、
前記光発生領域上に配置された薄膜トランジスタと、
前記薄膜トランジスタを覆い、前記基板上に配置され、前記薄膜トランジスタの一部を露出する絶縁パターンと、
前記絶縁パターンと前記画素分離パターンとの間に介在し、前記薄膜トランジスタと電気的に連結されて前記画素部上に配置され、金属よりも高い耐食性を有するＩＴＯ又はＩＺＯからなる導電パターンと、
前記画素分離領域上に配置されアンダーカット形状を有する側面を備える画素分離部及び前記画素分離部から延長されて前記画素部の周辺と対応する前記絶縁パターンの上面に配置された絶縁部を含む画素分離パターンとを含み、
前記第１電極は、前記画素分離部のアンダーカット形状により前記画素領域毎にパターニングされて前記光発生領域上の前記導電パターン上に配置され、前記導電パターンによって前記薄膜トランジスタと電気的に連結され、
前記第２電極は、該画素分離部のアンダーカット形状により前記画素領域毎にパターニングされないことを特徴とする表示基板。
- 前記画素分離領域内の前記アンダーカット形状を形成し、前記導電パターンと前記画素分離パターンとの間に介在し、前記導電パターンよりもエッチング率の大きな物質からなる犠牲パターンをさらに含むことを特徴とする請求項１に記載の表示基板。
- 前記導電パターンは、前記画素部と対応する面積を有することを特徴とする請求項１に記載の表示基板。
- 前記絶縁パターンは、前記薄膜トランジスタを覆う平坦パターン及び前記平坦パターン上に配置されたバッファパターンを含むことを特徴とする請求項１に記載の表示基板。
- 前記絶縁パターンは、前記薄膜トランジスタを覆う保護パターン及び前記保護パターン上に配置された平坦パターンを含むことを特徴とする請求項１に記載の表示基板。
- 前記絶縁パターンは、前記薄膜トランジスタを覆う保護パターン、前記保護パターン上に配置された平坦パターン及び前記平坦パターン上に配置されたバッファパターンを含むことを特徴とする請求項１に記載の表示基板。
- 第１電極、有機発光層、及び第２電極を含む有機発光ダイオード表示装置が形成される表示基板の製造方法において、
光を形成する光発生領域及び前記光発生領域の周辺に沿って配置された画素分離領域を有する画素部が定義された基板を提供するステップと、
前記光発生領域上に薄膜トランジスタを形成するステップと、
前記薄膜トランジスタを覆い、前記薄膜トランジスタの一部を露出する絶縁パターンを前記基板上に形成するステップと、
前記絶縁パターン上に、前記画素部と対応する面積を有し、前記薄膜トランジスタと電気的に連結され、金属よりも高い耐食性を有するＩＴＯ又はＩＺＯからなる導電パターンを形成するステップと、
前記画素分離領域上に配置されてアンダーカット形状を有する側面を備える画素分離部及び前記画素分離部から延長されて前記画素部の周辺と対応する前記絶縁パターンの上面に配置された絶縁部を含む画素分離パターンを形成するステップと、を含み、
前記第１電極は、前記画素分離部のアンダーカット形状により前記画素領域毎にパターニングされて前記光発生領域上の前記導電パターン上に配置され、前記導電パターンによって前記薄膜トランジスタと電気的に連結され、
前記第２電極は、該画素分離部のアンダーカット形状により前記画素領域毎にパターニングされないことを特徴とする表示基板の製造方法。
- 前記導電パターンを形成するステップは、前記導電パターン上に前記導電パターンよりもエッチング率の大きい物質からなり、アンダーカット形状を有する予備犠牲パターンを形成するステップを含むことを特徴とする請求項７に記載の表示基板の製造方法。
- 前記画素分離パターンを形成するステップは、
前記絶縁パターン上に、前記予備犠牲パターンのエッジ部を覆う画素分離パターンを形成するステップと、
前記画素分離パターンをエッチングマスクとして、前記予備犠牲パターンをオーバーエッチングして、前記画素分離パターンの画素分離部を形成するステップと、を含むことを特徴とする請求項８に記載の表示基板の製造方法。
- 前記絶縁パターンを形成するステップは、
前記薄膜トランジスタを覆う保護膜を形成するステップと、
前記保護膜上に平坦膜を形成するステップと、
前記平坦膜をエッチングして、前記薄膜トランジスタの一部と対応する前記保護膜を露出するコンタクトホールを有する平坦パターンを形成するステップと、
前記平坦パターン上にバッファ層を形成するステップと、
前記コンタクトホールと対応するように前記バッファ層及び前記保護膜をエッチングして、前記薄膜トランジスタの一部を露出するバッファパターン及び保護パターンを形成するステップと、を含むことを特徴とする請求項７に記載の表示基板の製造方法。
- 基板上に配置され、光を生成するための光発生領域及び前記光発生領域の周辺に沿って配置された画素分離領域を有する画素部と、
前記光発生領域上に配置された薄膜トランジスタと、
前記薄膜トランジスタを覆い、前記基板上に配置され、前記薄膜トランジスタの一部を露出する絶縁パターンと、
前記絶縁パターンの上面から離隔し、前記画素分離領域上に配置されてアンダーカット形状を有する側面を備える画素分離部及び前記画素分離部から延長され、前記画素部の周辺と対応して前記絶縁パターンの上面に配置された絶縁部を含む画素分離パターンと、
前記画素分離部のアンダーカット形状により前記画素領域ごとにパターニングされて前記光発生領域上に配置された第１電極と、
前記第１電極上に配置された有機発光層と、
前記絶縁パターンと前記第１電極との間に介在し、金属よりも高い耐食性を有するＩＴＯ又はＩＺＯからなる導電パターンと、
前記有機発光層上に配置され、前記画素分離部のアンダーカット形状により前記画素領域毎にパターニングされない第２電極と、を含み、前記第１電極は、前記光発生領域上の前記導電パターン上に配置され、前記導電パターンによって前記薄膜トランジスタと電気的に連結していることを特徴とする有機発光ダイオード表示装置。
- 前記アンダーカットの高さは、前記第１電極の厚さより大きいことを特徴とする請求項１１に記載の有機発光ダイオード表示装置。
- 前記アンダーカットの高さと前記第１電極の厚さとの差は、１００乃至１５００Åであることを特徴とする請求項１２に記載の有機発光ダイオード表示装置。
- 前記導電パターンは、前記第１電極より大きい耐食性を有する導電物質からなることを特徴とする請求項１１に記載の有機発光ダイオード表示装置。
- 前記絶縁パターンは、前記薄膜トランジスタを覆う保護パターン、前記保護パターン上に配置された平坦パターン及び前記平坦パターン上に配置されたバッファパターンを含むことを特徴とする請求項１１に記載の有機発光ダイオード表示装置。
- 前記絶縁パターンは、前記薄膜トランジスタを覆う平坦パターン及び前記平坦パターン上に配置されたバッファパターンを含むことを特徴とする請求項１１に記載の有機発光ダイオード表示装置。
- 前記第１電極は、光を反射する導電パターンであることを特徴とする請求項１１に記載の有機発光ダイオード表示装置。
- 光を生成するための光発生領域及び前記光発生領域の周辺に沿って配置された画素分離領域を有する画素部が配置された基板を提供するステップと、
前記光発生領域上に薄膜トランジスタを形成するステップと、
前記薄膜トランジスタを覆い、前記薄膜トランジスタの一部を露出する絶縁パターンを前記基板上に形成するステップと、
前記絶縁パターン上に、前記薄膜トランジスタと電気的に連結され、金属よりも高い耐食性を有するＩＴＯ又はＩＺＯからなる導電パターンを形成するステップと、
前記絶縁パターンの上面から離隔し、前記画素分離領域上に配置されてアンダーカット形状を有する側面を備える画素分離部及び前記画素分離部から延長されて前記画素部の周辺に配置された前記絶縁パターンの上面に配置された絶縁部を含む画素分離パターンを前記絶縁パターン上に形成するステップと、
前記アンダーカット形状により前記画素領域毎に自然的にパターニングされ、前記光発生領域と対応するように前記絶縁パターン上の前記導電パターン上に配置され、前記導電パターンによって前記薄膜トランジスタと電気的に連結される第１電極を形成するステップと、
前記第１電極上に有機発光層を形成するステップと、
前記有機発光層上に、前記画素分離部のアンダーカット形状により前記画素領域毎にパターニングされない第２電極を形成するステップと、を含むことを特徴とする有機発光ダイオード表示装置の製造方法。
- 前記第１電極を形成するステップは、
光を反射する導電物質を真空蒸着するステップを含むことを特徴とする請求項１８に記載の有機発光ダイオード表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070028057A KR101373435B1 (ko) | 2007-03-22 | 2007-03-22 | 표시기판, 이를 구비한 유기발광다이오드 표시장치 및이들의 제조 방법 |
| KR10-2007-0028057 | 2007-03-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008235248A JP2008235248A (ja) | 2008-10-02 |
| JP4939390B2 true JP4939390B2 (ja) | 2012-05-23 |
Family
ID=39773982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007336111A Active JP4939390B2 (ja) | 2007-03-22 | 2007-12-27 | 表示基板、これを備える有機発光ダイオード表示装置及びこれらの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8441178B2 (ja) |
| JP (1) | JP4939390B2 (ja) |
| KR (1) | KR101373435B1 (ja) |
| CN (1) | CN101271919B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101310917B1 (ko) * | 2008-07-17 | 2013-09-25 | 엘지디스플레이 주식회사 | 유기전계발광표시장치와 이의 제조방법 |
| KR101431466B1 (ko) * | 2008-07-30 | 2014-08-22 | 삼성디스플레이 주식회사 | 유기 발광 소자의 제조 방법 |
| KR101319096B1 (ko) * | 2009-02-24 | 2013-10-17 | 엘지디스플레이 주식회사 | 탑 에미션 인버티드형 유기발광 다이오드 표시장치 및 그의제조방법 |
| KR101851403B1 (ko) | 2009-07-18 | 2018-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
| KR101074813B1 (ko) | 2010-01-07 | 2011-10-19 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101193196B1 (ko) * | 2010-07-07 | 2012-10-19 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR101372852B1 (ko) * | 2010-10-05 | 2014-03-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101908505B1 (ko) * | 2011-12-27 | 2018-10-17 | 엘지디스플레이 주식회사 | 유기발광 표시장치 및 그 제조방법 |
| CN102881839B (zh) * | 2012-09-28 | 2014-05-07 | 京东方科技集团股份有限公司 | 有机发光二极管、触摸显示装置及其制造方法 |
| JP6204012B2 (ja) * | 2012-10-17 | 2017-09-27 | 株式会社半導体エネルギー研究所 | 発光装置 |
| KR102000932B1 (ko) * | 2012-12-18 | 2019-07-26 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
| KR102322018B1 (ko) * | 2014-05-28 | 2021-11-05 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
| KR20150137214A (ko) | 2014-05-28 | 2015-12-09 | 삼성디스플레이 주식회사 | 유기발광 디스플레이 장치 및 그 제조방법 |
| KR102155815B1 (ko) * | 2014-08-05 | 2020-09-14 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR102584253B1 (ko) * | 2014-12-12 | 2023-10-05 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| KR102575459B1 (ko) * | 2015-07-31 | 2023-09-06 | 엘지디스플레이 주식회사 | 유기발광 표시장치 및 이의 제조방법 |
| KR102508256B1 (ko) * | 2015-12-31 | 2023-03-09 | 엘지디스플레이 주식회사 | 유기발광 표시패널, 유기발광 표시장치 및 이의 리페어 방법 |
| KR102517448B1 (ko) * | 2015-12-31 | 2023-04-03 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| US11211582B2 (en) | 2016-01-15 | 2021-12-28 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus with protection layer surrounding the pixel electrode |
| KR102520696B1 (ko) * | 2017-06-02 | 2023-04-12 | 엘지디스플레이 주식회사 | 전계발광표시장치와 이의 제조방법 |
| KR102374753B1 (ko) * | 2017-09-04 | 2022-03-15 | 엘지디스플레이 주식회사 | 전계발광표시장치 및 이의 제조방법 |
| KR102394408B1 (ko) * | 2017-11-30 | 2022-05-03 | 엘지디스플레이 주식회사 | 전계발광 표시장치 |
| KR102514205B1 (ko) * | 2017-12-07 | 2023-03-27 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| KR102248402B1 (ko) * | 2018-04-19 | 2021-05-04 | 엘지디스플레이 주식회사 | 전계발광 표시장치 및 그 제조방법 |
| CN109686858B (zh) * | 2018-12-21 | 2024-03-29 | 厦门天马微电子有限公司 | 有机发光显示面板和显示装置 |
| KR20210022206A (ko) | 2019-08-19 | 2021-03-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR20210069784A (ko) | 2019-12-03 | 2021-06-14 | 삼성디스플레이 주식회사 | 유기발광 표시장치 및 유기발광 표시장치의 제조방법 |
| CN113206124A (zh) * | 2020-02-03 | 2021-08-03 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
| US11825684B2 (en) | 2020-06-04 | 2023-11-21 | Samsung Display Co., Ltd. | Display panel and display apparatus |
| CN111933681A (zh) * | 2020-09-07 | 2020-11-13 | 深圳市华星光电半导体显示技术有限公司 | 顶发光amoled显示面板、制作方法以及显示装置 |
| CN112531000B (zh) * | 2020-12-02 | 2022-12-09 | 深圳市中优图科技有限公司 | 一种oled显示面板及其制造方法 |
| US11882709B2 (en) * | 2022-05-12 | 2024-01-23 | Applied Materials, Inc. | High resolution advanced OLED sub-pixel circuit and patterning method |
| KR20240031522A (ko) * | 2022-08-30 | 2024-03-08 | 삼성디스플레이 주식회사 | 표시패널 및 이의 제조방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3813217B2 (ja) * | 1995-03-13 | 2006-08-23 | パイオニア株式会社 | 有機エレクトロルミネッセンスディスプレイパネルの製造方法 |
| TW386238B (en) * | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| JP3910303B2 (ja) * | 1998-02-25 | 2007-04-25 | 凸版印刷株式会社 | 有機エレクトロルミネッセンス表示素子用基板の製造方法 |
| US6630977B1 (en) * | 1999-05-20 | 2003-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with capacitor formed around contact hole |
| US6664730B2 (en) * | 2001-07-09 | 2003-12-16 | Universal Display Corporation | Electrode structure of el device |
| KR100563131B1 (ko) * | 2001-11-05 | 2006-03-21 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 |
| US6903377B2 (en) | 2001-11-09 | 2005-06-07 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| US7042024B2 (en) * | 2001-11-09 | 2006-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| US7098069B2 (en) * | 2002-01-24 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of preparing the same and device for fabricating the same |
| KR100476107B1 (ko) * | 2002-04-11 | 2005-03-10 | 주식회사 엘리아테크 | 유기 이엘 디스플레이 제조방법 |
| JP2004192935A (ja) * | 2002-12-11 | 2004-07-08 | Hitachi Displays Ltd | 有機ｅｌ表示装置 |
| KR100579184B1 (ko) * | 2003-11-24 | 2006-05-11 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
| KR100579192B1 (ko) * | 2004-03-11 | 2006-05-11 | 삼성에스디아이 주식회사 | 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법 |
| JP4457711B2 (ja) * | 2004-03-18 | 2010-04-28 | セイコーエプソン株式会社 | 有機ｅｌ装置の製造方法、有機ｅｌ装置および電子機器 |
| KR100600873B1 (ko) | 2004-05-28 | 2006-07-14 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 소자 및 그 제조방법 |
| KR100611755B1 (ko) * | 2004-06-04 | 2006-08-10 | 삼성에스디아이 주식회사 | 유기전계발광소자 및 그의 제조방법 |
| KR100683676B1 (ko) * | 2004-06-30 | 2007-02-20 | 삼성에스디아이 주식회사 | 개선된 비어홀구조를 갖는 유기전계 발광표시장치 |
| JP4898497B2 (ja) * | 2006-03-27 | 2012-03-14 | キヤノン株式会社 | 有機発光装置およびその製造方法 |
| JP2008130363A (ja) * | 2006-11-21 | 2008-06-05 | Fuji Electric Holdings Co Ltd | 有機ｅｌ素子およびその製造方法、ならびに有機ｅｌディスプレイおよびその製造方法 |
-
2007
- 2007-03-22 KR KR1020070028057A patent/KR101373435B1/ko active IP Right Grant
- 2007-12-27 JP JP2007336111A patent/JP4939390B2/ja active Active
- 2007-12-28 US US11/966,599 patent/US8441178B2/en active Active
- 2007-12-29 CN CN2007103083557A patent/CN101271919B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101271919A (zh) | 2008-09-24 |
| KR101373435B1 (ko) | 2014-03-14 |
| US20080231168A1 (en) | 2008-09-25 |
| KR20080086201A (ko) | 2008-09-25 |
| CN101271919B (zh) | 2010-06-09 |
| US8441178B2 (en) | 2013-05-14 |
| JP2008235248A (ja) | 2008-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4939390B2 (ja) | 表示基板、これを備える有機発光ダイオード表示装置及びこれらの製造方法 | |
| KR101980780B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP4333922B2 (ja) | 有機電界発光素子 | |
| US8803172B2 (en) | Top emission inverted organic light emitting diode display device having electrode patterns formed from a same material as a conductive pattern contacting the TFT | |
| US10937838B2 (en) | Organic light emitting display device | |
| KR100838082B1 (ko) | 유기발광 표시장치 및 그 제조방법 | |
| US20150115293A1 (en) | Light emitting diode display panel | |
| KR101622645B1 (ko) | 유기발광 표시장치의 제조방법 | |
| US20220359632A1 (en) | Display substrate and display panel | |
| US11183652B2 (en) | Flexible electronic device including conformal flexible protective layer | |
| TWI591829B (zh) | 有機發光顯示器裝置及其製造方法 | |
| US7692197B2 (en) | Active matrix organic light emitting display (OLED) and method of fabrication | |
| TW201440281A (zh) | 可撓式顯示裝置及製造可撓式顯示裝置之方法 | |
| CN112447930A (zh) | 显示设备及制造该显示设备的方法 | |
| KR20160091529A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| US8044578B2 (en) | Organic electroluminescence display device and method of fabricating the same | |
| CN110785868B (zh) | 显示基板、显示装置和制造显示基板的方法 | |
| CN113097250A (zh) | 有机发光显示装置 | |
| KR101992914B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR20210055131A (ko) | 표시 장치 및 그 제조 방법 | |
| KR20080102496A (ko) | 유기발광다이오드 표시장치 및 이의 제조 방법 | |
| JP6818590B2 (ja) | 有機ｅｌ表示装置、及び有機ｅｌ表示装置の製造方法 | |
| CN114823820A (zh) | 电子装置及其制作方法 | |
| KR20230102327A (ko) | 표시 장치 및 그의 제조 방법 | |
| CN114420711A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100414 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100714 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110801 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111101 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4939390 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |