JP2014092660A - 多波長光信号の光−光型シリアル−パラレル変換装置 - Google Patents

Abstract

【課題】低コスト化、小型化ができ、多波長光信号間の受信タイミングの調整が簡便となる多波長光信号の光−光型シリアル−パラレル変換装置を提供する。
【解決手段】同一特性を有するＭ個の波長の光信号からなる多波長光信号Ｌｍを１：Ｎにシリアル−パラレル変換する多波長光信号の光−光型シリアル−パラレル変換装置であって、多波長光信号ＬｍのＮビット毎に、各ビットを互いに異なる位置のＮ個の出力ポートＰ₁〜Ｐ_Nに分離し、各出力ポートＰ₁〜Ｐ_NからＭ個の波長の光信号を出力して、多波長光信号Ｌｍを１：Ｎにシリアル−パラレル変換するシリアル−パラレル変換部１０と、出力ポートＰ₁〜Ｐ_Nに各々接続され、各出力ポートＰ₁〜Ｐ_Nから出力されたＭ個の波長からなる光信号に、波長毎に順次等間隔の遅延を与える遅延部２０₁〜２０_Nとを有する。
【選択図】図１

Description

本発明は、光情報通信等で用いられる多波長の光信号の全光を一括でシリアル−パラレル変換する光−光型シリアル−パラレル変換装置に関する発明である。

光通信は大容量、超高速性という特長があり、近年では多くの情報通信網で実用化されている。１０Ｇｂｐｓ程度の高速化では、光信号を光ファイバで数十ｋｍ程度伝送しても光ファイバの損失や分散等による光信号の波形劣化は軽微であるため、一つの波長にすべての情報を重畳して転送することが一般的である。

しかしながら、４０Ｇｂｐｓや１００Ｇｂｐｓを超える高速化では、上記光ファイバの分散等による光信号の波形劣化は無視できなくなる。更に、これほど高速な信号は、現在、最も一般的で低コストで作製できるシリコンを用いたＣＭＯＳ電子回路では処理できない。そこで、例えば、４０Ｇｂｐｓでは２０Ｇｂｐｓ×２波長、１００Ｇｂｐｓでは２５Ｇ×４波長というように、複数の波長の光信号に分割した情報を重畳して送受信を行っている。

この場合でも、電子回路は２０Ｇｂｐｓ超の電気信号を直接処理する必要があり、そのためには、シリコン系ＣＭＯＳでは線幅を更に微細化する工程が必要になったり、材料系をシリコンゲルマニウム系やインジウムリン系などの化合物半導体を用いたり、バイポーラトランジスタを用いたりする必要がある。上記のような化合物半導体を用いると、消費電力の上昇、作製コストの増大を引き起こす。

従って、光信号の段階で低速化できるシリアル−パラレル変換装置が実現できれば、これらの課題を解決することができる。上記の機能を持つ従来の光−光型のシリアル−パラレル変換装置として、特許文献１のようなものがある。従来の光−光型のシリアル−パラレル変換装置を図５（ａ）、（ｂ）に示し、その基本的な動作を以下に説明する。なお、図５（ａ）、（ｂ）及び後述する図６において、点線の波形は信号「０」を示し、実線の波形は信号「１」を示している。又、以降の説明において、Ｍ及びＮは、２以上の自然数である。

従来の光−光型のシリアル−パラレル変換装置５０においては、光パケット（シリアル光Ｌｓ）を１：Ｎの光スプリッタ５１に入力し、入力されたシリアル光Ｌｓをパラレル数Ｎに分岐し、分岐した並列光信号Ｌｄ₁〜Ｌｄ_Nの各々に、各々の光遅延線５２ａを用いて、１ビット分の時間ずつ順次ずらした遅延を与える。その後、順次遅延させた並列光信号Ｌｄ₁〜Ｌｄ_Nを、入力側ファイバアレイ５２、マイクロレンズアレイ５３ａを介して、偏光ビームスプリッタ（ＰＢＳ）５４へ入力して反射させ、集光レンズ５５を介して、面型光スイッチ５６の一点に集光する。このようにすると、順次遅延させた並列光信号Ｌｄ₁〜Ｌｄ_Nにおいて、１ビット目からＮビット目までの全ビットが、同一時間に面型光スイッチ５６の一点に集光されるタイムウィンドウＴｗが存在する（図５（ｂ）参照）。

このタイムウィンドウＴｗにおいて、予め用意しておいた制御光パルスＰｃを、ミラー５７を介して面型光スイッチ５６へ入射して、面型光スイッチ５６の反射率を変動させると、この同一時間に一点に集光されたビットの光のみが反射して、ＰＢＳ５４の出力ポートへ出力され、マイクロレンズアレイ５３ｂ、出力側ファイバアレイ５８を介して出力される。これにより、１対Ｎの光−光型のシリアル−パラレル変換が実現されるので、変換後のパラレル光ＬｐをＮ個のＰＤ５９で光電変換した後に、シリアル光Ｌｓのビットレートの１／Ｎの帯域を持つ低速な電子回路で処理することができる。

特許３５７７２８９号公報

しかしながら、Ｍ個の波長の光パケットを、上述したような光−光型のシリアル−パラレル変換装置５０で変換する場合には、そのまま入力すると同一時間に多波長の光が同時にＰＤ５９に入射されるため、複数の波長のパラレル光Ｌｐ間で混信を生じる。そこで、図６に示すように、予め多波長シリアル光Ｌｍを波長分波器６１で波長毎にＭ個のシリアル光Ｌｓ₁〜Ｌｓ_Mに分波し、Ｍ個の光−光型のシリアル−パラレル変換装置５０₁〜５０_Mに各波長λ₁〜λ_Mのシリアル光Ｌｓ₁〜Ｌｓ_Mを入力して、シリアル−パラレル変換を処理する必要がある。このようにすると、シリアル−パラレル変換装置５０₁〜５０_Mの増加に伴い、制御光パルスＰｃ用の装置及び受信用ＰＤも増加し、それらの増加によるコスト増大が生じる。更に、多波長の光パケットは電子回路内では同期して処理するため、各シリアル−パラレル変換装置５０₁〜５０_Mにおける遅延を全体で調整する必要があり、コスト増大が生じる。

本発明は上記課題に鑑みなされたもので、低コスト化、小型化ができ、多波長光信号間の受信タイミングの調整が簡便となる多波長光信号の光−光型シリアル−パラレル変換装置を提供することを目的とする。

上記課題を解決する第１の発明に係る多波長光信号の光−光型シリアル−パラレル変換装置は、
同一特性（同一伝送速度、同一偏光方向）を有するＭ個の波長の光信号からなり、Ｍ個の前記光信号の先頭ビットを同一時間に揃えた多波長光信号を、１：Ｎにシリアル−パラレル変換する多波長光信号の光−光型シリアル−パラレル変換装置であって、
前記多波長光信号のＮビット毎に、各ビットを互いに異なる位置のＮ個の出力ポートに分離し、各出力ポートからＭ個の波長の光信号を出力して、前記多波長光信号を１：Ｎにシリアル−パラレル変換するシリアル−パラレル変換部と、
前記出力ポートに各々接続され、各出力ポートから出力されたＭ個の波長からなる光信号に、波長毎に順次等間隔の遅延を与える遅延部とを有することを特徴とする。
但し、Ｍ、Ｎは、２以上の自然数である。

上記課題を解決する第２の発明に係る多波長光信号の光−光型シリアル−パラレル変換装置は、
上記第１の発明に記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
前記遅延部は、
前記出力ポートに接続された光ファイバと、
等間隔の遅延を与えるために前記光ファイバに互いに等間隔離れて形成され、各々異なる波長の光信号を反射するＭ個のファイバグレーティングと、
前記出力ポートと前記光ファイバとの間に挿入され、前記Ｍ個のファイバグレーティングで反射した光信号を、前記光ファイバから分離して出力する光サーキュレータとを有することを特徴とする。

上記課題を解決する第３の発明に係る多波長光信号の光−光型シリアル−パラレル変換装置は、
上記第１の発明に記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
前記遅延部は、
前記出力ポートに接続され、平面光回路基板に形成された光導波路と、
等間隔の遅延を与えるために前記光導波路上に互いに等間隔離れて形成され、各々異なる波長の光信号を反射するＭ個のグレーティングと、
前記出力ポートと前記平面光回路基板との間に挿入され、前記Ｍ個のグレーティングで反射した光信号を、前記光導波路から分離して出力する光サーキュレータとを有することを特徴とする。

上記課題を解決する第４の発明に係る多波長光信号の光−光型シリアル−パラレル変換装置は、
上記第３の発明に記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
前記Ｍ個のグレーティングに代えて、Ｍ個の溝を形成すると共に、各々異なる波長の光信号を反射する反射フィルタを前記溝に各々挿入したことを特徴とする。

上記課題を解決する第５の発明に係る多波長光信号の光−光型シリアル−パラレル変換装置は、
同一伝送速度のＭ個の波長の光信号からなり、Ｍ個の前記光信号の先頭ビットを同一時間に揃えた多波長光信号を、１：Ｎにシリアル−パラレル変換する多波長光信号の光−光型シリアル−パラレル変換装置であって、
前記多波長光信号のＮビット毎に、各ビットを互いに異なる位置のＮ個の出力ポートに出力して、１：Ｎにシリアル−パラレル変換するシリアル−パラレル変換部と、
前記出力ポートに各々接続され、各出力ポートから出力されたＭ個の波長からなる光信号を波長毎に分離して電気信号に変換し、前記電気信号毎に順次等間隔の遅延を与える遅延部とを有することを特徴とする。
但し、Ｍ、Ｎは、２以上の自然数である。

上記課題を解決する第６の発明に係る多波長光信号の光−光型シリアル−パラレル変換装置は、
上記第５の発明に記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
前記遅延部は、
前記出力ポートに接続され、平面光回路基板又は化合物半導体基板に形成された光導波路と、
前記光導波路に形成され、各々異なる波長の光信号を分離するＭ個のグレーティングカップラと、
前記グレーティングカップラで分離した光信号を、各々前記電気信号に変換するＭ個のフォトダイオードと、
前記フォトダイオードで変換した前記電気光信号を、前記電気信号毎に順次等間隔の遅延を与えるＭ個の電気遅延線と、
前記Ｍ個の電気遅延線と接続され、遅延させた前記電気信号を合波する主電気遅延線とを有することを特徴とする。

上記課題を解決する第７の発明に係る多波長光信号の光−光型シリアル−パラレル変換装置は、
上記第１〜第６の発明のいずれか１つに記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
前記シリアル−パラレル変換部は、
前記多波長光信号を、Ｎ本の並列光信号に分波する分波器と、
前記分波器で分波された前記Ｎ本の並列光信号の各々を１ビットずつ順次遅延させる光遅延部と、
前記光遅延部で遅延させた前記Ｎ本の並列光信号を反射すると共に、前記Ｎ本の並列光信号と偏光方向が異なる光信号を透過して、前記Ｎ個の出力ポートへ出力する偏光ビームスプリッタと、
前記偏光ビームスプリッタで反射した前記Ｎ本の並列光信号を一点に集光するレンズと、
前記レンズで集光した一点に配置され、所定の光パルスが入力されている間、集光された前記Ｎ本の並列光信号の偏光方向を変化させて、前記偏光ビームスプリッタへ反射する光スイッチと、
前記光遅延部で１ビットずつ順次遅延させた前記Ｎ本の並列光信号の１ビット目からＮビット目が、前記光スイッチに集光されるタイミングで、前記所定の光パルスを出力する光パルス発生器とを有することを特徴とする。

本発明によれば、１つのシリアル−パラレル変換部とＮ個の遅延部を用いて、多波長光信号を光信号のままシリアル−パラレル変換できるので、低コスト化、小型化ができ、多波長光信号間の受信タイミングの調整が簡便となる多波長光信号の光−光型シリアル−パラレル変換装置を実現することができる。

（ａ）は、本発明に係る多波長光信号の光−光型シリアル−パラレル変換装置の実施形態の一例（実施例１）を示す概略構成図であり、（ｂ）は、その遅延部を示す概略構成図である。 図１に示した多波長光信号の光−光型シリアル−パラレル変換装置におけるシリアル−パラレル変換処理を説明する概念図である。 図１（ｂ）に示した遅延部の変形例（実施例２）を示す概略構成図である。 図１（ｂ）に示した遅延部の他の変形例（実施例３）を示す概略構成図である。 （ａ）は、従来の光−光型のシリアル−パラレル変換装置を示す概略構成図であり、（ｂ）は、その面型光スイッチでの動作を説明する図である。 図５に示した従来の光−光型のシリアル−パラレル変換器を用いて、多波長光信号を処理する場合の構成を示す概略構成図である。

以下、図１〜図４を参照して、本発明に係る多波長光信号の光−光型シリアル−パラレル変換装置の実施形態を説明する。

（実施例１）
図１（ａ）は、本実施例の多波長光信号の光−光型シリアル−パラレル変換装置を示す概略構成図であり、図１（ｂ）は、その遅延部を示す概略構成図であり、図２は、そのシリアル−パラレル変換処理を説明する概念図である。なお、図１（ａ）、（ｂ）において、点線の波形は信号「０」を示し、実線の波形は信号「１」を示している。又、以降の説明においても、Ｍ及びＮは、２以上の自然数である。

本実施例の多波長光信号の光−光型シリアル−パラレル変換装置は、図１に示すように、シリアル−パラレル変換部１０とＮ個の遅延部２０₁〜２０_Nを有している。

シリアル−パラレル変換部１０では、多波長シリアル光ＬｍのＮビット毎に、各ビットを互いに異なる位置のＮ個の出力ポートＰ₁〜Ｐ_Nに分離し、各出力ポートＰ₁〜Ｐ_NからＭ個の波長の光信号を出力して、多波長シリアル光Ｌｍを１：Ｎにシリアル−パラレル変換している。

このシリアル−パラレル変換部１０は、１：Ｎの光スプリッタ１１（分波器）と、光遅延線１２ａ（遅延部）を有する入力側ファイバアレイ１２と、マイクロレンズアレイ１３ａ、１３ｂと、偏光ビームスプリッタ（ＰＢＳ）１４と、集光用の非球面レンズ１５と、面型光スイッチ１６と、コリメートファイバ１７と、９０度反射ミラー１８ａ、１８ｂと、出力側ファイバアレイ１９とを有している。

そして、シリアル−パラレル変換部１０の出力側、つまり、ＰＢＳ１４の出力ポートＰ₁〜Ｐ_Nの各々には、出力側ファイバアレイ１９を介して、各出力ポートＰ₁〜Ｐ_Nから出力されたＭ個の波長からなる光信号に、波長毎に順次等間隔の遅延を与える遅延部２０₁〜２０_Nが各々接続されている。

この遅延部２０₁〜２０_Nはファイバ型のものであり、その中の１つの遅延部２０₁は、後述するサーキュレータ２１を介して、出力側ファイバアレイ１９の光ファイバ（出力ポートＰ₁）に接続された光ファイバ２２と、等間隔の遅延を与えるために光ファイバ２２に互いに等間隔離れて形成され、各々異なる波長の光信号を反射するＭ個のファイバグレーティング２３₁〜２３_Mと、出力側ファイバアレイ１９の光ファイバ（出力ポートＰ₁）と光ファイバ２２との間に挿入され、Ｍ個のファイバグレーティング２３₁〜２３_Mで反射した光信号を、光ファイバ２２から分離して出力する光サーキュレータ２１とを有している。光ファイバ２２は、サーキュレータ２１の一方の出力ポート２１ａに接続され、ＰＤ２４は、サーキュレータ２１の他方の出力ポート２１ｂに接続されている。

次に、図１と共に、図２に示す概念図を参照して、本発明におけるシリアル−パラレル変換処理の基本動作を説明する。なお、図２では、一例として、Ｍ＝４、Ｎ＝１６として説明している。

まず、送信側では、同一特性（同一伝送速度、同一偏光方向）を有し、Ｍ個の波長の光信号からなり、波長毎に異なる情報を持つ光パケット（多波長シリアル光Ｌｍ）を生成する（図２（ａ）参照）。生成は、例えば、Ｍ個のＤＦＢレーザから出力されたＣＷ光を、Ｍ個のＬＮ変調器又はＥＡ変調器を用いて強度変調して、光合波器で合波すれば良い。ここで、全体の伝送速度をＴ［ｂｉｔ／ｓ］とすると、各波長の光信号の伝送速度は、Ｔ／Ｍ［ｂｉｔ／ｓ］となり、ＬＮ変調器、ＥＡ変調器は、この伝送速度で駆動される。この際、各波長の光信号の先頭ビットが同一時間に揃うように変調信号を駆動する。又、各波長の光信号は直線偏光で偏光面が一致するように偏光コントローラなどで調整しておく。

このような多波長シリアル光Ｌｍが、シリアル−パラレル変換部１０に入力されるが、ここでは、一例として、半導体から構成され、差動スピン分極法を用いた反射型の面型光スイッチ１６を用いた構成について述べる。他の原理、方法を用いた場合でも、多波長シリアル光Ｌｍの同一時間のビットが物理的に異なる出力位置にシリアル−パラレル変換されるのであれば、他の原理、方法、例えば、透過型の面型光スイッチを用いた構成でも、本発明は適用可能である。

多波長シリアル光Ｌｍが、シリアル−パラレル変換部１０に入力されると、まず、１：Ｎの光スプリッタ１１でＮ本の並列光信号に分岐（分波）される。入力側ファイバアレイ１２は、Ｎ個の光ファイバからなり、各々光遅延線１２ａ（遅延部）を備えている。各々の光遅延線１２ａでは、光スプリッタ１１で分波されたＮ本の並列光信号の各々を１ビットずつ順次遅延させている。遅延されたＮ本の並列光信号は、マイクロレンズアレイ１３ａを介して平行光となり、ＰＢＳ１４で反射させ、集光用の非球面レンズ１５を介して、面型光スイッチ１６の一点に集光される。この面型光スイッチ１６は、レンズで集光した一点に配置されている。

ＰＢＳ１４は、多波長シリアル光Ｌｍに透明な透明媒質からなる２つの直角プリズムから構成され、直角プリズムの斜面には誘電体偏光膜が形成されている。この誘電体偏光膜は、所定の偏光方向の光信号を反射し、その偏光方向と異なる偏光方向の光信号を透過するように設定されている。具体的には、入力されたＮ本の並列光信号は、直線偏光であるので、ＰＢＳ１４で反射され、面型光スイッチ１６で反射したＮ本の並列光信号は、後述するように、楕円偏光に変化するので、ＰＢＳ１４を透過して、出力ポートＰ₁〜Ｐ_Nへ出力するように設定されている。

ここで、Ｎ本の並列光信号は各々１ビットずつ順次遅延されているので、図２（ｂ）で説明したように、順次遅延させた並列光信号（Ｌｄ₁〜Ｌｄ_N）において、１ビット目からＮビット目までの全ビットがある特定の同一のタイミング（タイムウィンドウＴｗ）で並列になり、これらが面型光スイッチ１６に入ると、Ｎ個のビットが同一時間に一点に集光されることになる。

このタイムウィンドウＴｗのｏｎとｏｆｆのタイミングで、光パルス発生器（図示省略）で発生させた一方のスピンの円偏光の制御光パルスＰｃ₁と他方のスピンの円偏光の制御光パルスＰｃ₂を、コリメートファイバ１７及び９０度反射ミラー１８ａ、１８ｂを介して、面型光スイッチ１６に入射する。すると、差動スピン分極法の効果により、面型光スイッチ１６からの反射光が、このｏｎとｏｆｆのタイムウィンドウＴｗの間だけ楕円偏光に変化して、ＰＢＳ１４の方へ反射することになる。つまり、タイムウィンドウＴｗの間に面型光スイッチ１６の一点に集光されたＮ個のビットのみがＰＢＳ１４へ反射することになる。その結果、反射したＮ個のビットは、ＰＢＳ１４を透過して、物理的に分離したＮ個の出力ポートＰ₁〜Ｐ_Nへシリアル−パラレル変換されて出力されることになる。出力ポートＰ₁〜Ｐ_Nでは、マイクロレンズアレイ１３ｂで集光して出力側ファイバアレイ１９に入力している。

ここまでの過程は、各波長で共通であるので、出力ポートＰ₁〜Ｐ_Nの各々（出力側ファイバアレイ１９の各々の光ファイバ）には、シリアル−パラレル変換されたＭ個の波長の光信号が含まれている。

そして、ここからの過程は、各出力ポートＰ₁〜Ｐ_N（出力側ファイバアレイ１９の各光ファイバ）で共通であるので、１つの出力ポートＰ₁に着目して述べる。

この出力ポートＰ₁には、１／Ｎにシリアル−パラレル変換されたＭ個の波長の光信号が含まれる（図２（ｂ）参照）。このままだと、Ｍ個の光ビットが同一時間にあるため、時間的に分離して受信する必要がある。ある波長の光信号に着目すると、Ｎビット周期で光ビットが存在する。従って、この間にＭ個の波長の各ビットを等間隔で時間的に配置できれば、各波長の光ビットを同一のＰＤで受信可能になる。これは、各波長の光ビットの反射位置をずらして、その間に適当な遅延を挿入することで実現する。そこで、図１（ｂ）に示すように、各々異なる波長λ₁〜λ_Mの光を反射するＭ個のファイバグレーティング２３₁〜２３_Mを光ファイバ２２に等間隔に配置する。

次に、ｃを光速、ｎを光ファイバ２２の等価屈折率として、各波長の実効的な反射点間の距離ΔＬ／２を下記式から求める。

ΔＬ／２＝（ｃ／ｎ）×（（Ｎ／Ｍ）／（Ｔ／Ｍ））／２

このようにして、各々異なる波長λ₁〜λ_Mの光を反射するＭ個のファイバグレーティング２３₁〜２３_Mを、距離ΔＬ／２の等間隔で、光ファイバ２２に設けている。

従って、ファイバグレーティング２３₁は波長λ₁の光のみを反射し、ファイバグレーティング２３₂は波長λ₂の光のみを反射し、ファイバグレーティング２３₃は波長λ₃の光のみを反射し、ファイバグレーティング２３_Mは波長λ_Mの光のみを反射するので、波長λ₁の光に対して、波長λ₂の光は距離ΔＬの時間遅延し、波長λ₂の光に対して、波長λ₃の光は距離ΔＬの時間遅延し、波長λ₃の光に対して、波長λ_Mの光は距離ΔＬの時間遅延することになり、各波長λ₁〜λ_Mの光ビットは、ΔＬだけ順次遅延されることになる（図２（ｃ）参照）。その後、各波長λ₁〜λ_Mの光ビットは、再び合波されて、各波長λ₁〜λ_Mの光ビットは、時間的な重なりが無くなることになる（図２（ｄ）参照）。

ここで、ΔＬはＮビットの間隔の中に等間隔でＭビットを挿入する場合のビット間遅延を表しており、この反射してきた光ビットを光サーキュレータ２１で分離して、ＰＤ２４で受光すれば、各波長のビットを独立して同一のＰＤ２４で受信できる。この際にＰＤ２４で受信される伝送速度はＴ／Ｎ［ｂｉｔ／ｓ］となる。

一例として、Ｔ＝１００Ｇｂｉｔ／ｓ、Ｍ＝４、Ｎ＝１６とすると、ＰＤ２４で受信すべき伝送速度は６．２５Ｇｂｉｔ／ｓで、一般的に安価なシリコン系ＣＭＯＳ回路の動作周波数は１０ＧＨｚ以下であるため十分に動作可能である。

又、Ｔが増加した場合は、Ｎをその分だけ増加させることで、受信すべき伝送速度を任意に低減することが容易に可能である。

更に、ΔＬ／２は、光ファイバでは、その等価屈折率が１．５程度であるので、１６ｍｍ程度となり、半導体では、その等価屈折率が３．２程度であるので、８ｍｍ程度となり、セラミック基板では、その比誘電率が４程度であるので、１２ｍｍ程度となり、どのような材料で作製しても十分な小型化が可能である。

次に、図１（ａ）、（ｂ）を参照して、本実施例の多波長光信号の光−光型シリアル−パラレル変換装置の作製方法を説明する。なお、ここでは、一例として、Ｔ＝１００Ｇｂｉｔ／ｓ、Ｍ＝４、Ｎ＝１６としているが、勿論、その他の場合でも同様に作製できる。

まず、１：Ｎの光スプリッタ１１から分岐されたＮ本（１６本）の光ファイバを、切削と融着により、各光ファイバの長さが１ビット分（ここでは、２５Ｇｂｉｔ／ｓ×４波長として、４０ｐｓ）長くなるように、具体的には、長さで約８ｍｍずつ順次長くなるように作製する。つまり、各光ファイバの長さが、各々の光遅延線１２ａを含む長さになっている。

次に、このＮ本（１６本）の光ファイバを、中心を除いたハニカム状にファイバ固定治具に配置して、端面位置と偏光方向を合わせた後にＵＶ接着剤で固定して、入力側ファイバアレイ１２を作製する。出力側ファイバアレイ１９も、入力側ファイバアレイ１２と略同様の構成にすれば良いが、入力側ファイバアレイ１２からは光スプリッタ１１を除いた構成であり、しかも、出力側ファイバアレイ１９の光ファイバの長さは特に精密に設定する必要はない。

立方体構造を持ったＰＢＳ１４の入力側の面に、ガラス製のマイクロレンズアレイ１３ａをＵＶ接着剤で固定する。このマイクロレンズアレイ１３ａの各レンズは、ハニカム状に配置された入力側ファイバアレイ１２の各光ファイバの配置と同一に配置され、各光ファイバから出射された光ビームを平行光に変換するのに必要な開口数に設定されている。

ＰＢＳ１４の面型光スイッチ１６側の面には、その中心にガラス製で三角形の９０度反射ミラー１８ａをＵＶ接着剤で固定する。更に、ＰＢＳ１４のマイクロレンズアレイ１３ａに対向する面には、９０度反射ミラー１８ｂを持つコリメータファイバ１７をＵＶ接着剤で固定する。このコリメータファイバ１７及び９０度反射ミラー１８ｂは、図１に示すように、９０度反射ミラー１８ａを介して、制御光パルスＰｃ₁、Ｐｃ₂を面型光スイッチ１６に導けるように配置する。

ＰＢＳ１４を固定治具にＵＶ接着剤で固定し、入力側ファイバアレイ１２をＰＢＳ１４の入力側であって、マイクロレンズアレイ１３ａの焦点距離となる位置にＵＶ接着剤で固定する。この際、面型光スイッチ１６側から赤外線カメラで平行光を観察しながら適切な位置に調芯する。

次に、マイクロレンズアレイ１３ａからの平行光と、コリメータファイバ１７と複数の９０度反射ミラー１８ａ、１８ｂを通過した制御光パルスＰｃ₁、Ｐｃ₂が、面型光スイッチ１６の一点で集光するように、非球面レンズ１５の位置を調整し、その後、ＵＶ接着剤で固定する。この際、集光された光を面型光スイッチ１６側から赤外線カメラで観察しながら非球面レンズ１５の位置を適切な位置に調芯する。

次に、非球面レンズ１５の焦点位置に、固定台に予め固定された面型光スイッチ１６を配置する。この際、１／４波長板を非球面レンズ１５とＰＢＳ１４の間に挿入し、ＰＢＳ１４の出力側から平行光となった光を赤外線カメラで観察しながら適切な位置に調芯する。

次に、ＰＢＳ１４の出力側の面にマイクロレンズアレイ１３ｂをＵＶ接着剤で固定した後に、出力側ファイバアレイ１９をマイクロレンズアレイ１３ｂの焦点距離となる位置に調芯して、ＵＶ接着剤で固定する。この際、出力側ファイバアレイ１９の各ファイバへの入力光強度を観測し、それらが最大となる適切な位置に調芯する。

ここまでが、シリアル−パラレル変換部１０の作製方法である。次に、遅延部２０₁〜２０_Nの作製方法を説明する。

ファイバ型の遅延部２０₁〜２０_Nでは、まず、フェーズマスク法を用いて、異なる波長λ₁〜λ_Mを反射するＭ種類のグレーティングを１本の光ファイバ２２に作製して、ファイバグレーティング２３₁〜２３_Mを作製する。この際、Ｍ種類のファイバグレーティング２３₁〜２３_Mの各々の相対位置は、前述したΔＬ／２となるように、１６ｍｍとしている。光ファイバ２２は、光サーキュレータ２１の一方の出力ポート２１ａに接続されている。

次に、シリアル−パラレル変換部１０の出力側ファイバアレイ１９の光ファイバと光ファイバ２２の間に光サーキュレータ２１を接続し、光サーキュレータ２１の他方の出力ポート２１ｂに受光用のＰＤ２４を接続する。このようにして、遅延部２０₁〜２０_Nが完成する。

（実施例２）
本実施例では、実施例１で説明したファイバ型の遅延部２０₁〜２０_Nに代えて、図３に示すＰＬＣ（平面光回路）型の遅延部３０をＮ個用いるようにしている。なお、シリアル−パラレル変換部１０は、その構成を含め、その作製方法も実施例１と同じもので良いので、ここでは、その図示及び説明を省略する。なお、図３においても、点線の波形は信号「０」を示し、実線の波形は信号「１」を示している。

本実施例において、シリアル−パラレル変換部１０の出力側、つまり、ＰＢＳ１４の出力ポートＰ₁〜Ｐ_Nの各々には、出力側ファイバアレイ１９を介して、各出力ポートＰ₁〜Ｐ_Nから出力されたＭ個の波長からなる光信号に、波長毎に順次等間隔の遅延を与えるＰＬＣ型の遅延部３０が各々接続されている。

ＰＬＣ型の遅延部３０は、ＰＬＣ基板３２に形成されると共に、後述するサーキュレータ３１を介して、出力側ファイバアレイ１９の光ファイバ（出力ポートＰ₁〜Ｐ_N）に接続された平面光導波路３３と、等間隔の遅延を与えるために平面光導波路３３上に互いに等間隔離れて形成され、各々異なる波長の光信号を反射するＭ個のグレーティング３４₁〜３４_Mと、出力側ファイバアレイ１９の光ファイバ（出力ポートＰ₁〜Ｐ_N）とＰＬＣ基板３２との間に挿入され、Ｍ個のグレーティング３４₁〜３４_Mで反射した光信号を、平面光導波路３３から分離して出力する光サーキュレータ３１とを有している。ＰＬＣ基板３２に形成された平面光導波路３３は、サーキュレータ３１の一方の出力ポート３１ａに接続され、ＰＤ３５は、サーキュレータ３１の他方の出力ポート３１ｂに接続されている。

なお、グレーティング３４₁〜３４_Mに代えて、平面光導波路３３にＭ個の溝を形成すると共に、形成したＭ個の溝に、各々異なる波長の光信号を反射する多層膜の反射フィルタを各々挿入するようにしてもよい。

このように、ＰＬＣ型の遅延部３０においても、各々異なる波長λ₁〜λ_Mの光を反射するＭ個のグレーティング３４₁〜３４_Mを、距離ΔＬ／２の等間隔で、平面光導波路３３に設けている。

従って、グレーティング３４₁は波長λ₁の光のみを反射し、グレーティング３４₂は波長λ₂の光のみを反射し、グレーティング３４₃は波長λ₃の光のみを反射し、グレーティング３４_Mは波長λ_Mの光のみを反射するので、波長λ₁の光に対して、波長λ₂の光は距離ΔＬの時間遅延し、波長λ₂の光に対して、波長λ₃の光は距離ΔＬの時間遅延し、波長λ₃の光に対して、波長λ_Mの光は距離ΔＬの時間遅延することになり、各波長λ₁〜λ_Mの光ビットは、ΔＬだけ順次遅延されることになる（図２（ｃ）参照）。その後、各波長λ₁〜λ_Mの光ビットは、再び合波されて、各波長λ₁〜λ_Mの光ビットは、時間的な重なりが無くなることになる（図２（ｄ）参照）。この反射してきた光ビットを光サーキュレータ３１で分離して、ＰＤ３５で受光すれば、各波長のビットを独立して同一のＰＤ３５で受信できる。

次に、ＰＬＣ型の遅延部３０の作製方法を説明する。

ＰＬＣ型の遅延部３０では、まず、ＰＬＣ基板３２上に火炎堆積法とドライエッチング法を用いて平面光導波路３３を作製する。その際に、ＥＢ描画法とドライエッチング法を用いて、平面光導波路３３の直上に異なる波長λ₁〜λ_Mを反射するＭ種類のグレーティング３４₁〜３４_Mを作製する。この際、Ｍ種類のグレーティング３４₁〜３４_Mの各々の相対位置は、前述したΔＬ／２となるように、１６ｍｍとしている。

グレーティング３４₁〜３４_Mに代えて、多層膜の反射フィルタを用いる場合には、例えば、平面光導波路３３のΔＬ／２間隔の位置に、ダイシング装置でＭ個の箇所を切削して溝構造を作成し、作製した溝構造に予め誘電体多層膜で作製した反射フィルタを挿入すれば良い。

次に、シリアル−パラレル変換部１０の出力側ファイバアレイ１９の光ファイバとＰＬＣ基板３２の間に光サーキュレータ３１を接続し、光サーキュレータ３１の他方の出力ポート３１ｂに受光用のＰＤ３５を接続する。このようにして、ＰＬＣ型の遅延部３０が完成する。

（実施例３）
本実施例では、実施例１で説明したファイバ型の遅延部２０₁〜２０_Nに代えて、図４に示すストリップライン型の遅延部４０をＮ個用いるようにしている。なお、シリアル−パラレル変換部１０は、その構成を含め、その作製方法も実施例１と同じもので良いので、ここでは、その図示及び説明を省略する。なお、図４においても、点線の波形は信号「０」を示し、実線の波形は信号「１」を示している。

本実施例において、シリアル−パラレル変換部１０の出力側、つまり、ＰＢＳ１４の出力ポートＰ₁〜Ｐ_Nの各々には、出力側ファイバアレイ１９を介して、各出力ポートＰ₁〜Ｐ_Nから出力されたＭ個の波長からなる光信号を波長毎に分離して電気信号に変換し、変換した電気信号毎に順次等間隔の遅延を与えるストリップライン型の遅延部４０が各々接続されている。

ストリップライン型の遅延部４０は、ＩｎＰ基板４１と、出力側ファイバアレイ１９の光ファイバに接続された主光導波路４２と、主光導波路４２上に形成されたＭ個のグレーティング４３₁〜４３_Mと、Ｍ個のグレーティング４３₁〜４３_Mにより主光導波路４２と結合する結合用導波路４４₁〜４４_Mと、結合用導波路４４₁〜４４_Mの出力端面に接続された導波路型ＰＤ４５₁〜４５_Mと、セラミック基板４６と、導波路型ＰＤ４５₁〜４５_Mに接続されたＭ個の電気遅延線４７₁〜４７_Mと、Ｍ個の電気遅延線４７₁〜４７_Mに接続された主電気遅延線４８とを有している。

主光導波路４２、グレーティング４３₁〜４３_M、結合用導波路４４₁〜４４_M及び導波路型ＰＤ４５₁〜４５_Mは、ＩｎＰ基板４１に形成され、電気遅延線４７₁〜４７_M及び主電気遅延線４８は、セラミック基板４６に形成されており、導波路型ＰＤ４５₁〜４５_Mと電気遅延線４７₁〜４７_Mとの間は、金ワイヤで接続されている。

このＩｎＰ基板４１では、グレーティング４３₁〜４３_M及び結合用導波路４４₁〜４４_Mにより、主光導波路４２にＭ個のグレーティングカップラを形成しており、Ｍ個のグレーティングカップラにより、各々異なる波長の光信号を主光導波路４２から結合用導波路４４₁〜４４_Mに各々分離している。なお、ＩｎＰ基板４１に代えて、他の化合物半導体基板やＰＬＣ基板を用いて、Ｍ個のグレーティングカップラを形成するようにしてもよい。

このように、ストリップライン型の遅延部４０では、各々異なる波長λ₁〜λ_Mの光を分離するＭ個のグレーティングカップラを設け、更に、Ｍ個のグレーティングカップラで分離した光信号を各々電気信号に変換するＭ個の導波路型ＰＤ４５₁〜４５_Mを設け、導波路型ＰＤ４５₁〜４５_Mで変換した電気信号を、電気信号毎に順次等間隔の遅延を与えるため、各々の長さがΔＬずつ順次長くなる電気遅延線４７₁〜４７_Mとを設けている。

従って、グレーティング４３₁及び結合用導波路４４₁は波長λ₁の光のみを分離し、グレーティング４３₂及び結合用導波路４４₂は波長λ₂の光のみを分離し、グレーティング４３₃及び結合用導波路４４₃は波長λ₃の光のみを分離し、グレーティング４３_M及び結合用導波路４４_Mは波長λ_Mの光のみを分離する。そして、分離された波長λ₁の光は、導波路型ＰＤ４５₁で電気信号に変換され、電気遅延線４７₁を介して、主電気遅延線４８に合波され、分離された波長λ₂の光は、導波路型ＰＤ４５₂で電気信号に変換され、電気遅延線４７₁に対して距離ΔＬの時間遅延する電気遅延線４７₂を介して、主電気遅延線４８に合波され、分離された波長λ₃の光は、導波路型ＰＤ４５₃で電気信号に変換され、電気遅延線４７₂に対して距離ΔＬの時間遅延する電気遅延線４７₃を介して、主電気遅延線４８に合波され、分離された波長λ_Mの光は、導波路型ＰＤ４５_Mで電気信号に変換され、電気遅延線４７₃に対して距離ΔＬの時間遅延する電気遅延線４７_Mを介して、主電気遅延線４８に合波されることになる。従って、各波長λ₁〜λ_Mに対応する電気信号は、ΔＬだけ順次遅延されることになり、時間的な重なりが無くなることになる。

次に、ストリップライン型の遅延部４０の作製方法を説明する。

ストリップライン型の遅延部４０では、まず、ＩｎＰ基板４１上に火炎堆積法とドライエッチング法を用いて、主光導波路４２と４本の結合用導波路４４₁〜４４_Mを作製する。その際、ＥＢ描画法とドライエッチング法を用いて、主光導波路４２の直上に異なる波長λ₁〜λ_Mの光信号を結合用導波路４４₁〜４４_Mと結合するＭ種類のグレーティング４３₁〜４３_Mを作製する。これにより、各波長λ₁〜λ_Mの光信号は異なる結合用導波路４４₁〜４４_Mに結合されて、結合用導波路４４₁〜４４_Mの出力端面へ導波される。更に、ドライエッチング法を用いて、結合用導波路４４₁〜４４_Mの出力端面に、導波路型ＰＤ４５₁〜４５_Mを設置するベンチを形成し、その上にＰＤ４５₁〜４５_Mをハンダバンプで固定する。

又、４本の電気遅延線４７₁〜４７_Mとそれらを合波する主電気遅延線４８を持つセラミック基板４６を作製しておき、４本の電気遅延線４７₁〜４７_Mと各ＰＤ４５₁〜４５_Mとを金ワイヤにて接続する。４本の遅延線は各々の信号が時間的に等間隔に順次遅延するように、前述したΔＬ／２を１２ｍｍとしている。このようにして、ストリップライン型の遅延部４０が完成する。

本発明は、多波長の光パケットの光通信に好適なものである。

１０ シリアル−パラレル変換部
２０₁〜２０_N 遅延部
２１ 光サーキュレータ
２２ 光ファイバ
２３₁〜２３_M ファイバグレーティング
２４ ＰＤ
３０ 遅延部
３１ 光サーキュレータ
３２ ＰＬＣ基板
３３ 平面光導波路
３４₁〜３４_M グレーティング
３５ ＰＤ
４０ 遅延部
４１ ＩｎＰ基板
４２ 主導波路
４３₁〜４３_M グレーティング
４４₁〜４４_M 結合用導波路
４５₁〜４５_M 導波路型ＰＤ
４６ セラミック基板
４５₁〜４５_M 電気遅延線
４８ 主電気遅延線

Claims (7)

1. 同一特性を有するＭ個の波長の光信号からなり、Ｍ個の前記光信号の先頭ビットを同一時間に揃えた多波長光信号を、１：Ｎにシリアル−パラレル変換する多波長光信号の光−光型シリアル−パラレル変換装置であって、
   前記多波長光信号のＮビット毎に、各ビットを互いに異なる位置のＮ個の出力ポートに分離し、各出力ポートからＭ個の波長の光信号を出力して、前記多波長光信号を１：Ｎにシリアル−パラレル変換するシリアル−パラレル変換部と、
   前記出力ポートに各々接続され、各出力ポートから出力されたＭ個の波長からなる光信号に、波長毎に順次等間隔の遅延を与える遅延部とを有することを特徴とする多波長光信号の光−光型シリアル−パラレル変換装置。
   但し、Ｍ、Ｎは、２以上の自然数である。
2. 請求項１に記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
   前記遅延部は、
   前記出力ポートに接続された光ファイバと、
   等間隔の遅延を与えるために前記光ファイバに互いに等間隔離れて形成され、各々異なる波長の光信号を反射するＭ個のファイバグレーティングと、
   前記出力ポートと前記光ファイバとの間に挿入され、前記Ｍ個のファイバグレーティングで反射した光信号を、前記光ファイバから分離して出力する光サーキュレータとを有することを特徴とする多波長光信号の光−光型シリアル−パラレル変換装置。
3. 請求項１に記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
   前記遅延部は、
   前記出力ポートに接続され、平面光回路基板に形成された光導波路と、
   等間隔の遅延を与えるために前記光導波路上に互いに等間隔離れて形成され、各々異なる波長の光信号を反射するＭ個のグレーティングと、
   前記出力ポートと前記平面光回路基板との間に挿入され、前記Ｍ個のグレーティングで反射した光信号を、前記光導波路から分離して出力する光サーキュレータとを有することを特徴とする多波長光信号の光−光型シリアル−パラレル変換装置。
4. 請求項３に記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
   前記Ｍ個のグレーティングに代えて、Ｍ個の溝を形成すると共に、各々異なる波長の光信号を反射する反射フィルタを前記溝に各々挿入したことを特徴とする多波長光信号の光−光型シリアル−パラレル変換装置。
5. 同一伝送速度のＭ個の波長の光信号からなり、Ｍ個の前記光信号の先頭ビットを同一時間に揃えた多波長光信号を、１：Ｎにシリアル−パラレル変換する多波長光信号の光−光型シリアル−パラレル変換装置であって、
   前記多波長光信号のＮビット毎に、各ビットを互いに異なる位置のＮ個の出力ポートに出力して、１：Ｎにシリアル−パラレル変換するシリアル−パラレル変換部と、
   前記出力ポートに各々接続され、各出力ポートから出力されたＭ個の波長からなる光信号を波長毎に分離して電気信号に変換し、前記電気信号毎に順次等間隔の遅延を与える遅延部とを有することを特徴とする多波長光信号の光−光型シリアル−パラレル変換装置。
   但し、Ｍ、Ｎは、２以上の自然数である。
6. 請求項５に記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
   前記遅延部は、
   前記出力ポートに接続され、平面光回路基板又は化合物半導体基板に形成された光導波路と、
   前記光導波路に形成され、各々異なる波長の光信号を分離するＭ個のグレーティングカップラと、
   前記グレーティングカップラで分離した光信号を、各々前記電気信号に変換するＭ個のフォトダイオードと、
   前記フォトダイオードで変換した前記電気光信号を、前記電気信号毎に順次等間隔の遅延を与えるＭ個の電気遅延線と、
   前記Ｍ個の電気遅延線と接続され、遅延させた前記電気信号を合波する主電気遅延線とを有することを特徴とする多波長光信号の光−光型シリアル−パラレル変換装置。
7. 請求項１から請求項６のいずれか１つに記載の多波長光信号の光−光型シリアル−パラレル変換装置において、
   前記シリアル−パラレル変換部は、
   前記多波長光信号を、Ｎ本の並列光信号に分波する分波器と、
   前記分波器で分波された前記Ｎ本の並列光信号の各々を１ビットずつ順次遅延させる光遅延部と、
   前記光遅延部で遅延させた前記Ｎ本の並列光信号を反射すると共に、前記Ｎ本の並列光信号と偏光方向が異なる光信号を透過して、前記Ｎ個の出力ポートへ出力する偏光ビームスプリッタと、
   前記偏光ビームスプリッタで反射した前記Ｎ本の並列光信号を一点に集光するレンズと、
   前記レンズで集光した一点に配置され、所定の光パルスが入力されている間、集光された前記Ｎ本の並列光信号の偏光方向を変化させて、前記偏光ビームスプリッタへ反射する光スイッチと、
   前記光遅延部で１ビットずつ順次遅延させた前記Ｎ本の並列光信号の１ビット目からＮビット目が、前記光スイッチに集光されるタイミングで、前記所定の光パルスを出力する光パルス発生器とを有することを特徴とする多波長光信号の光−光型シリアル−パラレル変換装置。