JP2014075943A - Converter and bidirectional converter - Google Patents

Converter and bidirectional converter Download PDF

Info

Publication number
JP2014075943A
JP2014075943A JP2012223133A JP2012223133A JP2014075943A JP 2014075943 A JP2014075943 A JP 2014075943A JP 2012223133 A JP2012223133 A JP 2012223133A JP 2012223133 A JP2012223133 A JP 2012223133A JP 2014075943 A JP2014075943 A JP 2014075943A
Authority
JP
Japan
Prior art keywords
circuit
switching element
parallel
capacitor
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012223133A
Other languages
Japanese (ja)
Other versions
JP5552149B2 (en
Inventor
Motohisa Hitomi
基久 人見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Origin Electric Co Ltd
Original Assignee
Origin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Origin Electric Co Ltd filed Critical Origin Electric Co Ltd
Priority to JP2012223133A priority Critical patent/JP5552149B2/en
Priority to PCT/JP2013/077102 priority patent/WO2014054787A1/en
Priority to CN201380051026.2A priority patent/CN104704731B/en
Priority to KR1020157004080A priority patent/KR101654490B1/en
Publication of JP2014075943A publication Critical patent/JP2014075943A/en
Application granted granted Critical
Publication of JP5552149B2 publication Critical patent/JP5552149B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/22Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33584Bidirectional converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0048Circuits or arrangements for reducing losses
    • H02M1/0054Transistor switching losses
    • H02M1/0058Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

PROBLEM TO BE SOLVED: To provide a converter and a bidirectional converter reducing a switching loss, capable of coping with a wide range input/output voltage/current.SOLUTION: The converter and the bidirectional converter include: a first circuit which is connected to a primary winding of a transformer; a second circuit which is connected to a secondary winding of the transformer; and inductance means which is connected to the primary winding side or the second winding side of the transformer. Out of a first circuit switching element of an upper arm of a first or second leg becoming a set in an on-state and the first circuit switching element of a lower arm of a second or first leg in a first circuit, the first circuit switching element in which first capacitors or second capacitors are connected in parallel is turned off earlier.

Description

本発明は、コンバータ及び双方向コンバータに関する。   The present invention relates to a converter and a bidirectional converter.

一般的にDC−DCコンバータには、入力側と出力側を絶縁するためのトランスが用いられる。また、このトランスの入力側と出力側との巻数比に応じて、入力される直流電圧を昇圧又は降圧して出力することができる。従来のDC−DCコンバータとして、例えば特許文献1のDC−DCコンバータでは、昇圧用のトランス16を用いている。このDC−DCコンバータは、特許文献1の図4(a)に示されるように第1、第4スイッチング素子15a,15dがオンのとき、第2、第3スイッチング素子15b,15cをオフとし、次の期間でこれらの動作を反転させて各期間を交互に発生させることで、高周波交流電圧矩形波を発生させている。この動作により生じた高周波交流電圧矩形波は、トランス16で昇圧され、全波整流回路17を介して出力される。コンバータ制御部20は、所望の出力電圧が得られると、インバータ回路14の第1、第4スイッチング素子15a,15d又は第2、第3スイッチング素子15b,15cをオフさせるように制御する。   Generally, a transformer for insulating an input side and an output side is used in a DC-DC converter. Further, the input DC voltage can be stepped up or stepped down according to the turn ratio between the input side and the output side of the transformer. As a conventional DC-DC converter, for example, the DC-DC converter disclosed in Patent Document 1 uses a step-up transformer 16. This DC-DC converter turns off the second and third switching elements 15b and 15c when the first and fourth switching elements 15a and 15d are on, as shown in FIG. By inverting these operations in the next period and generating each period alternately, a high-frequency AC voltage rectangular wave is generated. The high-frequency AC voltage rectangular wave generated by this operation is boosted by the transformer 16 and output via the full-wave rectifier circuit 17. When a desired output voltage is obtained, the converter control unit 20 controls the first and fourth switching elements 15a and 15d or the second and third switching elements 15b and 15c of the inverter circuit 14 to be turned off.

同様に、特許文献2の図7に示されるDC−DCコンバータでは、入力された直流電圧をインバータ8のデューティー比制御によって交流にし、得られた交流をトランス9で変圧し、整流回路10を介して直流電圧を出力している。このDC−DCコンバータでは、入力電圧の変動に応じてインバータ8のデューティー比を変動させている。この特許文献2のものでは、入力電圧が大きく変動した場合に、デューティー比が小さくなるとトランス9の損失が大きくなってしまう。このため、特許文献2の図8に示されるDC−DCコンバータでは、インバータ8の前に降圧回路7を挿入させ、入力電圧が大きい場合には降圧回路7を動作させている。また、特許文献2の図1に示されるDC−DCコンバータでは、接続切替回路18を設け、入力電圧が大きい場合には接続切替回路18を介して出力電圧を下げている。   Similarly, in the DC-DC converter shown in FIG. 7 of Patent Document 2, the input DC voltage is converted to AC by the duty ratio control of the inverter 8, and the obtained AC is transformed by the transformer 9 and passed through the rectifier circuit 10. Output a DC voltage. In this DC-DC converter, the duty ratio of the inverter 8 is changed according to the change of the input voltage. In this Patent Document 2, when the input voltage largely fluctuates, the loss of the transformer 9 increases when the duty ratio decreases. For this reason, in the DC-DC converter shown in FIG. 8 of Patent Document 2, the step-down circuit 7 is inserted before the inverter 8, and the step-down circuit 7 is operated when the input voltage is large. In the DC-DC converter shown in FIG. 1 of Patent Document 2, a connection switching circuit 18 is provided, and when the input voltage is large, the output voltage is lowered via the connection switching circuit 18.

特開2008−278723号公報JP 2008-278723 A 特開平11−187654号公報JP-A-11-187654

しかし、これらの上記のDC−DCコンバータでは、所望の出力電圧となったときに電流がまだ流れている状態でインバータ回路のスイッチをオフさせることになり、スイッチング損失が生じるという問題がある。また、広範囲な入出力電圧電流の実現のため、インバータ内のスイッチング素子をデューティー比制御で対応させるとトランスの損失が大きくなり、トランスの損失を低減させるために降圧回路や切替回路を設けると回路や制御が複雑になるという問題がある。   However, these DC-DC converters have a problem that switching loss occurs because the switch of the inverter circuit is turned off in a state where the current is still flowing when the desired output voltage is reached. Also, in order to realize a wide range of input / output voltage currents, if the switching elements in the inverter are handled by duty ratio control, the loss of the transformer increases, and if a step-down circuit or switching circuit is provided to reduce the loss of the transformer, the circuit There is a problem that the control becomes complicated.

そこで、本発明は、広範囲な入出力電圧電流に対応でき、スイッチング損失を低減したコンバータ及び双方向コンバータを提供することを目的とする。   Therefore, an object of the present invention is to provide a converter and a bidirectional converter that can cope with a wide range of input / output voltage currents and reduce switching loss.

本発明に係るコンバータは、1次巻線と2次巻線とを有するトランスと、逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第1端子と第2端子との間にそれぞれ並列に接続された第1レグと第2レグと、前記第1レグもしくは第2レグの上下アームの一方のスイッチング素子又は前記第1レグ及び第2レグの上アームもしくは下アームの一方のスイッチング素子に並列に接続される第1コンデンサと、前記第1レグもしくは第2レグの上下アームの他方のスイッチング素子又は前記第1レグ及び第2レグの上アームもしくは下アームの他方のスイッチング素子に並列に接続される第2コンデンサとを有し、前記1次巻線側に接続される第1回路と、ブリッジ接続される一方向性素子のうち少なくとも2つの前記一方向性素子は並列コンデンサがそれぞれ並列に接続されたスイッチ素子を含むスイッチング素子がそれぞれ並列に接続されるブリッジ接続回路と、少なくとも2つの前記スイッチング素子にそれぞれ並列に接続される第3コンデンサと第4コンデンサとを有し、前記2次巻線側に接続される第2回路と、前記第1レグの上下アームの接続点側と前記第2レグの上下アームの接続点側との間に前記1次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記2次巻線を介して接続されるインダクタンス手段と、前記第1又は第2レグの上アームのスイッチング素子と前記第2又は第1レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第1、第2端子側から入力される直流を交流に変換させて前記第1回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第1又は第2レグの上アームのスイッチング素子と前記第2又は第1レグの下アームのスイッチング素子のうち、前記第1コンデンサ又は前記第2コンデンサが並列に接続された前記スイッチング素子を先にオフさせる制御回路と、を備えたことを特徴とする。   The converter according to the present invention includes a transformer having a primary winding and a secondary winding, a switching element having a switching element in which an antiparallel diode and a parallel capacitor are respectively connected in parallel, as upper and lower arms, and a first terminal. A first leg and a second leg respectively connected in parallel with the second terminal; one switching element of the upper and lower arms of the first leg or the second leg; or the upper arm of the first leg and the second leg Alternatively, the first capacitor connected in parallel to one switching element of the lower arm and the other switching element of the upper and lower arms of the first leg or the second leg, or the upper arm or the lower arm of the first leg and the second leg A second capacitor connected in parallel to the other switching element of the first circuit, the first circuit connected to the primary winding side, and a bridge connection At least two of the unidirectional elements include a bridge connection circuit in which switching elements including switch elements each having a parallel capacitor connected in parallel are connected in parallel, and at least two of the switching elements. A third capacitor and a fourth capacitor each connected in parallel; a second circuit connected to the secondary winding side; a connection point side of the upper and lower arms of the first leg; Between the connection point side of the upper and lower arms via the primary winding or in the bridge connection circuit, the unidirectional elements are connected in series with the same polarity and the unidirectional elements. Switching the upper arm of the first or second leg with inductance means connected via the secondary winding to the other connection point side connected in series with the same polarity A switch and a switching element of the lower arm of the second or first leg are turned on and off alternately to convert direct current input from the first and second terminal sides into alternating current and output from the first circuit. When the on / off control of the switching elements in the set is alternately performed, the switching of the upper arm switching element in the first or second leg and the lower arm in the second leg in the on state are switched. And a control circuit that first turns off the switching element to which the first capacitor or the second capacitor is connected in parallel among the elements.

本発明のコンバータ及び双方向コンバータは、広範囲な入出力電圧電流に対応でき、スイッチング損失を低減することができる。   The converter and bidirectional converter of the present invention can cope with a wide range of input / output voltage currents and can reduce switching loss.

本発明の第1の実施形態に係るコンバータの構成図である。1 is a configuration diagram of a converter according to a first embodiment of the present invention. 本発明の第1の実施形態に係るコンバータにおいて第2回路2のスイッチング素子S5、S6をオンオフさせる場合の第1回路1のスイッチング素子S1〜S4及び第2回路2のスイッチング素子S5、S6の駆動信号の一例を示す波形図である。Driving the switching elements S1 to S4 of the first circuit 1 and the switching elements S5 and S6 of the second circuit 2 when the switching elements S5 and S6 of the second circuit 2 are turned on and off in the converter according to the first embodiment of the present invention. It is a wave form diagram which shows an example of a signal. 本発明の第1の実施形態に係るコンバータにおいて第2回路2のスイッチング素子S5、S6をオンオフさせる場合の第1回路1のスイッチング素子S1〜S4の電圧、電流及びトランス11の励磁電流の一例を示す波形図である。An example of voltage and current of switching elements S1 to S4 of first circuit 1 and exciting current of transformer 11 when switching elements S5 and S6 of second circuit 2 are turned on and off in the converter according to the first embodiment of the present invention. FIG. 本発明の第1の実施形態に係るコンバータにおいて第2回路2のスイッチング素子S5、S6をオンオフさせる場合の第2回路2のスイッチング素子S5、S6の電圧、電流及び一方向性素子D7、D8の電圧、電流の一例を示す波形図である。In the converter according to the first embodiment of the present invention, when the switching elements S5 and S6 of the second circuit 2 are turned on and off, the voltages and currents of the switching elements S5 and S6 of the second circuit 2 and the unidirectional elements D7 and D8 It is a wave form diagram which shows an example of a voltage and an electric current. 図3の波形図の一部を拡大した波形図である。FIG. 4 is an enlarged waveform diagram of a part of the waveform diagram of FIG. 3. 本発明の第1の実施形態に係るコンバータにおいて第2回路2のスイッチング素子S5、S6をオンオフさせる場合に各タイミングで形成される回路図である。FIG. 4 is a circuit diagram formed at each timing when switching elements S5 and S6 of the second circuit 2 are turned on and off in the converter according to the first embodiment of the present invention. 本発明の第1の実施形態に係るコンバータにおいて、第3端子T3及び第4端子T4間側に出力される電圧を第2回路2のスイッチング素子S5、S6をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第1回路1のスイッチング素子S1〜S4及び第2回路2のスイッチング素子S5、S6の駆動信号を示す波形図の一例である。In the converter according to the first embodiment of the present invention, the voltage output to the side between the third terminal T3 and the fourth terminal T4 is obtained from the output voltage obtained by turning on and off the switching elements S5 and S6 of the second circuit 2. 6 is an example of a waveform diagram showing drive signals for switching elements S1 to S4 of the first circuit 1 and switching elements S5 and S6 of the second circuit 2 in the operation of lowering the voltage. 本発明の第1の実施形態に係るコンバータにおいて、第3端子T3及び第4端子T4間側に出力される電圧を第2回路2のスイッチング素子S5、S6をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第1回路1のスイッチング素子S1〜S4の電圧、電流及びトランス11の励磁電流の一例を示す波形図である。In the converter according to the first embodiment of the present invention, the voltage output to the side between the third terminal T3 and the fourth terminal T4 is obtained from the output voltage obtained by turning on and off the switching elements S5 and S6 of the second circuit 2. 6 is a waveform diagram showing an example of voltages and currents of the switching elements S1 to S4 of the first circuit 1 and an exciting current of the transformer 11 in the operation of lowering the voltage. 本発明の第1の実施形態に係るコンバータにおいて、第3端子T3及び第4端子T4間側に出力される電圧を第2回路2のスイッチング素子S5、S6をオンオフさせる動作で得られる出力電圧よりも低くさせる動作での第2回路2の一方向性素子D5〜D8の電圧、電流の一例を示す波形図である。In the converter according to the first embodiment of the present invention, the voltage output to the side between the third terminal T3 and the fourth terminal T4 is obtained from the output voltage obtained by turning on and off the switching elements S5 and S6 of the second circuit 2. 6 is a waveform diagram showing an example of voltages and currents of the unidirectional elements D5 to D8 of the second circuit 2 in the operation of lowering the second circuit 2. FIG. 本発明の第1の実施形態に係るコンバータにおいて、第3端子T3及び第4端子T4間側に出力される電圧を第2回路2のスイッチング素子S5、S6をオンオフさせる動作で得られる出力電圧よりも低くさせる動作について各タイミングで形成される回路図である。In the converter according to the first embodiment of the present invention, the voltage output to the side between the third terminal T3 and the fourth terminal T4 is obtained from the output voltage obtained by turning on and off the switching elements S5 and S6 of the second circuit 2. It is a circuit diagram formed at each timing for the operation of lowering. 本発明の第2の実施形態に係る双方向コンバータの構成図である。It is a block diagram of the bidirectional | two-way converter which concerns on the 2nd Embodiment of this invention.

以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、以下の実施形態は本発明の一形態であり、本発明はこれらの実施形態に限定されるものではない。また、本明細書の以下の実施形態及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the following embodiment is one form of this invention, and this invention is not limited to these embodiment. In the following embodiments and drawings of the present specification, components having the same reference numerals indicate the same components.

(第1の実施形態)
図1〜図6によって本発明に係る第1の実施形態のコンバータについて説明する。図1に、本発明の第1の実施形態に係るコンバータの構成図を示す。図1に示されるコンバータは、トランス11と、トランス11の1次巻線11a側に接続される第1回路1と、トランス11の2次巻線11b側に接続される第2の回路2と、インダクタンス手段Lと、制御回路3とを備える。このコンバータは、第1端子T1及び第2端子T2側から入力される直流を交流に変換させて第1回路1から出力し、トランス11を介して第2回路2で交流を直流に変換して出力側の第3端子T3、第4端子T4側へ電力を供給する。
(First embodiment)
A converter according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a configuration diagram of a converter according to a first embodiment of the present invention. The converter shown in FIG. 1 includes a transformer 11, a first circuit 1 connected to the primary winding 11a side of the transformer 11, and a second circuit 2 connected to the secondary winding 11b side of the transformer 11. Inductance means L and control circuit 3 are provided. This converter converts the direct current input from the first terminal T1 and the second terminal T2 side into alternating current and outputs it from the first circuit 1, and converts the alternating current into direct current in the second circuit 2 via the transformer 11. Electric power is supplied to the third terminal T3 and the fourth terminal T4 side on the output side.

第1端子T1、第2端子には外付けされる電源からの電力が入力される。第1端子T1、第2端子T2の間にはコンデンサ16が接続され、直流電圧となる。さらに第1端子T1、第2端子間には第1回路1が接続され、第1回路1は、第1レグ12及び第2レグ13の上下アームをスイッチング素子S1〜S4で構成したフルブリッジの回路となっている。   Power from an external power supply is input to the first terminal T1 and the second terminal. A capacitor 16 is connected between the first terminal T1 and the second terminal T2, and becomes a DC voltage. Further, the first circuit 1 is connected between the first terminal T1 and the second terminal, and the first circuit 1 is a full bridge in which upper and lower arms of the first leg 12 and the second leg 13 are configured by switching elements S1 to S4. It is a circuit.

第1レグ12、第2レグ13は、第1端子と第2端子との間にそれぞれ並列に接続される。第1レグ12は、スイッチング素子S1、S2を上下アームとし、第2レグ13は、スイッチング素子S3、S4を上下アームとする。図1では、スイッチ素子Q1〜Q4に逆並列ダイオードD1〜D4と並列コンデンサC1〜C4とがそれぞれ並列に接続されたスイッチング素子S1〜S4を用いている。つまり、逆並列ダイオードD1〜D4はスイッチング素子S1〜S4の内部ダイオードであり、並列コンデンサC1〜C4はスイッチング素子S1〜S4の寄生容量である。   The first leg 12 and the second leg 13 are connected in parallel between the first terminal and the second terminal, respectively. The first leg 12 has switching elements S1 and S2 as upper and lower arms, and the second leg 13 has switching elements S3 and S4 as upper and lower arms. In FIG. 1, switching elements S1 to S4 in which antiparallel diodes D1 to D4 and parallel capacitors C1 to C4 are connected in parallel to the switching elements Q1 to Q4 are used. That is, the antiparallel diodes D1 to D4 are internal diodes of the switching elements S1 to S4, and the parallel capacitors C1 to C4 are parasitic capacitances of the switching elements S1 to S4.

なお、本発明においては、スイッチ素子Q1〜Q4に並列に接続された逆並列ダイオードD1〜D4は、図1に示したようにスイッチング素子S1〜S4の内蔵ダイオードを用いてもよく、スイッチング素子S1〜S4とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、スイッチ素子Q1〜Q4に並列に接続された並列コンデンサC1〜C4は、図1に示したようにスイッチング素子S1〜S4の寄生容量を用いてもよく、スイッチング素子S1〜S4とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。   In the present invention, as the antiparallel diodes D1 to D4 connected in parallel to the switching elements Q1 to Q4, the built-in diodes of the switching elements S1 to S4 may be used as shown in FIG. A diode externally attached to -S4 may be used, or a combination thereof may be used. Similarly, the parallel capacitors C1 to C4 connected in parallel to the switching elements Q1 to Q4 may use the parasitic capacitances of the switching elements S1 to S4 as shown in FIG. 1, and are separate from the switching elements S1 to S4. An external capacitor may be used, or a combination thereof.

第1コンデンサCa、第2コンデンサCbは、組となる第1回路1のスイッチング素子S1とS4又はS2とS3のうち先にオフさせるスイッチング素子にそれぞれ並列に接続される。図1では、第1コンデンサCa、第2コンデンサCbを、先にオフさせる第2レグ13の上下アームのスイッチング素子S3、S4にそれぞれ並列に接続している。   The first capacitor Ca and the second capacitor Cb are respectively connected in parallel to the switching elements S1 and S4 or the switching elements S2 and S3 of the first circuit 1 to be turned off first. In FIG. 1, the first capacitor Ca and the second capacitor Cb are respectively connected in parallel to the switching elements S3 and S4 of the upper and lower arms of the second leg 13 that are turned off first.

第2回路2は、一方向性素子D7、D8と2つのスイッチング素子S5、S6とを備えるブリッジ接続回路と、2つのスイッチング素子S5、S6にそれぞれ並列に接続される第3コンデンサCcと第4コンデンサCdとを有し、トランス11の2次巻線11b側に接続される。図1では、一方向性素子D5、D6と並列コンデンサC5、C6とがそれぞれ並列に接続されたスイッチ素子Q5、Q6を含むスイッチング素子S5、S6を用いている。また、同じ極性で直列に接続された一方向性素子D5とD6との直列回路と、同じ極性で直列に接続された一方向性素子D7とD8との直列回路とが、それぞれ第3端子T3、第4端子T4間側に並列に接続される。   The second circuit 2 includes a bridge connection circuit including unidirectional elements D7 and D8 and two switching elements S5 and S6, a third capacitor Cc and a fourth capacitor connected in parallel to the two switching elements S5 and S6, respectively. And a capacitor Cd, which is connected to the secondary winding 11b side of the transformer 11. In FIG. 1, switching elements S5 and S6 including switch elements Q5 and Q6 in which unidirectional elements D5 and D6 and parallel capacitors C5 and C6 are respectively connected in parallel are used. Further, a series circuit of unidirectional elements D5 and D6 connected in series with the same polarity and a series circuit of unidirectional elements D7 and D8 connected in series with the same polarity are respectively connected to the third terminal T3. Are connected in parallel between the fourth terminals T4.

図1では、スイッチ素子Q5、Q6に逆並列ダイオードD5、D6と並列コンデンサC5、C6とがそれぞれ並列に接続されたスイッチング素子S5、S6を用いている。つまり、一方向性素子D5、D6はスイッチング素子S5、S6の内部ダイオードであり、並列コンデンサC5、C6はスイッチング素子S5、S6の寄生容量である。なお、本発明においては、一方向性素子D5、D6は、図1に示したようにスイッチング素子S5、S6の内蔵ダイオードを用いてもよく、スイッチング素子S5、S6とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、並列コンデンサC5、C6は、図1に示したようにスイッチング素子S5、S6の寄生容量を用いてもよく、スイッチング素子S5、S6とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。   In FIG. 1, switching elements S5 and S6 in which antiparallel diodes D5 and D6 and parallel capacitors C5 and C6 are connected in parallel to switching elements Q5 and Q6, respectively, are used. That is, the unidirectional elements D5 and D6 are internal diodes of the switching elements S5 and S6, and the parallel capacitors C5 and C6 are parasitic capacitances of the switching elements S5 and S6. In the present invention, the unidirectional elements D5 and D6 may use diodes built in the switching elements S5 and S6 as shown in FIG. 1, and are diodes externally attached separately from the switching elements S5 and S6. Or a combination thereof. Similarly, the parallel capacitors C5 and C6 may use the parasitic capacitances of the switching elements S5 and S6 as shown in FIG. 1, or may use external capacitors separately from the switching elements S5 and S6. Alternatively, a combination thereof may be used.

第2回路2のブリッジ接続回路内で、一方向性素子D5、D6が同じ極性で直列に接続される接続点側と一方向性素子D7、D8が同じ極性で直列に接続される他方の接続点側とには、トランス11の2次巻線11bが接続される。また、第3端子T3、第4端子T4の間にはコンデンサ17が接続され、直流電圧が第3端子T3、第4端子T4の間に出力される。   In the bridge connection circuit of the second circuit 2, the connection point side where the unidirectional elements D5, D6 are connected in series with the same polarity and the other connection where the unidirectional elements D7, D8 are connected in series with the same polarity The secondary winding 11b of the transformer 11 is connected to the point side. A capacitor 17 is connected between the third terminal T3 and the fourth terminal T4, and a DC voltage is output between the third terminal T3 and the fourth terminal T4.

インダクタンス手段Lは、第1レグ12の上下アームの接続点側と第2レグ13の上下アームの接続点側とにトランス11の1次巻線11aを介して接続される。このインダクタンス手段Lは、第2回路2のブリッジ接続回路内で一方向性素子D5、D6が同じ極性で直列に接続される接続点側と一方向性素子D7、D8が同じ極性で直列に接続される他方の接続点側とにトランス11の2次巻線11bを介して接続させてもよい。また、図1では、インダクタンス手段Lの一端が第1レグ12の上下アームの接続点側に、他端がトランス11の1次巻線11a側に接続されるが、インダクタンス手段Lの一端を第2レグ13の上下アームの接続点側に、他端をトランス11の1次巻線11a側に接続させてもよい。インダクタンス手段Lが2次巻線11bを介して接続される場合も同様である。   The inductance means L is connected to the connection point side of the upper and lower arms of the first leg 12 and the connection point side of the upper and lower arms of the second leg 13 via the primary winding 11 a of the transformer 11. In the inductance means L, the unidirectional elements D5 and D6 are connected in series with the same polarity in the bridge connection circuit of the second circuit 2, and the unidirectional elements D7 and D8 are connected in series with the same polarity. The other connection point side may be connected via the secondary winding 11b of the transformer 11. In FIG. 1, one end of the inductance means L is connected to the connection point side of the upper and lower arms of the first leg 12, and the other end is connected to the primary winding 11a side of the transformer 11. The other end may be connected to the primary winding 11 a side of the transformer 11 on the connection point side of the upper and lower arms of the two legs 13. The same applies to the case where the inductance means L is connected via the secondary winding 11b.

制御回路3は、第1回路1のスイッチング素子S1〜S4、第2回路2のスイッチング素子S5、S6にそれぞれ駆動信号を与えて、各スイッチング素子のオンオフ制御をする。図1のコンバータは、第1レグ12又は第2レグ13の上アームのスイッチング素子S1又はS3と第2レグ13又は第1レグ12の下アームのスイッチング素子S4又はS2とがそれぞれ一組となって交互にオンオフする。組となる第1回路1のスイッチング素子S1、S4のうち、スイッチング素子S4又はS1を先にオフさせて、その後に、スイッチング素子S1又はS4を後からオフさせる。同様に、他方の組となる第1回路1のスイッチング素子S2、S3のうち、スイッチング素子S3又はS2を先にオフさせて、その後に、スイッチング素子S2又はS3を後からオフさせる。   The control circuit 3 gives drive signals to the switching elements S1 to S4 of the first circuit 1 and the switching elements S5 and S6 of the second circuit 2 to control on / off of each switching element. In the converter of FIG. 1, the switching element S1 or S3 of the upper arm of the first leg 12 or the second leg 13 and the switching element S4 or S2 of the lower arm of the second leg 13 or the first leg 12 are each set. Alternately turn on and off. Of the switching elements S1 and S4 of the first circuit 1 to be paired, the switching element S4 or S1 is turned off first, and then the switching element S1 or S4 is turned off later. Similarly, among the switching elements S2 and S3 of the first circuit 1 which is the other set, the switching element S3 or S2 is turned off first, and then the switching element S2 or S3 is turned off later.

図1に示した第2回路2の出力電圧検出手段18は、第3端子T3及び第4端子T4間に出力される第2回路2の出力電圧を検出する。この出力電圧検出値は制御回路3に入力される。制御回路3は、出力電圧検出値にもとづいて第1回路1のスイッチング素子S1〜S4及び第2回路2のスイッチング素子S5、S6をオンオフさせて、第2回路2の出力電圧を制御する。例えば、制御回路3は、出力電圧検出値を負荷条件に応じた目標電圧値に近づけるように第1回路1のスイッチング素子S1〜S4及び第2回路2のスイッチング素子S5、S6のパルス幅や周波数等を変調させるパルス制御を行う。第2回路2の出力電圧検出手段18は、例えば出力側に抵抗を接続し、この抵抗に印加される電圧を検出する。   The output voltage detection means 18 of the second circuit 2 shown in FIG. 1 detects the output voltage of the second circuit 2 output between the third terminal T3 and the fourth terminal T4. This output voltage detection value is input to the control circuit 3. The control circuit 3 controls the output voltage of the second circuit 2 by turning on and off the switching elements S1 to S4 of the first circuit 1 and the switching elements S5 and S6 of the second circuit 2 based on the output voltage detection value. For example, the control circuit 3 uses the pulse widths and frequencies of the switching elements S1 to S4 of the first circuit 1 and the switching elements S5 and S6 of the second circuit 2 so that the output voltage detection value approaches the target voltage value according to the load condition. Pulse control that modulates etc. is performed. The output voltage detection means 18 of the second circuit 2 connects a resistor on the output side, for example, and detects the voltage applied to this resistor.

制御回路3は、第2回路2のスイッチング素子S5又はS6に与える駆動信号のパルス制御によって、第1端子T1及び第2端子T2側からインダクタンス手段Lに蓄積させるエネルギー量を制御する。この場合は、組となる第1回路1のスイッチング素子S1とS4同士又はスイッチング素子S2とS3同士がオン状態にある期間に、第2回路2のスイッチング素子S5又はS6をオン状態にさせることで、トランス11の2次巻線11b側を短絡状態にする。これにより、第1端子T1及び第2端子T2側から入力されるエネルギーをインダクタンス手段Lに蓄積させる。次に、組となる第1回路1のスイッチング素子S1とS4同士又はスイッチング素子S2とS3同士がオン状態を継続している期間に、第2回路2のスイッチング素子S5又はS6をオフ状態とさせる。これにより、インダクタンス手段Lに蓄積させていたエネルギーが第3端子T3、第4端子T4側に供給される。   The control circuit 3 controls the amount of energy accumulated in the inductance means L from the first terminal T1 and second terminal T2 side by pulse control of the drive signal applied to the switching element S5 or S6 of the second circuit 2. In this case, the switching elements S5 and S6 of the second circuit 2 are turned on during a period in which the switching elements S1 and S4 of the first circuit 1 and the switching elements S2 and S3 of the first circuit 1 that are paired are in the on state. The secondary winding 11b side of the transformer 11 is short-circuited. Thereby, the energy input from the first terminal T1 and the second terminal T2 side is accumulated in the inductance means L. Next, the switching elements S5 and S6 of the second circuit 2 are turned off during a period in which the switching elements S1 and S4 of the first circuit 1 and the switching elements S2 and S3 of the pair of the first circuit 1 continue to be on. . Thereby, the energy stored in the inductance means L is supplied to the third terminal T3 and the fourth terminal T4 side.

また、制御回路3は、第3端子T3及び第4端子T4側間に出力される電圧を上述の第2回路2のスイッチング素子S5、S6をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合に、第1回路のスイッチング素子をパルス制御し、かつ第2回路のスイッチング素子S5、S6を順方向に導通しないように動作をさせる。具体的には、制御回路3は、組となる第1回路のスイッチング素子S1とS4同士又はスイッチング素子S2とS3同士がオン状態にある期間に、第1端子T1及び第2端子T2側から入力されるエネルギーをインダクタンス手段Lを介して、第3端子T3及び第4端子T4側に供給させるように第1回路のスイッチング素子をパルス制御し、かつ第2回路のスイッチング素子S5、S6を順方向に導通しないように動作をさせる。この動作では、制御回路3は、第2回路2のスイッチング素子S5及びS6を順方向に導通させないため、第2回路2のブリッジ接続回路は、一方向性素子D5〜D8が導通するフルブリッジの整流回路として機能する。   Further, the control circuit 3 operates to lower the voltage output between the third terminal T3 and the fourth terminal T4 than the output voltage obtained by the operation of turning on and off the switching elements S5 and S6 of the second circuit 2 described above. In this case, the switching element of the first circuit is pulse-controlled, and the switching elements S5 and S6 of the second circuit are operated so as not to conduct in the forward direction. Specifically, the control circuit 3 inputs from the first terminal T1 and the second terminal T2 side during a period in which the switching elements S1 and S4 of the first circuit or the switching elements S2 and S3 of the first circuit to be paired are in the ON state. The switching element of the first circuit is pulse-controlled so that the energy to be supplied is supplied to the third terminal T3 and the fourth terminal T4 side via the inductance means L, and the switching elements S5 and S6 of the second circuit are forwardly driven. Operate so as not to conduct. In this operation, since the control circuit 3 does not conduct the switching elements S5 and S6 of the second circuit 2 in the forward direction, the bridge connection circuit of the second circuit 2 is a full bridge in which the unidirectional elements D5 to D8 are conducted. Functions as a rectifier circuit.

なお、駆動信号については、第1回路1のスイッチング素子、第2回路2のスイッチング素子をオンさせるための駆動信号をオン信号、オフさせるための駆動信号をオフ信号として下記の動作で説明する。駆動信号としては、電圧、電流などを用いる。また、オン信号、オフ信号等は、オン、オフの期間ずっと信号を与えるものであっても、トリガーとして短い時間の信号を与えるものであってもよく、特に限定されるものではない。   The drive signal will be described in the following operation with the drive signal for turning on the switching element of the first circuit 1 and the switching element of the second circuit 2 being an on signal and the drive signal for turning off the off signal. As the drive signal, voltage, current, or the like is used. Further, the on signal, the off signal, and the like are not particularly limited, and may be a signal that is given throughout the on or off period or a signal that is given as a trigger for a short time.

次に、本発明の第1の実施形態に係るコンバータの動作の一例について説明する。まずは、図2から図6を用いてコンバータの第2回路2のスイッチング素子S5、S6をオンオフさせる動作を行う場合について説明する。図2は、第1回路1のスイッチング素子S1〜S4及び第2回路2のスイッチング素子S5、S6の駆動信号の一例を示す波形図である。図3は、第1回路1のスイッチング素子S1〜S4の電圧、電流及びトランス11の励磁電流の一例を示す波形図である。図4は、第2回路2のスイッチング素子S5、S6の電圧、電流及び一方向性素子D7、D8の電圧、電流の一例を示す波形図である。また、図5は、図3の波形図の一部の時間Tx部分を拡大した図である。図6は、各タイミングで形成される回路図である。なお、図3から図5に示す電流波形では、第1回路1のスイッチング素子S1〜S4、第2回路2のスイッチング素子S5、S6を順方向に流れる電流をプラスとし、第1回路1のスイッチング素子S1〜S4、第2回路2のスイッチング素子S5、S6を逆方向に流れる電流及び一方向性素子D7、D8を順方向に流れる電流をマイナスとしている。   Next, an example of the operation of the converter according to the first embodiment of the present invention will be described. First, the case where the operation | movement which turns on / off switching element S5, S6 of the 2nd circuit 2 of a converter is demonstrated using FIGS. 2-6. FIG. 2 is a waveform diagram showing an example of drive signals for the switching elements S1 to S4 of the first circuit 1 and the switching elements S5 and S6 of the second circuit 2. FIG. 3 is a waveform diagram showing an example of the voltage and current of the switching elements S1 to S4 of the first circuit 1 and the exciting current of the transformer 11. FIG. 4 is a waveform diagram showing an example of the voltage and current of the switching elements S5 and S6 of the second circuit 2 and the voltage and current of the unidirectional elements D7 and D8. FIG. 5 is an enlarged view of a part of time Tx in the waveform diagram of FIG. FIG. 6 is a circuit diagram formed at each timing. In the current waveforms shown in FIGS. 3 to 5, the current flowing in the forward direction through the switching elements S1 to S4 of the first circuit 1 and the switching elements S5 and S6 of the second circuit 2 is positive, and the switching of the first circuit 1 is performed. The current flowing in the reverse direction through the elements S1 to S4 and the switching elements S5 and S6 of the second circuit 2 and the current flowing in the forward direction through the unidirectional elements D7 and D8 are negative.

時刻t1で、組となる第1回路1のスイッチング素子S1及びS4にオン信号を与えられたとする。第2回路2のスイッチング素子S6のオン信号は、時刻t1以前にすでに与えられているとする。そうすると、スイッチ素子Q1、Q4及びスイッチ素子Q6は順方向に導通する。この状態では、図6(a)に示されるように、第1端子T1及び第2端子T2側から供給される入力電力によって、電流が、第1端子T1側からスイッチ素子Q1、インダクタンス手段L、1次巻線11a、スイッチ素子Q4、第2端子T2側に流れる。トランス11の2次巻線11b側では、2次巻線11b、スイッチ素子Q6、一方向性素子D8を通じて電流が流れ、2次巻線11b側は短絡状態となる。このため、第1端子T1及び第2端子T2側から供給される入力電力によって、インダクタンス手段Lにエネルギーが蓄積される。また、コンデンサ17からは、第3端子T3、第4端子T4側へ電力が供給される。   Assume that an ON signal is given to the switching elements S1 and S4 of the first circuit 1 to be paired at time t1. It is assumed that the ON signal of the switching element S6 of the second circuit 2 has already been given before time t1. Then, the switch elements Q1, Q4 and the switch element Q6 conduct in the forward direction. In this state, as shown in FIG. 6A, the input power supplied from the first terminal T1 and the second terminal T2 side causes the current to flow from the first terminal T1 side to the switching element Q1, the inductance means L, It flows to the primary winding 11a, the switch element Q4, and the second terminal T2. On the secondary winding 11b side of the transformer 11, a current flows through the secondary winding 11b, the switch element Q6, and the unidirectional element D8, and the secondary winding 11b side is short-circuited. For this reason, energy is stored in the inductance means L by the input power supplied from the first terminal T1 and the second terminal T2. In addition, power is supplied from the capacitor 17 to the third terminal T3 and the fourth terminal T4 side.

時刻t2で、例えば、第2回路の出力電圧検出手段18によって検出された第3端子T3、第4端子T4間の電圧検出値が目標値に近づくように制御回路3で決めたタイミングで第2回路2のスイッチング素子S6にオフ信号が与えられたとすると、インダクタンス手段Lに蓄積されたエネルギーによる第2回路2の出力側への供給が開始される。図6(b)に示すように、トランス11の1次巻線11a側は時刻t1から継続して同じ経路で電流が流れるが、2次巻線11b側ではスイッチ素子Q6がオフ状態となる。図4に示すように、この時刻t2では、第2回路2のスイッチング素子S6に大きな電流が流れる状態でスイッチ素子Q6をオフさせるのでスイッチング損失が問題となる。このスイッチング損失を減らす手段として、スイッチング素子S6のオフ時のスイッチング素子S6の両端電圧を低くさせることが考えられる。   At time t2, for example, the second timing is determined by the control circuit 3 so that the voltage detection value between the third terminal T3 and the fourth terminal T4 detected by the output voltage detection means 18 of the second circuit approaches the target value. Assuming that an off signal is given to the switching element S6 of the circuit 2, supply of energy stored in the inductance means L to the output side of the second circuit 2 is started. As shown in FIG. 6B, a current flows through the same path on the primary winding 11a side of the transformer 11 from the time t1, but the switch element Q6 is turned off on the secondary winding 11b side. As shown in FIG. 4, at this time t2, the switching element Q6 is turned off while a large current flows through the switching element S6 of the second circuit 2, so that switching loss becomes a problem. As a means for reducing the switching loss, it is conceivable to reduce the voltage across the switching element S6 when the switching element S6 is off.

本発明では、スイッチ素子Q6に対して並列コンデンサC6と第4コンデンサCdとを並列に接続してコンデンサの容量を大きくしている。同様に、スイッチ素子Q5に対して並列コンデンサC5と第3コンデンサCcとを並列に接続してコンデンサの容量を大きくしている。時刻t2でスイッチ素子Q6がオフすると、図6(b)に示すように、2次巻線11b側では、オフしたスイッチ素子Q6に並列に接続された並列コンデンサC6及び第4コンデンサCdを充電する方向に、電流が2次巻線11bから並列コンデンサC6及び第4コンデンサCd、一方向性素子D8を流れる。一方、並列コンデンサC5及び第4コンデンサCcからは、第3端子T3、第4端子T4側、一方向性素子D8、2次巻線11bを介して放電電流が流れる。コンデンサ容量を大きくしたことによって、並列コンデンサC6及び第4コンデンサCd、並列コンデンサC5及び第3コンデンサCcの充放電動作による第2回路2のスイッチング素子S6の両端電圧の上昇を緩やかにすることができる。このため、第2回路2のスイッチング素子S6のオフ時のスイッチング損失を低減させることができる。   In the present invention, a parallel capacitor C6 and a fourth capacitor Cd are connected in parallel to the switch element Q6 to increase the capacitance of the capacitor. Similarly, a parallel capacitor C5 and a third capacitor Cc are connected in parallel to the switch element Q5 to increase the capacitance of the capacitor. When the switch element Q6 is turned off at time t2, as shown in FIG. 6B, on the secondary winding 11b side, the parallel capacitor C6 and the fourth capacitor Cd connected in parallel to the turned off switch element Q6 are charged. In the direction, current flows from the secondary winding 11b through the parallel capacitor C6, the fourth capacitor Cd, and the unidirectional element D8. On the other hand, a discharge current flows from the parallel capacitor C5 and the fourth capacitor Cc through the third terminal T3, the fourth terminal T4 side, the unidirectional element D8, and the secondary winding 11b. By increasing the capacitor capacity, it is possible to moderate the rise in the voltage across the switching element S6 of the second circuit 2 due to the charge / discharge operation of the parallel capacitor C6 and the fourth capacitor Cd, and the parallel capacitor C5 and the third capacitor Cc. . For this reason, the switching loss at the time of OFF of switching element S6 of the 2nd circuit 2 can be reduced.

時刻t3で第2回路2の並列コンデンサC6及び第4コンデンサCdと並列コンデンサC5及び第3コンデンサCcとの充放電が終わると、図6(c)に示すように、一方向性素子D5が導通する。2次巻線11b側の電流は、2次巻線11bから、一方向性素子D5、第3端子T3、第4端子T4側、一方向性素子D8を介して流れる。上述の時刻t1から時刻t2の間にインダクタンス手段Lに蓄積されたエネルギーが第2回路2の出力側へ供給される。なお、上述のインダクタンス手段Lに蓄積されたエネルギーによる第2回路2出力側へ供給では、第3端子T3、第4端子T4の先に接続される負荷への供給の他に、時刻t1から時刻t2の間に放電されたコンデンサ17を充電する。また、1次巻線11a側の電流は、時刻t1からスイッチ素子Q4がオフする時刻t4までの期間は同じ電流経路で流れ続ける。   When charging / discharging of the parallel capacitor C6 and the fourth capacitor Cd and the parallel capacitor C5 and the third capacitor Cc of the second circuit 2 is completed at time t3, as shown in FIG. 6C, the unidirectional element D5 becomes conductive. To do. The current on the secondary winding 11b side flows from the secondary winding 11b through the unidirectional element D5, the third terminal T3, the fourth terminal T4 side, and the unidirectional element D8. The energy accumulated in the inductance means L between the time t1 and the time t2 is supplied to the output side of the second circuit 2. In addition, in the supply to the second circuit 2 output side by the energy accumulated in the inductance means L described above, in addition to the supply to the load connected to the tip of the third terminal T3 and the fourth terminal T4, the time from the time t1 to the time The capacitor 17 discharged during t2 is charged. Further, the current on the primary winding 11a side continues to flow through the same current path from time t1 to time t4 when the switch element Q4 is turned off.

時刻t4で、組となる第1回路1のスイッチング素子S1、S4のうち、先にオフさせる第1回路1のスイッチング素子S4に制御回路3からオフ信号が与えられる。このため、図3に示すように、電流値が比較的大きな状態でスイッチ素子Q4オフするため、第1回路1のスイッチング素子S4のオフ時にスイッチング損失が生じる。このスイッチング損失を減らす手段として、第1回路1のスイッチング素子S4のオフ時の第1回路1のスイッチング素子S4の両端電圧を低くさせることが考えられる。   At time t4, the control circuit 3 gives an off signal to the switching element S4 of the first circuit 1 to be turned off first, among the switching elements S1 and S4 of the first circuit 1 to be paired. For this reason, as shown in FIG. 3, since the switching element Q4 is turned off in a state where the current value is relatively large, a switching loss occurs when the switching element S4 of the first circuit 1 is turned off. As a means for reducing this switching loss, it is conceivable to reduce the voltage across the switching element S4 of the first circuit 1 when the switching element S4 of the first circuit 1 is off.

本発明では、スイッチ素子Q4に対して並列コンデンサC4の他に第2コンデンサCbも並列に接続してコンデンサの容量を大きくしている。同様に、スイッチ素子Q3に対して並列コンデンサC3の他に第1コンデンサCaも並列に接続してコンデンサの容量を大きくしている。このため、時刻t4でスイッチ素子Q4がオフすると、図6(d)に示すように、1次巻線11a側では、オフしたスイッチ素子Q4に並列に接続された並列コンデンサC4及び第2コンデンサCbを充電する方向に、電流がインダクタンス手段L、1次巻線11a、並列コンデンサC4及び第2コンデンサCb、第2端子T2、第1端子T1側からスイッチ素子Q1を通じて流れる。一方、並列コンデンサC3及び第1コンデンサCaからは、スイッチ素子Q1、インダクタンス手段L、1次巻線11aを通じて放電電流が流れる。コンデンサ容量を大きくしたことで、並列コンデンサC4及び第2コンデンサCb、並列コンデンサC3及び第1コンデンサCaの充放電動作によるスイッチング素子S4の両端電圧上昇を緩やかにさせることができる。よって、第1回路1のスイッチング素子S4のオフ時のスイッチング損失を低減させることができる。   In the present invention, in addition to the parallel capacitor C4, the second capacitor Cb is also connected in parallel to the switch element Q4 to increase the capacitance of the capacitor. Similarly, in addition to the parallel capacitor C3, the first capacitor Ca is connected in parallel to the switch element Q3 to increase the capacitance of the capacitor. Therefore, when the switch element Q4 is turned off at time t4, as shown in FIG. 6D, on the primary winding 11a side, the parallel capacitor C4 and the second capacitor Cb connected in parallel to the turned off switch element Q4. Current flows in the direction of charging the inductance means L, the primary winding 11a, the parallel capacitor C4 and the second capacitor Cb, the second terminal T2, and the first terminal T1 through the switch element Q1. On the other hand, a discharge current flows from the parallel capacitor C3 and the first capacitor Ca through the switch element Q1, the inductance means L, and the primary winding 11a. By increasing the capacitor capacity, it is possible to moderately increase the voltage across the switching element S4 due to the charge / discharge operation of the parallel capacitor C4 and the second capacitor Cb, the parallel capacitor C3 and the first capacitor Ca. Therefore, the switching loss when the switching element S4 of the first circuit 1 is turned off can be reduced.

時刻t5で並列コンデンサC3及び第1コンデンサCaの放電、並列コンデンサC4及び第2コンデンサCbの充電が終わると、図6(e)に示すように、スイッチ素子Q3に並列に接続された逆並列ダイオードD3が導通する。1次巻線11a側では、インダクタンス手段Lに蓄積されたエネルギー及びトランス11の励磁電流によって、時刻t5の直前に1次巻線11a、インダクタンス手段Lに流れていた電流と同じ方向に、インダクタンス手段L、1次巻線11aから逆並列ダイオードD3、スイッチ素子Q1を通じて電流が流れる。なお、2次巻線11b側の電流は、時刻t3から継続して2次巻線11b、一方向性素子D5、第3端子T3側、第4端子T4側、一方向性素子D8を通じて流れている。この2次巻線11b側の電流経路に流れる期間は、一方向性素子D5の導通時から後に一方向性素子D5に流れる電流がほぼゼロになるまで続く。   When the discharge of the parallel capacitor C3 and the first capacitor Ca and the charge of the parallel capacitor C4 and the second capacitor Cb are finished at time t5, as shown in FIG. 6E, the antiparallel diode connected in parallel to the switch element Q3. D3 conducts. On the primary winding 11a side, due to the energy accumulated in the inductance means L and the exciting current of the transformer 11, the inductance means in the same direction as the current flowing in the primary winding 11a and the inductance means L immediately before time t5. L, a current flows from the primary winding 11a through the antiparallel diode D3 and the switching element Q1. The current on the secondary winding 11b side continues from time t3 and flows through the secondary winding 11b, the unidirectional element D5, the third terminal T3 side, the fourth terminal T4 side, and the unidirectional element D8. Yes. This period of flowing through the current path on the secondary winding 11b side continues from when the unidirectional element D5 is conducted until the current flowing through the unidirectional element D5 becomes substantially zero.

時刻t6では、組となる第1回路1のスイッチング素子S1、S4のうち、後にオフさせるスイッチング素子S1の駆動信号をオフ信号にする。スイッチ素子Q1がオフするため、時刻t6の直前に流れていたトランスの励磁電流によって、1次巻線11aから逆並列ダイオードD3、並列コンデンサC1、インダクタンス手段Lを通じて電流が流れ、並列コンデンサC1を充電する。一方、並列コンデンサC2からは、インダクタンス手段L、1次巻線11a、逆並列ダイオードD3、第1端子T1側、第2端子T2側を通じて放電電流が流れる。このとき、スイッチ素子Q1に電流がまだ流れている状態でオフさせることになるが、この電流を、非常に値の小さなトランス11の励磁電流にすることができる。よって、スイッチング素子S1は後からオフさせることでオフ時の電流値を小さくすることができるので、先にオフさせるスイッチ素子Q4のオフ時と比べて、スイッチング損失を小さくすることができる。   At time t6, among the switching elements S1 and S4 of the first circuit 1 to be paired, the drive signal for the switching element S1 to be turned off later is turned off. Since the switching element Q1 is turned off, a current flows from the primary winding 11a through the anti-parallel diode D3, the parallel capacitor C1, and the inductance means L due to the exciting current of the transformer that flows immediately before time t6, and charges the parallel capacitor C1. To do. On the other hand, a discharge current flows from the parallel capacitor C2 through the inductance means L, the primary winding 11a, the antiparallel diode D3, the first terminal T1 side, and the second terminal T2 side. At this time, the switch element Q1 is turned off while the current is still flowing, but this current can be used as the exciting current of the transformer 11 having a very small value. Therefore, since the switching element S1 can be turned off later, the current value when the switching element S1 is turned off can be reduced. Therefore, the switching loss can be reduced as compared with the switching element Q4 that is turned off first.

時刻t7で並列コンデンサC1、C2の充放電が終わると、図6(g)に示すように、逆並列ダイオードD2が導通する。1次巻線11a側ではトランス11の励磁電流によって、時刻t7の直前に1次巻線11aに流れていた電流と同じ方向に、1次巻線11aから、逆並列ダイオードD3、第1端子T1側、第2端子T2側、逆並列ダイオードD2、インダクタンス手段Lを通じて電流が流れる。なお、2次巻線11b側の電流は、時刻t3から継続して2次巻線11b、一方向性素子D5、第3端子T3側、第4端子T4側、一方向性素子D8を通じて流れている。この2次巻線11b側の電流経路に流れる期間は、一方向性素子D5の導通時から後に一方向性素子D5に流れる電流がほぼゼロになるまで続く。   When the charging and discharging of the parallel capacitors C1 and C2 are completed at time t7, the antiparallel diode D2 is turned on as shown in FIG. On the primary winding 11a side, the anti-parallel diode D3 and the first terminal T1 from the primary winding 11a in the same direction as the current flowing in the primary winding 11a immediately before time t7 due to the exciting current of the transformer 11. Current flows through the side, the second terminal T2 side, the anti-parallel diode D2, and the inductance means L. The current on the secondary winding 11b side continues from time t3 and flows through the secondary winding 11b, the unidirectional element D5, the third terminal T3 side, the fourth terminal T4 side, and the unidirectional element D8. Yes. This period of flowing through the current path on the secondary winding 11b side continues from when the unidirectional element D5 is conducted until the current flowing through the unidirectional element D5 becomes substantially zero.

時刻t8で他方の組となる第1回路1のスイッチング素子S2、S3の駆動信号をオン信号にする。図6(h)に示すように、1次巻線11a側では、スイッチ素子Q2及びスイッチ素子Q3が順方向に導通し、第1端子T1側、スイッチ素子Q3、1次巻線11a、インダクタンス手段L、スイッチ素子Q2、第2端子T2側を通じて電流が流れる。2次巻線11b側では、時刻t8より以前に第2回路2のスイッチング素子S5の駆動信号にオン信号が与えられており、時刻t8にはスイッチ素子Q5が順方向に導通できる状態となっている。このため、スイッチ素子Q5が順方向に導通すると、2次巻線11bから、逆並列ダイオードD7、スイッチ素子Q5を通じて電流が流れ、2次巻線11b側は短絡状態となる。よって、第1端子T1、第2端子T2間から入力された電力によってインダクタンス手段Lにエネルギーが蓄積される。   At time t8, the drive signals of the switching elements S2 and S3 of the first circuit 1 that are in the other set are turned on. As shown in FIG. 6 (h), on the primary winding 11a side, the switch element Q2 and the switch element Q3 conduct in the forward direction, and the first terminal T1 side, the switch element Q3, the primary winding 11a, inductance means A current flows through L, the switch element Q2, and the second terminal T2. On the secondary winding 11b side, the ON signal is given to the drive signal of the switching element S5 of the second circuit 2 before the time t8, and the switching element Q5 is in a state in which the switching element Q5 can conduct in the forward direction at the time t8. Yes. For this reason, when the switch element Q5 conducts in the forward direction, a current flows from the secondary winding 11b through the antiparallel diode D7 and the switch element Q5, and the secondary winding 11b side is in a short circuit state. Therefore, energy is stored in the inductance means L by the electric power input from between the first terminal T1 and the second terminal T2.

本発明では、時刻t8の直前に、スイッチ素子Q2,Q3にそれぞれ並列に接続される逆並列ダイオードD2,D3が導通しているため、図5に示されるように、第1回路1のスイッチング素子S2,S3はオン時にゼロ電圧スイッチングを実現させることができる。   In the present invention, immediately before time t8, the anti-parallel diodes D2 and D3 connected in parallel to the switching elements Q2 and Q3, respectively, are conducting, so that as shown in FIG. 5, the switching elements of the first circuit 1 S2 and S3 can realize zero voltage switching when turned on.

また、時刻t8の直前にスイッチ素子Q5に並列の一方向性素子D5が導通しているため、スイッチ素子Q5はゼロ電圧でオンさせることができる。なお、スイッチ素子Q5のゼロ電圧スイッチングを実現させるためには、第2回路2のスイッチング素子S5の駆動信号であるオン信号は、一方向性素子D5が導通している期間である時刻t3から時刻8の期間に与えておけばよい。   In addition, since the unidirectional element D5 in parallel with the switch element Q5 is conducted immediately before time t8, the switch element Q5 can be turned on with zero voltage. In order to realize the zero voltage switching of the switching element Q5, the ON signal that is the drive signal of the switching element S5 of the second circuit 2 is the time from the time t3 that is a period in which the unidirectional element D5 is conducting. You should give it during the period of 8.

時刻t8後の他方の組となる第1回路1のスイッチング素子S2、S3の動作については、上述の組となるスイッチング素子S1、S4の時刻t1から時刻t8と同様に動作させる。すなわち、スイッチ素子Q2及びスイッチ素子Q3が導通している期間に、例えば、第2回路2の出力側である第3端子T3、第4端子T4間の電圧検出値が所定値になるように制御回路3で決めたタイミングで第2回路2のスイッチング素子S5にオフ信号を与える。これにより、インダクタンス手段Lに蓄積されたエネルギーを第3端子T3、第4端子T4側に供給する。その後、組となるスイッチング素子S2、S3のうち第1コンデンサCaが並列に接続されたスイッチ素子Q3を先にオフさせ、後にスイッチ素子Q2をオフさせる。   The operations of the switching elements S2 and S3 of the first circuit 1 that are the other set after time t8 are operated in the same manner as from the time t1 to the time t8 of the switching elements S1 and S4 that are the above set. That is, during the period when the switch element Q2 and the switch element Q3 are conducting, for example, control is performed so that the voltage detection value between the third terminal T3 and the fourth terminal T4 on the output side of the second circuit 2 becomes a predetermined value. An OFF signal is given to the switching element S5 of the second circuit 2 at a timing determined by the circuit 3. Thereby, the energy stored in the inductance means L is supplied to the third terminal T3 and the fourth terminal T4 side. Thereafter, the switch element Q3 to which the first capacitor Ca is connected in parallel is turned off first among the switching elements S2 and S3 to be paired, and the switch element Q2 is turned off later.

なお、本発明では、図1に示すように、後にオフさせる第1回路1のスイッチング素子S1、S2が直列に接続されている。この後にオフさせるスイッチング素子S1、S2についてゼロ電圧スイッチングを実現させるために、例えば、スイッチング素子S1をオフさせる場合、これと同じ第1レグにある他方の下アームのスイッチング素子S2の両端電圧をゼロに下げてからスイッチ素子Q2にオン信号を与える。ここで、スイッチ素子Q1にオフ信号を与えてからスイッチ素子Q2にオン信号を与えるまで期間、すなわちスイッチング素子S1、S2を共にオフさせる期間をTdとする。   In the present invention, as shown in FIG. 1, the switching elements S1 and S2 of the first circuit 1 to be turned off later are connected in series. In order to realize the zero voltage switching for the switching elements S1 and S2 to be turned off thereafter, for example, when the switching element S1 is turned off, the voltage across the switching element S2 of the other lower arm in the same first leg is set to zero. An ON signal is given to the switch element Q2 after being lowered to. Here, a period from when an OFF signal is applied to the switch element Q1 to when an ON signal is applied to the switch element Q2, that is, a period during which both the switching elements S1 and S2 are turned off is defined as Td.

このスイッチング素子S2の両端電圧をゼロに下げる、つまりコンデンサC2電圧がゼロになるまで放電させる放電動作は上述の励磁電流が流れることによる。よって、後にオフさせるスイッチング素子S2のゼロ電圧スイッチングを実現させるためには、まず励磁電流をスイッチング素子S2の両端電圧をゼロまで下げることができる大きさにする必要がある。さらに、励磁電流によってスイッチング素子S2の両端電圧をゼロまで下げることができるようなスイッチング素子S1、S2を共にオフさせる期間Tdを設ける必要がある。後にオフさせる第1回路1のスイッチング素子S1について、ゼロ電圧スイッチングを実現させる場合も同様である。スイッチング素子S1の両端電圧をゼロまで下げることができるような大きさの励磁電流とスイッチング素子S1、S2を共にオフさせる期間Tdを設ける必要がある。   The discharge operation for reducing the voltage across the switching element S2 to zero, that is, discharging until the capacitor C2 voltage becomes zero, is due to the above-described excitation current flowing. Therefore, in order to realize zero voltage switching of the switching element S2 to be turned off later, first, it is necessary to make the excitation current large enough to reduce the voltage across the switching element S2 to zero. Furthermore, it is necessary to provide a period Td during which both the switching elements S1 and S2 can be turned off so that the voltage across the switching element S2 can be reduced to zero by the excitation current. The same applies to the case where zero voltage switching is realized for the switching element S1 of the first circuit 1 to be turned off later. It is necessary to provide an excitation current having a magnitude that can reduce the voltage across the switching element S1 to zero and a period Td during which both the switching elements S1 and S2 are turned off.

なお、第1回路1のスイッチング素子S1、S2を共にオフさせる期間Tdを大きな値に設定すると、第スイッチング素子S1又はS2の両端電圧がゼロまで下がった後に再度電圧が上昇してしまう、つまりコンデンサC1又はC2がゼロまで放電された後に充電されてしまうことがある。このため、スイッチング素子S1、S2を共にオフさせる期間Tdは、スイッチング素子S1又はS2の両端電圧がゼロまで下がる期間程度とするのが好ましい。また、後にオフさせるスイッチ素子Q1,Q2に並列に接続されるコンデンサの容量の並列コンデンサC1,C2は、スイッチング素子S1、S2内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、スイッチング素子S1、S2内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサC1,C2としてもよい。   If the period Td during which both the switching elements S1 and S2 of the first circuit 1 are turned off is set to a large value, the voltage rises again after the voltage across the first switching element S1 or S2 drops to zero. C1 or C2 may be charged after being discharged to zero. For this reason, it is preferable that the period Td during which both the switching elements S1 and S2 are turned off is set to a period during which the voltage across the switching element S1 or S2 drops to zero. Further, the parallel capacitors C1 and C2 having the capacitances of the capacitors connected in parallel to the switch elements Q1 and Q2 to be turned off later have a small capacitance value such as a parasitic capacitance built in the switching elements S1 and S2, and may vary depending on parts. . For this reason, a separate capacitor may be connected in parallel to the parasitic capacitances built in the switching elements S1 and S2, and these combined capacitances may be used as the parallel capacitors C1 and C2.

次に、図1のコンバータ回路図及び図7から図10を用いて、第3端子T3及び第4端子T4間側に出力される電圧を上述の第2回路2のスイッチング素子S5、S6をオンオフさせる動作で得られる出力電圧よりも低くさせる場合に、第2回路2をフルブリッジの整流回路として機能させる動作について説明する。図7は、この動作での第1回路1のスイッチング素子S1〜S4及び第2回路2のスイッチング素子S5、S6の駆動信号の一例を示す波形図である。図8は、この動作での第1回路1のスイッチング素子S1〜S4の電圧、電流及びトランス11の励磁電流の一例を示す波形図である。図9は、この動作での第2回路2の一方向性素子D5〜D8の電圧、電流の一例を示す波形図である。また、図10は、本発明の第1の実施形態に係るコンバータのこの動作について各タイミングで形成される回路図である。なお、図8、図9に示す電流波形では、第1回路1のスイッチング素子S1〜S4を順方向に流れる電流をプラスとし、第1回路1のスイッチング素子S1〜S4を逆方向に流れる電流及び一方向性素子D5〜D8を順方向に流れる電流をマイナスとしている。   Next, referring to the converter circuit diagram of FIG. 1 and FIGS. 7 to 10, the voltage output to the side between the third terminal T3 and the fourth terminal T4 is turned on / off for the switching elements S5 and S6 of the second circuit 2 described above. An operation for causing the second circuit 2 to function as a full-bridge rectifier circuit when the output voltage is lower than the output voltage obtained by the operation is described. FIG. 7 is a waveform diagram showing an example of drive signals for the switching elements S1 to S4 of the first circuit 1 and the switching elements S5 and S6 of the second circuit 2 in this operation. FIG. 8 is a waveform diagram showing an example of the voltages and currents of the switching elements S1 to S4 of the first circuit 1 and the exciting current of the transformer 11 in this operation. FIG. 9 is a waveform diagram showing an example of voltages and currents of the unidirectional elements D5 to D8 of the second circuit 2 in this operation. FIG. 10 is a circuit diagram formed at each timing for this operation of the converter according to the first embodiment of the present invention. 8 and 9, the current flowing in the forward direction through the switching elements S1 to S4 of the first circuit 1 is positive, and the current flowing in the reverse direction through the switching elements S1 to S4 of the first circuit 1 The current flowing in the forward direction through the unidirectional elements D5 to D8 is negative.

この動作の場合は、図1のコンバータ回路は、第2回路2のブリッジ接続回路は一方向性素子D5〜D8が導通するフルブリッジの整流回路として機能する。このため、実施形態1のコンバータは少なくとも第2回路2は一方向性素子D5〜D8があればよいので、図7に示すように、第2回路2のスイッチング素子S5及びS6の駆動信号にはオン信号は与えていない。   In the case of this operation, the converter circuit of FIG. 1 functions as a full-bridge rectifier circuit in which the bridge connection circuit of the second circuit 2 conducts the unidirectional elements D5 to D8. For this reason, since the converter of Embodiment 1 should just have the unidirectional element D5-D8 at least in the 2nd circuit 2, as shown in FIG. 7, in the drive signal of switching element S5 and S6 of the 2nd circuit 2, No ON signal is given.

時刻t21は、組となる第1回路1のスイッチング素子S1及びS4にオン信号にオン信号を与える時点である。このとき、第2回路2のスイッチング素子S5及びS6にはオン信号は与えない。図10(a)に示すように、トランス11の1次巻線11a側では、電流が、第1端子T1側から、スイッチ素子Q1、インダクタンス手段L、1次巻線11a、スイッチ素子Q4、第2端子T2側に流れる。トランス11の2次巻線11b側では、2次巻線11bから、一方向性素子D5、第3端子T3、第4端子T4側から、一方向性素子D8を通じて電流が流れる。第1端子T1及び第2端子T2側から供給される入力電力は、インダクタンス手段Lを介して第3端子T3、第4端子T4側に供給される。   Time t21 is a time point at which an ON signal is given to the ON signal to the switching elements S1 and S4 of the first circuit 1 to be paired. At this time, no ON signal is given to the switching elements S5 and S6 of the second circuit 2. As shown in FIG. 10 (a), on the primary winding 11a side of the transformer 11, the current flows from the first terminal T1 side to the switching element Q1, the inductance means L, the primary winding 11a, the switching element Q4, It flows to the two terminal T2 side. On the secondary winding 11b side of the transformer 11, a current flows from the secondary winding 11b through the unidirectional element D8 from the unidirectional element D5, the third terminal T3, and the fourth terminal T4 side. Input power supplied from the first terminal T1 and the second terminal T2 side is supplied to the third terminal T3 and the fourth terminal T4 side via the inductance means L.

時刻t22で、例えば、第2回路の出力電圧検出手段18で検出された第3端子T3、第4端子T4間の電圧検出値が目標値に近づくように、制御回路3は、組となる第1回路1のスイッチング素子S1、S4のうち先にオフさせるスイッチング素子S4にオフ信号を与える。このため、図8に示すように、電流値が比較的大きな状態でスイッチ素子Q4がオフするため、スイッチング素子S4のオフ時にスイッチング損失が生じる。本発明では、上記の第2回路2のスイッチング素子S5、S6をオンオフさせる動作で説明したように、スイッチ素子Q4に対して並列コンデンサC4の他に第2コンデンサCbも並列に接続してコンデンサの容量を大きくしている。同様に、スイッチ素子Q3に対して並列コンデンサC3の他に第1コンデンサCaも並列に接続してコンデンサの容量を大きくしている。   At time t22, for example, the control circuit 3 makes a pair so that the voltage detection value between the third terminal T3 and the fourth terminal T4 detected by the output voltage detection means 18 of the second circuit approaches the target value. Of the switching elements S1 and S4 of one circuit 1, an off signal is given to the switching element S4 that is turned off first. For this reason, as shown in FIG. 8, since the switching element Q4 is turned off in a state where the current value is relatively large, a switching loss occurs when the switching element S4 is turned off. In the present invention, as described in the operation of turning on and off the switching elements S5 and S6 of the second circuit 2, the second capacitor Cb is connected in parallel to the switching element Q4 in addition to the parallel capacitor C4. The capacity is increased. Similarly, in addition to the parallel capacitor C3, the first capacitor Ca is connected in parallel to the switch element Q3 to increase the capacitance of the capacitor.

このため、時刻t22でスイッチ素子Q4がオフすると、図10(b)に示すように、1次巻線11a側では、オフしたスイッチ素子Q4に並列に接続された並列コンデンサC4及び第2コンデンサCbを充電する方向に、インダクタンス手段L、1次巻線11a、並列コンデンサC4及び第2コンデンサCb、第2端子T2、第1端子T1側からスイッチ素子Q1を通じて電流が流れる。一方、並列コンデンサC3及び第1コンデンサCaからは、スイッチ素子Q1、インダクタンス手段L、1次巻線11aを通じて放電電流が流れる。先にオフさせる第1回路1のスイッチング素子S4、S3に並列に接続されるコンデンサの容量を大きくし、スイッチング素子S4の両端電圧の上昇を緩やかにさせることで、第1回路1のスイッチング素子S4のオフ時のスイッチング損失を低減させている。   Therefore, when the switch element Q4 is turned off at time t22, as shown in FIG. 10B, on the primary winding 11a side, the parallel capacitor C4 and the second capacitor Cb connected in parallel to the turned off switch element Q4. Current flows in the direction of charging the inductor L, the primary winding 11a, the parallel capacitor C4 and the second capacitor Cb, the second terminal T2, and the first terminal T1 through the switch element Q1. On the other hand, a discharge current flows from the parallel capacitor C3 and the first capacitor Ca through the switch element Q1, the inductance means L, and the primary winding 11a. The capacitance of the capacitor connected in parallel to the switching elements S4 and S3 of the first circuit 1 to be turned off first is increased, and the voltage at both ends of the switching element S4 is gradually increased, whereby the switching element S4 of the first circuit 1 is moderated. The switching loss at the time of OFF is reduced.

時刻t23で並列コンデンサC3及び第1コンデンサCaの放電、並列コンデンサC4及び第2コンデンサCbの充電が終わると、図10(c)に示すように、スイッチ素子Q3に並列に接続された逆並列ダイオードD3が導通する。1次巻線11a側ではインダクタンス手段Lに蓄積されたエネルギー及びトランス11の励磁電流によって、時刻t5の直前に1次巻線11a、インダクタンス手段Lに流れていた電流と同じ方向に、インダクタンス手段L、1次巻線11aから逆並列ダイオードD3、スイッチ素子Q1を通じて電流が流れる。なお、2次巻線11b側の電流は、時刻t21から継続して2次巻線11b、一方向性素子D5、第3端子T3側、第4端子T4側、一方向性素子D8を通じて流れている。   When the discharge of the parallel capacitor C3 and the first capacitor Ca and the charge of the parallel capacitor C4 and the second capacitor Cb are finished at time t23, as shown in FIG. 10C, the antiparallel diode connected in parallel to the switch element Q3. D3 conducts. On the primary winding 11a side, due to the energy accumulated in the inductance means L and the exciting current of the transformer 11, the inductance means L in the same direction as the current flowing in the primary winding 11a and the inductance means L immediately before time t5. A current flows from the primary winding 11a through the antiparallel diode D3 and the switch element Q1. The current on the secondary winding 11b side continues from time t21 and flows through the secondary winding 11b, the unidirectional element D5, the third terminal T3 side, the fourth terminal T4 side, and the unidirectional element D8. Yes.

時刻t24では、組となる第1回路1のスイッチング素子S1、S4のうち、後にオフさせるスイッチング素子S1の駆動信号をオフ信号にする。スイッチ素子Q1がオフするため、時刻t23の直前に流れていたトランスの励磁電流によって、図10(d)に示すように、1次巻線11aから逆並列ダイオードD3、並列コンデンサC1、インダクタンス手段Lを通じて電流が流れ、並列コンデンサC1を充電する。一方、並列コンデンサC2からは、インダクタンス手段L、1次巻線11a、逆並列ダイオードD3、第1端子T1、第2端子T2側を通じて放電電流が流れる。このとき、スイッチ素子Q1に電流がまだ流れている状態でオフさせることになるが、先にオフさせたスイッチ素子Q4のときよりも小さい値の電流にすることができる。よって、先にオフさせるスイッチ素子Q4のオフ時と比べて、後からオフさせるスイッチ素子Q1のスイッチング損失を小さくすることができる。   At time t24, the driving signal for the switching element S1 to be turned off later among the switching elements S1 and S4 of the first circuit 1 to be paired is turned off. Since the switching element Q1 is turned off, the transformer exciting current that flows immediately before time t23 causes the primary winding 11a to move from the primary winding 11a to the antiparallel diode D3, the parallel capacitor C1, and the inductance means L as shown in FIG. A current flows through and charges the parallel capacitor C1. On the other hand, a discharge current flows from the parallel capacitor C2 through the inductance means L, the primary winding 11a, the antiparallel diode D3, the first terminal T1, and the second terminal T2. At this time, the switch element Q1 is turned off while the current is still flowing, but the current can be made smaller than that of the switch element Q4 turned off first. Therefore, the switching loss of the switch element Q1 to be turned off later can be reduced as compared to when the switch element Q4 to be turned off first is turned off.

時刻t25で並列コンデンサC1、C2の充放電が終わると、図10(e)に示すように、逆並列ダイオードD2が導通する。1次巻線11a側ではトランス11の励磁電流によって、時刻t25の直前に1次巻線11aに流れていた電流と同じ方向に、1次巻線11aから、逆並列ダイオードD3、第1端子T1、第2端子T2側、逆並列ダイオードD2、インダクタンス手段Lを通じて電流が流れる。なお、2次巻線11b側の電流は、時刻t21から継続して2次巻線11b、一方向性素子D5、第3端子T3側、第4端子T4側、一方向性素子D8を通じて流れている。   When the charging and discharging of the parallel capacitors C1 and C2 are completed at time t25, the antiparallel diode D2 becomes conductive as shown in FIG. On the primary winding 11a side, the anti-parallel diode D3 and the first terminal T1 from the primary winding 11a in the same direction as the current flowing in the primary winding 11a immediately before time t25 due to the exciting current of the transformer 11 A current flows through the second terminal T2 side, the antiparallel diode D2, and the inductance means L. The current on the secondary winding 11b side continues from time t21 and flows through the secondary winding 11b, the unidirectional element D5, the third terminal T3 side, the fourth terminal T4 side, and the unidirectional element D8. Yes.

時刻t26で他方の組となる第1回路1のスイッチング素子S2、S3にオン信号を与える。図10(f)に示すように、1次巻線11a側では、スイッチ素子Q2及びスイッチ素子Q3が順方向に導通し、第1端子T1側、スイッチ素子Q3、1次巻線11a、インダクタンス手段L、スイッチ素子Q2、第2端子T2側を通じて電流が流れる。1次巻線11aに流れる電流が今までと逆向きになるので、2次巻線11b側では、一方向性素子D6、一方向性素子D7が順方向に導通し、2次巻線11bから、一方向性素子D7、第3端子T3、第4端子T4側から一方向性素子D6を通じて電流が流れる。図10(a)の場合と同様に、第1端子T1、第2端子T2間から入力された電力は、インダクタンス手段Lを介して第3端子T3、第4端子T4側に供給される。   At time t26, an ON signal is given to the switching elements S2 and S3 of the first circuit 1 which is the other set. As shown in FIG. 10 (f), on the primary winding 11a side, the switch element Q2 and the switch element Q3 conduct in the forward direction, and the first terminal T1 side, the switch element Q3, the primary winding 11a, inductance means A current flows through L, the switch element Q2, and the second terminal T2. Since the current flowing through the primary winding 11a is in the opposite direction, the unidirectional element D6 and the unidirectional element D7 conduct in the forward direction on the secondary winding 11b side, and the secondary winding 11b A current flows from the unidirectional element D7, the third terminal T3, the fourth terminal T4 side through the unidirectional element D6. As in the case of FIG. 10A, the power input from between the first terminal T1 and the second terminal T2 is supplied to the third terminal T3 and the fourth terminal T4 side via the inductance means L.

上述の第2回路2のスイッチング素子S5、S6をオンオフさせる動作の場合と同様に、第2回路2のブリッジ接続回路をフルブリッジの整流回路として機能させる動作でも、時刻t26の直前に、スイッチ素子Q2,Q3にそれぞれ並列に接続される逆並列ダイオードD2,D3が導通しているため、図8に示されるように、第1回路1のスイッチング素子S2,S3はオン時にゼロ電圧スイッチングを実現させることができる。   As in the case of the operation of turning on and off the switching elements S5 and S6 of the second circuit 2 described above, the switching element immediately before the time t26 is also performed in the operation of causing the bridge connection circuit of the second circuit 2 to function as a full-bridge rectifier circuit. Since antiparallel diodes D2 and D3 connected in parallel to Q2 and Q3, respectively, are conducting, as shown in FIG. 8, switching elements S2 and S3 of first circuit 1 realize zero voltage switching when turned on. be able to.

時刻t26後の他方の組となる第1回路1のスイッチング素子S2、S3の動作ついては、上述の組となるスイッチング素子S1、S4の時刻t21から時刻t26と同様に動作させる。すなわち、例えば、第3端子T3、第4端子T4間の出力電圧が所望の値となるように、制御回路3は、組となるスイッチング素子S2、S3のうち第1コンデンサCaが並列に接続されたスイッチ素子Q3を先にオフさせ、後にスイッチ素子Q2をオフさせる。   The operation of the switching elements S2 and S3 of the first circuit 1 which is the other set after the time t26 is operated in the same manner as from the time t21 to the time t26 of the switching elements S1 and S4 which are the above set. That is, for example, the control circuit 3 includes a first capacitor Ca connected in parallel among the pair of switching elements S2 and S3 so that the output voltage between the third terminal T3 and the fourth terminal T4 has a desired value. The switch element Q3 is turned off first, and the switch element Q2 is turned off later.

上記の第1の実施形態に係るコンバータでは、制御回路3は、上述の第2回路2のブリッジ接続回路をフルブリッジの整流回路として機能させる動作を行っている場合において、第1回路のスイッチング素子のパルス幅や周波数を変調させても前記第3端子T3、第4端子T4間側から出力される電圧の検出値が目標値に近づかない場合は、第2回路2のスイッチング素子S5、S6をオンオフさせる動作に切り替える。逆に、制御回路3は、上述の第2回路2のスイッチング素子S5、S6をオンオフさせる動作を行っている場合において、第2回路2のスイッチング素子S5、S6のパルス幅や周波数を変調させても第3端子T3、第4端子T4間側から出力される電圧の検出値が目標値に近づかない場合は、第2回路2のブリッジ接続回路をフルブリッジの整流回路として機能させる動作に切り替える。2つの動作を切り替えることで、トランス11の巻数比などの回路定数や負荷条件にとらわれずに、広範囲な入出力電圧電流に対応させることができる。   In the converter according to the first embodiment, the control circuit 3 performs the operation of causing the bridge connection circuit of the second circuit 2 described above to function as a full-bridge rectifier circuit. If the detected value of the voltage output from the side between the third terminal T3 and the fourth terminal T4 does not approach the target value even if the pulse width or frequency of the signal is modulated, the switching elements S5 and S6 of the second circuit 2 are turned on. Switch to on / off operation. On the contrary, the control circuit 3 modulates the pulse width and frequency of the switching elements S5 and S6 of the second circuit 2 when performing the operation of turning on and off the switching elements S5 and S6 of the second circuit 2 described above. If the detected value of the voltage output from the side between the third terminal T3 and the fourth terminal T4 does not approach the target value, the operation is switched to the operation for causing the bridge connection circuit of the second circuit 2 to function as a full bridge rectifier circuit. By switching between the two operations, a wide range of input / output voltage currents can be handled regardless of circuit constants such as the turns ratio of the transformer 11 and load conditions.

なお、上述の第2回路2のスイッチング素子S5、S6をオンオフさせる動作の場合と同様に、第2回路2のブリッジ接続回路をフルブリッジの整流回路として機能させる動作でも、第1回路1の組となるスイッチ素子のうち、先にオフさせるスイッチ素子に並列に接続されるコンデンサの容量が、後にオフさせるスイッチ素子に並列に接続されるコンデンサの容量よりも大きくなるようにする。また、後にオフさせる第1回路1のスイッチング素子S1、S2についてゼロ電圧スイッチングを実現させるために、まず励磁電流をスイッチング素子S2又はS1の両端電圧をゼロまで下げることができる大きさにする必要がある。さらに、励磁電流によってスイッチング素子S2又はS1の両端電圧をゼロまで下げることができるようなスイッチング素子S1、S2を共にオフさせる期間Tdを設ける必要がある。   Note that, as in the case of the operation of turning on and off the switching elements S5 and S6 of the second circuit 2 described above, the operation of causing the bridge connection circuit of the second circuit 2 to function as a full-bridge rectifier circuit is also included in the first circuit 1 set. Among the switching elements to be turned off, the capacity of the capacitor connected in parallel to the switch element to be turned off first is set larger than the capacity of the capacitor connected in parallel to the switch element to be turned off later. Further, in order to realize zero voltage switching for the switching elements S1 and S2 of the first circuit 1 to be turned off later, first, it is necessary to make the excitation current large enough to reduce the voltage across the switching element S2 or S1 to zero. is there. Furthermore, it is necessary to provide a period Td during which both the switching elements S1 and S2 can be turned off so that the voltage across the switching element S2 or S1 can be reduced to zero by the excitation current.

第1回路1のスイッチング素子S1、S2を共にオフさせる期間Tdは、スイッチング素子S1又はS2の両端電圧がゼロまで下がる期間程度とするのが好ましい。また、後にオフさせるスイッチ素子Q1,Q2に並列に接続されるコンデンサの容量の並列コンデンサC1,C2は、第スイッチング素子S1、S2内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、スイッチング素子S1、S2内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサC1,C2としてもよい。   The period Td during which both the switching elements S1 and S2 of the first circuit 1 are turned off is preferably about a period during which the voltage across the switching element S1 or S2 drops to zero. In addition, the parallel capacitors C1 and C2 of the capacitors connected in parallel to the switch elements Q1 and Q2 to be turned off later have a small capacitance value such as in the case of the parasitic capacitance built in the first switching elements S1 and S2, and may vary depending on the parts. is there. For this reason, a separate capacitor may be connected in parallel to the parasitic capacitances built in the switching elements S1 and S2, and these combined capacitances may be used as the parallel capacitors C1 and C2.

なお、図2、図7では、時刻t8、時刻t26に、第1回路1のスイッチング素子S2、S3の駆動信号であるオン信号を同時に与えており、かつ、スイッチ素子Q2及びスイッチ素子Q3が順方向に導通し始めている動作の一例を示した。しかし、上記の実施形態の動作の一例に限定されることなく、スイッチング素子S2、S3のオン信号を与える時点は同時でなくてもよい。また、スイッチング素子S2、S3のオン信号を与える時点は、逆並列ダイオードD2、D3が導通している期間であってもよい。この場合は、スイッチング素子S2、S3のオン信号を与える時点とスイッチ素子Q2及びスイッチ素子Q3が順方向に導通し始め時点は一致せず、例えば、逆並列ダイオードD2、D3を導通する電流がゼロになってからスイッチ素子Q2及びスイッチ素子Q3を順方向に電流が流れ始める。また、逆方向に電流を流したときのスイッチ素子Q2、Q3の電圧降下が順方向電流を流したときの逆並列ダイオードD2、D3の電圧降下である順電圧よりも小さい場合には、スイッチング素子S2、S3のオン信号を与え、スイッチ素子Q2、Q3を逆方向に導通させてスイッチング素子S2、S3の導通損失を低減させることができる。もう一方の組となる第1回路1のスイッチング素子S1、S4の場合についても同様である。   In FIG. 2 and FIG. 7, an ON signal that is a drive signal for the switching elements S2 and S3 of the first circuit 1 is simultaneously applied at time t8 and time t26, and the switch element Q2 and the switch element Q3 are sequentially switched. An example of the operation starting to conduct in the direction is shown. However, the present invention is not limited to an example of the operation of the above-described embodiment, and the time points when the ON signals of the switching elements S2 and S3 are given may not be the same. Further, the time point when the ON signals of the switching elements S2 and S3 are given may be a period in which the antiparallel diodes D2 and D3 are conducting. In this case, the time when the ON signals of the switching elements S2 and S3 are given does not coincide with the time when the switching elements Q2 and Q3 start to conduct in the forward direction, for example, the current that conducts the antiparallel diodes D2 and D3 is zero. Then, current starts to flow in the forward direction through the switch element Q2 and the switch element Q3. In addition, when the voltage drop of the switching elements Q2 and Q3 when the current flows in the reverse direction is smaller than the forward voltage that is the voltage drop of the antiparallel diodes D2 and D3 when the forward current flows, the switching element It is possible to reduce the conduction loss of the switching elements S2 and S3 by providing the ON signals of S2 and S3 and causing the switching elements Q2 and Q3 to conduct in the reverse direction. The same applies to the switching elements S1 and S4 of the first circuit 1 which are the other set.

上記の第1の実施形態では、組となる第1回路1のスイッチング素子S1及びS4、S2及びS3のうち第2レグ13の上下アームのスイッチング素子S4、S3を先にオフさせているが、第1レグ12の上下アームのスイッチング素子S1、S2を先にオフさせてもよい。この場合、第1コンデンサCa、第2コンデンサCbを、先にオフさせるスイッチング素子S1、S2にそれぞれ接続させる。また、先にオフさせる第1回路1のスイッチング素子を、第1レグ12と第2レグ13との上アームのスイッチング素子S1、S3、又は、第1レグ12と第2レグ13との下アームのスイッチング素子S2、S4としてもよい。この場合、第1コンデンサCa、第2コンデンサCbを、先にオフさせるスイッチング素子S1、S3又はスイッチング素子S2、S4にそれぞれ並列に接続させる。   In the first embodiment described above, the switching elements S4 and S3 of the upper and lower arms of the second leg 13 among the switching elements S1 and S4, S2 and S3 of the first circuit 1 to be paired are turned off first. The switching elements S1 and S2 of the upper and lower arms of the first leg 12 may be turned off first. In this case, the first capacitor Ca and the second capacitor Cb are respectively connected to the switching elements S1 and S2 that are turned off first. The switching elements of the first circuit 1 to be turned off first are the switching elements S1 and S3 of the upper arms of the first leg 12 and the second leg 13, or the lower arms of the first leg 12 and the second leg 13. The switching elements S2 and S4 may be used. In this case, the first capacitor Ca and the second capacitor Cb are connected in parallel to the switching elements S1 and S3 or the switching elements S2 and S4 that are turned off first.

また、上記の第1の実施形態において、図1に示した第2回路2のブリッジ接続回路内で、第3端子T3、第4端子T4間に接続されるスイッチング素子S5、S6の直列回路と一方向性素子D7,D8の直列回路との位置が入れ替わってもよい。この場合も、第3コンデンサCc、第4コンデンサCdは、オンオフさせる第2回路2のスイッチング素子S5、S6にそれぞれ並列に接続される。また、第2回路2において一方向性素子D7又はD8と第2回路2のスイッチング素子S5又はS6との直列回路をそれぞれ第3端子T3、第4端子T4間に接続する混合ブリッジ接続の回路構成にしてもよい。この場合も、第3コンデンサCc、第4コンデンサCdは、オンオフさせる第2回路2のスイッチング素子S5、S6にそれぞれ並列に接続させる。   In the first embodiment, the series circuit of the switching elements S5 and S6 connected between the third terminal T3 and the fourth terminal T4 in the bridge connection circuit of the second circuit 2 shown in FIG. The position of the unidirectional elements D7 and D8 with the series circuit may be switched. Also in this case, the third capacitor Cc and the fourth capacitor Cd are respectively connected in parallel to the switching elements S5 and S6 of the second circuit 2 to be turned on / off. Further, in the second circuit 2, a circuit configuration of a mixed bridge connection that connects a series circuit of the unidirectional element D7 or D8 and the switching element S5 or S6 of the second circuit 2 between the third terminal T3 and the fourth terminal T4, respectively. It may be. Also in this case, the third capacitor Cc and the fourth capacitor Cd are connected in parallel to the switching elements S5 and S6 of the second circuit 2 to be turned on / off, respectively.

さらに、上記の実施形態1の説明では、第2回路2の一方向性素子D7、一方向性素子D8としてダイオードで示したが、この一例に限定されることなく電流を一方向へ導通させる素子であればよい。また、一方向性素子として、スイッチング素子S5、S6と同様にスイッチング素子の内部ダイオードを用いてもよい。上述の第2回路2のブリッジ接続回路をフルブリッジの整流回路として機能させる動作の説明において、一方向性素子D5、D6が導通する期間に、例えば、図1のスイッチング素子S5、S6にオン信号を与えて、スイッチ素子Q5、Q6を逆方向、すなわち一方向性素子D5、D6の順方向に導通させてもよい。逆方向に電流を流したときのスイッチ素子Q5、Q6の電圧降下が順方向電流を流したときの逆一方向性素子D5、D6の電圧降下である順電圧よりも小さい場合には、一方向性素子D5、D6の導通損失よりも低減させることができる。同様に、一方向性素子D7、D8を含むスイッチング素子S7、S8又は一方向性素子D7、D8と並列に接続したスイッチング素子S7、S8を用いた場合も、スイッチ素子Q7、Q8を逆方向に導通させて一方向性素子D7、D8の導通損失よりも低減させることができる。なお、上述のコンバータにおいて第3端子T3及び第4端子T4側間に出力される電圧を第2回路2のスイッチング素子S5、S6をオンオフさせる動作で得られる出力電圧よりも低くさせる動作のみに用いる場合は、第2回路2は少なくともフルブリッジの整流回路として動作する一方向性素子D5〜D8又は一方向性素子D5〜D8の順方向と同じ方向に電流を流せるスイッチング素子を有すればよい。   Furthermore, in the description of the first embodiment, the diode is shown as the unidirectional element D7 and the unidirectional element D8 of the second circuit 2, but the element that conducts current in one direction without being limited to this example. If it is. Further, as the unidirectional element, an internal diode of the switching element may be used similarly to the switching elements S5 and S6. In the description of the operation for causing the bridge connection circuit of the second circuit 2 described above to function as a full-bridge rectifier circuit, for example, an on signal is supplied to the switching elements S5 and S6 in FIG. And the switch elements Q5 and Q6 may be conducted in the reverse direction, that is, in the forward direction of the unidirectional elements D5 and D6. When the voltage drop of the switching elements Q5 and Q6 when the current flows in the reverse direction is smaller than the forward voltage that is the voltage drop of the reverse unidirectional elements D5 and D6 when the forward current flows, The conduction loss of the conductive elements D5 and D6 can be reduced. Similarly, when the switching elements S7 and S8 including the unidirectional elements D7 and D8 or the switching elements S7 and S8 connected in parallel with the unidirectional elements D7 and D8 are used, the switching elements Q7 and Q8 are reversed. It is possible to reduce the conduction loss of the unidirectional elements D7 and D8. In the above-described converter, the voltage output between the third terminal T3 and the fourth terminal T4 side is used only for the operation to lower the output voltage obtained by the operation of turning on / off the switching elements S5 and S6 of the second circuit 2. In this case, the second circuit 2 may have at least a switching element that can flow a current in the same direction as the forward direction of the unidirectional elements D5 to D8 or the unidirectional elements D5 to D8 that operate as a full-bridge rectifier circuit.

本発明のコンバータは、トランスの1次巻線又は2次巻線側に接続されるインダクタンス手段を用い、第2回路のスイッチング素子をオンオフさせる動作と第2回路のブリッジ接続回路をフルブリッジの整流回路として機能させる動作とを実現させることで広範囲な入出力電圧電流に対応させることができる。また、電流が流れている状態でスイッチング素子をオフさせたときに発生するスイッチング損失を低減することができ、組となる第1回路のスイッチング素子のうちの一方を後からオフさせたときに発生するスイッチング損失を低減することができる。さらに、ゼロ電圧スイッチングを実現させることでスイッチング損失の低減を図ることができる。   The converter of the present invention uses the inductance means connected to the primary winding or secondary winding side of the transformer, turns on and off the switching element of the second circuit, and rectifies the bridge connection circuit of the second circuit as a full bridge. By realizing the operation of functioning as a circuit, a wide range of input / output voltage currents can be handled. In addition, the switching loss that occurs when the switching element is turned off while the current is flowing can be reduced, and occurs when one of the switching elements of the first circuit to be paired is turned off later. Switching loss can be reduced. Furthermore, switching loss can be reduced by realizing zero voltage switching.

(第2の実施形態)
図11に、本発明の第2の実施形態に係る双方向コンバータの電気回路図を示す。本発明の第2の実施形態に係る双方向コンバータにおいて、第1の実施形態に係るコンバータと符号が同じ構成要素は、相互に同一のものを示すものとする。ここでは、主に第1の実施形態に係るコンバータと異なる構成及び動作について説明する。
(Second Embodiment)
FIG. 11 shows an electric circuit diagram of the bidirectional converter according to the second embodiment of the present invention. In the bidirectional converter according to the second embodiment of the present invention, components having the same reference numerals as those of the converter according to the first embodiment indicate the same components. Here, the configuration and operation different from those of the converter according to the first embodiment will be mainly described.

第2の実施形態に係る双方向コンバータでは、双方向で動作させるため、第2回路は、第1回路と同様の構成になるようにする。このため、図11では、第2回路22は、スイッチング素子を2つのレグの上下アームとした回路構造にする。また、第2回路22のスイッチング素子S7、S8にも駆動信号を与えることからも、ここでは、制御回路23とする。なお、第1回路1の第1レグ12、第2レグ13及び第2回路22の第3レグ14については、第1の実施形態で述べた図1に示す構成と同様である。また、図1と同様に、図11では、インダクタンス手段Lは、1次巻線11a側に接続されているが、2次巻線11b側に接続させてもよい。   In the bidirectional converter according to the second embodiment, the second circuit is configured in the same manner as the first circuit in order to operate in both directions. For this reason, in FIG. 11, the second circuit 22 has a circuit structure in which the switching elements are the upper and lower arms of two legs. In addition, since the drive signal is also given to the switching elements S7 and S8 of the second circuit 22, the control circuit 23 is used here. The first leg 12, the second leg 13 and the third leg 14 of the second circuit 22 of the first circuit 1 are the same as the configuration shown in FIG. 1 described in the first embodiment. Similarly to FIG. 1, in FIG. 11, the inductance means L is connected to the primary winding 11a side, but it may be connected to the secondary winding 11b side.

第1回路1で組となる第1回路1のスイッチング素子S1とS4、S2とS3のうち、先にオフさせる一方のレグの上下アーム、ここでは第1レグ12の上下アームのスイッチング素子S3、S4が直列に接続される。先にオフさせる第1回路1のスイッチング素子S3、S4には、それぞれ第1、第2コンデンサCa、Cbが並列に接続される。   Of the switching elements S1 and S4 and S2 and S3 of the first circuit 1 paired with the first circuit 1, the upper and lower arms of one leg that is turned off first, here the switching elements S3 of the upper and lower arms of the first leg 12, S4 is connected in series. First and second capacitors Ca and Cb are connected in parallel to the switching elements S3 and S4 of the first circuit 1 to be turned off first.

図11に示すように、第2回路22の第3レグ24、第4レグ25は、第3端子T3と第4端子T4との間にそれぞれ並列に接続される。第3レグ24、第4レグ25は、上下アームをスイッチング素子S5〜S8で構成したフルブリッジ接続の回路となる。また、スイッチング素子S5〜S8は、スイッチ素子Q5〜Q8と一方向性素子D5〜D8と並列コンデンサC5〜C8とがそれぞれ並列に接続される。なお、第1の実施形態と同様に、一方向性素子D5〜D8は、図11に示したように第2回路22のスイッチング素子S5〜S8の内蔵ダイオードを用いてもよく、第2回路22のスイッチング素子S5〜S8とは別に外付けされたダイオードを用いてもよく、またはこれらの組み合わせであってもよい。同様に、並列コンデンサC5〜C8は、図11に示したように第2回路22のスイッチング素子S5〜S8の寄生容量を用いてもよく、第2回路22のスイッチング素子S5〜S8とは別に外付けされたコンデンサを用いてもよく、またはこれらの組み合わせであってもよい。   As shown in FIG. 11, the third leg 24 and the fourth leg 25 of the second circuit 22 are respectively connected in parallel between the third terminal T3 and the fourth terminal T4. The third leg 24 and the fourth leg 25 are full-bridge connection circuits in which the upper and lower arms are configured by the switching elements S5 to S8. The switching elements S5 to S8 are connected in parallel with switching elements Q5 to Q8, unidirectional elements D5 to D8, and parallel capacitors C5 to C8, respectively. As in the first embodiment, the unidirectional elements D5 to D8 may use the built-in diodes of the switching elements S5 to S8 of the second circuit 22 as shown in FIG. In addition to the switching elements S5 to S8, an externally attached diode may be used, or a combination thereof may be used. Similarly, the parallel capacitors C5 to C8 may use the parasitic capacitances of the switching elements S5 to S8 of the second circuit 22 as shown in FIG. An attached capacitor may be used, or a combination thereof.

第2回路22から第1回路1側へ電力を供給する場合に、第2回路22で組となるスイッチング素子S5とS8、S6とS7のうち、先にオフさせる一方のレグの上下アーム、ここでは第3レグ24の上下アームのスイッチング素子S5、S6が直列に接続される。先にオフさせるスイッチング素子S5、S6には、それぞれ第3、第4コンデンサCc、Cdが並列に接続される。   When supplying power from the second circuit 22 to the first circuit 1, the upper and lower arms of one leg of the switching elements S5 and S8 and S6 and S7 that are paired in the second circuit 22 that are turned off first, Then, the switching elements S5 and S6 of the upper and lower arms of the third leg 24 are connected in series. The third and fourth capacitors Cc and Cd are connected in parallel to the switching elements S5 and S6 that are turned off first.

第1回路1から第2回路22側へ電力を供給する場合は、上記の実施形態1で述べたのと同様の動作を行う。また、第2回路22から第1回路1側へ電力を供給する場合、制御回路23は、第2回路22で組となるスイッチング素子S5とS8、S6とS7のうち、第3、第4コンデンサCc,Cdがそれぞれ並列に接続されたスイッチング素子S5、S6を先にオフさせる。   When power is supplied from the first circuit 1 to the second circuit 22 side, the same operation as described in the first embodiment is performed. When power is supplied from the second circuit 22 to the first circuit 1 side, the control circuit 23 includes the third and fourth capacitors among the switching elements S5 and S8 and S6 and S7 that form a pair in the second circuit 22. The switching elements S5 and S6 to which Cc and Cd are respectively connected in parallel are turned off first.

第1回路1から第2回路22側へ電力を供給するときに、出力側となる第2回路2のスイッチング素子をオンオフさせる場合は、第1の実施形態と同様に、制御回路23は、第2回路22の第3、第4コンデンサCc、Cdが並列に接続されたスイッチング素子S5,S6をオンオフさせる。また、第2回路22から第1回路1側へ電力を供給する場合ときに、出力側となる第1回路1のスイッチング素子をオンオフさせる場合は、制御回路23は、第1回路1のうち第1、第2コンデンサCa,Cbがそれぞれ並列に接続された第1回路1のスイッチング素子S3,S4をオンオフさせる。なお、出力側の電圧を第2回路又は第1回路のスイッチング素子をオンオフさせる動作で得られる出力電圧よりも低くさせる動作の場合は、第1の実施形態で述べたように、出力側の第2回路22のスイッチング素子S5〜S8又は第1回路1のスイッチング素子S1〜S4は整流回路として機能する。   When power is supplied from the first circuit 1 to the second circuit 22 side, when the switching element of the second circuit 2 on the output side is turned on / off, the control circuit 23, as in the first embodiment, The switching elements S5 and S6 to which the third and fourth capacitors Cc and Cd of the two circuit 22 are connected in parallel are turned on and off. In addition, when power is supplied from the second circuit 22 to the first circuit 1 side, when the switching element of the first circuit 1 on the output side is turned on / off, the control circuit 23 is the first circuit 1 in the first circuit 1. 1. The switching elements S3 and S4 of the first circuit 1 to which the first and second capacitors Ca and Cb are respectively connected in parallel are turned on and off. Note that, in the case of an operation in which the voltage on the output side is lower than the output voltage obtained by the operation of turning on or off the switching element of the second circuit or the first circuit, as described in the first embodiment, The switching elements S5 to S8 of the two circuit 22 or the switching elements S1 to S4 of the first circuit 1 function as a rectifier circuit.

また、制御回路23は、出力側の第2回路22又は第1回路1を整流回路として機能させる動作を行っている場合において、第1回路1又は第2回路22のスイッチング素子のパルス幅や周波数を変調させても第3端子T3、第4端子T4間又は第1端子T1、第2端子T2間側から出力される電圧の検出値が目標値に近づかない場合は、出力側の第2回路22又は第1回路1のスイッチング素子をオンオフさせる動作に切り替える。   In addition, when the control circuit 23 performs an operation for causing the second circuit 22 or the first circuit 1 on the output side to function as a rectifier circuit, the pulse width or frequency of the switching element of the first circuit 1 or the second circuit 22 If the detected value of the voltage output from the third terminal T3 and the fourth terminal T4 or the side between the first terminal T1 and the second terminal T2 does not approach the target value even when the signal is modulated, the second circuit on the output side 22 or the switching element of the first circuit 1 is switched to the on / off operation.

具体的には、第1回路1から第2回路22側へ電力を供給する場合に、制御回路3は、組となる第1回路のスイッチング素子S1とS4又はS2とS4がオン状態にある期間に第1端子T1及び第2端子T2側から入力されるエネルギーをインダクタンス手段Lを介して第3端子T3及び第4端子T4側に供給させるように第1回路1のスイッチング素子S4又はS3をパルス制御する。このときに、第2回路2のスイッチング素子S5及びS6を順方向に導通させない。この状態から、組となる第1回路のスイッチング素子S1とS4又はS2とS4がオン状態にある期間に第1端子T1及び第2端子T2側から入力されるエネルギーをインダクタンス手段Lに蓄積させるように第3コンデンサCc又は第4コンデンサCdが並列に接続された第2回路2のスイッチング素子S6又はS5を順方向に導通させる。そして、先にオフさせる第1回路1のスイッチング素子S4又はS3をオフする前に順方向に導通させている第2回路2のスイッチング素子S6又はS5をオフさせる動作に切り替える。   Specifically, when power is supplied from the first circuit 1 to the second circuit 22 side, the control circuit 3 is a period in which the switching elements S1 and S4 or S2 and S4 of the first circuit to be paired are in an ON state. The switching element S4 or S3 of the first circuit 1 is pulsed so that the energy input from the first terminal T1 and second terminal T2 side is supplied to the third terminal T3 and fourth terminal T4 side via the inductance means L. Control. At this time, the switching elements S5 and S6 of the second circuit 2 are not conducted in the forward direction. From this state, the energy input from the first terminal T1 and the second terminal T2 side is accumulated in the inductance means L during the period when the switching elements S1 and S4 or S2 and S4 of the first circuit to be paired are in the ON state. In addition, the switching element S6 or S5 of the second circuit 2 to which the third capacitor Cc or the fourth capacitor Cd is connected in parallel is conducted in the forward direction. Then, before switching off the switching element S4 or S3 of the first circuit 1 to be turned off first, the operation is switched to the operation of turning off the switching element S6 or S5 of the second circuit 2 that is conducted in the forward direction.

逆に、制御回路23は、出力側の第2回路22又は第1回路1のスイッチング素子をオンオフさせる動作を行っている場合において、第2回路22又は第1回路1のスイッチング素子のパルス幅や周波数を変調させても第3端子T3、第4端子T4間又は第1端子T1、第2端子T2間側から出力される電圧の検出値が目標値に近づかない場合は、出力側の第2回路22又は第1回路1を整流回路として機能させる動作に切り替える。   Conversely, when the control circuit 23 performs an operation of turning on or off the switching element of the second circuit 22 or the first circuit 1 on the output side, the pulse width of the switching element of the second circuit 22 or the first circuit 1 is If the detected value of the voltage output from the third terminal T3 and the fourth terminal T4 or between the first terminal T1 and the second terminal T2 does not approach the target value even if the frequency is modulated, the second on the output side The operation is switched to allow the circuit 22 or the first circuit 1 to function as a rectifier circuit.

具体的には、 第1回路1から第2回路22側へ電力を供給する場合に、制御回路3は、組となる第1回路1のスイッチング素子S1とS4又はS2とS4とがオン状態にある期間に第1端子T1及び第2端子T2側から入力されるエネルギーをインダクタンス手段Lに蓄積させるように第3コンデンサCc又は第4コンデンサCdが並列に接続された第2回路2のスイッチング素子S6又はS5を順方向に導通させる。このとき、先にオフさせる第1回路1のスイッチング素子S4又はS3をオフする前に順方向に導通させている第2回路22のスイッチング素子S6又はS5をオフさせる第2回路22のスイッチング素子S6又はS5のパルス制御を行っているとする。次に、この動作から、組となる第1回路1のスイッチング素子S1とS4又はS2とS4とがオン状態にある期間に第1端子T1及び第2端子T2側から入力されるエネルギーをインダクタンス手段Lを介して第3端子T3及び第4端子T4側に供給させるように第2回路2のスイッチング素子を順方向に導通させない動作に切り替える。   Specifically, when supplying power from the first circuit 1 to the second circuit 22 side, the control circuit 3 sets the switching elements S1 and S4 or S2 and S4 of the first circuit 1 to be in the ON state. The switching element S6 of the second circuit 2 to which the third capacitor Cc or the fourth capacitor Cd is connected in parallel so that the energy input from the first terminal T1 and the second terminal T2 side is stored in the inductance means L in a certain period. Alternatively, S5 is conducted in the forward direction. At this time, the switching element S6 of the second circuit 22 that turns off the switching element S6 or S5 of the second circuit 22 that is conducted in the forward direction before turning off the switching element S4 or S3 of the first circuit 1 that is turned off first. Alternatively, assume that the pulse control of S5 is performed. Next, from this operation, the energy input from the first terminal T1 and the second terminal T2 side during the period in which the switching elements S1 and S4 or S2 and S4 of the first circuit 1 in the pair are in the ON state is used as the inductance means. The operation is switched to the operation in which the switching element of the second circuit 2 is not conducted in the forward direction so as to be supplied to the third terminal T3 and the fourth terminal T4 via L.

上述のように動作を切り替えて、第3、第4端子間又は第1、第2端子間側から出力される電圧の検出値を目標値に近づけさせるように、第1回路、第2回路のスイッチング素子のパルス制御を行う。2つの動作を切り替えることで、トランスの巻数比などの回路定数や負荷条件にとらわれずに、広範囲な入出力電圧電流に対応させることができる。   As described above, the operation of the first circuit and the second circuit is switched so that the detected value of the voltage output from the third and fourth terminals or between the first and second terminals is brought close to the target value. Performs pulse control of the switching element. By switching between the two operations, a wide range of input / output voltage currents can be handled without being limited by circuit constants such as the turns ratio of the transformer and load conditions.

上述のように本発明では、入力側の第1又は第2回路の組となるスイッチ素子のうち、先にオフさせるスイッチ素子に並列に接続されるコンデンサの容量が、後にオフさせるスイッチ素子に並列に接続されるコンデンサの容量よりも大きくなるようにする。同様に、オンオフさせる出力側の第2回路又は第1回路のスイッチング素子についても並列にコンデンサを接続する。このことにより、第1回路のスイッチング素子、第2回路のスイッチング素子のオン時、オフ時に生じるスイッチング損失を低減させている。   As described above, in the present invention, among the switch elements that form the first or second circuit set on the input side, the capacitance of the capacitor connected in parallel to the switch element that is turned off first is parallel to the switch element that is turned off later. It should be larger than the capacitance of the capacitor connected to. Similarly, a capacitor is connected in parallel to the switching element of the second circuit or the first circuit on the output side to be turned on / off. This reduces switching loss that occurs when the switching element of the first circuit and the switching element of the second circuit are turned on and off.

また、後にオフさせる第1回路1のスイッチング素子S1、S2又は第2回路22のスイッチング素子S7、S8についてゼロ電圧スイッチングを実現させるためには、例えば、第1回路1のスイッチング素子S1又は第2回路22のスイッチング素子S7をオフさせる場合、これと同じレグにある他方のアームの第1回路1のスイッチング素子S2又は第2回路22のスイッチング素子S8の両端電圧をゼロに下げてからスイッチ素子Q2又はQ8にオン信号を与える必要がある。この第1回路1のスイッチング素子S2又は第2回路22のスイッチング素子S8の両端電圧、つまりコンデンサC2又はC8電圧がゼロになるまで放電させる放電動作は上述の励磁電流が流れることによる。   In order to realize zero voltage switching for the switching elements S1 and S2 of the first circuit 1 or the switching elements S7 and S8 of the second circuit 22 to be turned off later, for example, the switching element S1 or second of the first circuit 1 When the switching element S7 of the circuit 22 is turned off, the voltage across the switching element S2 of the first circuit 1 or the switching element S8 of the second circuit 22 of the other arm in the same leg is lowered to zero before the switching element Q2 Alternatively, it is necessary to give an ON signal to Q8. The discharge operation for discharging until the voltage across the switching element S2 of the first circuit 1 or the switching element S8 of the second circuit 22, that is, the voltage of the capacitor C2 or C8 becomes zero, is due to the above-described excitation current flowing.

よって、後にオフさせる第1回路1のスイッチング素子S2又は第2回路22のスイッチング素子S8のゼロ電圧スイッチングを実現させるためには、まず励磁電流を第1回路1のスイッチング素子S2又は第2回路22のスイッチング素子S8の両端電圧をゼロまで下げることができる大きさにする必要がある。さらに、励磁電流によって第1回路1のスイッチング素子S2又は第2回路22のスイッチング素子S8の両端電圧をゼロまで下げることができるような第1回路1のスイッチング素子S1、S2又は第2回路22のスイッチング素子S7、S8を共にオフさせる期間Tdを設ける必要がある。後にオフさせる第1回路1のスイッチング素子S1、第2回路2のスイッチング素子S7について、ゼロ電圧スイッチングを実現させる場合も同様である。第1回路1のスイッチング素子S1又は第2回路22のスイッチング素子S8の両端電圧をゼロまで下げることができるような大きさの励磁電流と第1回路1のスイッチング素子S1、S2又は第2回路22のスイッチング素子S7、S8を共にオフさせる期間Tdを設ける必要がある。   Therefore, in order to realize zero voltage switching of the switching element S2 of the first circuit 1 or the switching element S8 of the second circuit 22 to be turned off later, first, the exciting current is changed to the switching element S2 or the second circuit 22 of the first circuit 1. The voltage across the switching element S8 needs to be large enough to reduce it to zero. Furthermore, the switching element S1, S2 of the first circuit 1 or the second circuit 22 of which the voltage across the switching element S2 of the first circuit 1 or the switching element S8 of the second circuit 22 can be reduced to zero by the excitation current. It is necessary to provide a period Td during which both the switching elements S7 and S8 are turned off. The same applies to the case where zero voltage switching is realized for the switching element S1 of the first circuit 1 and the switching element S7 of the second circuit 2 which are turned off later. The exciting current of such a magnitude that the voltage across the switching element S1 of the first circuit 1 or the switching element S8 of the second circuit 22 can be reduced to zero and the switching elements S1, S2 or the second circuit 22 of the first circuit 1 It is necessary to provide a period Td during which both switching elements S7 and S8 are turned off.

なお、第1回路1のスイッチング素子S1、S2を共にオフさせる期間Tdを大きな値に設定すると、スイッチング素子S1又はS2の両端電圧がゼロまで下がった後に再度電圧が上昇してしまう、つまりコンデンサC1又はC2がゼロまで放電された後に充電されてしまうことがある。このため、スイッチング素子S1、S2を共にオフさせる期間Tdは、スイッチング素子S1又はS2の両端電圧がゼロまで下がる期間程度とするのが好ましい。第2回路22のスイッチング素子S7、S8についても同様である。また、後にオフさせるスイッチ素子Q1,Q2に並列に接続されるコンデンサの容量の並列コンデンサC1,C2は、第1回路1のスイッチング素子S1、S2内蔵の寄生容量の場合など小さい容量値となり、部品によってはバラツキがある。このため、第1回路1のスイッチング素子S1、S2内蔵の寄生容量に別付けのコンデンサを並列に接続させ、これらの合成容量を上記並列コンデンサC1,C2としてもよい。第2回路22の並列コンデンサC7、C8についても同様である。   If the period Td during which both the switching elements S1 and S2 of the first circuit 1 are turned off is set to a large value, the voltage rises again after the voltage across the switching element S1 or S2 drops to zero, that is, the capacitor C1. Or it may be charged after C2 is discharged to zero. For this reason, it is preferable that the period Td during which both the switching elements S1 and S2 are turned off is set to a period during which the voltage across the switching element S1 or S2 drops to zero. The same applies to the switching elements S7 and S8 of the second circuit 22. Further, the parallel capacitors C1 and C2 having the capacitance of the capacitors connected in parallel to the switch elements Q1 and Q2 to be turned off later have a small capacitance value such as in the case of the parasitic capacitance built in the switching elements S1 and S2 of the first circuit 1, There are variations. For this reason, a separate capacitor may be connected in parallel to the parasitic capacitances built in the switching elements S1 and S2 of the first circuit 1, and these combined capacitors may be used as the parallel capacitors C1 and C2. The same applies to the parallel capacitors C7 and C8 of the second circuit 22.

本発明では、上述の説明において、励磁電流を適切な大きさにするためにトランス11の1次巻線又は2次巻線に並列に設けられるインダクタンス成分も上述のトランスの励磁インダクタンスに含まれる。また、上述の説明において、トランス11の励磁インダクタンスとこれに並列に設けられるインダクタンス成分とによる合成インダクタンスによって流れる電流も上述の励磁電流に含まれる。トランスの励磁インダクタンスは、トランスの構造において、例えば、コアのギャップ幅、巻線の巻数量、コアの材質などによって調整することができる。   In the present invention, in the above description, an inductance component provided in parallel with the primary winding or the secondary winding of the transformer 11 in order to set the excitation current to an appropriate magnitude is also included in the excitation inductance of the above-described transformer. In the above description, the current that flows due to the combined inductance of the exciting inductance of the transformer 11 and the inductance component provided in parallel with the transformer 11 is also included in the above-described exciting current. The transformer excitation inductance can be adjusted in the transformer structure, for example, by the gap width of the core, the number of windings, the core material, and the like.

上記の第1、第2の実施形態では、制御回路3、23は、第2回路の出力電圧検出手段18、第1回路の出力電圧検出手段19によって検出された電圧値が目標値に近づくようにしているが、用いる検出値は出力電流値や出力電力の他にこれらの組み合わせであってもよい。同様に入力側の電圧、電流又は電力の検出値が目標値に近づくようにしてもよい。なお、一般的に、電力の検出値としては、検出された電圧及び電流を乗算した演算値を用いる。上述の出力される電圧、電流もしくは電力の検出値又は入力される電圧、電流又は電力の検出値には、これらの値にある係数を乗除算したり、ある値を加減算等したりといった演算をして得られた値も含まれる。   In the first and second embodiments described above, the control circuits 3 and 23 allow the voltage values detected by the output voltage detection means 18 of the second circuit and the output voltage detection means 19 of the first circuit to approach the target values. However, the detection value to be used may be a combination of these in addition to the output current value and the output power. Similarly, the detected value of voltage, current, or power on the input side may approach the target value. In general, a calculated value obtained by multiplying the detected voltage and current is used as the detected power value. The above output voltage, current or power detection value or input voltage, current or power detection value is calculated by multiplying or dividing a certain coefficient by these values or adding or subtracting a certain value. The value obtained in this way is also included.

本発明は、トランスの1次巻線又は2次巻線側に接続されるインダクタンス手段を用いて、出力側の第2回路又は第1回路のスイッチング素子をオンオフさせる動作と出力側の第2回路又は第1回路を整流回路として機能させる動作とを実現させることで広範囲な入出力電圧電流に対応させることができる。また、電流が流れている状態でスイッチング素子をオフさせたときに発生するスイッチング損失を低減することができ、組となる第1回路のスイッチング素子のうちの一方を後からオフさせたときに発生するスイッチング損失を低減することができる。さらに、ゼロ電圧スイッチングを実現させることでスイッチング損失の低減を図ることができる。   The present invention uses an inductance means connected to the primary winding or secondary winding side of the transformer to turn on or off the second circuit on the output side or the switching element of the first circuit, and the second circuit on the output side. Alternatively, it is possible to cope with a wide range of input / output voltage currents by realizing the operation of causing the first circuit to function as a rectifier circuit. In addition, the switching loss that occurs when the switching element is turned off while the current is flowing can be reduced, and occurs when one of the switching elements of the first circuit to be paired is turned off later. Switching loss can be reduced. Furthermore, switching loss can be reduced by realizing zero voltage switching.

本発明の電気回路において、接続点とは電気的に接続されて同電位にある部位を言い、物理的に接続された点を言うものではない。また、本発明のコンバータ及び双方向コンバータにおける各部の構成、構造、数、配置、形状、材質などに関しては、上記具体例に限定されず、当業者が適宜選択的に採用したものも、本発明の要旨を包含する限り、本発明の範囲に包含される。   In the electric circuit of the present invention, the connection point refers to a portion that is electrically connected and at the same potential, and does not refer to a point that is physically connected. Further, the configuration, structure, number, arrangement, shape, material, and the like of each part in the converter and the bidirectional converter according to the present invention are not limited to the above-described specific examples, and those appropriately adopted by those skilled in the art are also included in the present invention. As long as the gist of the present invention is included, it is included in the scope of the present invention.

より具体的には、例えば、半導体素子として記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。同様に、ダイオード、コンデンサ、スイッチング素子をはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。   More specifically, for example, the semiconductor elements illustrated by symbols are not limited to these specific electric elements, but include an electric element including a single electric element or a plurality of electric elements having the same function or action. All of these variations are included within the scope of the present invention. Similarly, the number and arrangement of circuit elements including diodes, capacitors, and switching elements that are appropriately designed by those skilled in the art are included in the scope of the present invention.

T1・・・第1端子、T2・・・第2端子、T3・・・第3端子、T4・・・第4端子、1・・・第1回路、2、22・・・第2回路、3、23・・・制御回路、11・・・トランス、12・・・第1レグ、13・・・第2レグ、24・・・第3レグ、25・・・第4レグ、16、17・・・コンデンサ、18・・・第2回路の出力電圧検出手段、19・・・第1回路の出力電圧検出手段、S1〜S4・・・第1回路のスイッチング素子、Q1〜Q4・・・スイッチ素子、D1〜D4・・・逆並列ダイオード、C1〜C4・・・並列コンデンサ、D5〜D8・・・一方向性素子(逆並列ダイオード)、S5〜S8・・・第2回路のスイッチング素子、Q5〜Q8・・・スイッチ素子、C5〜C8・・・並列コンデンサ、Ca〜Cd・・・第1〜第4コンデンサ、L・・・インダクタンス手段 T1 ... 1st terminal, T2 ... 2nd terminal, T3 ... 3rd terminal, T4 ... 4th terminal, 1 ... 1st circuit, 2, 22 ... 2nd circuit, 3, 23 ... control circuit, 11 ... transformer, 12 ... first leg, 13 ... second leg, 24 ... third leg, 25 ... fourth leg, 16, 17 ... Capacitors, 18 ... Output voltage detection means of the second circuit, 19 ... Output voltage detection means of the first circuit, S1 to S4 ... Switching elements of the first circuit, Q1 to Q4 ... Switch elements, D1 to D4 ... antiparallel diodes, C1 to C4 ... parallel capacitors, D5 to D8 ... unidirectional elements (antiparallel diodes), S5 to S8 ... switching elements of the second circuit , Q5 to Q8... Switch element, C5 to C8... Parallel capacitor, Ca to Cd. The fourth capacitor, L ··· inductance means

Claims (8)

1次巻線と2次巻線とを有するトランスと、
逆並列ダイオードと並列コンデンサとがそれぞれ並列に接続されたスイッチ素子を有するスイッチング素子を上下アームとして第1端子と第2端子との間にそれぞれ並列に接続された第1レグと第2レグと、前記第1レグもしくは第2レグの上下アームの一方のスイッチング素子又は前記第1レグ及び第2レグの上アームもしくは下アームの一方のスイッチング素子に並列に接続される第1コンデンサと、前記第1レグもしくは第2レグの上下アームの他方のスイッチング素子又は前記第1レグ及び第2レグの上アームもしくは下アームの他方のスイッチング素子に並列に接続される第2コンデンサとを有し、前記1次巻線側に接続される第1回路と、
ブリッジ接続される一方向性素子のうち少なくとも2つの前記一方向性素子は並列コンデンサがそれぞれ並列に接続されたスイッチ素子を含むスイッチング素子がそれぞれ並列に接続されるブリッジ接続回路と、少なくとも2つの前記スイッチング素子にそれぞれ並列に接続される第3コンデンサと第4コンデンサとを有し、前記2次巻線側に接続される第2回路と、
前記第1レグの上下アームの接続点側と前記第2レグの上下アームの接続点側との間に前記1次巻線を介して又は前記ブリッジ接続回路内で前記一方向性素子同士が同じ極性で直列に接続される接続点側と前記一方向性素子同士が同じ極性で直列に接続される他方の接続点側との間に前記2次巻線を介して接続されるインダクタンス手段と、
前記第1又は第2レグの上アームのスイッチング素子と前記第2又は第1レグの下アームのスイッチング素子とを組にして交互にオンオフさせて前記第1、第2端子側から入力される直流を交流に変換させて前記第1回路から出力させ、前記組となるスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第1又は第2レグの上アームのスイッチング素子と前記第2又は第1レグの下アームのスイッチング素子のうち、前記第1コンデンサ又は前記第2コンデンサが並列に接続された前記スイッチング素子を先にオフさせる制御回路と、を備えたことを特徴とするコンバータ。
A transformer having a primary winding and a secondary winding;
A first leg and a second leg connected in parallel between a first terminal and a second terminal, respectively, with a switching element having a switching element in which an anti-parallel diode and a parallel capacitor are connected in parallel; A first capacitor connected in parallel to one switching element of the upper and lower arms of the first leg or the second leg or one switching element of the upper arm or the lower arm of the first leg and the second leg; A second capacitor connected in parallel to the other switching element of the upper arm of the leg or the second leg or the other switching element of the upper arm or the lower arm of the first leg and the second leg, and A first circuit connected to the winding side;
At least two of the unidirectional elements to be bridge-connected include a bridge connection circuit in which switching elements including switching elements each having a parallel capacitor connected in parallel are connected in parallel, and at least two of the unidirectional elements A second circuit connected to the secondary winding side, having a third capacitor and a fourth capacitor respectively connected in parallel to the switching element;
The unidirectional elements are the same between the connection point side of the upper and lower arms of the first leg and the connection point side of the upper and lower arms of the second leg through the primary winding or in the bridge connection circuit. Inductance means connected via the secondary winding between a connection point side connected in series with polarity and the other connection point side where the unidirectional elements are connected in series with the same polarity;
Direct current input from the first and second terminal sides by alternately switching on and off the switching element of the upper arm of the first or second leg and the switching element of the lower arm of the second or first leg. Is converted into alternating current and output from the first circuit, and the switching elements in the set are alternately turned on and off, and the switching elements of the upper arm of the first or second leg in the set in the on state A control circuit that first turns off the first capacitor or the switching element to which the second capacitor is connected in parallel among the switching elements of the lower arm of the second or first leg, Converter.
前記制御回路は、前記第3及び第4端子間側から出力される電圧、電流もしくは電力の検出値又は前記第1及び第2端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる第1回路のスイッチング素子がオン状態にある期間に前記第1及び第2端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第3コンデンサ又は第4コンデンサが並列に接続された前記スイッチング素子を順方向に導通させ、前記先にオフさせる第1回路のスイッチング素子をオフする前に前記順方向に導通させていた第2回路のスイッチング素子をオフさせることを特徴とする請求項1に記載のコンバータ。   In the control circuit, a detection value of voltage, current or power output from the side between the third and fourth terminals or a detection value of voltage, current or power input from the side between the first and second terminals is a target. The third capacitor or the third capacitor or the second capacitor so that the energy input from the first and second terminals is accumulated in the inductance means during a period in which the switching elements of the first circuit in the set are in an ON state so as to approach the value. The switching element of the second circuit that has been made conductive in the forward direction before turning off the switching element of the first circuit to be turned off first is made conductive in the forward direction by the switching element connected in parallel with the fourth capacitor. The converter according to claim 1, wherein the converter is turned off. 前記制御回路は、前記第3及び第4端子間側から出力される電圧、電流もしくは電力の検出値又は前記第1及び第2端子間側から入力される電圧、電流又は電力の検出値が目標値に近づくように、前記組となる第1回路のスイッチング素子がオン状態にある期間に前記第1及び第2端子側から入力されるエネルギーを前記インダクタンス手段を介して前記第3及び第4端子側に供給させるように前記第2回路のスイッチング素子を順方向に導通させないことを特徴とする請求項1又は請求項2に記載のコンバータ。   In the control circuit, a detection value of voltage, current or power output from the side between the third and fourth terminals or a detection value of voltage, current or power input from the side between the first and second terminals is a target. Energy that is input from the first and second terminal sides during a period in which the switching elements of the first circuit in the set are in an ON state so as to approach the value, through the inductance means, the third and fourth terminals 3. The converter according to claim 1, wherein the switching element of the second circuit is not electrically connected in a forward direction so as to be supplied to the side. 4. 前記制御回路は、前記組となる第1回路のスイッチング素子がオン状態にある期間に前記第1及び第2端子側から入力されるエネルギーを前記インダクタンス手段を介して前記第3及び第4端子側に供給させるように前記第1回路のスイッチング素子をパルス制御し、かつ前記第2回路のスイッチング素子を順方向に導通させない動作から、前記組となる第1回路のスイッチング素子がオン状態にある期間に前記第1及び第2端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第3コンデンサ又は第4コンデンサが並列に接続された前記第2回路のスイッチング素子を順方向に導通させ、前記先にオフさせる第1回路のスイッチング素子をオフする前に前記順方向に導通させている第2回路のスイッチング素子をオフさせる動作に切り替えて、前記第3及び第4端子間側から出力される電圧、電流もしくは電力の検出値又は前記第1及び第2端子間側から入力される電圧、電流又は電力の検出値を目標値に近づけさせることを特徴とする請求項1から請求項3のいずれかに記載のコンバータ。   The control circuit transmits energy input from the first and second terminal sides during the period in which the switching elements of the first circuit in the set are in an on state via the inductance means to the third and fourth terminal sides. From the operation of switching the switching element of the first circuit so that the switching element of the first circuit is pulse-controlled so that the switching element of the second circuit is not conducted in the forward direction. The switching element of the second circuit to which the third capacitor or the fourth capacitor is connected in parallel is made to conduct in the forward direction so that the energy input from the first and second terminals is stored in the inductance means. The switching element of the second circuit that is conducted in the forward direction before turning off the switching element of the first circuit that is turned off first. The operation is switched to the operation to turn off the detection value of the voltage, current or power output from the side between the third and fourth terminals, or the detection of the voltage, current or power input from the side between the first and second terminals. 4. The converter according to claim 1, wherein the value is brought close to a target value. 前記制御回路は、前記組となる第1回路のスイッチング素子がオン状態にある期間に前記第1及び第2端子側から入力されるエネルギーを前記インダクタンス手段に蓄積させるように前記第3コンデンサ又は第4コンデンサが並列に接続された前記第2回路のスイッチング素子を順方向に導通させ、前記先にオフさせる第1回路のスイッチング素子をオフする前に前記順方向に導通させている第2回路のスイッチング素子をオフさせる前記第2回路のスイッチング素子のパルス制御を行う動作から、前記組となる第1回路のスイッチング素子がオン状態にある期間に前記第1及び第2端子側から入力されるエネルギーを前記インダクタンス手段を介して前記第3及び第4端子側に供給させるように前記第2回路のスイッチング素子を順方向に導通させない動作に切り替えて、前記第3及び第4端子間側から出力される電圧、電流もしくは電力の検出値又は前記第1及び第2端子間側から入力される電圧、電流又は電力の検出値を目標値に近づけさせることを特徴とする請求項1から請求項3のいずれかに記載のコンバータ。   The control circuit includes the third capacitor or the second capacitor so that energy input from the first and second terminal sides is accumulated in the inductance means during a period in which the switching elements of the first circuit in the set are in an ON state. A switching element of the second circuit connected in parallel with four capacitors is made to conduct in the forward direction, and the second circuit is made to conduct in the forward direction before turning off the switching element of the first circuit to be turned off first. Energy input from the first and second terminal sides during the period in which the switching elements of the first circuit in the set are in the ON state from the operation of performing pulse control of the switching elements of the second circuit to turn off the switching elements In the forward direction so that the switching element of the second circuit is supplied to the third and fourth terminal sides via the inductance means. Switching to an operation that does not pass, the detected value of voltage, current, or power output from the side between the third and fourth terminals, or the detected value of voltage, current, or power input from the side between the first and second terminals The converter according to any one of claims 1 to 3, wherein the value is made close to a target value. 組となる前記第1回路のスイッチング素子のうち先にオフさせる前記第1回路のスイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサ及び前記第1コンデンサ又は第2コンデンサとの合成容量は、後にオフさせる前記第1回路のスイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサの容量よりも大きく、
前記トランスは、後にオフさせる前記第1回路のスイッチング素子のスイッチ素子と同じレグにある他の上又は下アームのスイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサの両端電圧をゼロ近辺まで下げるように前記並列コンデンサの電荷を放電させる大きさの励磁電流を流す励磁インダクタンスを有し、
前記制御回路は、前記励磁電流によって後にオフさせる前記第1回路のスイッチング素子のスイッチ素子と同じレグにある他の上又は下アームのスイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサの両端電圧がゼロ近辺まで下がるまで、前記後にオフさせる第1回路のスイッチング素子のスイッチ素子とそれと同じレグにある他の上又は下アームのスイッチング素子のスイッチ素子とを共にオフさせる期間を設けることを特徴とする請求項1から請求項5のいずれかに記載のコンバータ。
The combined capacitance of the parallel capacitor and the first capacitor or the second capacitor connected in parallel to the switch element of the switching element of the first circuit that is turned off first among the switching elements of the first circuit that form a set is: Greater than the capacitance of the parallel capacitor connected in parallel to the switching element of the switching element of the first circuit to be turned off later;
The transformer is configured such that the voltage across the parallel capacitor connected in parallel to the switch element of the switching element of the upper or lower arm in the same leg as the switching element of the switching element of the first circuit to be turned off later is near zero. Having an exciting inductance for passing an exciting current of a magnitude that discharges the electric charge of the parallel capacitor so as to lower,
The control circuit has both ends of the parallel capacitor connected in parallel to the switching elements of the other upper or lower arm switching elements in the same leg as the switching elements of the switching elements of the first circuit to be turned off later by the exciting current. A period is provided in which both the switching element of the switching element of the first circuit to be turned off and the switching element of the other upper or lower arm switching element in the same leg are turned off until the voltage drops to near zero. A converter according to any one of claims 1 to 5.
前記第1回路の前記スイッチング素子のスイッチ素子に並列に接続された前記逆並列ダイオードは、前記第1回路のスイッチング素子の内蔵ダイオード、前記第1回路のスイッチング素子とは別に外付けされたダイオード、又はこれらを組み合わせたものであり、前記第1回路の前記スイッチング素子のスイッチ素子に並列に接続された前記並列コンデンサは、前記第1回路のスイッチング素子の寄生容量、前記第1回路のスイッチング素子とは別に外付けされたコンデンサ、又はこれらを組み合わせたものであり、
前記第2回路の前記スイッチング素子のスイッチ素子に並列に接続された前記一方向性素子は、前記第2回路のスイッチング素子の内蔵ダイオード、前記第2回路のスイッチング素子とは別に外付けされるダイオード、又はこれらを組み合わせものであり、前記第2回路の前記スイッチング素子のスイッチ素子に並列に接続された並列コンデンサは、前記第2回路のスイッチング素子の寄生容量、前記第2回路のスイッチング素子とに別に外付けされるコンデンサ、又はこれらを組み合わせものであることを特徴とする請求項1から請求項6のいずれかに記載のコンバータ。
The anti-parallel diode connected in parallel to the switching element of the switching element of the first circuit includes a built-in diode of the switching element of the first circuit, a diode externally attached separately from the switching element of the first circuit, Or a combination thereof, and the parallel capacitor connected in parallel to the switching element of the switching element of the first circuit includes a parasitic capacitance of the switching element of the first circuit, and a switching element of the first circuit. Is a separate external capacitor, or a combination of these,
The unidirectional element connected in parallel to the switching element of the switching element of the second circuit includes a built-in diode of the switching element of the second circuit and an external diode separately from the switching element of the second circuit Or a combination thereof, and a parallel capacitor connected in parallel to the switching element of the switching element of the second circuit is connected to the parasitic capacitance of the switching element of the second circuit and the switching element of the second circuit. The converter according to any one of claims 1 to 6, wherein the converter is an external capacitor or a combination thereof.
前記第1回路の前記第1又は第2レグの上下アームとして前記第1コンデンサが並列に接続された前記第1回路のスイッチング素子と前記第2コンデンサが並列に接続された前記第1回路のスイッチング素子とが接続され、
前記第2回路の前記ブリッジ接続回路は前記一方向性素子と前記並列コンデンサとがそれぞれ並列に接続された前記スイッチ素子を有する前記第2回路のスイッチング素子を上下アームとして第3端子と第4端子との間にそれぞれ並列に接続された第3レグと第4レグで構成され、前記第3又は第4レグの上下アームとして前記第3コンデンサが並列に接続された前記第2回路のスイッチング素子と前記第4コンデンサが並列に接続された前記第2回路のスイッチング素子とが接続され、
前記制御回路は、前記第3又は第4レグの上アームの第2回路のスイッチング素子と前記第4又は第3レグの下アームの第2回路のスイッチング素子とを組にして交互にオンオフさせて前記第3、第4端子側から入力される直流を交流に変換させて前記第2回路から出力させ、前記組となる第2回路のスイッチング素子を交互にオンオフ制御するにあたり、オン状態にある前記組となる前記第3又は第4レグの上アームの第2回路のスイッチング素子と前記第4又は第3レグの下アームの第2回路のスイッチング素子とのうち、前記第3コンデンサ又は前記第4コンデンサが並列に接続された前記第2回路のスイッチング素子を先にオフさせることを特徴とする請求項1から請求項7のいずれかに記載のコンバータを備えた双方向コンバータ。
Switching of the first circuit in which the first capacitor is connected in parallel with the first capacitor as the upper and lower arms of the first or second leg of the first circuit and the second circuit in which the second capacitor is connected in parallel The device is connected,
The bridge connection circuit of the second circuit includes the switch element in which the unidirectional element and the parallel capacitor are connected in parallel, and the switching element of the second circuit is an upper and lower arm, and a third terminal and a fourth terminal And a switching element of the second circuit, wherein the third capacitor is connected in parallel as upper and lower arms of the third or fourth leg, respectively. A switching element of the second circuit to which the fourth capacitor is connected in parallel;
The control circuit alternately turns on and off a pair of switching elements of the second circuit of the upper arm of the third or fourth leg and switching elements of the second circuit of the lower arm of the fourth or third leg. The direct current input from the third and fourth terminal sides is converted into alternating current and output from the second circuit, and the on-off control is alternately performed on the switching elements of the second circuit in the set. Among the switching elements of the second circuit of the upper arm of the third or fourth leg and the switching elements of the second circuit of the lower arm of the fourth or third leg that form a pair, the third capacitor or the fourth 8. A bidirectional converter comprising the converter according to claim 1, wherein the switching element of the second circuit to which a capacitor is connected in parallel is turned off first.
JP2012223133A 2012-10-05 2012-10-05 Converter and bidirectional converter Active JP5552149B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012223133A JP5552149B2 (en) 2012-10-05 2012-10-05 Converter and bidirectional converter
PCT/JP2013/077102 WO2014054787A1 (en) 2012-10-05 2013-10-04 Converter and bi-directional converter
CN201380051026.2A CN104704731B (en) 2012-10-05 2013-10-04 Converter and bi-directional converter
KR1020157004080A KR101654490B1 (en) 2012-10-05 2013-10-04 Converter and bi-directional converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012223133A JP5552149B2 (en) 2012-10-05 2012-10-05 Converter and bidirectional converter

Publications (2)

Publication Number Publication Date
JP2014075943A true JP2014075943A (en) 2014-04-24
JP5552149B2 JP5552149B2 (en) 2014-07-16

Family

ID=50435105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012223133A Active JP5552149B2 (en) 2012-10-05 2012-10-05 Converter and bidirectional converter

Country Status (4)

Country Link
JP (1) JP5552149B2 (en)
KR (1) KR101654490B1 (en)
CN (1) CN104704731B (en)
WO (1) WO2014054787A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157643A (en) * 2017-03-16 2018-10-04 オリジン電気株式会社 Multi-input converter and bidirectional converter
JP2019170107A (en) * 2018-03-26 2019-10-03 株式会社オリジン Converter and bidirectional converter
JP2019180128A (en) * 2018-03-30 2019-10-17 株式会社オリジン Converter and bidirectional converter
JP7441368B1 (en) 2023-10-26 2024-02-29 株式会社オリジン DC/DC converter

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970560B (en) * 2017-04-01 2023-07-07 西安特来电智能充电科技有限公司 Bidirectional on-off circuit applied to direct current system
CN110957914B (en) * 2018-09-26 2021-09-07 台达电子工业股份有限公司 Conversion device
JP7334508B2 (en) * 2019-07-04 2023-08-29 スミダコーポレーション株式会社 DC/DC converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11187654A (en) * 1997-12-24 1999-07-09 Isuzu Motors Ltd Dc-to-dc converter
JP2005318757A (en) * 2004-04-30 2005-11-10 Fuji Electric Fa Components & Systems Co Ltd Switching power supply device
JP2008278723A (en) * 2007-05-07 2008-11-13 Kawamura Electric Inc System interconnection inverter of fuel cell

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856521B1 (en) * 2003-08-19 2005-02-15 General Motors Corporation Pulse width modulation soft-switching control
JP2005168167A (en) * 2003-12-02 2005-06-23 Honda Motor Co Ltd Dc-dc converter
JP4274364B2 (en) * 2004-02-05 2009-06-03 本田技研工業株式会社 DC-DC converter
JP4430531B2 (en) * 2004-12-28 2010-03-10 株式会社日立製作所 Bi-directional isolated DC-DC converter
JP4378400B2 (en) * 2007-08-28 2009-12-02 日立コンピュータ機器株式会社 Bidirectional DC-DC converter and control method for bidirectional DC-DC converter
WO2011161729A1 (en) * 2010-06-25 2011-12-29 株式会社 日立製作所 Dc-dc converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11187654A (en) * 1997-12-24 1999-07-09 Isuzu Motors Ltd Dc-to-dc converter
JP2005318757A (en) * 2004-04-30 2005-11-10 Fuji Electric Fa Components & Systems Co Ltd Switching power supply device
JP2008278723A (en) * 2007-05-07 2008-11-13 Kawamura Electric Inc System interconnection inverter of fuel cell

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157643A (en) * 2017-03-16 2018-10-04 オリジン電気株式会社 Multi-input converter and bidirectional converter
JP2019170107A (en) * 2018-03-26 2019-10-03 株式会社オリジン Converter and bidirectional converter
JP2019180128A (en) * 2018-03-30 2019-10-17 株式会社オリジン Converter and bidirectional converter
JP7441368B1 (en) 2023-10-26 2024-02-29 株式会社オリジン DC/DC converter

Also Published As

Publication number Publication date
CN104704731B (en) 2017-05-03
KR20150038104A (en) 2015-04-08
KR101654490B1 (en) 2016-09-05
CN104704731A (en) 2015-06-10
JP5552149B2 (en) 2014-07-16
WO2014054787A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
JP5552149B2 (en) Converter and bidirectional converter
JP5396251B2 (en) DC-DC bidirectional converter circuit
JP5065188B2 (en) Series resonant converter
JP5256432B1 (en) Full bridge power converter
TWI542127B (en) Active buck power factor correction device
JP5585408B2 (en) Switching power supply
JP4391496B2 (en) DC-DC converter
TW201725844A (en) Unidirectional isolated multi-level DC-DC converter and method thereof
JP2008072856A (en) Dc/dc power conversion system
JP6482009B2 (en) Multi-input converter and bidirectional converter
WO2015072009A1 (en) Bidirectional converter
KR102211454B1 (en) Isolated DC-DC converter and driving method thereof
JP5535290B2 (en) Bidirectional converter
JPWO2018123552A1 (en) Snubber circuit and power conversion system using the same
JP6783738B2 (en) converter
JP5992820B2 (en) Converter and bidirectional converter
JP5831275B2 (en) Power converter and driving method thereof
JP2008048484A (en) Driving method of dc/ac converter
JP6029619B2 (en) Converter and converter control method
JP5517361B2 (en) DC-DC converter
JP6088869B2 (en) DC-DC converter
JP3761558B2 (en) Switching power supply circuit and control method used for the switching power supply circuit
JP7441368B1 (en) DC/DC converter
JP2003348834A (en) Single-phase step-up/down converter
JP2011041387A (en) Dc-dc conversion circuit

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140523

R150 Certificate of patent or registration of utility model

Ref document number: 5552149

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D07

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250