JP2014071213A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2014071213A JP2014071213A JP2012216160A JP2012216160A JP2014071213A JP 2014071213 A JP2014071213 A JP 2014071213A JP 2012216160 A JP2012216160 A JP 2012216160A JP 2012216160 A JP2012216160 A JP 2012216160A JP 2014071213 A JP2014071213 A JP 2014071213A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- signal line
- lighting inspection
- electrode
- lighting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】点灯検査用の制御信号として、複数の制御信号を入力する必要がある場合に、点灯検査用パッド電極を削減する。
【解決手段】内蔵回路を有する表示パネルを備え、前記内蔵回路に制御信号を入力する複数の信号線と、点灯検査用パッドとが形成される第１基板と、前記第１基板上に実装され、前記内蔵回路に制御信号を供給する駆動回路を有する表示装置であって、前記複数の信号線の中の互いに隣接する一対の信号線を、一方の信号線と他方の信号線とするとき、前記一方の信号線の途中には前記点灯検査用パッドが形成されており、前記他方の信号線は、スイッチ素子を介して前記点灯検査用パッドに接続されており、点灯検査時に、前記スイッチ素子をオンとして、前記点灯検査用パッドから同じ制御信号を、前記一方の信号線と前記他方の信号線に入力する。
【選択図】図２
【解決手段】内蔵回路を有する表示パネルを備え、前記内蔵回路に制御信号を入力する複数の信号線と、点灯検査用パッドとが形成される第１基板と、前記第１基板上に実装され、前記内蔵回路に制御信号を供給する駆動回路を有する表示装置であって、前記複数の信号線の中の互いに隣接する一対の信号線を、一方の信号線と他方の信号線とするとき、前記一方の信号線の途中には前記点灯検査用パッドが形成されており、前記他方の信号線は、スイッチ素子を介して前記点灯検査用パッドに接続されており、点灯検査時に、前記スイッチ素子をオンとして、前記点灯検査用パッドから同じ制御信号を、前記一方の信号線と前記他方の信号線に入力する。
【選択図】図２
Description
本発明は、表示装置に係わり、特に、点灯検査用パッド数を低減する際に有効な技術に関する。
アクティブ素子として薄膜トランジスタを使用するＴＦＴ方式の液晶表示装置は、高精細な画像を表示できるため、テレビ、パソコン用ディスプレイ等の表示装置として多用されている。
液晶表示装置は、基本的には、少なくとも一方が透明なガラス等からなる第１基板と第２基板（一対の基板）の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成した画素形成用の各種電極に選択的に電圧を印加して、所定画素の点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
液晶表示装置は、基本的には、少なくとも一方が透明なガラス等からなる第１基板と第２基板（一対の基板）の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成した画素形成用の各種電極に選択的に電圧を印加して、所定画素の点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
例えば、携帯電話機、あるいは、スマートホンなどに使用される小型の液晶表示パネルでは、液晶表示パネル内に駆動回路（例えば、走査線駆動回路等）を内蔵したものも知られている。
内蔵回路を搭載した液晶表示パネルでは、内蔵回路の点灯検査を実施するための針当て用点灯検査用パッド電極を、制御信号を内蔵回路に入力するための各信号線毎に全て配置しなければならない。
しかしながら、点灯検査用パッド電極が配置される、第１基板における第２基板と重ならない領域には、駆動回路（ＤＲＶ）の他にアライメントマーク類なども配置する必要があり、入力される制御信号数が多い内蔵回路の場合、点灯検査用パッド電極を全て配置するための領域を確保するのが困難になっている。
この問題を解決するために、点灯検査用パッド電極の縮小・ピッチを縮小することが想定されるが、点灯検査用パッド電極の縮小・ピッチの縮小は、針当て精度の悪化によるスループットの低下や、検査治具自体の製作難度があがるためコスト増を招くという欠点がある。
前述の特許文献１、特許文献２には、点灯検査時に、トランジスタをオンとして、全ての信号線に、点灯検査用の制御信号を入力し、点灯検査用パッド電極を削減することが記載されている。
しかしながら、前述した液晶表示パネルに内蔵される内蔵回路には、点灯検査用の制御信号として、複数の制御信号を入力する必要があり、前述の特許文献１、特許文献２に記載の手法は、複数の点灯検査用の制御信号を入力する必要がある場合には適用できない。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、点灯検査用の制御信号として、複数の制御信号を入力する必要がある場合に、点灯検査用パッド電極を削減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
内蔵回路を搭載した液晶表示パネルでは、内蔵回路の点灯検査を実施するための針当て用点灯検査用パッド電極を、制御信号を内蔵回路に入力するための各信号線毎に全て配置しなければならない。
しかしながら、点灯検査用パッド電極が配置される、第１基板における第２基板と重ならない領域には、駆動回路（ＤＲＶ）の他にアライメントマーク類なども配置する必要があり、入力される制御信号数が多い内蔵回路の場合、点灯検査用パッド電極を全て配置するための領域を確保するのが困難になっている。
この問題を解決するために、点灯検査用パッド電極の縮小・ピッチを縮小することが想定されるが、点灯検査用パッド電極の縮小・ピッチの縮小は、針当て精度の悪化によるスループットの低下や、検査治具自体の製作難度があがるためコスト増を招くという欠点がある。
前述の特許文献１、特許文献２には、点灯検査時に、トランジスタをオンとして、全ての信号線に、点灯検査用の制御信号を入力し、点灯検査用パッド電極を削減することが記載されている。
しかしながら、前述した液晶表示パネルに内蔵される内蔵回路には、点灯検査用の制御信号として、複数の制御信号を入力する必要があり、前述の特許文献１、特許文献２に記載の手法は、複数の点灯検査用の制御信号を入力する必要がある場合には適用できない。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、点灯検査用の制御信号として、複数の制御信号を入力する必要がある場合に、点灯検査用パッド電極を削減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）内蔵回路を有する表示パネルを備え、前記内蔵回路に制御信号を入力する複数の信号線と、点灯検査用パッドとが形成される第１基板と、前記第１基板上に実装され、前記内蔵回路に制御信号を供給する駆動回路を有する表示装置であって、前記複数の信号線の中の互いに隣接する一対の信号線を、一方の信号線と他方の信号線とするとき、前記一方の信号線の途中には前記点灯検査用パッドが形成されており、前記他方の信号線は、スイッチ素子を介して前記点灯検査用パッドに接続されており、点灯検査時に、前記スイッチ素子をオンとして、前記点灯検査用パッドから同じ制御信号を、前記一方の信号線と前記他方の信号線に入力する。
（２）（１）において、前記スイッチ素子は、前記第１基板上に形成される薄膜トランジスタであり、前記第１基板は、前記薄膜トランジスタのゲート電極に供給するゲート電圧を入力するためのゲート電圧用パッド電極と、前記ゲート電圧用パッド電極に接続され、前記薄膜トランジスタのゲート電極にゲート電圧を供給するゲート配線を有し、前記点灯検査時に、前記ゲート電圧用パッド電極に前記薄膜トランジスタをオンとするゲート電圧を供給して、前記スイッチ素子をオンとする。
（３）（２）において、前記ゲート電圧用パッド電極は、前記第１基板上で金属層により形成されるループ状の第１のゲート電圧用導電層と、ゲート絶縁膜上で金属層により形成され、前記第１のゲート電圧用導電層とコンタクトホールを介して電気的に接続されるループ状の第２のゲート電圧用導電層と、層間絶縁膜上で透明導電層により形成され、前記第２のゲート電圧用導電層とコンタクトホールを介して電気的に接続される、面状の第３のゲート電圧用導電層とで構成され、前記第１のゲート電圧用導電層には、前記駆動回路に接続される信号線が接続され、前記ゲート配線は、前記第１基板上で、前記第１のゲート電圧用導電層に接続される金属層で構成され、前記ゲート配線は、前記点灯検査用パッド電極の下側に形成されている。
（１）内蔵回路を有する表示パネルを備え、前記内蔵回路に制御信号を入力する複数の信号線と、点灯検査用パッドとが形成される第１基板と、前記第１基板上に実装され、前記内蔵回路に制御信号を供給する駆動回路を有する表示装置であって、前記複数の信号線の中の互いに隣接する一対の信号線を、一方の信号線と他方の信号線とするとき、前記一方の信号線の途中には前記点灯検査用パッドが形成されており、前記他方の信号線は、スイッチ素子を介して前記点灯検査用パッドに接続されており、点灯検査時に、前記スイッチ素子をオンとして、前記点灯検査用パッドから同じ制御信号を、前記一方の信号線と前記他方の信号線に入力する。
（２）（１）において、前記スイッチ素子は、前記第１基板上に形成される薄膜トランジスタであり、前記第１基板は、前記薄膜トランジスタのゲート電極に供給するゲート電圧を入力するためのゲート電圧用パッド電極と、前記ゲート電圧用パッド電極に接続され、前記薄膜トランジスタのゲート電極にゲート電圧を供給するゲート配線を有し、前記点灯検査時に、前記ゲート電圧用パッド電極に前記薄膜トランジスタをオンとするゲート電圧を供給して、前記スイッチ素子をオンとする。
（３）（２）において、前記ゲート電圧用パッド電極は、前記第１基板上で金属層により形成されるループ状の第１のゲート電圧用導電層と、ゲート絶縁膜上で金属層により形成され、前記第１のゲート電圧用導電層とコンタクトホールを介して電気的に接続されるループ状の第２のゲート電圧用導電層と、層間絶縁膜上で透明導電層により形成され、前記第２のゲート電圧用導電層とコンタクトホールを介して電気的に接続される、面状の第３のゲート電圧用導電層とで構成され、前記第１のゲート電圧用導電層には、前記駆動回路に接続される信号線が接続され、前記ゲート配線は、前記第１基板上で、前記第１のゲート電圧用導電層に接続される金属層で構成され、前記ゲート配線は、前記点灯検査用パッド電極の下側に形成されている。
（４）（３）において、前記点灯検査用パッド電極は、前記第１基板上で金属層により形成され、上から見てループ状の一部が、ゲート配線で分断された形状の第１の点灯検査用導電層および第２の点灯検査用導電層と、前記ゲート絶縁膜上で金属層により形成され、第１の点灯検査用導電層および第２の点灯検査用導電層とコンタクトホールを介して電気的に接続されるループ状の第３の点灯検査用導電層と、前記層間絶縁膜上で透明導電層により形成され、前記第３の点灯検査用導電層とコンタクトホールを介して電気的に接続される面状の第４の点灯検査用導電層とで構成され、前記一方の信号線は、前記ゲート配線で分断されており、前記第１の点灯検査用導電層には、前記一方の信号線における前記駆動回路に接続される部分の信号線が接続され、前記第２の点灯検査用導電層には、前記一方の信号線における前記内蔵回路に接続される部分の信号線が接続される。
（５）（４）において、前記薄膜トランジスタは、前記第１基板上に形成され、前記ゲート配線と電気的に接続されるゲート電極と、前記ゲート絶縁膜上に形成され、前記ゲート電極を覆うように形成される半導体層と、前記半導体層に形成される第２電極と第１電極とを有し、前記第２電極は、前記第３の点灯検査用導電層に接続されており、前記他方の信号線は、前記ゲート配線で分断されており、前記第１電極の一方の端部には、コンタクトホールを介して、前記他方の信号線における前記駆動回路に接続される部分の信号線が接続され、前記第１電極の他方の端部には、コンタクトホールを介して、前記他方の信号線における前記内蔵回路に接続される部分の信号線が接続される。
（５）（４）において、前記薄膜トランジスタは、前記第１基板上に形成され、前記ゲート配線と電気的に接続されるゲート電極と、前記ゲート絶縁膜上に形成され、前記ゲート電極を覆うように形成される半導体層と、前記半導体層に形成される第２電極と第１電極とを有し、前記第２電極は、前記第３の点灯検査用導電層に接続されており、前記他方の信号線は、前記ゲート配線で分断されており、前記第１電極の一方の端部には、コンタクトホールを介して、前記他方の信号線における前記駆動回路に接続される部分の信号線が接続され、前記第１電極の他方の端部には、コンタクトホールを介して、前記他方の信号線における前記内蔵回路に接続される部分の信号線が接続される。
（６）（３）において、前記点灯検査用パッド電極は、前記第１基板上で金属層により形成され、上から見てループ状の一部が、ゲート配線で分断された形状の第１の点灯検査用導電層および第２の点灯検査用導電層と、前記ゲート絶縁膜上で金属層により形成され、前記第１の点灯検査用導電層および第２の点灯検査用導電層とコンタクトホールを介してそれぞれ電気的に接続される、上から見てループ状の一部が、ゲート配線で分断された形状の第３の点灯検査用導電層および第４の点灯検査用導電層と、前記層間絶縁膜上で透明導電層により形成され、前記第３の点灯検査用導電層および第４の点灯検査用導電層とコンタクトホールを介して電気的に接続される面状の第５の点灯検査用導電層とで構成され、前記一方の信号線は、前記ゲート配線で分断されており、前記第１の点灯検査用導電層には、前記一方の信号線における前記駆動回路に接続される部分の信号線が接続され、前記第２の点灯検査用導電層には、前記一方の信号線における前記内蔵回路に接続される部分の信号線が接続される。
（７）（６）において、前記薄膜トランジスタは、前記第１基板上に形成され、前記ゲート配線と電気的に接続されるゲート電極と、前記ゲート絶縁膜上に形成され、前記ゲート電極を覆うように形成される半導体層と、前記半導体層に形成される第２電極と第１電極とを有し、前記第２電極は、前記第３あるいは第４の点灯検査用導電層に接続されており、前記他方の信号線は、前記ゲート配線で分断されており、前記第１電極の一方の端部は、コンタクトホールを介して、前記他方の信号線における前記駆動回路に接続される部分の信号線が接続され、前記第１電極の他方の端部は、コンタクトホールを介して、前記他方の信号線における前記内蔵回路に接続される部分の信号線が接続される。
（７）（６）において、前記薄膜トランジスタは、前記第１基板上に形成され、前記ゲート配線と電気的に接続されるゲート電極と、前記ゲート絶縁膜上に形成され、前記ゲート電極を覆うように形成される半導体層と、前記半導体層に形成される第２電極と第１電極とを有し、前記第２電極は、前記第３あるいは第４の点灯検査用導電層に接続されており、前記他方の信号線は、前記ゲート配線で分断されており、前記第１電極の一方の端部は、コンタクトホールを介して、前記他方の信号線における前記駆動回路に接続される部分の信号線が接続され、前記第１電極の他方の端部は、コンタクトホールを介して、前記他方の信号線における前記内蔵回路に接続される部分の信号線が接続される。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、点灯検査用の制御信号として、複数の制御信号を入力する必要がある場合に、点灯検査用パッド電極を削減することが可能となる。
本発明の表示装置によれば、点灯検査用の制御信号として、複数の制御信号を入力する必要がある場合に、点灯検査用パッド電極を削減することが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［本発明の前提となる液晶表示装置の構成］
図１は、本発明の前提となる液晶表示装置の概略構成を示すブロック図である。
図１において、ＳＵＢ１は、第１基板（ＴＦＴ基板ともいう）であり、ＳＵＢ２は、大きさが第１基板（ＳＵＢ１）よりも小さい第２基板（ＣＦ基板ともいう）である。
液晶表示パネル（ＰＮＬ）は、画素電極（ＰＸ）、薄膜トランジスタ（ＴＦＴ）等が形成される第１基板（ＳＵＢ１）と、カラーフィルタ等が形成される第２基板（ＳＵＢ２）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。なお、図１において、ＡＲは表示領域を示している。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［本発明の前提となる液晶表示装置の構成］
図１は、本発明の前提となる液晶表示装置の概略構成を示すブロック図である。
図１において、ＳＵＢ１は、第１基板（ＴＦＴ基板ともいう）であり、ＳＵＢ２は、大きさが第１基板（ＳＵＢ１）よりも小さい第２基板（ＣＦ基板ともいう）である。
液晶表示パネル（ＰＮＬ）は、画素電極（ＰＸ）、薄膜トランジスタ（ＴＦＴ）等が形成される第１基板（ＳＵＢ１）と、カラーフィルタ等が形成される第２基板（ＳＵＢ２）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。なお、図１において、ＡＲは表示領域を示している。
２２Ａ、２２Ｂは、液晶表示パネル（ＰＮＬ）の内部に内蔵される内蔵回路（例えば、走査線駆動等）であり、ＤＲＶはドライバＩＣで構成される駆動回路である。この駆動回路（ＤＲＶ）は、第１基板（ＳＵＢ１）における、第２基板（ＳＵＢ２）と重ならない領域（図１のＴＡＲ）に実装される。
この領域（ＴＡＲ）には、点灯検査用の制御信号を入力する点灯検査用パッド電極（ＰＡＤ）も形成される。通常の動作時には、駆動回路（ＤＲＶ）から制御信号が内蔵回路（２２Ａ，２２Ｂ）に入力され、点灯検査時には、駆動回路（ＤＲＶ）が実装されていないので、点灯検査用パッド電極（ＰＡＤ）から制御信号が内蔵回路（２２Ａ，２２Ｂ）に入力される。
液晶表示パネルは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の複数のサブピクセルを有し、各サブピクセルは、映像線（ＤＬ）と走査線（ＧＬ）とで囲まれた領域に設けられる。
各サブピクセルは、薄膜トランジスタ（ＴＦＴ）を有し、薄膜トランジスタの第２電極（ドレイン電極またはソース電極）は映像線（ＤＬ）に接続され、薄膜トランジスタの第１電極（ソース電極またはドレイン電極）は画素電極（ＰＸ）に接続される。また、薄膜トランジスタのゲート電極は走査線（ＧＬ）に接続される。
なお、図１において、Ｃｌｃは、画素電極（ＰＸ）と対向電極（ＣＴ）との間に配置される液晶層を等価的に示す液晶容量である。また、画素電極（ＰＸ）と対向電極（ＣＴ）との間には保持容量（Ｃｓｔｇ）も形成されるが、図１では図示を省略している。
この領域（ＴＡＲ）には、点灯検査用の制御信号を入力する点灯検査用パッド電極（ＰＡＤ）も形成される。通常の動作時には、駆動回路（ＤＲＶ）から制御信号が内蔵回路（２２Ａ，２２Ｂ）に入力され、点灯検査時には、駆動回路（ＤＲＶ）が実装されていないので、点灯検査用パッド電極（ＰＡＤ）から制御信号が内蔵回路（２２Ａ，２２Ｂ）に入力される。
液晶表示パネルは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の複数のサブピクセルを有し、各サブピクセルは、映像線（ＤＬ）と走査線（ＧＬ）とで囲まれた領域に設けられる。
各サブピクセルは、薄膜トランジスタ（ＴＦＴ）を有し、薄膜トランジスタの第２電極（ドレイン電極またはソース電極）は映像線（ＤＬ）に接続され、薄膜トランジスタの第１電極（ソース電極またはドレイン電極）は画素電極（ＰＸ）に接続される。また、薄膜トランジスタのゲート電極は走査線（ＧＬ）に接続される。
なお、図１において、Ｃｌｃは、画素電極（ＰＸ）と対向電極（ＣＴ）との間に配置される液晶層を等価的に示す液晶容量である。また、画素電極（ＰＸ）と対向電極（ＣＴ）との間には保持容量（Ｃｓｔｇ）も形成されるが、図１では図示を省略している。
図１において、映像線（ＤＬ）は、駆動回路（ＤＲＶ）に接続され、走査線（ＧＬ）および対向電極（ＣＴ）は内蔵回路（２２Ａ，２２Ｂ）に接続される。
液晶表示パネル（ＰＮＬ）に画像を表示する際、内蔵回路（２２Ａ，２２Ｂ）は、走査線（ＧＬ）を上から下に向かって、あるいは、下から上に向かって順次選択し、１水平走査時間、薄膜トランジスタ（ＴＦＴ）をオンとする選択電圧を供給する。
一方、ある走査線（ＧＬ）が選択されている期間中に、駆動回路（ＤＲＶ）は、表示データ電圧に対応する階調電圧を、映像線（ＤＬ）に供給する。
映像線（ＤＬ）に供給された階調電圧は、薄膜トランジスタ（ＴＦＴ）を経由して画素電極（ＰＸ）に印加され、最終的に液晶容量（Ｃｌｃ）と保持容量（Ｃｓｔｇ；図示せず）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
なお、対向電極（ＣＴ）は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２基板側に設けられる。ＩＰＳ方式の場合は、第１基板側に設けられる。
また、本発明は、液晶表示パネルの内部構造とは関係がないので、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。
液晶表示パネル（ＰＮＬ）に画像を表示する際、内蔵回路（２２Ａ，２２Ｂ）は、走査線（ＧＬ）を上から下に向かって、あるいは、下から上に向かって順次選択し、１水平走査時間、薄膜トランジスタ（ＴＦＴ）をオンとする選択電圧を供給する。
一方、ある走査線（ＧＬ）が選択されている期間中に、駆動回路（ＤＲＶ）は、表示データ電圧に対応する階調電圧を、映像線（ＤＬ）に供給する。
映像線（ＤＬ）に供給された階調電圧は、薄膜トランジスタ（ＴＦＴ）を経由して画素電極（ＰＸ）に印加され、最終的に液晶容量（Ｃｌｃ）と保持容量（Ｃｓｔｇ；図示せず）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。
なお、対向電極（ＣＴ）は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２基板側に設けられる。ＩＰＳ方式の場合は、第１基板側に設けられる。
また、本発明は、液晶表示パネルの内部構造とは関係がないので、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。
前述したように、点灯検査時には、駆動回路（ＤＲＶ）が実装されていないので、点灯検査用パッド電極（ＰＡＤ）から制御信号を内蔵回路（２２Ａ，２２Ｂ）に入力する必要がある。
図１０は、従来の液晶表示装置における、内蔵回路２２Ａと駆動回路（ＤＲＶ）との間の接続方法を説明するための図である。
一般に、内蔵回路（２２Ａ，２２Ｂ）には、制御信号として、ＶＧ１〜ＶＧｎまでの位相が異なるクロック信号が入力される。なお、ｎは内蔵回路（２２Ａ，２２Ｂ）の仕様により決定されるが、ここでは、ｎ＝８として説明する。
図８に示すように、従来例では、駆動回路（ＤＲＶ）からの８個のそれぞれ位相が異なる全てのクロック信号が、点灯検査用パッド電極（ＰＡＤ）を介して、内蔵回路２２Ａに入力する必要がある。この場合、点灯検査用パッド電極（ＰＡＤ）は８個必要となる。
このように、内蔵回路（２２Ａ，２２Ｂ）を搭載した液晶表示パネル（ＰＮＬ）では、点灯検査時に、８個の制御信号（それぞれ位相が異なる８個のクロック信号）を入力するための針当て用点灯検査用パッド電極（ＰＡＤ）を、８個の制御信号毎に全て配置しなければならない。
しかしながら、点灯検査用パッド電極（ＰＡＤ）が配置される、第１基板（ＳＵＢ１）における第２基板（ＳＵＢ２）と重ならない領域（図１のＴＡＲ）には、駆動回路（ＤＲＶ）の他にアライメントマーク類なども配置するため限りがあり、内蔵回路（２２Ａ，２２Ｂ）が、点灯検査時に入力する制御信号数が多い回路の場合、点灯検査用パッド電極（ＰＡＤ）を全て配置するための領域確保に苦慮しているのが現実である。
図１０は、従来の液晶表示装置における、内蔵回路２２Ａと駆動回路（ＤＲＶ）との間の接続方法を説明するための図である。
一般に、内蔵回路（２２Ａ，２２Ｂ）には、制御信号として、ＶＧ１〜ＶＧｎまでの位相が異なるクロック信号が入力される。なお、ｎは内蔵回路（２２Ａ，２２Ｂ）の仕様により決定されるが、ここでは、ｎ＝８として説明する。
図８に示すように、従来例では、駆動回路（ＤＲＶ）からの８個のそれぞれ位相が異なる全てのクロック信号が、点灯検査用パッド電極（ＰＡＤ）を介して、内蔵回路２２Ａに入力する必要がある。この場合、点灯検査用パッド電極（ＰＡＤ）は８個必要となる。
このように、内蔵回路（２２Ａ，２２Ｂ）を搭載した液晶表示パネル（ＰＮＬ）では、点灯検査時に、８個の制御信号（それぞれ位相が異なる８個のクロック信号）を入力するための針当て用点灯検査用パッド電極（ＰＡＤ）を、８個の制御信号毎に全て配置しなければならない。
しかしながら、点灯検査用パッド電極（ＰＡＤ）が配置される、第１基板（ＳＵＢ１）における第２基板（ＳＵＢ２）と重ならない領域（図１のＴＡＲ）には、駆動回路（ＤＲＶ）の他にアライメントマーク類なども配置するため限りがあり、内蔵回路（２２Ａ，２２Ｂ）が、点灯検査時に入力する制御信号数が多い回路の場合、点灯検査用パッド電極（ＰＡＤ）を全て配置するための領域確保に苦慮しているのが現実である。
［本発明の特徴］
図２は、本発明の実施例における、点灯検査時に、内蔵回路２２Ａにクロック信号を入力する手法を説明するための図である。
図３は、本発明の実施例における、点灯検査時に、内蔵回路２２Ａに入力されるクロック信号の波形を説明するための図である。
内蔵回路（２２Ａ，２２Ｂ）には、それぞれ位相が異なる８個のクロック信号（ＶＧ１〜ＶＧ８）を入力する代わりに、ＶＧ１とＶＧ５のクロック信号、ＶＧ２とＶＧ６のクロック信号、ＶＧ３とＶＧ７のクロック信号、ＶＧ４とＶＧ８のクロック信号として、同一位相のクロック信号を入力しても、点灯検査が可能である。
そこで、図２に示すように、本実施例では、ＶＧ１、ＶＧ２、ＶＧ３、および、ＶＧ４のクロック信号が伝搬する信号線の途中に点灯検査用パッド電極（ＰＡＤ）を設けるとともに、４個の点灯検査用パッド電極（ＰＡＤ）と、ＶＧ５、ＶＧ６、ＶＧ７、および、ＶＧ８のクロック信号が伝搬する信号線との間にスイッチ（ＳＷ）を設けたことを特徴とする。
そして、図２に示すように、点灯検査時に、ゲート電圧用パッド電極（ＰＡＤＳ）に、Ｈｉｇｈレベルのゲート電圧を入力して、スイッチ（ＳＷ）をオンとし、各点灯検査用パッド電極（ＰＡＤ）に、ＶＧ１、ＶＧ２、ＶＧ３、および、ＶＧ４のクロック信号を入力する。これにより、図３に示すように、ＶＧ５、ＶＧ６、ＶＧ７、および、ＶＧ８のクロック信号として、ＶＧ１、ＶＧ２、ＶＧ３、および、ＶＧ４のクロック信号と同一位相のクロック信号が入力される。
図２は、本発明の実施例における、点灯検査時に、内蔵回路２２Ａにクロック信号を入力する手法を説明するための図である。
図３は、本発明の実施例における、点灯検査時に、内蔵回路２２Ａに入力されるクロック信号の波形を説明するための図である。
内蔵回路（２２Ａ，２２Ｂ）には、それぞれ位相が異なる８個のクロック信号（ＶＧ１〜ＶＧ８）を入力する代わりに、ＶＧ１とＶＧ５のクロック信号、ＶＧ２とＶＧ６のクロック信号、ＶＧ３とＶＧ７のクロック信号、ＶＧ４とＶＧ８のクロック信号として、同一位相のクロック信号を入力しても、点灯検査が可能である。
そこで、図２に示すように、本実施例では、ＶＧ１、ＶＧ２、ＶＧ３、および、ＶＧ４のクロック信号が伝搬する信号線の途中に点灯検査用パッド電極（ＰＡＤ）を設けるとともに、４個の点灯検査用パッド電極（ＰＡＤ）と、ＶＧ５、ＶＧ６、ＶＧ７、および、ＶＧ８のクロック信号が伝搬する信号線との間にスイッチ（ＳＷ）を設けたことを特徴とする。
そして、図２に示すように、点灯検査時に、ゲート電圧用パッド電極（ＰＡＤＳ）に、Ｈｉｇｈレベルのゲート電圧を入力して、スイッチ（ＳＷ）をオンとし、各点灯検査用パッド電極（ＰＡＤ）に、ＶＧ１、ＶＧ２、ＶＧ３、および、ＶＧ４のクロック信号を入力する。これにより、図３に示すように、ＶＧ５、ＶＧ６、ＶＧ７、および、ＶＧ８のクロック信号として、ＶＧ１、ＶＧ２、ＶＧ３、および、ＶＧ４のクロック信号と同一位相のクロック信号が入力される。
図４は、本発明の実施例における、通常動作時に、内蔵回路２２Ａにクロック信号を入力する手法を説明するための図である。
図５は、本発明の実施例における、通常動作時に、内蔵回路２２Ａに入力されるクロック信号の波形を説明するための図である。
図４に示すように、通常動作時には、ゲート電圧用パッド電極（ＰＡＤＳ）に、Ｌｏｗレベルのゲート電圧を入力して、スイッチ（ＳＷ）をオフとし、図５に示すように、駆動回路（ＤＲＶ）から、ＶＧ１ないしＶＧ８のクロック信号を入力する。
このように、本実施例では、点灯検査を可能としたまま、点灯検査用パッド電極（ＰＡＤ）の個数を、従来よりも半分に削減することが可能となる。
図５は、本発明の実施例における、通常動作時に、内蔵回路２２Ａに入力されるクロック信号の波形を説明するための図である。
図４に示すように、通常動作時には、ゲート電圧用パッド電極（ＰＡＤＳ）に、Ｌｏｗレベルのゲート電圧を入力して、スイッチ（ＳＷ）をオフとし、図５に示すように、駆動回路（ＤＲＶ）から、ＶＧ１ないしＶＧ８のクロック信号を入力する。
このように、本実施例では、点灯検査を可能としたまま、点灯検査用パッド電極（ＰＡＤ）の個数を、従来よりも半分に削減することが可能となる。
図６は、本発明の実施例の点灯検査用パッド電極（ＰＡＤ）とゲート電圧用パッド電極（ＰＡＤＳ）の平面図である。
図６に示すように、本実施例では、スイッチ（ＳＷ）を構成する薄膜トランジスタのゲート電極にゲート電圧を供給するゲート配線（ＧＬＮ）は、点灯検査用パッド電極（ＰＡＤ）の下を利用して延在される。
そのため、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力するＶＧ１のクロック信号が伝搬する信号線が、ＳＬＤ１−１とＳＬＤ１−２の２つに分断される。同様に、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力するＶＧ５のクロック信号が伝搬する信号線も、ＳＬＤ２−１とＳＬＤ２−２の２つに、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力するＶＧ２のクロック信号が伝搬する信号線も、ＳＬＤ３−１とＳＬＤ３−２の２つに、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力するＶＧ６のクロック信号が伝搬する信号線も、ＳＬＤ４−１とＳＬＤ４−２の２つに分断される。
そこで、通常動作時には、ＶＧ１のクロック信号は、ＳＬＤ１−１の信号線→コンタクトホール→点灯検査用パッド電極（ＰＡＤ）の最上層の透明導電層→コンタクトホール→ＳＬＤ１−２の信号線を経由して、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力される。
同様に、通常動作時には、ＶＧ２のクロック信号は、ＳＬＤ３−１の信号線→コンタクトホール→点灯検査用パッド電極（ＰＡＤ）の最上層の透明導電層→コンタクトホール→ＳＬＤ３−２の信号線を経由して、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力される。
また、通常動作時には、ＶＧ５のクロック信号は、ＳＬＤ２−１の信号線→コンタクトホール→スイッチ（ＳＷ）を構成するソース電極→コンタクトホール→ＳＬＤ２−２の信号線を経由して、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力される。
同様に、通常動作時には、ＶＧ６のクロック信号は、ＳＬＤ４−１の信号線→コンタクトホール→スイッチ（ＳＷ）を構成するソース電極→コンタクトホール→ＳＬＤ４−２の信号線を経由して、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力される。
図６に示すように、本実施例では、スイッチ（ＳＷ）を構成する薄膜トランジスタのゲート電極にゲート電圧を供給するゲート配線（ＧＬＮ）は、点灯検査用パッド電極（ＰＡＤ）の下を利用して延在される。
そのため、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力するＶＧ１のクロック信号が伝搬する信号線が、ＳＬＤ１−１とＳＬＤ１−２の２つに分断される。同様に、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力するＶＧ５のクロック信号が伝搬する信号線も、ＳＬＤ２−１とＳＬＤ２−２の２つに、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力するＶＧ２のクロック信号が伝搬する信号線も、ＳＬＤ３−１とＳＬＤ３−２の２つに、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力するＶＧ６のクロック信号が伝搬する信号線も、ＳＬＤ４−１とＳＬＤ４−２の２つに分断される。
そこで、通常動作時には、ＶＧ１のクロック信号は、ＳＬＤ１−１の信号線→コンタクトホール→点灯検査用パッド電極（ＰＡＤ）の最上層の透明導電層→コンタクトホール→ＳＬＤ１−２の信号線を経由して、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力される。
同様に、通常動作時には、ＶＧ２のクロック信号は、ＳＬＤ３−１の信号線→コンタクトホール→点灯検査用パッド電極（ＰＡＤ）の最上層の透明導電層→コンタクトホール→ＳＬＤ３−２の信号線を経由して、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力される。
また、通常動作時には、ＶＧ５のクロック信号は、ＳＬＤ２−１の信号線→コンタクトホール→スイッチ（ＳＷ）を構成するソース電極→コンタクトホール→ＳＬＤ２−２の信号線を経由して、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力される。
同様に、通常動作時には、ＶＧ６のクロック信号は、ＳＬＤ４−１の信号線→コンタクトホール→スイッチ（ＳＷ）を構成するソース電極→コンタクトホール→ＳＬＤ４−２の信号線を経由して、駆動回路（ＤＲＶ）から内蔵回路２２Ａに入力される。
図７ないし図９は、本発明の実施例の点灯検査用パッド電極（ＰＡＤ）とゲート電圧用パッド電極（ＰＡＤＳ）の製造方法を説明するための図である。なお、図７ないし図９において、図（ａ）は平面図、図（ｂ）は、図（ａ）のＡ−Ａ’切断線に沿った断面構造を示す断面図である。
以下、図７ないし図９を用いて、本発明の実施例の点灯検査用パッド電極（ＰＡＤ）とゲート電圧用パッド電極（ＰＡＤＳ）の詳細な構造について説明する。
図７に示すように、第１基板（ＳＵＢ１）上に、金属層（例えば、Ａｌ）で、ゲート電圧用パッド電極（ＰＡＤＳ）の外周を縁取るループ状の第１のゲート電圧用導電層（ＭＧＬ１）を形成する。
この第１のゲート電圧用導電層（ＭＧＬ１）には、駆動回路（ＤＲＶ）に接続される信号線（ＳＬＧ）と、ゲート配線（ＧＬＮ）が接続される。
ここで、図７に示すように、ゲート配線（ＧＬＮ）は、点灯検査用パッド電極（ＰＡＤ）が形成される領域の下を通って延在するとともに、スイッチ（ＳＷ）が形成される領域に形成されるゲート電極（ＧＴＥ）に接続される。
また、金属層（例えば、Ａｌ）で、点灯検査用パッド電極（ＰＡＤ）の外周を縁取るループ状の一部が、ゲート配線（ＧＬＮ）で分断された形状の第１の点灯検査用導電層（ＭＰＬ１−１）と、第２の点灯検査用導電層（ＭＰＬ１−２）とが形成される。
ここで、第１の点灯検査用導電層（ＭＰＬ１−１）には、駆動回路（ＤＲＶ）に接続される信号線（ＳＬＤ１−１）が接続され、第２の点灯検査用導電層（ＭＰＬ１−２）には、内蔵回路２２Ａに接続される信号線（ＳＬＤ１−２）が接続される。
また、ゲート電極（ＧＴＥ）を挟んで、駆動回路（ＤＲＶ）に接続される信号線（ＳＬＤ２−１）と、内蔵回路２２Ａに接続される信号線（ＳＬＤ２−２）も形成される。
なお、信号線（ＳＬＧ，ＳＬＤ１−２，ＳＬＤ１−２，ＳＬＤ２−１，ＳＬＤ２−２）と、ゲート配線（ＧＬＮ）、および、ゲート電極（ＧＴＥ）は、金属層（例えば、Ａｌ）で形成される。
以下、図７ないし図９を用いて、本発明の実施例の点灯検査用パッド電極（ＰＡＤ）とゲート電圧用パッド電極（ＰＡＤＳ）の詳細な構造について説明する。
図７に示すように、第１基板（ＳＵＢ１）上に、金属層（例えば、Ａｌ）で、ゲート電圧用パッド電極（ＰＡＤＳ）の外周を縁取るループ状の第１のゲート電圧用導電層（ＭＧＬ１）を形成する。
この第１のゲート電圧用導電層（ＭＧＬ１）には、駆動回路（ＤＲＶ）に接続される信号線（ＳＬＧ）と、ゲート配線（ＧＬＮ）が接続される。
ここで、図７に示すように、ゲート配線（ＧＬＮ）は、点灯検査用パッド電極（ＰＡＤ）が形成される領域の下を通って延在するとともに、スイッチ（ＳＷ）が形成される領域に形成されるゲート電極（ＧＴＥ）に接続される。
また、金属層（例えば、Ａｌ）で、点灯検査用パッド電極（ＰＡＤ）の外周を縁取るループ状の一部が、ゲート配線（ＧＬＮ）で分断された形状の第１の点灯検査用導電層（ＭＰＬ１−１）と、第２の点灯検査用導電層（ＭＰＬ１−２）とが形成される。
ここで、第１の点灯検査用導電層（ＭＰＬ１−１）には、駆動回路（ＤＲＶ）に接続される信号線（ＳＬＤ１−１）が接続され、第２の点灯検査用導電層（ＭＰＬ１−２）には、内蔵回路２２Ａに接続される信号線（ＳＬＤ１−２）が接続される。
また、ゲート電極（ＧＴＥ）を挟んで、駆動回路（ＤＲＶ）に接続される信号線（ＳＬＤ２−１）と、内蔵回路２２Ａに接続される信号線（ＳＬＤ２−２）も形成される。
なお、信号線（ＳＬＧ，ＳＬＤ１−２，ＳＬＤ１−２，ＳＬＤ２−１，ＳＬＤ２−２）と、ゲート配線（ＧＬＮ）、および、ゲート電極（ＧＴＥ）は、金属層（例えば、Ａｌ）で形成される。
次に、図８（ｂ）に示すように、ゲート絶縁膜（ＧＩ）を形成した後、図８（ａ）に示すように、ゲート絶縁膜（ＧＩ）上に、金属層（例えば、Ｃｒ，Ｍｏ）で、ゲート電圧用パッド電極（ＰＡＤＳ）の外周を縁取るループ状の第２のゲート電圧用導電層（ＭＧＬ２）を形成する。
図８（ｂ）に示すように、この第２のゲート電圧用導電層（ＭＧＬ２）と、第１のゲート電圧用導電層（ＭＧＬ１）とは、コンタクトホール（ＣＨ）で電気的に接続されている。ここで、コンタクトホール（ＣＨ）は、第２のゲート電圧用導電層（ＭＧＬ２）の全周に沿って形成されている。
また、金属層（例えば、Ｃｒ，Ｍｏ）で、上から見て、点灯検査用パッド電極（ＰＡＤ）の外周を縁取るループ状の一部が、ゲート配線（ＧＬＮ）で分断された形状の第３の点灯検査用導電層（ＭＰＬ２−１）と、第４の点灯検査用導電層（ＭＰＬ２−２）とが形成される。
図８（ｂ）に示すように、第３の点灯検査用導電層（ＭＰＬ２−１）と第１の点灯検査用導電層（ＭＰＬ１−１）、および、第４の点灯検査用導電層（ＭＰＬ２−２）と第２の点灯検査用導電層（ＭＰＬ１−２）とは、コンタクトホール（ＣＨ）で電気的に接続されている。ここで、コンタクトホール（ＣＨ）は、第３の点灯検査用導電層（ＭＰＬ２−１）と、第４の点灯検査用導電層（ＭＰＬ２−２）の全周に沿って形成されている。なお、第３の点灯検査用導電層（ＭＰＬ２−１）と、第４の点灯検査用導電層（ＭＰＬ２−２）とは、点灯検査用パッド電極（ＰＡＤ）の外周を縁取るループ状に形成してもよい。
図８（ｂ）に示すように、この第２のゲート電圧用導電層（ＭＧＬ２）と、第１のゲート電圧用導電層（ＭＧＬ１）とは、コンタクトホール（ＣＨ）で電気的に接続されている。ここで、コンタクトホール（ＣＨ）は、第２のゲート電圧用導電層（ＭＧＬ２）の全周に沿って形成されている。
また、金属層（例えば、Ｃｒ，Ｍｏ）で、上から見て、点灯検査用パッド電極（ＰＡＤ）の外周を縁取るループ状の一部が、ゲート配線（ＧＬＮ）で分断された形状の第３の点灯検査用導電層（ＭＰＬ２−１）と、第４の点灯検査用導電層（ＭＰＬ２−２）とが形成される。
図８（ｂ）に示すように、第３の点灯検査用導電層（ＭＰＬ２−１）と第１の点灯検査用導電層（ＭＰＬ１−１）、および、第４の点灯検査用導電層（ＭＰＬ２−２）と第２の点灯検査用導電層（ＭＰＬ１−２）とは、コンタクトホール（ＣＨ）で電気的に接続されている。ここで、コンタクトホール（ＣＨ）は、第３の点灯検査用導電層（ＭＰＬ２−１）と、第４の点灯検査用導電層（ＭＰＬ２−２）の全周に沿って形成されている。なお、第３の点灯検査用導電層（ＭＰＬ２−１）と、第４の点灯検査用導電層（ＭＰＬ２−２）とは、点灯検査用パッド電極（ＰＡＤ）の外周を縁取るループ状に形成してもよい。
また、ゲート絶縁膜（ＧＩ）上で、ゲート電極（ＧＴＥ）を覆うように、半導体層（ＡＳ）を形成し、当該半導体層（ＡＳ）上に、金属層（例えば、Ｃｒ，Ｍｏ）でソース電極（Ｓ）と、ドレイン電極（Ｄ）を形成する。
本実施例では、ソース電極（Ｓ）と、ドレイン電極（Ｄ）とは、ゲート幅を確保するために、櫛歯状に形成されている、
ここで、ソース電極（Ｓ）の一端は、コンタクトホール（ＣＨ）で、駆動回路（ＤＲＶ）に接続される信号線（ＳＬＤ２−１）に電気的に接続され、ソース電極（Ｓ）の他端は、コンタクトホール（ＣＨ）で、内蔵回路２２Ａに接続される信号線（ＳＬＤ２−２）に電気的に接続されている。
また、ドレイン電極（Ｄ）は、金属層（例えば、Ｃｒ，Ｍｏ）で形成される第５の点灯検査用導電層（ＭＰＬ２−３）を介して、第４の点灯検査用導電層（ＭＰＬ２−２）に接続されている。
本実施例では、ソース電極（Ｓ）と、ドレイン電極（Ｄ）とは、ゲート幅を確保するために、櫛歯状に形成されている、
ここで、ソース電極（Ｓ）の一端は、コンタクトホール（ＣＨ）で、駆動回路（ＤＲＶ）に接続される信号線（ＳＬＤ２−１）に電気的に接続され、ソース電極（Ｓ）の他端は、コンタクトホール（ＣＨ）で、内蔵回路２２Ａに接続される信号線（ＳＬＤ２−２）に電気的に接続されている。
また、ドレイン電極（Ｄ）は、金属層（例えば、Ｃｒ，Ｍｏ）で形成される第５の点灯検査用導電層（ＭＰＬ２−３）を介して、第４の点灯検査用導電層（ＭＰＬ２−２）に接続されている。
次に、図９（ｂ）に示すように、層間絶縁膜（ＰＡＳ）を形成した後、図９（ａ）に示すように、透明導電層（ＩＴＯ）で構成される第３のゲート電圧用導電層（ＭＧＬ３）を形成する。
図９（ｂ）に示すように、この第３のゲート電圧用導電層（ＭＧＬ３）は、コンタクトホール（ＣＨ）を介して、第２のゲート電圧用導電層（ＭＧＬ２）と電気的に接続されている。ここで、コンタクトホール（ＣＨ）は、第２のゲート電圧用導電層（ＭＧＬ２）の全周に沿って形成されている。
また、図９（ａ）に示すように、透明導電層（ＩＴＯ）で構成される第６の点灯検査用導電層（ＭＰＬ３）を形成する。
図９（ｂ）に示すように、この第６の点灯検査用導電層（ＭＰＬ３）は、コンタクトホール（ＣＨ）を介して、第３の点灯検査用導電層（ＭＰＬ２−１）および第４の点灯検査用導電層（ＭＰＬ２−２）と電気的に接続されている。ここで、コンタクトホール（ＣＨ）は、第３の点灯検査用導電層（ＭＰＬ２−１）と、第４の点灯検査用導電層（ＭＰＬ２−２）の全周に沿って形成されている。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
図９（ｂ）に示すように、この第３のゲート電圧用導電層（ＭＧＬ３）は、コンタクトホール（ＣＨ）を介して、第２のゲート電圧用導電層（ＭＧＬ２）と電気的に接続されている。ここで、コンタクトホール（ＣＨ）は、第２のゲート電圧用導電層（ＭＧＬ２）の全周に沿って形成されている。
また、図９（ａ）に示すように、透明導電層（ＩＴＯ）で構成される第６の点灯検査用導電層（ＭＰＬ３）を形成する。
図９（ｂ）に示すように、この第６の点灯検査用導電層（ＭＰＬ３）は、コンタクトホール（ＣＨ）を介して、第３の点灯検査用導電層（ＭＰＬ２−１）および第４の点灯検査用導電層（ＭＰＬ２−２）と電気的に接続されている。ここで、コンタクトホール（ＣＨ）は、第３の点灯検査用導電層（ＭＰＬ２−１）と、第４の点灯検査用導電層（ＭＰＬ２−２）の全周に沿って形成されている。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
２２Ａ，２２Ｂ 内蔵回路（例えば、走査線駆動等）
ＳＵＢ１ 第１基板（ＴＦＴ基板ともいう）
ＳＵＢ２ 第２基板（ＣＦ基板ともいう）
ＰＮＬ 液晶表示パネル
ＰＸ 画素電極
ＴＦＴ 薄膜トランジスタ
ＤＬ 映像線
ＧＬ 走査線
Ｃｌｃ 液晶容量
ＣＴ 対向電極
ＤＲＶ 駆動回路
ＴＡＲ 領域
ＰＡＤ 点灯検査用パッド電極
ＰＡＤＳ ゲート電圧用パッド電極
ＳＷ スイッチ
ＣＨ コンタクトホール
ＳＬＤ１−１，ＳＬＤ１−２，ＳＬＤ２−１，ＳＬＤ２−２，ＳＬＤ３−１，ＳＬＤ３−２，ＳＬＤ４−１，ＳＬＤ４−２，ＳＬＧ 信号線
ＧＩ ゲート絶縁膜
ＧＴＥ ゲート電極
ＧＬＮ ゲート配線
ＭＧＬ１ 第１のゲート電圧用導電層
ＭＧＬ２ 第２のゲート電圧用導電層
ＭＧＬ３ 第３のゲート電圧用導電層
ＭＰＬ１−１ 第１の点灯検査用導電層
ＭＰＬ１−２ 第２の点灯検査用導電層
ＭＰＬ２−１ 第３の点灯検査用導電層
ＭＰＬ２−２ 第４の点灯検査用導電層
ＭＰＬ３ 第５の点灯検査用導電層
ＡＳ 半導体層
Ｓ ソース電極
Ｄ ドレイン電極
ＳＵＢ１ 第１基板（ＴＦＴ基板ともいう）
ＳＵＢ２ 第２基板（ＣＦ基板ともいう）
ＰＮＬ 液晶表示パネル
ＰＸ 画素電極
ＴＦＴ 薄膜トランジスタ
ＤＬ 映像線
ＧＬ 走査線
Ｃｌｃ 液晶容量
ＣＴ 対向電極
ＤＲＶ 駆動回路
ＴＡＲ 領域
ＰＡＤ 点灯検査用パッド電極
ＰＡＤＳ ゲート電圧用パッド電極
ＳＷ スイッチ
ＣＨ コンタクトホール
ＳＬＤ１−１，ＳＬＤ１−２，ＳＬＤ２−１，ＳＬＤ２−２，ＳＬＤ３−１，ＳＬＤ３−２，ＳＬＤ４−１，ＳＬＤ４−２，ＳＬＧ 信号線
ＧＩ ゲート絶縁膜
ＧＴＥ ゲート電極
ＧＬＮ ゲート配線
ＭＧＬ１ 第１のゲート電圧用導電層
ＭＧＬ２ 第２のゲート電圧用導電層
ＭＧＬ３ 第３のゲート電圧用導電層
ＭＰＬ１−１ 第１の点灯検査用導電層
ＭＰＬ１−２ 第２の点灯検査用導電層
ＭＰＬ２−１ 第３の点灯検査用導電層
ＭＰＬ２−２ 第４の点灯検査用導電層
ＭＰＬ３ 第５の点灯検査用導電層
ＡＳ 半導体層
Ｓ ソース電極
Ｄ ドレイン電極
Claims (7)
- 内蔵回路を有する表示パネルを備え、
前記内蔵回路に制御信号を入力する複数の信号線と、点灯検査用パッドとが形成される第１基板と、
前記第１基板上に実装され、前記内蔵回路に制御信号を供給する駆動回路を有する表示装置であって、
前記複数の信号線の中の互いに隣接する一対の信号線を、一方の信号線と他方の信号線とするとき、前記一方の信号線の途中には前記点灯検査用パッドが形成されており、
前記他方の信号線は、スイッチ素子を介して前記点灯検査用パッドに接続されており、
点灯検査時に、前記スイッチ素子をオンとして、前記点灯検査用パッドから同じ制御信号を、前記一方の信号線と前記他方の信号線に入力することを特徴とする表示装置。 - 前記スイッチ素子は、前記第１基板上に形成される薄膜トランジスタであり、
前記第１基板は、前記薄膜トランジスタのゲート電極に供給するゲート電圧を入力するためのゲート電圧用パッド電極と、
前記ゲート電圧用パッド電極に接続され、前記薄膜トランジスタのゲート電極にゲート電圧を供給するゲート配線を有し、
前記点灯検査時に、前記ゲート電圧用パッド電極に前記薄膜トランジスタをオンとするゲート電圧を供給して、前記スイッチ素子をオンとすることを特徴とする請求項１に記載の表示装置。 - 前記ゲート電圧用パッド電極は、前記第１基板上で金属層により形成されるループ状の第１のゲート電圧用導電層と、
ゲート絶縁膜上で金属層により形成され、前記第１のゲート電圧用導電層とコンタクトホールを介して電気的に接続されるループ状の第２のゲート電圧用導電層と、
層間絶縁膜上で透明導電層により形成され、前記第２のゲート電圧用導電層とコンタクトホールを介して電気的に接続される、面状の第３のゲート電圧用導電層とで構成され、
前記第１のゲート電圧用導電層には、前記駆動回路に接続される信号線が接続され、
前記ゲート配線は、前記第１基板上で、前記第１のゲート電圧用導電層に接続される金属層で構成され、
前記ゲート配線は、前記点灯検査用パッド電極の下側に形成されていることを特徴とする請求項２に記載の表示装置。 - 前記点灯検査用パッド電極は、前記第１基板上で金属層により形成され、上から見てループ状の一部が、ゲート配線で分断された形状の第１の点灯検査用導電層および第２の点灯検査用導電層と、
前記ゲート絶縁膜上で金属層により形成され、第１の点灯検査用導電層および第２の点灯検査用導電層とコンタクトホールを介して電気的に接続されるループ状の第３の点灯検査用導電層と、
前記層間絶縁膜上で透明導電層により形成され、前記第３の点灯検査用導電層とコンタクトホールを介して電気的に接続される面状の第４の点灯検査用導電層とで構成され、
前記一方の信号線は、前記ゲート配線で分断されており、
前記第１の点灯検査用導電層には、前記一方の信号線における前記駆動回路に接続される部分の信号線が接続され、
前記第２の点灯検査用導電層には、前記一方の信号線における前記内蔵回路に接続される部分の信号線が接続されることを特徴とする請求項３に記載の表示装置。 - 前記薄膜トランジスタは、前記第１基板上に形成され、前記ゲート配線と電気的に接続されるゲート電極と、
前記ゲート絶縁膜上に形成され、前記ゲート電極を覆うように形成される半導体層と、
前記半導体層に形成される第２電極と第１電極とを有し、
前記第２電極は、前記第３の点灯検査用導電層に接続されており、
前記他方の信号線は、前記ゲート配線で分断されており、
前記第１電極の一方の端部には、コンタクトホールを介して、前記他方の信号線における前記駆動回路に接続される部分の信号線が接続され、
前記第１電極の他方の端部には、コンタクトホールを介して、前記他方の信号線における前記内蔵回路に接続される部分の信号線が接続されることを特徴とする請求項４に記載の表示装置。 - 前記点灯検査用パッド電極は、前記第１基板上で金属層により形成され、上から見てループ状の一部が、ゲート配線で分断された形状の第１の点灯検査用導電層および第２の点灯検査用導電層と、
前記ゲート絶縁膜上で金属層により形成され、前記第１の点灯検査用導電層および第２の点灯検査用導電層とコンタクトホールを介してそれぞれ電気的に接続される、上から見てループ状の一部が、ゲート配線で分断された形状の第３の点灯検査用導電層および第４の点灯検査用導電層と、
前記層間絶縁膜上で透明導電層により形成され、前記第３の点灯検査用導電層および第４の点灯検査用導電層とコンタクトホールを介して電気的に接続される面状の第５の点灯検査用導電層とで構成され、
前記一方の信号線は、前記ゲート配線で分断されており、
前記第１の点灯検査用導電層には、前記一方の信号線における前記駆動回路に接続される部分の信号線が接続され、
前記第２の点灯検査用導電層には、前記一方の信号線における前記内蔵回路に接続される部分の信号線が接続されることを特徴とする請求項３に記載の表示装置。 - 前記薄膜トランジスタは、前記第１基板上に形成され、前記ゲート配線と電気的に接続されるゲート電極と、
前記ゲート絶縁膜上に形成され、前記ゲート電極を覆うように形成される半導体層と、
前記半導体層に形成される第２電極と第１電極とを有し、
前記第２電極は、前記第３あるいは第４の点灯検査用導電層に接続されており、
前記他方の信号線は、前記ゲート配線で分断されており、
前記第１電極の一方の端部は、コンタクトホールを介して、前記他方の信号線における前記駆動回路に接続される部分の信号線が接続され、
前記第１電極の他方の端部は、コンタクトホールを介して、前記他方の信号線における前記内蔵回路に接続される部分の信号線が接続されることを特徴とする請求項６に記載の表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012216160A JP6013854B2 (ja) | 2012-09-28 | 2012-09-28 | 表示装置 |
| US14/034,883 US9046725B2 (en) | 2012-09-28 | 2013-09-24 | Display device |
| CN201310459267.2A CN103713434B (zh) | 2012-09-28 | 2013-09-26 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012216160A JP6013854B2 (ja) | 2012-09-28 | 2012-09-28 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014071213A true JP2014071213A (ja) | 2014-04-21 |
| JP6013854B2 JP6013854B2 (ja) | 2016-10-25 |
Family
ID=50384844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012216160A Active JP6013854B2 (ja) | 2012-09-28 | 2012-09-28 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9046725B2 (ja) |
| JP (1) | JP6013854B2 (ja) |
| CN (1) | CN103713434B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112558365A (zh) * | 2020-12-10 | 2021-03-26 | 滁州惠科光电科技有限公司 | 一种走线结构及液晶显示面板 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104035217B (zh) * | 2014-05-21 | 2016-08-24 | 深圳市华星光电技术有限公司 | 显示器阵列基板的外围测试线路以及液晶显示面板 |
| KR102484450B1 (ko) * | 2018-03-19 | 2023-01-05 | 삼성디스플레이 주식회사 | 평판표시장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11142888A (ja) * | 1997-11-14 | 1999-05-28 | Sharp Corp | 液晶表示装置及びその検査方法 |
| JP2004101863A (ja) * | 2002-09-10 | 2004-04-02 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2005221598A (ja) * | 2004-02-04 | 2005-08-18 | Hitachi Displays Ltd | 表示装置 |
| JP2011013471A (ja) * | 2009-07-02 | 2011-01-20 | Casio Computer Co Ltd | 検査回路構造及びディスプレイパネル |
| JP2012173481A (ja) * | 2011-02-21 | 2012-09-10 | Japan Display East Co Ltd | 表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010032800A (ja) | 2008-07-29 | 2010-02-12 | Sharp Corp | アクティブマトリクス基板、液晶表示パネル、アクティブマトリクス基板の検査方法 |
| CN102109688B (zh) * | 2009-12-29 | 2014-02-05 | 上海天马微电子有限公司 | 液晶显示面板、阵列基板及驱动线线缺陷检测方法 |
| KR101113340B1 (ko) | 2010-05-13 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 액정 표시장치 및 그의 검사방법 |
| CN102566169B (zh) * | 2010-12-31 | 2015-02-25 | 上海天马微电子有限公司 | 液晶显示装置的检测装置及其测试方法 |
-
2012
- 2012-09-28 JP JP2012216160A patent/JP6013854B2/ja active Active
-
2013
- 2013-09-24 US US14/034,883 patent/US9046725B2/en active Active
- 2013-09-26 CN CN201310459267.2A patent/CN103713434B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11142888A (ja) * | 1997-11-14 | 1999-05-28 | Sharp Corp | 液晶表示装置及びその検査方法 |
| JP2004101863A (ja) * | 2002-09-10 | 2004-04-02 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2005221598A (ja) * | 2004-02-04 | 2005-08-18 | Hitachi Displays Ltd | 表示装置 |
| JP2011013471A (ja) * | 2009-07-02 | 2011-01-20 | Casio Computer Co Ltd | 検査回路構造及びディスプレイパネル |
| JP2012173481A (ja) * | 2011-02-21 | 2012-09-10 | Japan Display East Co Ltd | 表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112558365A (zh) * | 2020-12-10 | 2021-03-26 | 滁州惠科光电科技有限公司 | 一种走线结构及液晶显示面板 |
| CN112558365B (zh) * | 2020-12-10 | 2022-07-22 | 滁州惠科光电科技有限公司 | 一种走线结构及液晶显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103713434B (zh) | 2016-08-31 |
| US20140092335A1 (en) | 2014-04-03 |
| US9046725B2 (en) | 2015-06-02 |
| CN103713434A (zh) | 2014-04-09 |
| JP6013854B2 (ja) | 2016-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9922585B2 (en) | Display device and method of testing the same | |
| US10453869B2 (en) | Display apparatus | |
| US10282043B2 (en) | Display apparatus comprising a liquid crystal layer between a lower panel and an upper panel including a touch electrode | |
| US9110583B2 (en) | Display device integrated with touch screen | |
| KR102009388B1 (ko) | 액정 디스플레이 장치 | |
| JP5770796B2 (ja) | 液晶ディスプレイ装置 | |
| JP5612399B2 (ja) | 液晶表示装置 | |
| EP2975453B1 (en) | Pixel array of liquid crystal display | |
| US9472148B2 (en) | Liquid crystal display device having gate sharing structure and method of driving the same | |
| US9691343B2 (en) | Display device comprising display panel with bridge patterns | |
| US10739894B2 (en) | Display device | |
| KR20160130061A (ko) | 액정 표시 장치 | |
| KR20170000886A (ko) | 터치 센서를 갖는 표시장치 | |
| JP2017146767A (ja) | 表示装置 | |
| JP6013854B2 (ja) | 表示装置 | |
| KR102352305B1 (ko) | 표시 장치 | |
| KR102107408B1 (ko) | 액정표시장치 | |
| KR20160021060A (ko) | 표시장치 | |
| KR20160044170A (ko) | 수평 전계형 액정 표시장치 | |
| KR20160027600A (ko) | 표시장치 | |
| KR102043849B1 (ko) | 액정표시장치 | |
| JP5620211B2 (ja) | 液晶表示装置 | |
| KR102360821B1 (ko) | 표시장치 | |
| JP2010008437A (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP2011128335A (ja) | 液晶装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150723 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160923 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6013854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |