JP2014066565A - 磁気センサ - Google Patents

Abstract

【課題】検出精度の低下を抑制できる磁気センサを提供する。
【解決手段】印加される磁界に応じて抵抗値の変化する複数の磁気抵抗素子６１〜６８、９１、９２の少なくとも一部の磁気抵抗素子６１〜６８を用いて構成されたブリッジ回路を有するセンシング部１０と、磁気抵抗素子６１、６４上に形成された圧電膜７１、７２を用いて構成される調整抵抗部３０と、センシング部１０からの出力が入力されると共に、電極端子２１ａ、２１ｂの一方が調整抵抗部と接続されるオペアンプ２１と、磁気抵抗素子６１〜６８、９１、９２および圧電膜７１、７２が覆われる状態で基板４０上に配置される保護膜８０とを備える。そして、オペアンプ２１には、ブリッジ回路における基板４０および保護膜８０に起因するオフセット電圧の変化方向に対し、調整抵抗部３０からオフセット電圧の変化方向と反対方向にオペアンプ２１の基準電位を変化させる電位が入力されるようにする。
【選択図】図１

Description

本発明は、印加される磁界に応じたセンサ信号を出力するセンシング部が基板上に形成され、このセンシング部が保護膜に覆われてなる磁気センサに関するものである。

従来より、印加される磁界に応じたセンサ信号を出力するセンシング部が基板上に形成され、このセンシング部が腐食等することを抑制する保護膜に覆われてなる磁気センサが提案されている（例えば、特許文献１参照）。

具体的には、このような磁気センサでは、センシング部は、印加される磁界に応じて抵抗値が変化する複数の磁気抵抗がブリッジ回路を構成することで形成されている。そして、ブリッジ回路の中点の電位差がオペアンプを介して出力されるようになっており、オペアンプから出力された信号を用いて磁界の検出が行われる。

特開２００７−３３３５８７号公報

しかしながら、上記磁気センサでは、保護膜を形成する際や使用環境等によって応力が発生し、この応力が基板や保護膜からセンシング部（磁気抵抗）に印加される。この場合、磁気抵抗は応力によっても抵抗値が変化する。すなわち、基板や保護膜から印加される応力によってブリッジ回路のオフセット電圧が変化し、検出精度が低下するという問題がある。

本発明は上記点に鑑みて、検出精度の低下を抑制できる磁気センサを提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、基板（４０）と、基板上に形成され、印加される磁界に応じて抵抗値の変化する複数の磁気抵抗素子（６１〜６８、９１、９２）の少なくとも一部の磁気抵抗素子を用いて構成されたブリッジ回路を有するセンシング部（１０）と、磁気抵抗素子上に形成された圧電膜（７１、７２）を用いて構成される調整抵抗部（３０）と、センシング部からの出力が入力されると共に、電極端子（２１ａ、２１ｂ）の一方が調整抵抗部と接続されるオペアンプ（２１）と、磁気抵抗素子および圧電膜が覆われる状態で基板上に配置される保護膜（８０）と、を備え、オペアンプは、ブリッジ回路の基板および保護膜に起因するオフセット電圧の変化方向に対し、調整抵抗部からオフセット電圧の変化方向と反対方向にオペアンプの基準電位を変化させる電位が入力されることを特徴としている。

これによれば、オペアンプには調整抵抗部からオフセット電圧の変化方向と反対方向に基準電位を変化させる電位が入力されるため、オペアンプからブリッジ回路（センシング部）のオフセット電圧の変化を低減した信号を出力することができる。このため、検出精度が低下することを抑制できる。

また、磁気抵抗素子上に形成された圧電膜にて調整抵抗部を形成している。このため、使用環境によって応力が発生した場合、つまり、磁気抵抗素子と基板および保護膜との線膨張係数の違いに起因して応力が発生した場合、磁気抵抗素子に印加される応力と圧電膜に印加される応力とをほぼ同じにすることができる。したがって、使用環境によって磁気抵抗素子の抵抗値が変化したとしても、同じように圧電膜（調整抵抗部）の抵抗値も変化するため、使用環境によって検出精度が低下することも抑制できる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における磁気センサの回路図である。 本発明の第１実施形態における磁気センサの平面模式図である。 図２中のIII−III線に沿った断面図である。 図２中のIV−IV線に沿った断面図である。 図１に示すブリッジ回路の詳細を示す図である。 本発明の第２実施形態における磁気センサの平面模式図である。 本発明の他の実施形態における磁気センサの回路図である。 本発明の他の実施形態における磁気センサの回路図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の磁気センサは、例えば、磁性材料を用いて構成された回転体の回転数や回転角度等を検出するものに利用されると好適である。まず、本実施形態の磁気センサの回路構成について説明する。

図１に示されるように、磁気センサは、センシング部１０と、回路部２０と、調整抵抗部３０とを備えている。

センシング部１０は、印加される磁界に応じて抵抗値が変化する第１〜第４磁気抵抗１１〜１４がフルブリッジ回路を構成することで形成されている。そして、このフルブリッジ回路は、第２、第３磁気抵抗１２、１３の中点が電源電圧Ｖｃｃに接続されていると共に、第１、第４磁気抵抗１１、１４の中点が接地されている。

回路部２０は、オペアンプ２１、コンパレータ２２、トランジスタ２３を有する構成とされている。

オペアンプ２１は、非反転入力端子が第１、第２磁気抵抗１１、１２の中点に接続されていると共に、反転入力端子が第３、第４磁気抵抗１３、１４の中点に接続されており、これらの中点の電位差Ｖａ−Ｖｂ（センサ信号）を差動増幅して出力する。また、このオペアンプ２１は、正電極端子２１ａが電源電圧Ｖｃｃに接続されており、負電極端子２１ｂが調整抵抗部３０と接続されている。

コンパレータ２２は、非反転入力端子がオペアンプ２１の出力端子に接続されていると共に、反転入力端子が第１、第２基準抵抗２４、２５の中点に接続されている。すなわち、反転入力端子には、第１、第２基準抵抗２４、２５によって電源電圧Ｖｃｃが分圧された電位が入力されるようになっている。そして、オペアンプ２１の出力に応じてハイ信号またはロー信号を出力する。

なお、基準抵抗とは、拡散抵抗等で形成されるものであり、磁界や圧力に応じて抵抗値が変化しにくい抵抗のことである。

トランジスタ２３は、本実施形態ではＮＰＮ型とされており、制御端子（ベース）がコンパレータ２２の出力端子に接続され、コレクタが抵抗２６に接続されていると共にエミッタが接地されている。そして、コンパレータ２２からの出力によってオン、オフが制御されるようになっている。つまり、センサ信号に応じてオン、オフが制御されるようになっている。

調整抵抗部３０は、印加される圧力に応じて抵抗値が変化する第１、第２調整抵抗３１、３２が直列接続されて構成されている。そして、第１、第２調整抵抗３１、３２の中点がオペアンプ２１の負電極端子２１ｂと接続されている。つまり、オペアンプ２１は、負電極端子２１ｂに第１、第２調整抵抗３１、３２によって電源電圧Ｖｃｃが分圧された電位が入力されるようになっており、第１、第２調整抵抗３１、３２の抵抗値によって基準電位が変化するようになっている。

以上が本実施形態における磁気センサの回路構成である。次に、上記磁気センサの全体構造について説明する。

図２〜図４に示されるように、磁気センサは、第１〜第４角部４１〜４４と、第１、第２角部４１、４２を繋ぐ第１辺４５、第２、第３角部４２、４３を繋ぐ第２辺４６、第３、第４角部４３、４４を繋ぐ第３辺４７、第１、第４角部４１、４４を繋ぐ第４辺４８を有する矩形板状の基板４０を用いて構成されている。そして、この基板４０上に酸化膜等の絶縁膜５０が形成されており、絶縁膜５０上に、上記センシング部１０、回路部２０、調整抵抗部３０を構成する各構成要素が形成されている。

具体的には、絶縁膜５０上には、第１〜第８磁気抵抗素子６１〜６８が形成されており、これら第１〜第８磁気抵抗素子６１〜６８が図示しない配線を介して適宜接続されることで上記センシング部１０が構成されている。

詳述すると、第１磁気抵抗素子６１は、第１角部４１近傍に最も近接するように形成されており、第２磁気抵抗素子６２は、第１磁気抵抗素子６１より第１辺４５に沿った内側に形成されている。また、第３磁気抵抗素子６３は、第１磁気抵抗素子６１より第４辺４８に沿った内側に形成されており、第４磁気抵抗素子６４は第２磁気抵抗素子６２と第３磁気抵抗素子６３とを結ぶ基準線に対して第１磁気抵抗素子６１と対称となる領域に形成されている。

第５磁気抵抗素子６５は、第２角部４２近傍に最も近接するように形成されており、第６磁気抵抗素子６６は、第５磁気抵抗素子６５より第１辺４５に沿った内側に形成されている。また、第７磁気抵抗素子６７は、第５磁気抵抗素子６５より第２辺４６に沿った内側に形成されており、第８磁気抵抗素子６８は、第６磁気抵抗素子６６と第７磁気抵抗素子６７とを結ぶ基準線に対して第５磁気抵抗素子６５と対称となる領域に形成されている。

そして、図５に示されるように、第１磁気抵抗素子６１と第４磁気抵抗素子６４とが直列接続されることで第１磁気抵抗１１が構成され、第２磁気抵抗素子６２と第３磁気抵抗素子６３とが直列接続されることで第２磁気抵抗１２が構成されている。また、第５磁気抵抗素子６５と第８磁気抵抗素子６８とが直列接続されることで第３磁気抵抗１３が構成され、第６磁気抵抗素子６６と第７磁気抵抗素子６７とが直列接続されることで第４磁気抵抗１４が構成されている。

すなわち、本実施形態では、フルブリッジ回路を構成する第１〜第４磁気抵抗１１〜１４は、それぞれ２つの磁気抵抗素子がたすきがけに直列接続されることで構成されており、誤差を低減する構造とされている。

なお、本実施形態では、第１〜第８磁気抵抗素子６１〜６８は、ニッケル−鉄等の合金等で構成され、所定方向に延設された後に折り返された折れ線形状とされている。すなわち、第１〜第８磁気抵抗素子６１〜６８は、延設方向と印加される磁界との成す角度に応じて抵抗値が変化するものとされている。

そして、第１、第４、第５、第８磁気抵抗素子６１、６４、６５、６８は同じ方向に延設されており、第２、第３、第６、第７磁気抵抗素子６２、６３、６６、６７は、第１、第４、第５、第８磁気抵抗素子６１、６４、６５、６８の延設方向と９０°ずれた方向に延設されている。

つまり、第１、第４、第５、第８磁気抵抗素子６１、６４、６５、６８と、第２、第３、第６、第７磁気抵抗素子６２、６３、６６、６７とは、磁界が印加されたときに抵抗値の増減が反対となるように構成されている。

また、図２に示されるように、絶縁膜５０上のうちセンシング部１０が形成される領域と異なる領域に回路部２０が形成されている。特に限定されるものではないが、本実施形態では、回路部２０は第３辺４７に沿って形成されている。

さらに、図２および図３に示されるように、第１磁気抵抗素子６１および第４磁気抵抗素子６４上には、印加される圧力に応じて抵抗値が変化する圧電膜７１、７２が形成されており、各圧電膜７１、７２が図示しない配線を介して直列に接続されることで調整抵抗部３０が構成されている。具体的には後述するが、本実施形態では、第４磁気抵抗素子６４上に形成された圧電膜７１にて第１調整抵抗３１が形成され、第１磁気抵抗素子６１上に形成された圧電膜７２にて第２調整抵抗３２が形成されている。

そして、これら第１〜第８磁気抵抗素子６１〜６８（センシング部１０）、回路部２０、圧電膜７１、７２（調整抵抗部３０）が覆われるように、基板４０上にＳｉＮ等からなる保護膜８０が配置されている。この保護膜８０は、例えば、ＣＶＤ法等により形成される。

以上が本実施形態における磁気センサの基本的な構成である。このような磁気センサでは、保護膜８０を形成する際に応力が発生する。この場合、基板４０（絶縁膜５０）には、第１〜第４角部４１〜４４に大きな応力が発生し、中心に向かうにつれて応力が小さくなる。

つまり、上記磁気センサでは、第１、第５磁気抵抗素子６１、６５に基板４０および保護膜８０から大きな応力が印加され、第１、第５磁気抵抗素子６１、６５の抵抗値が小さくなる。このため、第１、第３磁気抵抗１１、１３の抵抗値が小さくなり、フルブリッジ回路の中点の電位差Ｖａ−Ｖｂが−側にシフトする。言い換えると、センシング部１０のオフセット電圧が−側にシフトする。

この場合、オペアンプ２１からセンシング部１０のオフセット電圧の変化を低減した信号を出力するためには、オペアンプ２１の基準電位をオフセット電圧の変化方向と反対方向に変化させることが必要になる。つまり、オペアンプ２１の基準電位を＋側に変化させることが必要になる。

ここで、本実施形態のオペアンプ２１は、上記のように、負電極端子２１ｂが第１、第２調整抵抗３１、３２の中点に接続されており、第１、第２調整抵抗３１、３２の抵抗値によって基準電位を適宜変化させることができるようになっている。そして、オペアンプ２１の基準電位を＋側に変化させるためには、第２調整抵抗３２（圧電膜７２）の抵抗値を大きくし、第１調整抵抗３１（圧電膜７１）の抵抗値を小さくすればよい。

したがって、本実施形態では、圧電膜７１を印加される応力が小さい第４磁気抵抗素子６４上に形成して第１調整抵抗３１の抵抗値を小さくし、圧電膜７２を印加される応力が大きい第１磁気抵抗素子６１上に形成して第２調整抵抗３２の抵抗値を大きくしている。これにより、保護膜８０が形成される前よりオペアンプ２１の基準電位が＋側に変化し、オペアンプ２１からセンシング部１０のオフセット電圧の変化を低減した信号を出力することができる。

次に、本実施形態の磁気センサの作動について簡単に説明する。

このような磁気センサは、センシング部１０に磁界が印加されると、第１〜第４磁気抵抗１１〜１４の抵抗値が変化し、オペアンプ２１でセンサ信号（フルブリッジ回路の中点の電位差Ｖａ−Ｖｂ）が差動増幅される。

このとき、オペアンプ２１は、負電極端子２１ｂが調整抵抗部３０に接続されており、基準電位が＋側に変化するようになっている。このため、基板４０および保護膜８０からの応力によってセンシング部１０のオフセット電圧が−側に変化したとしても、オペアンプ２１からセンシング部１０のオフセット電圧の変化を低減した信号を出力することができる。

その後は、コンパレータ２２でオペアンプ２１からの出力と基準電位とが比較され、オペアンプ２１の出力に応じてトランジスタ２３のオン、オフが制御されることによって、センシング部１０に印加される磁界が検出される。

以上説明したように、本実施形態では、オペアンプ２１の負電極端子２１ｂが調整抵抗部３０と接続されており、オペアンプ２１には、センシング部１０のオフセット電圧の変化方向と反対方向に基準電位を変化させる電位が調整抵抗部３０から入力されるようになっている。このため、オペアンプ２１からセンシング部１０のオフセット電圧の変化を低減した信号を出力することができ、検出精度が低下することを抑制できる。

また、本実施形態では、第１、第４磁気抵抗素子６１、６４上に圧電膜７１、７２を形成し、この圧電膜７１、７２にて調整抵抗部３０を形成している。このため、使用環境によって応力が発生した場合、つまり、第１〜第８磁気抵抗素子６１〜６８と基板４０や保護膜８０との線膨張係数の違いに起因して応力が発生した場合、第１、第４磁気抵抗素子６１、６４に印加される応力と圧電膜７１、７２に印加される応力とをほぼ同じにすることができる。したがって、使用環境によって第１、第４磁気抵抗素子６１、６４の抵抗値が変化したとしても、同じように圧電膜７１、７２の抵抗値も変化するため、使用環境によって検出精度が低下することも抑制できる。

さらに、本実施形態では、オペアンプ２１に調整抵抗部３０から電位を入力して基準電位を変化させることで検出精度の低下を抑制しており、特別な演算回路を新たに用意する必要がない。すなわち、簡素な構成でオペアンプ２１からセンシング部１０のオフセット電圧の変化を低減した信号を出力することができる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して、調整抵抗部３０を構成する圧電膜７１、７２を形成する場所を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。

図６に示されるように、絶縁膜５０上には、第１〜第８磁気抵抗素子６１〜６８と異なる場所に、第１〜第８磁気抵抗素子６１〜６８と同じ材料で構成された第９、第１０磁気抵抗素子９１、９２が形成されている。具体的には、発生する応力が大きい第４角部４４近傍に第９磁気抵抗素子９１が形成されており、発生する応力が小さい中心部近傍に第１０磁気抵抗素子９２が形成されている。

なお、第９、第１０磁気抵抗素子９１、９２は、配線と接続されておらず、回路部２０等とは電気的に接続されていない。つまり、第９、第１０磁気抵抗素子９１、９２は、いわゆるダミー膜とされている。

これによれば、第９、第１０磁気抵抗素子９１、９２を形成する場所を適宜変更することにより、基板４０および保護膜８０から圧電膜７１、７２に印加される応力を適宜調整することができる。つまり、第１、第２調整抵抗３１、３２の抵抗値を詳細に設定することができ、オペアンプ２１の基準電位を高精度に調整できる。このため、さらにオペアンプ２１からセンシング部１０のオフセット電圧の変化を低減した信号を出力することができる。

（他の実施形態）
上記各実施形態では、センシング部１０がフルブリッジ回路で構成されている例について説明したが、センシング部１０の構成はこれに限定されるものではない。例えば、図７に示されるように、センシング部１０を第１、第２磁気抵抗１１、１２からなるハーフブリッジ回路で構成し、オペアンプ２１の非反転入力端子を第１、第２磁気抵抗１１、１２の中点に接続すると共に反転入力端子を第３、第４基準抵抗２７、２８の中点に接続するようにしてもよい。

また、図８に示されるように、調整抵抗部３０を第１調整抵抗３１と、第５基準抵抗２９とを直列接続することにより構成してもよい。

そして、上記各実施形態において、オペアンプ２１の正電極端子２１ａを調整抵抗部３０に接続し、負電極端子２１ｂを接地するようにしてもよい。このような磁気センサとしても、オペアンプ２１の基準電位を調整抵抗部３０によって変化させることができるため、上記各実施形態と同様の効果を得ることができる。

また、上記各実施形態では、第１〜第８磁気抵抗素子６１〜６８がニッケル−鉄等の合金等を用いて構成されるものを説明したが、第１〜第８磁気抵抗素子６１〜６８は、磁化方向が所定方向に固定されたピン層、絶縁体で構成されるトンネル層、外部磁化に応じて磁化方向が変化するフリー層が順に積層されて構成されるものでもよい。

さらに、上記各実施形態では、基板４０上に回路部２０が形成されたものを説明したが、基板４０上に回路部２０が形成されていなくてもよい。すなわち、外部回路にて本実施形態の回路部２０と同様の作動を行わせるようにしてもよい。

１０ センシング部
１１〜１４ 第１〜第４磁気抵抗
２０ 回路部
２１ オペアンプ
２１ａ 正電極端子
２１ｂ 負電極端子
３０ 調整抵抗部
４０ 基板
６１〜６８ 第１〜第８磁気抵抗素子
７１、７２ 圧電膜
８０ 保護膜

Claims (3)

1. 基板（４０）と、
   前記基板上に形成され、印加される磁界に応じて抵抗値の変化する複数の磁気抵抗素子（６１〜６８、９１、９２）の少なくとも一部の前記磁気抵抗素子を用いて構成されたブリッジ回路を有するセンシング部（１０）と、
   前記磁気抵抗素子上に形成された圧電膜（７１、７２）を用いて構成される調整抵抗部（３０）と、
   前記センシング部からの出力が入力されると共に、電極端子（２１ａ、２１ｂ）の一方が前記調整抵抗部と接続されるオペアンプ（２１）と、
   前記磁気抵抗素子および前記圧電膜が覆われる状態で前記基板上に配置される保護膜（８０）と、を備え、
   前記オペアンプは、前記ブリッジ回路の前記基板および前記保護膜に起因するオフセット電圧の変化方向に対し、前記調整抵抗部から前記オフセット電圧の変化方向と反対方向に前記オペアンプの基準電位を変化させる電位が入力されることを特徴とする磁気センサ。
2. 前記センシング部は、前記複数の磁気抵抗素子の一部の前記磁気抵抗素子を用いて構成され、
   前記圧電膜は、前記複数の磁気抵抗素子のうち前記センシング部を構成しない前記磁気抵抗素子上に形成されていることを特徴とする請求項１に記載の磁気センサ。
3. 前記オペアンプは、負電極端子が前記調整抵抗部と接続されていることを特徴とする請求項１または２に記載の磁気センサ。
   

Images