JP2014056995A - 実装基板および発光装置 - Google Patents

Abstract

【課題】 実装基板の内部の導通抵抗を小さくすることにより、発光装置の発光効率を向上する。
【解決手段】 発光素子を実装するための実装基板１であって、実装基板１は、接続導体としての第１の半導体部１１Ａおよび第２の半導体部１１Ｂと、半導体間絶縁部１２と、第１の半導体部１１Ａの内部に設けられる静電気放電保護素子１６と、を備える。半導体間絶縁部１２は、実装基板１の中間Ｃより第２端３２側に設けられる。これにより、第１の半導体部１１Ａ側の抵抗値と第２の半導体部１１Ｂ側の抵抗値が互いに近い値となり、実装基板１の内部の導通抵抗が小さく抑えられ、発光装置２の発光効率が向上する。
【選択図】 図２

Description

本発明は、発光素子を実装するための実装基板と、その実装基板に発光素子を実装した発光装置に関する。

近年、消費電力が少なく寿命の長い発光素子が開発され、その発光素子の実装された発光装置が光源として使用されている。また、消費電力をさらに少なくするために、発光装置の発光効率（供給電力に対する光出力の比率）の向上が求められている。

このような装置として、たとえば特許文献１（特開２００５−３５４０６０号公報）には、図１０および図１１に示されたような発光装置１０２が記載されている。この発光装置１０２は、発光素子１５０と、発光素子１５０が実装される実装基板１０１と、を備えている。

実装基板１０１は、発光素子１５０を過電流から保護するための静電気放電保護素子１１６を備えるとともに、発光素子１５０へ電力を供給する際の接続導体となる第１の半導体部１１１Ａおよび第２の半導体部１１１Ｂと、第１の半導体部１１１Ａと第２の半導体部１１１Ｂとを電気的に絶縁するための絶縁部１１２と、により構成されている。発光素子１５０と静電気保護素子１１６は、第１の半導体部１１１Ａおよび第２の半導体部１１１Ｂの主面側に設けられた実装電極１１８により電気的に並列接続されている。

特許文献１における静電気放電保護素子１１６は２つあり、第１の半導体部１１１Ａおよび第２の半導体部１１１Ｂの領域に１つずつ配置されている。これにより、発光装置１０２は、双方向の過電流に対する保護策が取られている。以下、第１の半導体部１１１Ａと第２の半導体部１１１Ｂとを総称して呼ぶときは、半導体部１１１と呼ぶ。

特開２００５−３５４０６０号公報

発光装置１０２の発光効率に影響を与えるものとして、実装基板１０１の内部の導通抵抗が挙げられる。特に、半導体部１１１を接続導体とする実装基板１０１では、半導体部１１１と実装電極１１８との間の接触抵抗値などが、実装基板１０１の内部の導通抵抗に影響を与える。

特許文献１に記載された発光装置１０２では、静電気放電保護素子１１６がそれぞれの半導体部１１１の領域に１つずつ配置されている。そのため、平面方向から見たときに、２つの静電気放電保護素子１１６の面積に相当する分だけ、半導体部１１１の面積が小さくなる。すなわち、半導体部１１１と実装電極１１８との接触面積が小さくなるため、接触抵抗値が大きくなり、その結果、実装基板１０１の内部の導通抵抗が大きくなってしまうという問題がある。

そこで、発光素子１５０が順方向の過電流に対しては高耐性であることを利用して、静電気放電保護素子１１６の数を１つにし、逆方向の過電流に対してのみ耐性を持たせた発光装置とすることもできる。これにより、半導体部１１１と実装電極１１８との接触面積を増やすことができる。しかし、単純に静電気放電保護素子１１６の数を１つにするだけでは、静電気放電保護素子１１６を有する方の半導体部１１１と実装電極１１８との間の接触抵抗値が、静電気放電保護素子１１６を有しない方に比べて大きくなってしまう。そのため、実装基板１０１の内部の導通抵抗を必ずしも小さくすることができない場合が発生し、発光装置の光出力に関する能力を十分に引き出せず、発光装置の発光効率を向上させることができないことがあった。

本発明の目的は、前述した課題を解決し得る実装基板および発光装置を提供することである。

本発明に係る実装基板は、発光素子を実装するための第１の主面と、第１の主面に対向する第２の主面と、第１の主面の端部に設けられ、互いに対向する第１端および第２端と、を有するものであって、第１の主面と第２の主面との間において、第１端側に設けられる第１の半導体部、および、第２端側に設けられる第２の半導体部と、第１の半導体部と第２の半導体部とを電気的に絶縁するため、第１の半導体部と第２の半導体部との間に設けられる半導体間絶縁部と、発光素子を電気的に保護するため、第１の半導体部の内部に設けられる静電気放電保護素子と、第１の半導体部の第１の主面側に設けられる第１の実装電極、および第２の半導体部の第１の主面側に設けられる第２の実装電極と、第１の半導体部の第２の主面側に設けられる第１の端子電極、および第２の半導体部の第２の主面側に設けられる第２の端子電極と、を備え、半導体間絶縁部は、第１端と第２端との中間より第２端側に設けられる。

好ましくは、第１の半導体部および第２の半導体部の材質は、抵抗率が１Ω・ｃｍ以下の低抵抗シリコンである。

また、第１の実装電極と第１の端子電極との間の抵抗値が、第２の実装電極と第２の端子電極との間の抵抗値に略等しいのが好ましい。

また、第１の半導体部の抵抗値と、第１の半導体部と第１の実装電極との間の接触抵抗値と、第１の半導体部と第１の端子電極との間の接触抵抗値と、を合わせた抵抗値が、第２の半導体部の抵抗値と、第２の半導体部と第２の実装電極との間の接触抵抗値と、第２の半導体部と第２の端子電極との間の接触抵抗値と、を合わせた抵抗値に略等しいのが好ましい。

本発明に係る発光装置は、前述した実装基板を用いたものであって、実装基板には、発光素子が実装されており、発光素子は、実装電極に電気的に接続される。

好ましくは、発光素子は、アノードとカソードを備えるＬＥＤ素子であり、静電気放電保護素子は、アノードとカソードとを備えるツェナーダイオードであり、ＬＥＤ素子のカソードは、ツェナーダイオードのアノードと接続され、ＬＥＤ素子のアノードは、ツェナーダイオードのカソードと接続される。

本発明に係る実装基板は、発光素子を過電流から保護するため、静電気放電保護素子が第１の半導体部の内部に設けられる。そのため、接続導体としての第１の半導体部の面積が減少するが、半導体間絶縁部が、第１端と第２端との中間より第２端側に設けられるので、その分、第１の半導体部の面積が増える。これにより、第１の半導体部側の抵抗値と、第２の半導体部側の抵抗値とを互いに近い値とすることができる。したがって、実装基板の内部の導通抵抗が小さく抑えられ、発光装置の発光効率を向上させることができる。

また、本発明に係る発光装置は、前述した実装基板を用いることにより、発光素子を過電流から保護するとともに、実装基板の内部の導通抵抗を小さく抑え、発光装置の発光効率を向上させることができる。

本発明の第１実施形態に係る発光装置２の等価回路図である。 本発明の第１実施形態に係る発光装置２を正面から見たときの断面図である。 図２に示した発光装置２で用いられる実装基板１を平面方向から見たときの断面図である。 図２に示した発光装置２が回路基板３へ取り付けられる様子を示した図である。 図２に示した実装基板１の内部の導通抵抗を説明するための図である。 本発明の第２実施形態に係る発光装置６２を正面から見たときの断面図である。 図６に示した発光装置６２で用いられる実装基板６１を平面方向から見たときの断面図である。 本発明の第３実施形態に係る発光装置７２を正面から見たときの断面図である。 図８に示した発光装置７２で用いられる実装基板７１を平面方向から見たときの断面図である。 特許文献１に係る発光装置１０２を正面から見たときの断面図である。 図１０に示した発光装置１０２で用いられる実装基板１０１の平面図である。

［第１実施形態］
図１、図２および図４に示すとおり、第１実施形態に係る発光装置２は、発光素子５０と、発光素子５０が実装される実装基板１と、を備える。実装基板１は、インターポーザとしての役割があり、発光素子５０を静電気などから保護するための静電気放電保護素子１６などを有する。静電気放電保護素子１６は、発光素子５０に並列接続される。

発光素子５０としては、たとえばＬＥＤ（ＬｉｇｈｔＥｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子が用いられ、静電気放電保護素子１６としては、たとえばツェナーダイオードが用いられる。そして、ＬＥＤ素子のカソードがツェナーダイオードのアノードに接続され、ＬＥＤ素子のアノードがツェナーダイオードのカソードに接続されている。これにより、電気回路に対して静電気などによる過電流が流れても、過電流がツェナーダイオードでバイパスされることになり、ＬＥＤ素子が保護される。

図４に示すとおり、発光装置２は、矢印Ｐ方向に回路基板３へ取り付けられる。回路基板３は図示しない筺体により囲まれ、外部からの埃などの侵入が防止される。発光装置２は、筺体内に配置された電力供給源（図示省略）により電力を供給されることにより発光する。

発光装置２の発光効率（供給電力に対する光出力の比率）を高めるためには、実装基板１の内部の導通抵抗を小さくすることが有効である。第１実施形態は、この導通抵抗を小さくするための実装基板１の構造に特徴がある。

図２および図３（Ａ）〜図３（Ｄ）を参照して、実装基板１の構造を説明する。なお、図３（Ａ）は、図２で示した実装基板１を平面方向から見たときのＺ０−Ｚ０断面図であり、図３（Ｂ）はＺ１−Ｚ１断面図であり、図３（Ｃ）はＺ２−Ｚ２断面図であり、図３（Ｄ）はＺ３−Ｚ３断面図である。

実装基板１は、第１の半導体部１１Ａおよび第２の半導体部１１Ｂと、半導体間絶縁部１２と、静電気放電保護素子１６と、第１の実装電極１８Ａおよび第２の実装電極１８Ｂと、第１の端子電極１７Ａおよび第２の端子電極１７Ｂと、絶縁膜１９と、を備える。

実装基板１は、発光素子を実装するための第１の主面２１と、第１の主面２１に対向する第２の主面２２と、第１の主面２１の端部に設けられ、互いに対向する第１端３１および第２端３２と、第１の主面２１および第１端３１の延びる方向に交差し、互いに対向する第３端３３および第４端３４と、を有する。具体的には、実装基板１を平面方向から見たとき、実装基板１の形状は長方形をしており、第１端３１および第２端３２が長方形の短辺に相当し、第３端３３および第４端３４が長方形の長辺に相当する。短辺の寸法は、たとえば２ｍｍであり、長辺の寸法は、たとえば４ｍｍである。第１の主面２１と第２の主面２２で挟まれる実装基板１の厚みは、たとえば０．５ｍｍである。

はじめに、実装基板１の基本構成である、第１の半導体部１１Ａおよび第２の半導体部１１Ｂと、静電気放電保護素子１６と、半導体間絶縁部１２と、第１の実装電極１８Ａおよび第２の実装電極１８Ｂと、第１の端子電極１７Ａおよび第２の端子電極１７Ｂと、について説明する。

第１の半導体部１１Ａおよび第２の半導体部１１Ｂは、第１の主面２１と第２の主面２２との間をそれぞれ電気的に導通させるための接続導体である。第１の半導体部１１Ａは、四角形状をしており、第１端３１側に設けられる。第２の半導体部１１Ｂは、四角形状をしており、第２端３２側に設けられる。第１の半導体部１１Ａおよび第２の半導体部１１Ｂの材質は、抵抗率が１Ω・ｃｍ以下の低抵抗シリコンである。以下、第１の半導体部１１Ａと第２の半導体部１１Ｂとを総称して呼ぶときは、半導体部１１と呼ぶ。

静電気放電保護素子１６は、発光素子５０を静電気などから保護するための機能を有する。発光素子５０は、順方向の過電流に対しては高耐性であるので、静電気放電保護素子１６は、逆方向の過電流に対してのみ発光素子５０を保護するように、実装基板１内に１つ設けられる。

具体的には、図２および図３（Ｃ）に示すように、静電気放電保護素子１６は、第１の半導体部１１Ａの内部に設けられる。そのため、第１の半導体部１１Ａの面積は、静電気放電保護素子１６の面積に相当する分小さくなっている。なお、静電気保護素子１６の面積は、たとえば、２ｍｍ²であり、厚みは、たとえば０．１ｍｍである。

半導体間絶縁部１２は、第１の半導体部１１Ａと第２の半導体部１１Ｂとを電気的に絶縁するため、第１の半導体部１１Ａと第２の半導体部１１Ｂとの間に設けられる。半導体間絶縁部１２の材質は、ガラス、ポリシリコン、樹脂などの絶縁体である。半導体間絶縁部１２の幅は、たとえば０．４ｍｍである。半導体間絶縁部１２は直線状であり、第３端３３から第４端３４に向かって連続的に形成される。半導体間絶縁部１２の形成される方向は、第１端３１または第２端３２に対して平行であることが好ましい。

そして、半導体間絶縁部１２の設けられる位置は、第１端３１と第２端３２との中間Ｃより第２端３２側である。具体的には、中間Ｃから第２端３２に向かって１ｍｍ偏った位置に配置される。前述したとおり、第１の半導体部１１Ａの領域は、静電気放電保護素子１６の設けられた分減少する。しかし、半導体間絶縁部１２が偏って設けられるので、第１の半導体部１１Ａの領域を増やすことができる。これにより、後述する導通抵抗を適切に設定できる。

なお、半導体部１１の外周への埃や塵の付着を防止するため、半導体部１１および半導体間絶縁部１２を囲むように外周絶縁部１２Ｃを形成してもよい。このときの外周絶縁部１２Ｃの材質は、半導体間絶縁部１２の材質と同じである。外周絶縁部１２Ｃの幅は、たとえば０．２ｍｍである。

第１の実装電極１８Ａおよび第２の実装電極１８Ｂは、発光素子５０を実装基板１に対し電気的に接続するため、半導体部１１の第１の主面２１側にそれぞれ設けられる。第１の実装電極１８Ａ、第２の実装電極１８Ｂは、たとえばＡｇを主成分とする金属からなり、第１の半導体部１１Ａ、第２の半導体部１１Ｂにそれぞれオーミック接触される。第１の半導体部１１Ａと第１の実装電極１８Ａとの間には所定の接触抵抗値があり、第２の半導体部１１Ｂと第２の実装電極１８Ｂとの間にも所定の接触抵抗値がある。

第１の端子電極１７Ａおよび第２の端子電極１７Ｂは、半導体部１１から電気的な引き出しをそれぞれ行なうため、半導体部１１の第２の主面２２側にそれぞれ設けられる。第１の端子電極１７Ａ、第２の端子電極１７Ｂも、たとえばＡｇを主成分とする金属からなり、第１の半導体部１１Ａ、第２の半導体部１１Ｂにそれぞれオーミック接触される。第１の半導体部１１Ａと第１の端子電極１７Ａとの間には所定の接触抵抗値があり、第２の半導体部１１Ｂと第２の端子電極１８Ｂとの間にも所定の接触抵抗値がある。

この接続関係により、第１の実装電極１８Ａと第１の端子電極１７Ａは、第１の半導体部１１Ａを介して導通され、第２の実装電極１８Ｂと第２の端子電極１７Ｂは、第２の半導体部１１Ｂを介して導通される。以下、第１の実装電極１８Ａおよび第２の実装電極１８Ｂを総称して呼ぶときは、実装電極１８と呼び、第１の端子電極１７Ａおよび第２の端子電極１７Ｂを総称して呼ぶときは、端子電極１７と呼ぶ。

図５を用いて、実装基板１の内部の導通抵抗について説明する。実装基板１の内部の抵抗値は、第１の実装電極１８Ａと第１の端子電極１７Ａとの間の抵抗値Ｒａ、および、第２の実装電極１８Ｂと第２の端子電極１７Ｂとの間の抵抗値Ｒｂにより決まる値である。

理解を容易にするため、図５に示した実装基板１において、半導体間絶縁部１２に対して、第１の半導体部１１Ａが設けられる側の領域であって静電気放電保護素子１６を除く領域を第１の導通領域３６Ａとし、第２の半導体部１１Ｂが設けられる側の領域を第２の導通領域３６Ｂとする。その場合、第１の導通領域３６Ａにおける抵抗値が、前述した抵抗値Ｒａとなり、第２の導通領域３６Ｂにおける抵抗値が、前述した抵抗値Ｒｂとなる。

発光装置２は、第１の導通領域３６Ａおよび第２の導通領域３６Ｂを介して電力が供給されるが、発光装置２への電力の供給量は、第１の導通領域３６Ａまたは第２の導通領域３６Ｂのうちの電気を通しにくい方の抵抗値に影響される。したがって、抵抗値Ｒａ、Ｒｂのどちらかが極端に大きいと、実装基板１の内部の導通抵抗が大きくなり、抵抗値Ｒａ、Ｒｂが互いに近い値だと、実装基板１の内部の導通抵抗は小さく抑えられる。発光装置２の発光効率を向上させるためには、抵抗値Ｒａと抵抗値Ｒｂをできるだけ近い値とするのが好ましい。

また、抵抗値Ｒａ、Ｒｂは、半導体部１１自体の抵抗値だけでなく、半導体部１１と実装電極１８との間の接触抵抗値や、半導体部１１と端子電極１７との間の接触抵抗値にも影響される。そして、半導体部１１自体の抵抗値は、半導体部１１の導通方向に直交する面の面積に影響され、接触抵抗値は、半導体部１１と実装電極１８との接触面積、または、半導体部１１と端子電極１７との接触面積に影響される。したがって、これらの面積を変えることにより、抵抗値Ｒａ、Ｒｂを適切に設定できる。

以下は、抵抗値Ｒａ、Ｒｂの内訳と、それぞれの関係を示したものである。図５を参照して、
Ｒａ１：第１の半導体部１１Ａの抵抗値
Ｒａ２：第１の半導体部１１Ａと第１の端子電極１７Ａとの接触抵抗値
Ｒａ３：第１の半導体部１１Ａと第１の実装電極１８Ａとの接触抵抗値
Ｒｂ１：第２の半導体部１１Ｂの抵抗値
Ｒｂ２：第２の半導体部１１Ｂと第２の端子電極１７Ｂとの接触抵抗値
Ｒｂ３：第２の半導体部１１Ｂと第２の実装電極１８Ｂとの接触抵抗値
としたとき、抵抗値Ｒａ、Ｒｂは、それぞれ、
Ｒａ＝Ｒａ１＋Ｒａ２＋Ｒａ３
Ｒｂ＝Ｒｂ１＋Ｒｂ２＋Ｒｂ３
と表される。なお、実装電極１８自体および端子電極１７自体にも電気抵抗はあるが、実装電極１８および端子電極１７の材質がＡｇを主成分とする良導体であり、かつ、半導体部１１に比べて厚みが小さいので、これらの電気抵抗は無視しても問題ない。

前述したとおり、抵抗値Ｒａと抵抗値Ｒｂは互いに近い値とするのが好ましい。したがって、発光装置２の発光効率を向上させるためには、実装基板１の構造を、抵抗値Ｒａ、Ｒｂが互いに近い値となるような構造とする必要がある。

第１実施形態に係る実装基板１では、静電気放電保護素子１６が第１の半導体部１１Ａの内部に設けられるので、第１の半導体部１１Ａの領域が、静電気放電保護素子１６の設けられた分減少する。しかし、半導体間絶縁部１２を第１端３１と第２端３２との中間Ｃより第２端３２側に設けることにより、第１の半導体部１１Ａの面積が増え、平面方向から見たときの第１の実装電極１８Ａと第１の半導体部１１Ａとの接触面積と、第２の実装電極１８Ｂと第２の半導体部１１Ｂとの接触面積との大小関係を変えることができる。すなわち、
Ｒａ１＜Ｒｂ１
Ｒａ２＜Ｒｂ２
Ｒａ３＞Ｒｂ３
Ｒａ１＋Ｒａ２＋Ｒａ３≒Ｒｂ１＋Ｒｂ２＋Ｒｂ３
となるように設計する。このように、半導体部１１と実装電極１８との接触面積を変えることにより、半導体部１１自体の抵抗値、半導体部１１と実装電極１８との間の接触抵抗値、および半導体部１１部と端子電極１７との間の接触抵抗値を適切に設定でき、抵抗値Ｒａと抵抗値Ｒｂを互いに近い値とすることができる。その結果、実装基板１の内部の導通抵抗が小さく抑えられ、発光装置２の発光効率を向上させることができる。

好ましくは、抵抗値Ｒａと抵抗値Ｒｂを略等しい値とするのがよい。これにより、実装基板１の内部の導通抵抗をさらに小さく抑えることができる。なお、抵抗値Ｒａと抵抗値Ｒｂは同じ値であることが最も好ましいが、実用上は、抵抗値Ｒａと抵抗値Ｒｂとの違いが±５％以内であれば、略等しいとみなすことができる。抵抗値Ｒａ、Ｒｂは、市販の電流測定器の測定端子を、実装電極１８および端子電極１７に接触させることにより測定できる。

また、好ましくは、抵抗値Ｒａ１と接触抵抗値Ｒａ３と接触抵抗値Ｒａ２とを合わせた抵抗値が、抵抗値Ｒｂ１と接触抵抗値Ｒｂ３と接触抵抗値Ｒｂ２とを合わせた抵抗値に、略等しくなるのがよい。これにより、実装基板１の内部の導通抵抗をさらに小さく抑えることができる。

引き続き、静電気放電保護素子１６および絶縁膜１９について説明するとともに、静電気放電保護素子１６と半導体部１１との接続関係について説明する。

静電気放電保護素子１６は、表面が露出するように第１の半導体部１１Ａの内部に埋め込まれ、実装電極１８により発光素子５０に電気的に並列接続される。静電気放電保護素子１６は、図２および図３（Ｃ）に示すとおり、ｐ型拡散領域１３と、ｎ型拡散領域１４と、真性半導体領域１５と、を備える。

真性半導体領域１５は、不純物濃度の低い半導体領域である。この真性半導体領域１５の両側に、ｐ型拡散領域１３とｎ型拡散領域１４とがある。ｐ型拡散領域１３およびｎ型拡散領域１４は、真性半導体領域１５の表面近傍の部分にそれぞれの不純物がドープされることにより形成される。これにより、ｐ型拡散領域１３は不純物濃度の高いｐ型半導体となり、ｎ型拡散領域１４は不純物濃度の高いｎ型半導体となる。第１実施形態において、静電気放電保護素子１６は、ＰＩＮ接合されたツェナーダイオードである。ｐ型拡散領域１３がツェナーダイオードのアノードとなり、ｎ型拡散領域１４がツェナーダイオードのカソードとなる。

絶縁膜１９は、図２および図３（Ｂ）に示すとおり、実装基板１の第１の主面２１側において真性半導体領域１６を覆い、かつ、ｐ型拡散領域１３およびｎ型拡散領域１４を覆わないように形成される。絶縁膜１９の材質は、ガラスなどの絶縁体である。

第１の実装電極１８Ａは、図２および図３（Ａ）に示すとおり、実装基板１の第１の主面２１側において、第１の半導体部１１Ａの一部と、絶縁膜１９の一部と、ｎ型拡散領域１４とを覆うように設けられる。これによって、静電気放電保護素子１６のｎ型拡散領域１４と、第１の半導体部１１Ａとが、第１の実装電極１８Ａにより電気的に接続される。

第２の実装電極１８Ｂは、実装基板１の第１の主面２１側において、第２の半導体部１１Ｂの一部と、絶縁膜１９の一部と、ｐ型拡散領域１３とを覆うように設けられる。これによって、静電気放電保護素子１６のｐ型拡散領域１３と、第２の半導体部１１Ｂとが、第２の実装電極１８Ｂにより電気的に接続される。

さらに、図２、図３（Ａ）および図４を参照して、実装基板１に発光素子５０が実装された発光装置２について説明するとともに、発光素子５０と静電気放電保護素子１６との接続関係について説明する。

発光素子５０は、具体的にはＬＥＤ素子であり、たとえば、次に示すような構成からなる。ＬＥＤ素子は、半導体化合物５１と、サファイア基板５２と、複数の素子電極５３Ａ、５３Ｂと、を備える。

半導体化合物５１は、ＩｎＧａＮ活性層からなる発光層（図示省略）と、ｐ型半導体層（図示省略）と、ｎ型半導体層（図示省略）と、を有する。半導体化合物５１の発光層の一方の面には、サファイア基板５２が当接して設けられる。ｐ型半導体層とｎ型半導体層は、発光層の他方の面にそれぞれ並んで設けられる。

複数の素子電極５３Ａ、５３Ｂのうちの一方の素子電極５３Ａは、ｎ型半導体層に当接して設けられ、ＬＥＤ素子のアノード側となる。他方の素子電極５３Ｂは、ｐ型半導体層に当接して設けられ、ＬＥＤ素子のカソード側となる。素子電極５３Ａ、５３Ｂは、たとえば、金膜とニッケル膜とチタン膜と銅膜とが順に積層されることにより形成される。ただし、上記ＬＥＤ素子の構成は単なる例示であり、この構成に限定されるものではない。

素子電極５３Ａは、導電性バンプ５４Ａを介して実装基板１の第１の実装電極１８Ａに接続され、素子電極５３Ｂは、導電性バンプ５４Ｂを介して実装基板１の第２の実装電極１８Ｂに接続される。これにより、ＬＥＤ素子のアノードは、静電気放電保護素子１６であるツェナーダイオードのカソードに接続され、ＬＥＤ素子のカソードは、静電気放電保護素子１６であるツェナーダイオードのアノードに接続される。その結果、電気回路に対して静電気などによる過電流が流れても、過電流がツェナーダイオードでバイパスされ、ＬＥＤ素子が保護される。なお、実装電極１８と素子電極５３Ａ、５３Ｂとの接合関係は、金属間接合であり、その接触抵抗値は第１実施形態において無視できるくらい小さな値である。

第１実施形態に係る発光装置２は、発光素子５０を過電流から保護するため、実装基板１の第１の半導体部１１Ａに静電気放電保護素子１６が設けられる。そのため、第１の半導体部１１Ａの面積が減少するが、半導体間絶縁部１２が第１端３１と第２端３２との中間Ｃより第２端３２側に設けられることにより、第１の半導体部１１Ａの面積を増やすことができる。これにより、発光素子５０に電力を供給するための通路である第１の導通領域３６Ａおよび第２の導通領域３６Ｂの導通抵抗を互いに近い値とすることができる。その結果、実装基板１の内部の導通抵抗を小さく抑え、発光装置２の発光効率を向上させることができる。

なお、実装基板１は、低抵抗シリコンからなる親基板をもとに形成される。まず、親基板の表面に対してダイシング、ウェットエッチング、サンドブラストなどで溝が形成され、その溝に絶縁体が充填される。次に、親基板の裏面を削った後、親基板の表裏面にスパッタなどで実装電極１８および端子電極１７が形成される。その後、親基板がダイシングなどにより複数にカットされる。カットされてできた子基板が実装基板１となり、子基板のうちの低抵抗シリコンの領域が半導体部１１となり、絶縁体の領域が半導体間絶縁部１２および外周絶縁部１２Ｃとなる。低抵抗シリコンを接続導体とすることにより、別途、ビア導体を設けるなどの加工が不要となり、製造コストを低くすることができる。

［第２実施形態］
図６および図７（Ａ）〜図７（Ｄ）を参照して、実装基板６１の構造を説明する。なお、図６（Ａ）は、図７（Ｃ）で示した実装基板６１を正面から見たときのＹ１−Ｙ１断面図であり、図６（Ｂ）は、Ｙ２−Ｙ２断面図である。また、図７（Ａ）は、図６で示した実装基板６１を平面方向から見たときのＺ０−Ｚ０断面図であり、図７（Ｂ）はＺ１−Ｚ１断面図であり、図７（Ｃ）はＺ２−Ｚ２断面図であり、図７（Ｄ）はＺ３−Ｚ３断面図である。

第２実施形態に係る実装基板６１および発光装置６２は、ＰＩＮ接合された２つのツェナーダイオードにより静電気放電保護素子６９を構成した点に特徴がある。その他の構造は、第１実施形態と共通するので、図中に同じ符号を付して説明を省略する。

図７（Ｃ）に示すとおり、静電気放電保護素子６９は、ｎ型拡散領域６７と、２つのｐ型拡散領域６６と、真性半導体領域６８により構成される。そして、図６（Ａ）および図６（Ｂ）に示すとおり、静電気放電保護素子６９は、第１の実装電極６３Ａおよび第２の実装電極６３Ｂにより、発光素子５０と電気的に並列接続される。

図６（Ａ）および図７（Ａ）に示すとおり、第１の実装電極６３Ａは、長方形状である接合部６４Ａと、接合部６４Ａから第２端３２側に向かって突出する櫛歯部６５Ａと、を備える。櫛歯電部６５Ａは、ｎ型拡散領域６７を覆うように設けられ、ｎ型拡散領域６７と電気的に接続される。接合部６４Ａには、導電性バンプ５４Ａを介して、発光素子５０の素子電極５３Ａが接続される。

図６（Ｂ）および図７（Ａ）に示すとおり、第２の実装電極６３Ｂは、長方形状である接合部６４Ｂと、接合部６４Ｂから第１端３１側に向かって突出する２つの櫛歯部６５Ｂと、を備える。２つの櫛歯部６５Ｂは、２つのｐ型拡散領域６６をそれぞれ覆うように設けられ、ｐ型拡散領域６６のそれぞれと電気的に接続される。接合部６４Ｂには、導電性バンプ５４Ｂを介して、発光素子５０の素子電極５３Ｂが接続される。

半導体間絶縁部１２は、第１端３１と第２端３２との中間Ｃよりも第２端３２側に配置されているが、第１実施形態に比べてさらに第２端３２側に近い方向に偏らせて配置される。

発光装置６２では、静電気放電保護素子６９にＰＩＮ接合された２つのツェナーダイオードを用いることにより、静電気放電保護素子６９の電流容量を大きくし、静電気放電保護素子６９が破壊されることを防止している。そのため、静電気放電保護素子６９の占める面積が、１つのツェナーダイオードを用いる場合に比べて大きくなる。具体的には、静電気保護素子１６の面積は、第１実施形態に比べて１．２倍大きくなっている。

そのような場合であっても、第２実施形態に係る実装基板６１のように、半導体間絶縁部１２を第２端３２側にさらに偏って配置することにより、第１の半導体部１１Ａの面積が増え、抵抗値Ｒａと抵抗値Ｒｂを互いに近い値とすることができる。

［第３実施形態］
図８および図９（Ａ）〜図９（Ｄ）を参照して、実装基板７１の構造を説明する。なお、図９（Ａ）は、図８で示した実装基板７１を平面方向から見たときのＺ０−Ｚ０断面図であり、図９（Ｂ）はＺ１−Ｚ１断面図であり、図９（Ｃ）はＺ２−Ｚ２断面図であり、図９（Ｄ）はＺ３−Ｚ３断面図である。

第３実施形態に係る実装基板７１および発光装置７２は、第１実施形態における外周絶縁部１２Ｃを無くした構造に特徴がある。その他の構造は、第１実施形態と共通するので、図中に同じ符号を付して説明を省略する。

図９（Ｄ）に示すように、第１端３１、第２端３２、第３端３３および第４端３４により囲まれる実装基板７１の外周においては、半導体部１１が大きな割合を占めており、絶縁体材料からなる半導体間絶縁部１２の占める割合よりも十分大きい。

具体的には、第３端３３および第４端３４には、半導体間絶縁部１２、第１の半導体部１１Ａおよび第２の半導体部１１Ｂが露出している。ただし、実装基板７１の外周方向における長さを比較すると、第３端３３および第４端３４に露出している長さは、第１の半導体部１１Ａが、たとえば合計５ｍｍであり、第２の半導体部１１Ｂが、たとえば合計３ｍｍであるのに対し、半導体間絶縁部１２は、たとえば合計０．４ｍｍである。また、第１端３１には、第１の半導体部１１Ａが露出しており、第２端３２には、第２の半導体部１１Ｂが露出している。第１端３１に露出される第１の半導体部１１Ａの長さ、および、第２端３２に露出される第２の半導体部１１Ｂの長さは、たとえば合計で４ｍｍであるのに対し、半導体間絶縁部１２は第１端３１および第２端３２に露出していない。

したがって、実装基板７１の外周においては、半導体部１１の露出する割合が大きな割合を占めている。そのため、第３実施形態に係る実装基板７１では、外周絶縁部１２Ｃを無くした面積にほぼ等しい分、半導体部１１の面積が増える。

加えて、半導体間絶縁部１２が、第１端３１と第２端３２との中間Ｃより第２端３２側に配置されるので、外周において半導体部１１の露出される長さは、第２の半導体部１１Ｂより、第１の半導体部１１Ａの方が長い。そのため、第１の半導体部１１Ａの面積の増加量が、第２の半導体部１１Ｂの面積の増加量より大きくなる。このように、第１の半導体部１１Ａの面積を増やすことにより、抵抗値Ｒａと抵抗値Ｒｂを互いに近い値とすることができる。

前述したそれぞれの実施形態は、特許請求の範囲に記載された発明を限定するものでなく、技術的思想の同一性が認められる範囲で種々の変形が可能である。

たとえば、３つ以上の素子電極を有する多色用の発光素子では、その数に応じて半導体部１１を設け、半導体部１１同士の間に半導体間絶縁部１２を配置することにより、本発明を適用できる。

また、静電気放電保護素子１６において、ｐ型拡散領域１３とｎ型拡散領域１４とを隣接するように配置してもよい。その場合、静電気放電保護素子１６は、ＰＮ接合によるツェナーダイオードとなる。また、静電気放電保護素子１６において、真性半導体領域１５の極性を反転させるとともに、ｐ型拡散領域１３とｎ型拡散領域１４との極性を入れ替えてもよい。その場合は、ツェナーダイオードのアノードとカソードが入れ替わるため、ＬＥＤ素子におけるアノードとカソードを入れ替えるとよい。

１、６１、７１：実装基板
２、６２、７２：発光装置
３：回路基板
１１Ａ：第１の半導体部
１１Ｂ：第２の半導体部
１２：半導体間絶縁部
１２Ｃ：外周絶縁部
１３：ｐ型拡散領域
１４：ｎ型拡散領域
１５：真性半導体領域
１６：静電気放電保護素子（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ ｐｒｏｔｅｃｔｉｏｎ ｅｌｅｍｅｎｔ）
１７Ａ：第１の端子電極
１７Ｂ：第２の端子電極
１８Ａ：第１の実装電極
１８Ｂ：第２の実装電極
１９：絶縁膜
２１：第１の主面
２２：第２の主面
３１：第１端
３２：第２端
３３：第３端
３４：第４端
３６Ａ：第１の導通領域
３６Ｂ：第２の導通領域
５０：発光素子
５１：半導体化合物
５２：サファイア基板
５３Ａ、５３Ｂ：素子電極
５４Ａ、５４Ｂ：導電性バンプ
Ｃ：第１端３１と第２端３２の中間
Ｒａ、Ｒｂ：抵抗値

Claims (6)

1. 発光素子を実装するための第１の主面と、前記第１の主面に対向する第２の主面と、前記第１の主面の端部に設けられ、互いに対向する第１端および第２端と、を有する実装基板であって、
   前記第１の主面と前記第２の主面との間において、前記第１端側に設けられる第１の半導体部、および、前記第２端側に設けられる第２の半導体部と、
   前記第１の半導体部と前記第２の半導体部とを電気的に絶縁するため、前記第１の半導体部と前記第２の半導体部との間に設けられる半導体間絶縁部と、
   発光素子を電気的に保護するため、前記第１の半導体部の内部に設けられる静電気放電保護素子と、
   前記第１の半導体部の前記第１の主面側に設けられる第１の実装電極、および前記第２の半導体部の前記第１の主面側に設けられる第２の実装電極と、
   前記第１の半導体部の前記第２の主面側に設けられる第１の端子電極、および前記第２の半導体部の前記第２の主面側に設けられる第２の端子電極と、
   を備え、
   前記半導体間絶縁部は、前記第１端と前記第２端との中間より前記第２端側に設けられることを特徴とする実装基板。
2. 前記第１の半導体部および前記第２の半導体部の材質は、抵抗率が１Ω・ｃｍ以下の低抵抗シリコンであることを特徴とする請求項１に記載された実装基板。
3. 前記第１の実装電極と前記第１の端子電極との間の抵抗値が、前記第２の実装電極と前記第２の端子電極との間の抵抗値に略等しいことを特徴とする請求項１または２に記載された実装基板。
4. 前記第１の半導体部の抵抗値と、前記第１の半導体部と前記第１の実装電極との間の接触抵抗値と、前記第１の半導体部と前記第１の端子電極との間の接触抵抗値と、を合わせた抵抗値が、
   前記第２の半導体部の抵抗値と、前記第２の半導体部と前記第２の実装電極との間の接触抵抗値と、前記第２の半導体部と前記第２の端子電極との間の接触抵抗値と、を合わせた抵抗値に略等しいことを特徴とする請求項１ないし３のいずれか１項に記載された実装基板。
5. 請求項１ないし４のいずれか１項に記載された実装基板を用いた発光装置であって、
   前記実装基板には、発光素子が実装されており、
   前記発光素子は、前記実装電極に電気的に接続されることを特徴とする発光装置。
6. 前記発光素子は、アノードとカソードを備えるＬＥＤ素子であり、
   前記静電気放電保護素子は、アノードとカソードとを備えるツェナーダイオードであり、
   前記ＬＥＤ素子のカソードは、前記ツェナーダイオードのアノードと接続され、
   前記ＬＥＤ素子のアノードは、前記ツェナーダイオードのカソードと接続されることを特徴とする請求項５に記載された発光装置。

Images