JP2014045174A

JP2014045174A - 窒化物半導体装置

Info

Publication number: JP2014045174A
Application number: JP2013152685A
Authority: JP
Inventors: Shinichi Toda; 真一吐田; Tetsuzo Nagahisa; 哲三永久; Takamitsu Suzuki; 貴光鈴木; Haruhiko Matsukasa; 治彦松笠
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2012-08-01
Filing date: 2013-07-23
Publication date: 2014-03-13

Abstract

【課題】電流コラプスを抑制しつつ、リーク電流も低減できる窒化物半導体装置を提供する。
【解決手段】このＧａＮ系ＨＦＥＴによれば、ゲート電極１９とドレイン電極１８との間で窒化物半導体積層体１５上に形成されている第１の絶縁膜２１と、ゲート電極１９とドレイン電極１８との間で第１の絶縁膜２１上および窒化物半導体積層体１５上に形成されている第２の絶縁膜２２とを備える。第１の絶縁膜２１は、ゲート電極１９に対して窒化物半導体積層体１５の表面に沿って、ゲート電極１９とドレイン電極１８との間の第２の距離Ｘ２の６０％以上かつ９０％以下である第１の距離Ｘ１だけ離隔している。
【選択図】図１

Description

この発明は、ヘテロ界面を有する窒化物半導体積層体を備えた窒化物半導体装置に関する。

従来、ヘテロ界面を有する窒化物半導体積層体を備えた窒化物半導体装置としては、特許文献１(特開２００８−２１９０５４号公報)に、ＡｌＧａＮ層上にＧａＮ層が形成され、このＧａＮ層上にソース電極,ゲート電極およびドレイン電極が形成され、上記ゲート電極とドレイン電極との間の上記ＧａＮ層上にシリコン窒化膜よりなる第１の保護層が形成されたＧａＮ系電界効果トランジスタが開示されている。

上記ＧａＮ系電界効果トランジスタでは、上記第１の保護層は、窒素(Ｎ)含有率２０％以下のＳｉＮよりなり、この第１の保護層には、上記ＧａＮ層に達する開口が形成されている。また、上記開口と上記第１の保護層上にＮ含有率が２０％以上のＳｉＮよりなる第２の保護層３０が形成されている。

上記従来の窒化物半導体装置では、Ｓｉリッチのシリコン窒化膜よりなる第１の保護膜でもって、電流コラプスの抑制を図っている。また、上記第１の保護膜に開口を形成することで、リーク電流のパスを分断して、リーク電流の抑制を図っているものの、リーク電流を十分に抑制できていないという問題がある。

特開２００８−２１９０５４号公報

そこで、この発明の課題は、電流コラプスを抑制しつつ、リーク電流も十分に低減できる窒化物半導体装置を提供することにある。

この発明は、電流コラプスを抑制するための絶縁膜は、ドレイン電極近傍に形成することが電流コラプスを抑制するために特に重要であると共に、上記絶縁膜をゲート電極から特定の距離を超えて離隔させることがリーク電流の抑制に特に有効であることを、本発明者らが実験により新たに発見したことに基づいて創出された。

すなわち、この発明の窒化物半導体装置は、
ヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されると共に互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間で上記窒化物半導体積層体上に形成されているゲート電極と、
上記ゲート電極と上記ドレイン電極との間で上記窒化物半導体積層体上に形成されていると共に上記ゲート電極に対して上記窒化物半導体積層体の表面に沿って第１の距離だけ離隔した第１の絶縁膜と、
上記ゲート電極と上記ドレイン電極との間で上記第１の絶縁膜上および上記窒化物半導体積層体上に形成されている第２の絶縁膜と
を備え、
上記第１の距離は、上記ゲート電極と上記ドレイン電極との間の第２の距離の６０％以上かつ９０％以下である
ことを特徴としている。

この発明の窒化物半導体装置によれば、上記ゲート電極と上記ドレイン電極との間で上記窒化物半導体積層体上に形成されている上記第１の絶縁膜は、上記ゲート電極に対して上記窒化物半導体積層体の表面に沿って、上記ゲート電極と上記ドレイン電極との間の第２の距離の６０％以上かつ９０％以下である第１の距離だけ離隔している。これにより、本発明によれば、電流コラプスを抑制できると共に、リーク電流も十分に低減できる。

ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。

この発明の窒化物半導体装置によれば、ゲート電極とドレイン電極との間で窒化物半導体積層体上に形成されている第１の絶縁膜と、上記ゲート電極と上記ドレイン電極との間で上記第１の絶縁膜上および上記窒化物半導体積層体上に形成されている第２の絶縁膜とを備え、上記第１の絶縁膜は、上記ゲート電極に対して上記窒化物半導体積層体の表面に沿って、上記ゲート電極と上記ドレイン電極との間の第２の距離の６０％以上かつ９０％以下である第１の距離だけ離隔している。これにより、この発明によれば、電流コラプスを抑制できると共に、リーク電流も十分に低減できる。

この発明の窒化物半導体装置の第１実施形態の断面図である。上記第１実施形態の製造工程を説明する工程断面図である。図２に続く工程断面図である。図３に続く工程断面図である。図４に続く工程断面図である。図５に続く工程断面図である。図６に続く工程断面図である。図７に続く工程断面図である。図８に続く工程断面図である。図９に続く工程断面図である。図１０に続く工程断面図である。図１１に続く工程断面図である。第２の距離Ｘ２に対する第１の距離Ｘ１の割合とコラプス値との関係を示す特性図である。第２の距離Ｘ２に対する第１の距離Ｘ１の割合とリーク電流との関係を示す特性図である。第１の絶縁膜の組成比(Ｓｉ/Ｎ、Ａｌ/Ｎ、Ｓｉ/Ｏ、Ａｌ/Ｏ)とコラプス値との関係を示す特性図である。第１の絶縁膜の組成比(Ｓｉ/Ｎ、Ａｌ/Ｎ、Ｓｉ/Ｏ、Ａｌ/Ｏ)とリーク電流との関係を示す特性図である。上記第１実施形態の第１比較例の断面図である。上記第１実施形態の第２比較例の断面図である。この発明の窒化物半導体装置の第２実施形態の断面図である。この発明の窒化物半導体装置の第３実施形態の断面図である。この発明の窒化物半導体装置の第４実施形態の断面図である。この発明の窒化物半導体装置の第５実施形態の断面図である。この発明の窒化物半導体装置の第６実施形態の断面図である。この発明の窒化物半導体装置の第７実施形態の断面図である。

以下、この発明を図示の実施の形態により詳細に説明する。

(第１実施形態)
図１は、この発明の窒化物半導体装置の第１実施形態としてのＧａＮ系ＨＦＥＴ(Hetero-junction Field Effect Transistor；ヘテロ接合電界効果トランジスタ)の断面図である。

このＧａＮ系ＨＦＥＴは、図１に示すように、Ｓｉ基板１１上に、アンドープＧａＮチャネル層１３と、アンドープＡｌＧａＮバリア層１４とが形成されている。このアンドープＧａＮチャネル層１３とアンドープＡｌＧａＮバリア層１４とのヘテロ界面近傍に２ＤＥＧ(２次元電子ガス)層１６が発生する。上記アンドープＧａＮチャネル層１３とアンドープＡｌＧａＮバリア層１４とが窒化物半導体積層体１５を構成している。

なお、上記ＧａＮチャネル層１３に替えて、上記ＡｌＧａＮバリア層１４よりもバンドギャップの小さい組成を有するＡｌＧａＮ層としてもよい。また、上記ＡｌＧａＮバリア層１４上にキャップ層として例えばＧａＮからなる約１ｎｍの厚さの層を設けてもよい。

上記ＡｌＧａＮバリア層１４上にソース電極１７とドレイン電極１８を所定の間隔をあけて形成している。このソース電極１７とドレイン電極１８はオーミック電極である。また、ＡｌＧａＮバリア層１４上かつソース電極１７とドレイン電極１８との間にゲート電極１９を形成している。このゲート電極１９はショットキー電極である。ソース電極１７とドレイン電極１８は、Ｈｆ／Ａｌ／Ｈｆ／ＡｕやＴｉ／Ａｌ／ＴｉＮなどからなる。また、ゲート電極１９は、ＷＮ／Ｗなどからなる。

上記ゲート電極１９は、一例として、ＴｉＮで作製してもよい。

上記ＡｌＧａＮバリア層１４上かつゲート電極１９とドレイン電極１８との間に第１の絶縁膜２１を形成している。この第１の絶縁膜２１は、ゲート電極１９に対して上記窒化物半導体積層体１５の表面に沿って第１の距離Ｘ１だけ離隔している。この第１の絶縁膜２１の厚さは、一例として２０ｎｍとした。また、上記第１の距離Ｘ１は、上記ゲート電極１９と上記ドレイン電極１８との間の第２の距離Ｘ２の６０％以上かつ９０％以下(例えば、７０％)とした。

上記第１の絶縁膜２１は、窒素に対するシリコンの組成比が、１．１５以上かつ３.０以下の窒化シリコン、あるいは、窒素に対するアルミの組成比が、０．８以上かつ１．０以下の窒化アルミニウム、あるいは、酸化アルミニウム、あるいは、酸化炭化シリコンや酸化窒化シリコンからなるのが好ましい。以下においては、上記第１の絶縁膜２１が、窒素に対するシリコンの組成比が、１．１５以上かつ３.０以下の窒化シリコンからなる場合について主に述べるが、第１の絶縁膜２１が窒素に対するアルミの組成比が、０．８以上かつ１．０以下の窒化アルミニウム、あるいは、酸化アルミニウム、あるいは、酸化炭化シリコンや酸化窒化シリコンからなる場合も、材料だけの相違であることを考慮して、簡明にするため、図１、２を援用し、同じ参照番号「２１」を使用する。

また、上記ゲート電極１９とドレイン電極１８との間でＡｌＧａＮバリア層１４上および上記第１の絶縁膜２１上に第２の絶縁膜２２を形成している。この第２の絶縁膜２２は、窒素に対するシリコンの組成比が０．７５以上かつ１.０以下でシリコン組成比が第１の絶縁膜２１のシリコン組成比よりも小さなシリコン窒化膜とした。この第２の絶縁膜２２の厚さは、ゲート電極１９と第１の絶縁膜２１との間において、例えば、１５０ｎｍとした。

上記第２の絶縁膜２２は、窒化シリコンに代えて、酸化シリコン、あるいは、窒化アルミニウム、あるいは、酸化アルミニウムからなることが可能である。以下においては、上記第２の絶縁膜２２がシリコン窒化膜である場合を主に述べるが、上記第２の絶縁膜２２が、酸化シリコン、あるいは、窒化アルミニウム、あるいは、酸化アルミニウムからなる場合も、材料だけの相違であることを考慮して、簡明にするため、図１、２を援用し、同じ参照番号「２２」を使用する。

また、上記ＡｌＧａＮバリア層１４上かつソース電極１７とゲート電極１９との間に絶縁膜２３を形成している。この絶縁膜２３は、上記第１の絶縁膜２１と同様の絶縁膜である。また、上記絶縁膜２３上に絶縁膜２４が形成されている。この絶縁膜２４は、上記第２の絶縁膜２２と同様の絶縁膜である。

上記構成の窒化物半導体装置において、ＧａＮチャネル層１３とＡｌＧａＮバリア層１４との界面に２次元電子ガス(２ＤＥＧ)層１６が発生してチャネルが形成される。このチャネルをゲート電極１９に電圧を印加することにより制御して、ソース電極１７とドレイン電極１８とゲート電極１９を有するＨＦＥＴをオンオフさせる。このＨＦＥＴは、ゲート電極１９に負電圧が印加されているときにゲート電極１９下のＧａＮチャネル層１３に空乏層が形成されてオフ状態となる一方、ゲート電極１９の電圧がゼロのときにゲート電極１９下のＧａＮチャネル層１３に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。

次に、上記窒化物半導体装置の製造方法を図２〜図１２に従って説明する。

まず、図２に示すように、Ｓｉ基板１１上に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)法を用いて、アンドープＧａＮチャネル層１３とアンドープＡｌＧａＮバリア層１４を順に形成する。アンドープＧａＮチャネル層１３の厚さは例えば１μｍ、アンドープＡｌＧａＮバリア層１４の厚さは例えば３０ｎｍとする。このＧａＮチャネル層１３とＡｌＧａＮバリア層１４が窒化物半導体積層体１５を構成している。図２において、１６は、ＧａＮチャネル層１３とＡｌＧａＮバリア層１４とのヘテロ界面近傍に形成される２次元電子ガス(２ＤＥＧ)層１６である。

次に、上記ＡｌＧａＮバリア層１４上に、上記第１の絶縁膜２１,絶縁膜２３を形成するための窒化シリコンからなる絶縁膜３１を例えばプラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長)法により２０ｎｍの膜厚に成膜する。この絶縁膜３１の成長温度は、一例として、２２５℃としたが、２００℃〜４００℃の範囲で設定してもよい。また、上記絶縁膜３１の膜厚は、一例として、２０ｎｍとしたが、５ｎｍ〜５０ｎｍの範囲で設定してもよい。

また、上記プラズマＣＶＤ法により第１の絶縁膜２１,絶縁膜２３を形成するためのシリコン窒化膜である絶縁膜３１を形成する際のＮ_２／ＮＨ_３／ＳｉＨ_４のガス流量比を調整することにより、ストイキオメトリなシリコン窒化膜よりもシリコンＳｉの比率の大きなシリコン窒化膜を形成できる。このシリコン窒化膜３１によれば、ストイキオメトリなシリコン窒化膜に比べて、電流コラプスをより抑制できる。また、上記シリコン窒化膜３１をなすＳｉＮのＳｉとＮとの組成比Ｓｉ：Ｎ＝０.９：１.０〜３.０：１.０にすると、Ｓｉ：Ｎ＝０.７５：１のストイキオメトリなシリコン窒化膜よりも電流コラプスの抑制に有効である。

図１、２を援用して、同じように、上記プラズマＣＶＤ法により第１の絶縁膜２１,絶縁膜２３とする窒化アルミニウム膜３１を形成する際のＮ_２／ＮＨ_３／ＴＭＡのガス流量比を調整することにより、ストイキオメトリな窒化アルミニウム膜よりもアルミニウムＡｌの比率の大きな窒化アルミニウム膜を形成できる。この窒化アルミニウム膜３１によれば、ストイキオメトリな窒化アルミニウム膜に比べて、電流コラプスをより抑制できる。また、上記窒化アルミニウム膜３１をなすＡｌＮのＡｌとＮとの組成比Ａｌ：Ｎ＝１．０：０．８〜１.０：１.０にすると、電流コラプスの抑制に有効である。

次に、上記絶縁膜３１上にフォトレジスト層３３を形成し、露光,現像することにより、図３に示すように、上記フォトレジスト層３３をパターニングする。このパターニングしたフォトレジスト層３３をマスクとして、ウェットエッチングを行なう。これにより、図４に示すように、上記絶縁膜３１をパターニングして、第１の絶縁膜２１,絶縁膜２３を形成する。次に、上記フォトレジスト層３３を除去する。

なお、上記ウェットエッチングに替えてドライエッチングによって、上記絶縁膜３１をパターニングして、第１の絶縁膜２１,絶縁膜２３を形成してもよい。

次に、上記第１の絶縁膜２１,絶縁膜２３を熱処理する。この熱処理は、例えば、窒素雰囲気において、５００℃で５分間とした。また、上記熱処理の温度は、一例として、４００℃〜８５０℃の範囲で設定してもよい。

次に、図５に示すように、上記第１の絶縁膜２１,絶縁膜２３上に、上記第２の絶縁膜２２,絶縁膜２４を形成するための別の絶縁膜３５を、例えばプラズマＣＶＤ(Chemical Vapor Deposition：化学的気相成長)法により１５０ｎｍの膜厚に成膜する。この別の絶縁膜３５は、シリコン窒化膜からなる。この別の絶縁膜３５の成長温度は、一例として、２２５℃としたが、２００℃〜４００℃の範囲で設定してもよい。また、上記別の絶縁膜３５の膜厚は、一例として、１５０ｎｍとしたが、５０ｎｍ〜３００ｎｍの範囲で設定してもよい。

上記プラズマＣＶＤ法により別の絶縁としてシリコン窒化膜３５を形成する際のＮ_２／ＮＨ_３／ＳｉＨ_４のガス流量比を調整することにより、窒素に対するシリコンの組成比が０．７５以上かつ１.０以下で絶縁膜２１,絶縁膜２３よりもシリコン組成比の小さなシリコン窒化膜を形成できる。

次に、上記別の絶縁膜３５上にフォトレジスト層３６を形成し、露光,現像することにより、図５に示すように、上記フォトレジスト層３６をパターニングする。このパターニングしたフォトレジスト層３６をマスクとして、ウェットエッチングを行なう。これにより、図６に示すように、上記別の絶縁膜３５をパターニングして、ソース電極１７,ドレイン電極１８が形成される領域のＡｌＧａＮバリア層１４を別の絶縁膜３５から露出させる。なお、上記ウェットエッチングに替えてドライエッチングによって、上記別の絶縁膜３５パターニングしてもよい。

次に、上記別の絶縁膜３５を熱処理する。この熱処理は、例えば、窒素雰囲気において、５００℃で５分間とした。また、上記熱処理の温度は、一例として、４００℃〜８５０℃の範囲で設定してもよい。

次に、図６に示すように、上記シリコン窒化膜３５上にスパッタリングにより、Ｔｉ,Ａｌを順に積層することで、Ｔｉ/Ａｌを積層して、オーミック電極となる積層金属膜３８を形成する。なお、上記スパッタリングに替えて上記Ｔｉ,Ａｌを蒸着してもよい。また、上記Ｔｉ,Ａｌを順に積層することに替えて、Ｈｆ,Ａｌ,Ｈｆを順に積層して積層金属膜３８としてもよい。

次に、上記積層金属膜３８上にフォトレジスト層４０を形成し、露光,現像することにより、図６に示すように、上記フォトレジスト層４０をパターニングする。このパターニングしたフォトレジスト層４０をマスクとして、ドライエッチングを行なう。これにより、図７に示すように、ソース電極１７,ドレイン電極１８のパターンを形成する。

そして、ソース電極１７,ドレイン電極１８が形成された基板を例えば４００℃以上かつ５００℃以下で１０分間以上アニールすることによって、２次元電子ガス(２ＤＥＧ)層１６とソース電極１７,ドレイン電極１８との間にオーミックコンタクトが得られる。この場合、５００℃を超える高温(例えば６００℃以上)でアニールした場合に比べて、コンタクト抵抗を大幅に低減できる。また、４００℃以上かつ５００℃以下の低温でアニールすることにより絶縁膜２１,２３,３５への電極金属の拡散を抑制できて、絶縁膜２１,２３,３５の特性に悪影響を与えることがない。また、上記低温のアニールにより、ＧａＮチャネル層１３からの窒素抜けによる電流コラプスの悪化や特性変動を防ぐことができる。なお、ここでは、上記アニール時間を１０分間以上としたが、上記アニール時間は、オーミックコンタクトが得られる時間に設定すればよい。

次に、図８に示すように、上記ソース電極１７,ドレイン電極１８上および上記シリコン窒化膜３５上にフォトレジスト層４１を形成し、露光,現像することにより、上記フォトレジスト層４１をパターニングする。このパターニングしたフォトレジスト層４１をマスクとして、ウェットエッチングを行なう。これにより、図９に示すように、上記シリコン窒化膜３５に開口３５Ａを形成し、ゲート電極１９を形成する領域のＡｌＧａＮバリア層１４を露出させる。上記シリコン窒化膜３５に開口３５Ａを形成することで、上記シリコン窒化膜３５から第２の絶縁膜２２と絶縁膜２４を形成する。

次に、図１０に示すように、上記ソース電極１７,ドレイン電極１８,シリコン窒化膜３５および開口３５Ａに露出したＡｌＧａＮバリア層１４上にスパッタリングにより、ＷＮを積層することでゲート電極１９となる金属膜４３を形成する。なお、上記金属膜４３は、ＷＮに替えてＴｉＮもしくはＮｉをスパッタリングにより積層してもよい。また、上記金属膜４３はスパッタリングに替えて蒸着で形成してもよい。

次に、上記金属膜４３上にフォトレジスト層を形成し、露光,現像することによりパターニングして、図１１に示すように、ゲート電極形成領域上にフォトレジスト層４５を形成する。

次に、上記フォトレジスト層４５をマスクとして上記金属膜４３をドライエッチングして、図１２に示すように、ゲート電極１９を形成する。

図１３は、上記ＧａＮ系ＨＦＥＴにおけるゲート電極１９とドレイン電極１８との間の第２の距離Ｘ２(μｍ)に対するゲート電極１９と第１の絶縁膜２１との間の第１の距離Ｘ１(μｍ)の割合(％)を横軸に取り、縦軸をコラプス値とした特性図である。

なお、この図１３の特性図では、上記第１の絶縁膜２１をなすシリコン窒化膜の組成比Ｓｉ：Ｎ＝１.１５：１.０とし、上記第２の絶縁膜２２をなすシリコン窒化膜の組成比Ｓｉ：Ｎ＝０．８：１.０とした結果を□で表し、上記第１の絶縁膜２１をなす窒化アルミニウム膜の組成比Ａｌ：Ｎ＝１：０.９とし、上記第２の絶縁膜２２をＳｉＯ_２とした結果を○で表し、上記第１の絶縁膜２１を酸化アルミニウムとし、上記第２の絶縁膜２２をＡｌ：Ｎ＝１：１の窒化アルミニウムとした結果を△で表した。

上記コラプス値は、次のようにして測定した。まず、オン状態でソース電極１７とドレイン電極１８との間に１Ｖの電圧を印加したときのオン抵抗Ｒon(1)を測定する。次に、ゲート電極１９に負電圧が加えられたオフ状態のときにソース電極１７とドレイン電極１８との間に４００Ｖの電圧を印加した後、ゲート電極１９の電圧をゼロとしてオン状態のときにソース電極７とドレイン電極８との間に１Ｖの電圧を印加した状態において、オフ状態からオン状態に切り替わってから５マイクロ秒後のオン抵抗Ｒon(2)を測定する。このオン抵抗Ｒon(2)を上記オン抵抗Ｒon(1)で除算した値Ｒon(2)/Ｒon(1)をコラプス値とする。

図１３から明らかなように、上記第２の距離Ｘ２に対する第１の距離Ｘ１(μｍ)の割合(Ｘ１/Ｘ２)×１００％が０％〜９０％の間ではコラプス値が緩やかに増加しているのに対して、上記割合(Ｘ１/Ｘ２)×１００％が９０％を超えると、コラプス値が急激に増大している。

次に、図１４は、上記第２の距離Ｘ２に対する第１の距離Ｘ１の割合(％)を横軸に取り、縦軸をリーク電流とした特性図である。このリーク電流は、雰囲気温度１５０℃でソース電極１７とドレイン電極１８との間に６００Ｖを印加し、ゲート電極に−１０Ｖを印加した状態で測定した。
なお、この図１４の特性図では、上記第１の絶縁膜２１をなすシリコン窒化膜の組成比Ｓｉ：Ｎ＝１.１５：１.０とし、上記第２の絶縁膜２２をなすシリコン窒化膜の組成比Ｓｉ：Ｎ＝０．８：１.０とした結果を◇で表し、上記第１の絶縁膜２１をなす窒化アルミニウム膜の組成比Ａｌ：Ｎ＝１：０.９とし、上記第２の絶縁膜２２をＡｌ_２Ｏ_３とした結果を○で表し、上記第１の絶縁膜２１を酸化アルミニウムとし、上記第２の絶縁膜２２をＡｌ：Ｎ＝１：１の窒化アルミニウムとした結果を△で表した。

図１４から明らかなように、上記割合(Ｘ１/Ｘ２)×１００％が、６０％〜１００％の範囲では、リーク電流が約１．８μＡ以下となった。これに対して、上記割合(Ｘ１/Ｘ２)×１００％が、６０％未満になるとリーク電流が急激に増大している。

図１３,図１４から、上記第２の距離Ｘ２に対する第１の距離Ｘ１(μｍ)の割合(Ｘ１/Ｘ２)×１００％を６０％〜９０％の範囲にすることで、コラプス値を抑制しつつリーク電流を低減できることが分かる。

次に、図１５は、上記第１の絶縁膜２１をなすシリコン窒化膜の組成比(Ｓｉ/Ｎ)、窒化アルミニウムの組成比（Ａｌ／Ｎ）、酸化アルミニウムの組成比（Ａｌ／O＝２／３）を横軸に取り、縦軸を上記コラプス値とした特性図である。

また、図１６は、上記第１の絶縁膜２１をなすシリコン窒化膜の組成比(Ｓｉ/Ｎ) 、窒化アルミニウムの組成比（Ａｌ／Ｎ）、酸化アルミニウムの組成比（Ａｌ／O＝２／３）を横軸に取り、縦軸を上記リーク電流とした特性図である。この図１５,図１６の特性図では、上記第２の距離Ｘ２に対する第１の距離Ｘ１(μｍ)の割合(Ｘ１/Ｘ２)×１００％を７０％とし、上記第２の絶縁膜２２をなすシリコン窒化膜の組成比Ｓｉ：Ｎ＝０．８：１.０とした。

図１５から、上記第１の絶縁膜２１をなすシリコン窒化膜の組成比(Ｓｉ/Ｎ)が、０．９を下回るとコラプス値が急増していることが分かる。同じように、上記第１の絶縁膜２１をなす窒化アルミニウム膜の組成比(Ａｌ/Ｎ)が、１．０を上回るとコラプス値が急増していることが分かる。

一方、図１６から、上記シリコン窒化膜の組成比(Ｓｉ/Ｎ)が、３.０を上回るとリーク電流が急増している。同じように、上記窒化アルミニウム膜の組成比(Ａｌ/Ｎ)が、０．８を下回るとリーク電流が急増している。

したがって、図１５,図１６の特性図から、上記第１の絶縁膜２１をなすシリコン窒化膜の組成比(Ｓｉ/Ｎ)を、０.９以上かつ３.０以下の範囲、あるいは、窒化アルミニウムの組成比０．８以上かつ１．０以下の範囲にすることで、コラプス値を抑制しつつリーク電流を十分に低減できることが分かる。

(第１の比較例)
次に、図１７に、上記第１実施形態に対する第１の比較例の断面を示す。この第１の比較例は、上記第１実施形態の第１の絶縁膜２１と第２の絶縁膜２２に替えて、第１の絶縁膜１２１Ａ,１２１Ｂと第２の絶縁膜１２２を備えた点だけが、前述の第１実施形態と異なる。

この第１の比較例では、上記第１の絶縁膜１２１Ａは、ゲート電極１９からドレイン電極１８に向かって、ゲート電極１９とドレイン電極１８との間の第２の距離Ｘ２の３０％の寸法Ｘ３０で延在している。また、上記第２の絶縁膜１２１Ｂは、上記ドレイン電極１８から上記ゲート電極１９に向かって、上記第２の距離Ｘ２の３０％の寸法Ｘ３０で延在している。したがって、上記第１の絶縁膜１２１Ａと第２の絶縁膜１２１Ｂとは、上記第２の距離Ｘ２の４０％の距離だけ離隔している。

そして、上記第２の絶縁膜１２２は、上記第１の絶縁膜１２１Ａ,１２１Ｂ上および上記第１の絶縁膜１２１Ａ,１２１Ｂ間に露出した上記ＡｌＧａＮバリア層１４上に形成されている。

なお、この第１の比較例では、上記第１の絶縁膜１２１Ａ,１２１Ｂの膜厚は上記第１の絶縁膜２１と同様の２０ｎｍとした。また、上記第１の絶縁膜１２１Ａ,１２１Ｂの組成比(Ｓｉ/Ｎ)は、１．１５とした。また、上記第２の絶縁膜１２２の組成比(Ｓｉ/Ｎ)は、上記第２の絶縁膜２２の組成比(Ｓｉ/Ｎ)と同様とし、上記第１の絶縁膜１２１Ａ,１２１Ｂ間に露出した上記ＡｌＧａＮバリア層１４上の部分の厚さを、第２の絶縁膜２２と同様の１５０ｎｍとした。

この第１の比較例は、(表１)に示すように、コラプス値が１．２１であり、リーク電流が４.２３μＡであった。

（表１）

(第２の比較例)
次に、図１８に、上記第１実施形態に対する第２の比較例の断面を示す。この第２の比較例は、上記第１の比較例の第１の絶縁膜１２１Ａ,１２１Ｂのうちの第１の絶縁膜１２１Ａのみを備える点と、第２の絶縁膜１２２に替えて第２の絶縁膜１２５を備える点とが前述の第１の比較例と異なる。上記第２の絶縁膜１２５の組成比(Ｓｉ/Ｎ)は、第１の比較例の第２の絶縁膜１２２と同様とし、上記第１の絶縁膜１２１Ａから露出したＡｌＧａＮバリア層１４上の部分の厚さを、第２の絶縁膜１２２と同様の１５０ｎｍとした。

この第２の比較例は、上記(表１)に示すように、コラプス値が１．５４であり、リーク電流が２.２７μＡであった。

上記(表１)に示すように、上記第１実施形態において第１の絶縁膜２１の組成比(Ｓｉ/Ｎ)を１．１５とし、上記第２の距離Ｘ２に対する第１の距離Ｘ１(μｍ)の割合(Ｘ１/Ｘ２)×１００％を９０％とした第１実施例では、コラプス値が１.３５であり、リーク電流が０.７１μＡであった。

また、上記(表１)に示すように、上記第１実施形態において第１の絶縁膜２１の組成比(Ｓｉ/Ｎ)を１．１５とし、上記第２の距離Ｘ２に対する第１の距離Ｘ１(μｍ)の割合(Ｘ１/Ｘ２)×１００％を６０％とした第２実施例では、コラプス値が１.２５であり、リーク電流が１.１５μＡであった。

この第１,第２の実施例では、コラプス値が１.３５,１.２５であり、上記第１の比較例のコラプス値１．２１に比べるとやや大きくなっているが、リーク電流については、０．７１μＡ,１．１５μＡであり、第１の比較例のリーク電流４．２３μＡから格段に低減できている。

また、上記第２の比較例では、コラプス値が１．５４で、リーク電流が２．２７μＡである。したがって、上記第１,第２の実施例により、コラプス値およびリーク電流の両方共に第２の比較例に比べて大幅に低減できている。

このように、本発明の実施例によれば、第１の絶縁膜がゲート電極に接している比較例に比べて、コラプス値を抑制しつつ、リーク電流を低減することが可能である。

(第２の実施の形態)
図１９に、この発明の窒化物半導体装置の第２実施形態としてのＧａＮ系ＨＦＥＴの断面を示す。

この第２実施形態は、次の(1),(2),(3)の点が、前述の第１実施形態と異なる。

(1) 上記窒化物半導体積層体１５に形成した凹部１５Ａ,１５Ｂにソース電極１７,ドレイン電極１８を形成した点。

(2) 上記ＧａＮチャネル層１３とＳｉ基板１１との間にＧａＮ系バッファ層５１を設けた点。

(3) 上記ソース電極１７とゲート電極１９との間の絶縁膜２３,２４に替えて、第２の絶縁膜２２と同様の組成の絶縁膜５２を設けた点。

上記凹部１５Ａ,１５Ｂは、ＡｌＧａＮバリア層１４から２次元電子層１６を貫通しており、上記ソース電極１７,ドレイン電極１８は２次元電子層１６を貫通しているので、上記ソース電極１７,ドレイン電極１８のオーミックコンタクトを確実なものとすることができる。

また、上記ＧａＮ系バッファ層５１は、例えば、ＡｌＧａＮとＧａＮを交互に積層して形成した超格子層とした。この超格子層であるＧａＮ系バッファ層５１により、格子不整合を抑えることができ、縦方向のリーク電流の低減を図れる。

また、この第２実施形態では、上記ソース電極１７とゲート電極１９との間の絶縁膜５２を、第２の絶縁膜２２と同様の絶縁膜としたことで、ゲート−ソース間のリーク電流の抑制を図れる。

(第３の実施の形態)
図２０に、この発明の窒化物半導体装置の第３実施形態としてのＧａＮ系ＨＦＥＴの断面を示す。

この第３実施形態は、ゲート電極１９とＡｌＧａＮバリア層１４との間にゲート絶縁膜６１を設けた点だけが、前述の第１実施形態と異なる。この第３実施形態によれば、絶縁ゲート構造のＧａＮ系ＨＦＥＴを実現できる。

なお、上記ゲート絶縁膜６１としては、一例として、ＳｉＮ、ＳｉＯ_２、Ａｌ_２Ｏ_３、さらには、ＳｉＯＮやＳｉＯなどが用いられる。

(第４の実施の形態)
図２１に、この発明の窒化物半導体装置の第４実施形態としてのＧａＮ系ＨＦＥＴの断面を示す。

この第４実施形態は、前述の第１実施形態のゲート電極１９に替えて、フィールドプレート部７１Ａを有するフィールドプレート構造のゲート電極７１を備えた点、および、このゲート電極７１とＡｌＧａＮバリア層１４,絶縁膜２２,２３,２４との間にゲート絶縁膜７２を設けた点だけが、前述の第１実施形態と異なる。

なお、この第４実施形態において、ゲート電極７１とドレイン電極１８との間の第２の距離Ｘ２とは、図２１に示すように、ゲート電極基部７１Ｂとドレイン電極１８との間の距離である。また、この第４実施形態において、ゲート電極７１と第１のゲート絶縁膜２１との間の第１の距離Ｘ１とは、図２１に示すように、ゲート電極基部７１Ｂと第１のゲート絶縁膜２１との間の距離である。

この第４実施形態によれば、上記ゲート電極７１のフィールドプレート部７１Ａが上記絶縁膜２２上でドレイン電極１８とソース電極１７に向かって延在している。このフィールドプレート構造のゲート電極７１により、ゲート電極近傍での電界集中を緩和でき、リーク電流を抑制して耐圧を向上できる。

また、上記ゲート絶縁膜７２が、ゲート電極７１とＡｌＧａＮバリア層１４との間だけでなく、ゲート電極７１と絶縁膜２２および絶縁膜２３,２４との間にも形成されているので、ゲートリーク電流を低減できる。

なお、上記ゲート絶縁膜７２としては、一例として、ＳｉＮ、ＳｉＯ_２、Ａｌ_２Ｏ_３、さらには、ＳｉＯＮやＳｉＯなどが用いられる。

(第５の実施の形態)
図２２に、この発明の窒化物半導体装置の第５実施形態としてのＧａＮ系ＨＦＥＴの断面を示す。

この第５実施形態は、前述の第４実施形態の第２の絶縁膜２２に替えて、第２の絶縁膜７５および第３の絶縁膜７６を備えた点が、前述の第４実施形態と異なる。

この第５実施形態では、上記ゲート電極１９と上記第１の絶縁膜２１との間で上記ＡｌＧａＮバリア層１４上かつ上記第２の絶縁膜７５下に形成された第３の絶縁膜７６を備える。上記第２の絶縁膜７５の組成は、前述の第２の絶縁膜２２の組成と同様である。

一方、上記第３の絶縁膜７６は、シリコン窒化膜であるが、シリコン組成比(Ｓｉ/Ｎ)は、上記第１の絶縁膜２２のシリコン組成比(Ｓｉ/Ｎ)よりも小さく、上記第２の絶縁膜７５のシリコン組成比(Ｓｉ/Ｎ)よりも大きい。

この第５実施形態によれば、シリコン組成比(Ｓｉ/Ｎ)が第１の絶縁膜２２のシリコン組成比(Ｓｉ/Ｎ)と第２の絶縁膜７５のシリコン組成比(Ｓｉ/Ｎ)との間の値である第３の絶縁膜７６によって、リーク電流の抑制と電流コラプスの抑制との間のバランスを図って、リーク電流の抑制と電流コラプスの抑制との両立を図れる。

あるいは、第３の絶縁膜７６として、ＳｉＯ_２、Ａｌ_２Ｏ_３を用いてもリーク電流の抑制と電流コラプスの抑制との間のバランスを図って、リーク電流の抑制と電流コラプスの抑制との両立を図れる。

(第６の実施の形態)
図２３に、この発明の窒化物半導体装置の第６実施形態としてのＧａＮ系ＨＦＥＴの断面を示す。

この第６実施形態は、次の(1),(2)の点が、前述の第１実施形態と異なる。

(1) 上記ゲート電極１９とＡｌＧａＮバリア層１４との間にメサ形状のｐ型ＡｌＧａＮ層８１を設けた点。

(2) 上記ソース電極１７とゲート電極１９との間の絶縁膜２３,２４に替えて、第２の絶縁膜２２と同様の組成の絶縁膜５２を設けた点。

この第６実施形態によれば、上記ゲート電極１９下に上記メサ形状のｐ型ＡｌＧａＮ層８１を設けた構成により、ノーマリオフを実現できる。

また、上記ソース電極１７とゲート電極１９との間の絶縁膜５２を、第２の絶縁膜２２と同様の絶縁膜としたことで、リーク電流の抑制を図れる。

なお、メサ形状のｐ型ＡｌＧａＮ層８１に替えて、メサ形状のＩｎＧａＮ層としてもよく、厚さを調整したＧａＮ層としてもよい。

(第７の実施の形態)
図２４に、この発明の窒化物半導体装置の第７実施形態としてのＧａＮ系ＨＦＥＴの断面を示す。

この第７実施形態は、前述の第４実施形態における第１の絶縁膜２１に替えて、ドレイン電極１８との間に距離Ｘ３を隔てた第１の絶縁膜８５を備えた点と、第２の絶縁膜２２に替えて第２の絶縁膜８６を備えた点とが、前述の第４実施形態と異なる。

上記第１,第２の絶縁膜８５,８６は、材質に関して上記第１,第２の絶縁膜２１,２２と同様である。

また、上記第１の絶縁膜８５とゲート電極７１との間の第１の距離Ｘ１は、前述の第１実施形態と同様であり、ゲート電極７１とドレイン電極１８との間の第２の距離Ｘ２の６０％以上かつ９０％以下とした。

また、上記第１の絶縁膜８５と上記ドレイン電極１８との間の距離Ｘ３は、上記第２の距離Ｘ２の数％程度(例えば３％)の距離である。そして、上記第１の絶縁膜８５とドレイン電極１８との間には、第２の絶縁膜８６が延在している。

この第７実施形態のように、第１の絶縁膜８５がドレイン電極１８に接していない場合には、素子破壊電圧が８００Ｖから９００Ｖに増加した。素子破壊が発生する高電圧時には、ドレイン電極１８に接する部分で高い電界が生じており、第１の絶縁膜８５が破壊されることを防止し、リーク電流を低減しながら、コラプス値を抑制することが可能である。

尚、上記第１〜第７実施形態では、第２の絶縁膜２２を、シリコン組成比が０．７５以上、かつ、１．０以下のシリコン窒化膜としたが、第１の絶縁膜２１よりもシリコン組成比の小さいＳｉＯＮ膜やＳｉＯ_２膜としてもよい。

また、上記第１〜第７実施形態では、Ｓｉ基板を用いた窒化物半導体装置について説明したが、Ｓｉ基板に限らず、サファイヤ基板やＳｉＣ基板を用いてもよく、サファイヤ基板やＳｉＣ基板上に窒化物半導体層を成長させてもよいし、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体積層体１５のＡｌＧａＮバリア層１４とＧａＮチャネル層１３との間に層厚１ｎｍ程度のＡｌＮヘテロ特性改善層を形成してもよい。

この発明の窒化物半導体装置の窒化物半導体は、Ａｌ_xＩｎ_yＧａ_１−x−yＮ(ｘ≦０、ｙ≦０、０≦ｘ＋ｙ≦１)で表されるものであればよい。

この発明および実施形態を纏めると、次のようになる。

この発明の窒化物半導体装置は、
ヘテロ界面を有する窒化物半導体積層体１５と、
上記窒化物半導体積層体１５上または上記窒化物半導体積層体１５内に少なくとも一部が形成されると共に互いに間隔をおいて配置されたソース電極１７およびドレイン電極１８と、
上記ソース電極１７と上記ドレイン電極１８との間で上記窒化物半導体積層体１５上に形成されているゲート電極１９，７１と、
上記ゲート電極１９，７１と上記ドレイン電極１８との間で上記窒化物半導体積層体１５上に形成されていると共に上記ゲート電極１９，７１に対して上記窒化物半導体積層体１５の表面に沿って第１の距離Ｘ１だけ離隔した第１の絶縁膜２１,８５と、
上記ゲート電極１９，７１と上記ドレイン電極１８との間で上記第１の絶縁膜２１，８５上および上記窒化物半導体積層体１５上に形成されている第２の絶縁膜２２，７５，８６と
を備え、
上記第１の距離Ｘ１は、上記ゲート電極１９，７１と上記ドレイン電極１８との間の第２の距離Ｘ２の６０％以上かつ９０％以下である
ことを特徴としている。

この発明の窒化物半導体装置によれば、上記ゲート電極１９，７１と上記ドレイン電極１８との間で上記窒化物半導体積層体１５上に形成されている上記第１の絶縁膜２１，８５は、上記ゲート電極１９，７１に対して上記窒化物半導体積層体１５の表面に沿って、上記ゲート電極１９，７１と上記ドレイン電極１８との間の第２の距離Ｘ２の６０％以上かつ９０％以下である第１の距離Ｘ１だけ離隔している。これにより、この発明によれば、電流コラプスを抑制できると共に、リーク電流も十分に低減できる。

一実施形態では、上記第２の絶縁膜８６は、上記ドレイン電極１８と上記第１の絶縁膜８５との間で上記窒化物半導体積層体１５上に形成されている。

この実施形態によれば、素子破壊電圧を高くすることができる。

また、一実施形態では、上記第１の絶縁膜２１，８５は、窒素に対するシリコンの組成比が、０．９以上かつ３.０以下である。

この実施形態によれば、窒素に対するシリコンの組成比が０．９以上かつ３.０以下である第１の絶縁膜２１，８５によって、リーク電流を抑制しつつ電流コラプスを抑制できる。

また、一実施形態では、上記第１の絶縁膜２１，８５は、窒素に対するシリコンの組成比が、１．１５以上かつ３.０以下である。

この実施形態によれば、窒素に対するシリコンの組成比が、１．１５以上かつ３.０以下である第１の絶縁膜２１，８５によって、リーク電流を抑制しつつ電流コラプスをより抑制できる。

また、一実施形態では、上記第１の絶縁膜２１，８５は、窒素に対するアルミの組成比が、０．８以上かつ１．０以下である。

この実施形態よれば、窒素に対するアルミの組成比が、０．８以上かつ１．０以下である第１の絶縁膜２１，８５によって、リーク電流を抑制しつつ電流コラプスを抑制できる。

また、一実施形態では、上記第１の絶縁膜２１，８５は、酸化アルミニウムである。

この実施形態によれば、酸化アルミニウムである第１の絶縁膜２１，８５によって、リーク電流を抑制しつつ電流コラプスを抑制できる。

また、一実施形態では、上記第２の絶縁膜２２，７５，８６は、
窒素に対するシリコンの組成比が０．７５以上かつ１.０以下のシリコン窒化膜である。

この実施形態によれば、上記第２の絶縁膜２２，７５，８６によって、リーク電流を低減できる。

また、一実施形態では、上記第２の絶縁膜２２，７５，８６は、酸化シリコンである。

また、一実施形態では、上記第２の絶縁膜２２，７５，８６は、酸化アルミニウムである。ただし、第１の絶縁膜２１，８５が酸化アルミニウムでない場合に限る。

また、一実施形態では、上記第２の絶縁膜２２，７５，８６は、窒化アルミニウムである。ただし、第１の絶縁膜２１，８５が窒化アルミニウムでない場合に限る。

また、一実施形態では、上記第２の絶縁膜２２，７５，８６は、上記ドレイン電極１８と上記第１の絶縁膜２１，８５との間で上記窒化物半導体積層体１５上に形成されている。

また、一実施形態では、上記ゲート電極７１と上記第１の絶縁膜２１との間で上記窒化物半導体積層体１５上かつ上記第２の絶縁膜７５下に形成された第３の絶縁膜７６を備え、
上記第３の絶縁膜７６は酸化シリコンからなる。

また、一実施形態では、上記ゲート電極７１と上記第１の絶縁膜２１との間で上記窒化物半導体積層体１５上かつ上記第２の絶縁膜７５下に形成された第３の絶縁膜７６を備え、
上記第３の絶縁膜７６は窒化シリコンからなり、その窒化シリコンのシリコン組成比は、上記第１の絶縁膜２１のシリコン組成比よりも小さく、上記第２の絶縁膜７５のシリコン組成比よりも大きい。

また、一実施形態では、上記ゲート電極７１と上記第１の絶縁膜２１との間で上記窒化物半導体積層体１５上かつ上記第２の絶縁膜７５下に形成された第３の絶縁膜７６を備え、
上記第３の絶縁膜７６は酸化アルミニウムからなる。

また、一実施形態では、上記ゲート電極７１と上記第１の絶縁膜２１との間で上記窒化物半導体積層体１５上かつ上記第２の絶縁膜７５下に形成された第３の絶縁膜７６を備え、
上記第３の絶縁膜７６は窒化アルミニウムからなる。

この実施形態によれば、第３の絶縁膜７６によって、リーク電流の抑制と電流コラプスの抑制との間のバランスを図って、リーク電流の抑制と電流コラプスの抑制との両立を図れる。

この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。

１１Ｓｉ基板
１３アンドープＡｌＧａＮチャネル層
１４アンドープＧａＮバリア層
１５窒化物半導体積層体
１５Ａ,１５Ｂ凹部
１６２次元電子ガス層
１７ソース電極
１８ドレイン電極
１９,７１ゲート電極
２１,８５,１２１Ａ,１２１Ｂ第１の絶縁膜
２２,７５,８６,１２２,１２５第２の絶縁膜
２３,２４,５２絶縁膜
３１,３５シリコン窒化膜
３３,３６,４０,４１,４５フォトレジスト層
３８積層金属膜
４３金属膜
５１ＧａＮ系バッファ層
６１,７２ゲート絶縁膜
７１Ａフィールドプレート部
７１Ｂ基部
７６第３の絶縁膜
８１メサ形状のｐ型ＡｌＧａＮ層

Claims

ヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されると共に互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間で上記窒化物半導体積層体上に形成されているゲート電極と、
上記ゲート電極と上記ドレイン電極との間で上記窒化物半導体積層体上に形成されていると共に上記ゲート電極に対して上記窒化物半導体積層体の表面に沿って第１の距離だけ離隔した第１の絶縁膜と、
上記ゲート電極と上記ドレイン電極との間で上記第１の絶縁膜上および上記窒化物半導体積層体上に形成されている第２の絶縁膜と
を備え、
上記第１の距離は、上記ゲート電極と上記ドレイン電極との間の第２の距離の６０％以上かつ９０％以下である
ことを特徴とする窒化物半導体装置。
請求項１に記載の窒化物半導体装置において、
上記第２の絶縁膜は、上記ドレイン電極と上記第１の絶縁膜との間で上記窒化物半導体積層体上に形成されていることを特徴とする窒化物半導体装置。