JP2014033031A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2014033031A JP2014033031A JP2012171549A JP2012171549A JP2014033031A JP 2014033031 A JP2014033031 A JP 2014033031A JP 2012171549 A JP2012171549 A JP 2012171549A JP 2012171549 A JP2012171549 A JP 2012171549A JP 2014033031 A JP2014033031 A JP 2014033031A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- layer
- carbide layer
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】低いオン抵抗と高い耐圧とを得る。
【解決手段】ドリフト領域70は、第1の導電型を有し、第1の炭化珪素層51を有する。第1の炭化珪素層51は4Hおよび6Hのいずれかのポリタイプを有する。第2の炭化珪素層62は、ドリフト領域70上に設けられ、第2の導電型を有し、3Cのポリタイプを有する。第3の炭化珪素層63は、第2の炭化珪素層62上に設けられ、第1の導電型を有する。ゲート絶縁膜71は、第3の炭化珪素層63とドリフト領域70とをつなぐように第2の炭化珪素層62上に設けられている。
【選択図】図1
【解決手段】ドリフト領域70は、第1の導電型を有し、第1の炭化珪素層51を有する。第1の炭化珪素層51は4Hおよび6Hのいずれかのポリタイプを有する。第2の炭化珪素層62は、ドリフト領域70上に設けられ、第2の導電型を有し、3Cのポリタイプを有する。第3の炭化珪素層63は、第2の炭化珪素層62上に設けられ、第1の導電型を有する。ゲート絶縁膜71は、第3の炭化珪素層63とドリフト領域70とをつなぐように第2の炭化珪素層62上に設けられている。
【選択図】図1
Description
この発明は、炭化珪素半導体装置およびその製造方法に関するものであり、特に、ゲート絶縁膜を有する炭化珪素半導体装置およびその製造方法に関するものである。
Kin Kiong Lee et al., "N-channel MOSFETs fabricated on homoepitaxy-grown 3C-SiC Films", IEEE Electron Devices, Vol. 24, No. 7 (2003), pp. 466-468によれば、6H−および4H−SiC上に形成されたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)は低いチャネル移動度をともなうことから、高性能のSiCデバイスを得るには3C−SiC上にトランジスタを形成する必要がある、と記載されている。
Kin Kiong Lee et al., "N-channel MOSFETs fabricated on homoepitaxy-grown 3C-SiC Films", IEEE Electron Devices, Vol. 24, No. 7 (2003), pp. 466-468
上記のようにポリタイプとして3Cが用いられる場合、チャネル移動度が高くなることで、電力用半導体装置のオン抵抗を低くすることができる。しかしながら、3Cのバンドギャップが4Hおよび6Hのバンドギャップよりも小さいことに起因して、大きな耐圧を得にくくなる。
本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、低いオン抵抗と高い耐圧とを有する炭化珪素半導体装置とその製造方法とを提供することである。
本発明の炭化珪素半導体装置は、第1の電極と、第1の炭化珪素層を有するドリフト領域と、第2の炭化珪素層と、第3の炭化珪素層と、ゲート絶縁膜と、ゲート電極と、第2の電極とを含む。ドリフト領域は、第1の電極上に設けられ、第1の導電型を有し、炭化珪素から作られている。第1の炭化珪素層は4Hおよび6Hのいずれかのポリタイプを有する。第2の炭化珪素層は、ドリフト領域上に設けられ、第1の導電型と異なる第2の導電型を有し、3Cのポリタイプを有する。第3の炭化珪素層は、第2の炭化珪素層上に設けられ、第1の導電型を有する。ゲート絶縁膜は、第3の炭化珪素層とドリフト領域とをつなぐように第2の炭化珪素層上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。第2の電極は第3の炭化珪素層上に設けられている。
この炭化珪素半導体装置によれば、ゲート電極によって制御されるチャネルをなす第2の炭化珪素層が、3Cのポリタイプを有する。これによりチャネル移動度が高くなるので、炭化珪素半導体装置のオン抵抗を低くすることができる。またドリフト領域に含まれる第1の炭化珪素層が4Hおよび6Hのいずれかのポリタイプを有することで、炭化珪素半導体装置の耐圧を大きくすることができる。
好ましくは、ゲート絶縁膜は、第3の炭化珪素層および第2の炭化珪素層を貫通してドリフト領域に至るトレンチの上に設けられている。これにより、トレンチゲート型の炭化珪素半導体装置が得られる。
好ましくは、第1の導電型はn型である。これによりチャネル移動度をより高くすることができる。
好ましくは、ドリフト領域は、第2の炭化珪素層に面するバッファ層を含む。バッファ層は炭化珪素から作られ3Cのポリタイプを有する。これにより、第2の炭化珪素層を、3Cのポリタイプを有するバッファ層の上に形成することができる。よって第2の炭化珪素層のポリタイプを容易に3Cとすることができる。
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。第1の導電型を有し炭化珪素から作られたドリフト領域が形成される。ドリフト領域を形成する工程は、第1の導電型を有し4Hおよび6Hのいずれかのポリタイプを有する第1の炭化珪素層を準備する工程と、溶液成長法を用いて第1の炭化珪素層上に、第1の導電型を有し炭化珪素から作られ3Cのポリタイプを有するバッファ層を形成する工程とを含む。バッファ層上に、第1の導電型と異なる第2の導電型を有し3Cのポリタイプを有する第2の炭化珪素層が形成される。第2の炭化珪素層上に、第1の導電型を有する第3の炭化珪素層が形成される。第3の炭化珪素層とドリフト領域とをつなぐように第2の炭化珪素層上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。第1の炭化珪素層上に第1の電極が形成される。第3の炭化珪素層上に第2の電極が形成される。
この製造方法によれば、ゲート電極によって制御されるチャネルをなす第2の炭化珪素層が3Cのポリタイプを有する。これによりチャネル移動度が高くなるので、炭化珪素半導体装置のオン抵抗を低くすることができる。またドリフト領域に含まれる第1の炭化珪素層が4Hおよび6Hのいずれかのポリタイプを有することで、炭化珪素半導体装置の耐圧を大きくすることができる。また溶液成長法を用いることにより、バッファ層のポリタイプを容易に3Cとすることができる。これによりバッファ層上に形成される第2の炭化珪素層のポリタイプを3Cとすることができる。
好ましくは、ゲート絶縁膜が形成される前に、第3の炭化珪素層と第2の炭化珪素層とを貫通してドリフト領域に至るトレンチが形成される。ゲート絶縁膜は、ゲート絶縁膜をトレンチ上に形成することによって形成される。これによりトレンチゲート型の炭化珪素半導体装置が得られる。
トレンチは第1の炭化珪素層に至るように形成されてもよい。この場合、トレンチを形成するためのエッチングがバッファ層を貫通するので、エッチングをバッファ層内で確実に停止させることができるほどに精度の高いエッチング制御が必要でない。
好ましくは、第1の導電型はn型である。これによりチャネル移動度をより高くすることができる。
上記のように本発明によれば、低いオン抵抗と高い耐圧とが得られる。
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”(バー)を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
図1に示すように、本実施の形態のMOSFET100(炭化珪素半導体装置)は、ドレイン電極81(第1の電極)と、単結晶基板50と、ドリフト領域70と、pベース層62(第2の炭化珪素層)と、n領域63(第3の炭化珪素層)と、pコンタクト領域64と、ゲート酸化膜71(ゲート絶縁膜)と、ゲート電極72と、層間絶縁膜73と、ソース電極82(第2の電極)と、配線層83とを有する。
単結晶基板50は、炭化珪素から作られており、4Hのポリタイプを有する。単結晶基板50はn型(第1の導電型)を有する。
ドリフト領域70は、単結晶基板50を介してドレイン電極81上に設けられている。ドリフト領域70はn型(第1の導電型)を有し、炭化珪素から作られている。ドリフト領域70はドリフト層51(第1の炭化珪素層)およびバッファ層61を有する。
ドリフト層51は4Hのポリタイプを有する。ドリフト層51は単結晶基板50を介してドレイン電極81に面している。好ましくはドリフト層51の不純物濃度は単結晶基板50の不純物濃度よりも低い。ドリフト層51の不純物濃度は、好ましくは1×1015cm-3以上5×1016cm-3以下であり、たとえば8×1015cm-3である。
バッファ層61は3Cのポリタイプを有する。バッファ層61はpベース層62に面している。好ましくはバッファ層61の厚さは、5nm以上50nm以下である。
pベース層62は、p型(第1の導電型と異なる第2の導電型)を有し、ドリフト領域70上に設けられている。pベース層62は3Cのポリタイプを有する。pベース層62の不純物濃度は、たとえば1×1018cm-3である。
n領域63はn型を有する。n領域63は、pベース層62によってドリフト領域70から隔てられるように、pベース層62上に設けられている。pコンタクト領域64はp型を有する。pコンタクト領域64はpベース層62につながっている。
ゲート酸化膜71は、n領域63とドリフト領域70とをつなぐようにpベース層62上に設けられている。具体的にはゲート酸化膜71は、n領域63およびpベース層62を貫通してドリフト領域70に至るトレンチTRの側壁上に設けられている。ゲート電極72はゲート酸化膜71上に設けられている。
ソース電極82はn領域63およびpコンタクト領域64の各々上に設けられたオーミック電極である。配線層83はソース電極82上に設けられている。配線層83は、たとえばアルミニウム膜である。層間絶縁膜73はゲート電極72と配線層83との間を絶縁している。
次にMOSFET100の製造方法について説明する。
図2に示すように、単結晶基板50上におけるエピタキシャル成長によって、単結晶基板50上に、4Hのポリタイプを有するドリフト層51が形成される。このエピタキシャル成長は、たとえば原料ガスとしてシラン(SiH4)とプロパン(C3H8)との混合ガスを用い、キャリアガスとしてたとえば水素ガス(H2)を用いたCVD(Chemical Vapor Deposition)法により行うことができる。この際、不純物として、たとえば窒素(N)やリン(P)を導入することが好ましい。
図2に示すように、単結晶基板50上におけるエピタキシャル成長によって、単結晶基板50上に、4Hのポリタイプを有するドリフト層51が形成される。このエピタキシャル成長は、たとえば原料ガスとしてシラン(SiH4)とプロパン(C3H8)との混合ガスを用い、キャリアガスとしてたとえば水素ガス(H2)を用いたCVD(Chemical Vapor Deposition)法により行うことができる。この際、不純物として、たとえば窒素(N)やリン(P)を導入することが好ましい。
図3に示すように、3Cのポリタイプを有するバッファ層61がドリフト層51上に溶液成長法を用いて形成される。具体的には、るつぼ90に保持された溶媒91中に、ドリフト層51が形成された単結晶基板50と、炭素からなる炭素供給源92とが配置される。溶媒91は主に、1300℃程度に加熱されることで液化されたシリコンからなる。好ましくは、バッファ層61の成長速度を高めるために、溶媒91中にスカンジウムが添加される。なおるつぼ90が炭素からなる場合、炭素供給源92は省略され得る。バッファ層61にn型をより確実に付与するために、バッファ層61の形成が窒素雰囲気中で行われてもよい。上記により、ドリフト層51およびバッファ層61を有するドリフト領域70(図4)が形成される。
図5に示すように、バッファ層61上におけるエピタキシャル成長によって、バッファ層61上にpベース層62が形成される。このエピタキシャル成長は、たとえばCVD法によって行うことができる。
図6に示すように、pベース層62上にn領域63およびpコンタクト領域64がイオン注入によって形成される。n領域63を形成するためのイオン注入においては、たとえばリン(P)などの、n型を付与するための不純物がイオン注入される。またpコンタクト領域64を形成するためのイオン注入においては、たとえばアルミニウム(Al)などの、p型を付与するための不純物がイオン注入される。次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは1500℃以上1900℃以下であり、たとえば1700℃程度である。熱処理の時間は、たとえば30分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばAr雰囲気である。
図7に示すように、n領域63と、pベース層62とを貫通してドリフト領域70に至るトレンチTRが形成される。本実施の形態においては、トレンチTRはドリフト層51に至るように形成される。トレンチTRの形成は、マスク(図示せず)を用いたエッチングにより行い得る。エッチングの方法としては、たとえば反応性イオンエッチング(RIE)、特に誘導結合プラズマ(ICP)RIEを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いたICP−RIEを用いることができる。
図8に示すように、トレンチTR上にゲート酸化膜71が形成される。この形成は好ましくは熱酸化によって行われる。ゲート酸化膜71は、n領域63とドリフト領域70とをつなぐようにpベース層62上に位置する部分を含む。
図9に示すように、ゲート酸化膜71上にゲート電極72が形成される。具体的には、トレンチTRの内部の領域をゲート酸化膜71を介して埋めるように、ゲート酸化膜71上にゲート電極72が形成される。ゲート電極72の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とCMP(Chemical Mechanical Polishing)とによって行い得る。
図10を参照して、ゲート電極72の露出面を覆うように、ゲート電極72およびゲート酸化膜71上に層間絶縁膜73が形成される。層間絶縁膜73およびゲート酸化膜71に開口部が形成されるようにエッチングが行われる。この開口部によりn領域63およびpコンタクト領域64の各々が露出される。n領域63およびpコンタクト領域64の各々の上にソース電極82が形成される。単結晶基板50を介してドリフト層51上に(図中、単結晶基板50の下面上に)、ドレイン電極81が形成される。
再び図1を参照して、配線層83が形成される。以上により、MOSFET100が得られる。
本実施の形態によれば、ゲート電極72によって制御されるチャネルをなすpベース層62が3Cのポリタイプを有する。これによりチャネル移動度が高くなるので、MOSFET100のオン抵抗を低くすることができる。またドリフト領域70に含まれるドリフト層51が4Hのポリタイプを有することで、MOSFET100の耐圧を大きくすることができる。
また溶液成長法(図3)を用いることにより、バッファ層61のポリタイプを容易に3Cとすることができる。これによりバッファ層61上に形成されるpベース層62のポリタイプを3Cとすることができる。
またpベース層62を3Cのポリタイプを有するバッファ層61の上に形成することで(図5)、pベース層62のポリタイプを容易に3Cとすることができる。
また本実施の形態においては、トレンチTRがバッファ層61を貫通してドリフト層51に至るように形成されるので、エッチングをバッファ層61内で確実に停止させることができるほどに精度の高いエッチング制御が必要でない。なおトレンチTRは、バッファ層61に至りかつドリフト層51に至らないように形成されてもよい。
上記実施の形態においては4Hのポリタイプが用いられるが、4Hの代わりに6Hが用いられてもよい。MOSFET100のような縦型デバイスにおいては4Hを用いることが好ましい。
また上記実施の形態においては第1の導電型がn型であり第2の導電型がp型であるが、これらの導電型が入れ替えられもよい。この場合は、バッファ層のための溶液成長法に際して、アルミニウムなどのp型を付与するための不純物が溶媒中に添加されることが好ましい。なお、より高いチャネル移動度を得るためには、第1導電型がn型であることが好ましい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
50 単結晶基板、51 ドリフト層(第1の炭化珪素層)、61 バッファ層、62 pベース層(第2の炭化珪素層)、63 n領域(第3の炭化珪素層)、64 pコンタクト領域、70 ドリフト領域、71 ゲート酸化膜(ゲート絶縁膜)、72 ゲート電極、73 層間絶縁膜、81 ドレイン電極、82 ソース電極、83 配線層、91 溶媒、92 炭素供給源、100 MOSFET(炭化珪素半導体装置)、TR トレンチ。
Claims (8)
- 第1の電極と、
4Hおよび6Hのいずれかのポリタイプを有する第1の炭化珪素層を含み、前記第1の電極上に設けられ、第1の導電型を有し、炭化珪素から作られたドリフト領域と、
前記ドリフト領域上に設けられ、前記第1の導電型と異なる第2の導電型を有し、3Cのポリタイプを有する第2の炭化珪素層と、
前記第2の炭化珪素層上に設けられ、前記第1の導電型を有する第3の炭化珪素層と、
前記第3の炭化珪素層と前記ドリフト領域とをつなぐように前記第2の炭化珪素層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記第3の炭化珪素層上に設けられた第2の電極とを備える、炭化珪素半導体装置。 - 前記ゲート絶縁膜は、前記第3の炭化珪素層および前記第2の炭化珪素層を貫通して前記ドリフト領域に至るトレンチの上に設けられている、請求項1に記載の炭化珪素半導体装置。
- 前記第1の導電型はn型である、請求項1または2に記載の炭化珪素半導体装置。
- 前記ドリフト領域は、前記第2の炭化珪素層に面するバッファ層を含み、前記バッファ層は炭化珪素から作られ3Cのポリタイプを有する、請求項1〜3のいずれか1項に記載の炭化珪素半導体装置。
- 第1の導電型を有し炭化珪素から作られたドリフト領域を形成する工程を備え、前記ドリフト領域を形成する工程は、第1の導電型を有し4Hおよび6Hのいずれかのポリタイプを有する第1の炭化珪素層を準備する工程と、前記第1の炭化珪素層上に溶液成長法を用いて、前記第1の導電型を有し炭化珪素から作られ3Cのポリタイプを有するバッファ層を形成する工程とを含み、さらに
前記バッファ層上に、前記第1の導電型と異なる第2の導電型を有し、3Cのポリタイプを有する第2の炭化珪素層を形成する工程と、
前記第2の炭化珪素層上に、前記第1の導電型を有する第3の炭化珪素層を形成する工程と、
前記第3の炭化珪素層と前記ドリフト領域とをつなぐように前記第2の炭化珪素層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記第1の炭化珪素層上に第1の電極を形成する工程と、
前記第3の炭化珪素層上に第2の電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。 - 前記ゲート絶縁膜を形成する工程の前に、前記第3の炭化珪素層と、前記第2の炭化珪素層とを貫通して前記ドリフト領域に至るトレンチを形成する工程をさらに備え、
前記ゲート絶縁膜を形成する工程は、前記ゲート絶縁膜を前記トレンチ上に形成することによって行われる、請求項5に記載の炭化珪素半導体装置の製造方法。 - 前記トレンチを形成する工程は、前記トレンチが前記第1の炭化珪素層に至るように行われる、請求項6に記載の炭化珪素半導体装置の製造方法。
- 前記第1の導電型はn型である、請求項5〜7のいずれか1項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171549A JP2014033031A (ja) | 2012-08-02 | 2012-08-02 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012171549A JP2014033031A (ja) | 2012-08-02 | 2012-08-02 | 炭化珪素半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014033031A true JP2014033031A (ja) | 2014-02-20 |
Family
ID=50282640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012171549A Pending JP2014033031A (ja) | 2012-08-02 | 2012-08-02 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014033031A (ja) |
-
2012
- 2012-08-02 JP JP2012171549A patent/JP2014033031A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5742657B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9608074B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
JP6064614B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6587265B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
WO2014083969A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US9786741B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
JP2013165197A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP6171678B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2013168540A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
US9799515B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
US20130119407A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JP2014170778A (ja) | 炭化珪素半導体装置 | |
US9806167B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP6991476B2 (ja) | 半導体装置 | |
US10211284B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
US9299790B2 (en) | Silicon carbide semiconductor device | |
JP6439606B2 (ja) | 炭化珪素半導体装置 | |
JP2015153854A (ja) | 炭化珪素半導体装置 | |
JP7074173B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014033031A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5187118B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
US20190319102A1 (en) | Semiconductor device | |
JP2016106438A (ja) | 炭化珪素半導体装置の製造方法 |