JP2014017978A - 電磁部品 - Google Patents

Abstract

【課題】変圧器及びインダクタが一体化された小型の電磁部品の提供。
【解決手段】断面が矩形状をなす導線からなる巻線２は、磁性体４の本体４２が有する柱部４２ｃを巻回してあり、巻線２，３は、本体４２が有する柱部４２ｃと、本体４３が有する柱部とを巻回してある。巻線２，３、基台４１及び本体４２によって変圧器が構成され、巻線３、基台４１及び本体４３によってインダクタが構成されている。巻線２は、本体４２，４３の間で巻回軸方向に屈曲している。このため、本体４２，４３の間隔が狭く、電磁部品１の小型化が実現されている。
【選択図】図１

Description

本発明は、電気機器、例えばＤＣＤＣコンバータに用いられる電磁部品に関する。

車両内の空間は限定されているため、車載機器の小型化が要求されている。車載機器には、導電性の巻線を用いた変圧器及びインダクタ等の電磁部品が多く用いられている。車両機器の小型化を実現する方法として、１つの電磁部品に他の電磁部品の機能を持たせる方法が考えられる。

特許文献１には、変圧器及びインダクタの両方の機能を有し、変圧器を構成する巻線をインダクタの巻線としても利用している電磁部品が提案されている（特許文献１参照）。

この電磁部品は、柱状のコア部を有する第１、第２及び第３磁性体と、断面が矩形状をなす導線からなる２つの巻線とを備えている。一方の巻線は、第１及び第２磁性体のコア部に巻回してあり、他方の巻線は第２及び第３磁性体のコア部に巻回してある。第１、第２及び第３磁性体夫々のコア部の軸方向は一致してあり、第１、第２及び第３磁性体夫々のコア部の軸は、２つの巻線夫々を構成する導線における断面の長辺と垂直をなしている。

特許文献１に記載の電磁部品では、一方の巻線及び第１磁性体によって１つのインダクタが構成されており、他方の巻線及び第３磁性体によってもう１つのインダクタが構成されている。更に、２つの巻線及び第２磁性体によって変圧器が構成されている。

このため、特許文献１に記載の電磁部品は、変圧器及びインダクタの機能を有し、変圧器を構成する２つの巻線夫々が２つのインダクタの巻線としても利用されている。

特開２００９−２８４６４７号公報

特許文献１に記載の電磁部品では、２つの巻線夫々は矩形状の断面を有する導線からなるため、一定の空間に２つの巻線夫々を隙間なく配置することができ、２つの巻線夫々の直流抵抗が低い。

しかしながら、２つの巻線夫々を構成する導線における断面の長辺が第３磁性体のコア部の軸と垂直をなしているため、第１及び第３磁性体の間隔、並びに、第２及び第３磁性体の間隔が大きい。このため、特許文献１に記載の電磁部品については、十分な小型化が実現されていない。従って、特許文献１に記載の電磁部品には、車載機器に搭載した場合に、車載機器の十分な小型化が実現されないという問題点がある。

本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、変圧器及びインダクタが一体化された小型の電磁部品を提供することにある。

本発明に係る電磁部品は、２つの柱状のコア部を有する磁性体と、断面が矩形状をなす導線からなり、前記２つのコア部の一方に巻回してある第１巻線と、前記２つのコア部に巻回してある第２巻線とを備える電磁部品において、前記第１巻線の一部は、前記２つのコア部の間で、前記第１巻線の巻回軸方向に屈曲していることを特徴とする。

本発明にあっては、磁性体が有する２つのコア部は共に柱状をなし、一方のコア部に、断面が矩形状をなす導線からなる第１巻線が巻回してあり、２つのコア部に巻線が巻回してある。このため、第１及び第２巻線と、一方のコア部とによって変圧器が構成され、第２巻線と、他方のコア部とによってインダクタが構成されている。

また、第１巻線の一部は２つのコア部の間で第１巻線の巻回軸方向に屈曲しているため、２つのコア部の間隔が短く、小型化が実現されている。更に、第１巻線は矩形状の断面を有しているため、第１巻線の直流抵抗は低い。

本発明に係る電磁部品は、前記磁性体は前記２つのコア部の端面が共に当接されるヨーク部を更に有することを特徴とする。

本発明にあっては、磁性体が有するヨーク部には２つのコア部夫々の端面が当接されている。第１巻線が巻回してあるコア部の端面が当接されるヨーク部と、第１及び第２巻線が巻回してあるコア部の端面が当接されるヨーク部とを各別に設ける場合と比較して、磁性体を構成する部品点数が少なく、磁性体が容易に製造され、製造費用が安く抑えられる。

本発明に係る電磁部品は、前記ヨーク部は平板状をなすことを特徴とする。

本発明にあっては、ヨーク部が平板状をなすため、ヨーク部の製造時に複雑な加工が不要であり、磁性体が更に容易に製造される。

本発明によれば、第１巻線の一部が磁性体の２つのコア部の間で第１巻線の巻回軸方向に屈曲しているため、変圧器及びインダクタが一体化された小型の電磁部品を実現することができる。

本発明に係る電磁部品を一面側から見た斜視図である。 電磁部品の分解斜視図である。 図１のＡ−Ａ線における電磁部品の断面図である。 図１のＢ−Ｂ線における電磁部品の断面図である。 電磁部品を他面側から見た斜視図である。 電磁部品を備えるＤＣＤＣコンバータの回路図である。

以下、本発明をその実施の形態を示す図面に基づいて詳述する。
図１は本発明に係る電磁部品を一面側から見た斜視図であり、図２は電磁部品の分解斜視図である。この電磁部品１は、導電性を有する巻線２，３と、磁性体４とを備えている。

巻線２は、断面が矩形状をなす導線からなる１ターンの巻線であり、巻線２の一部は、図２の一点鎖線で示す巻回軸の方向に屈曲している。巻線２は、前記一部を除く他部からなる本体部分２１と、屈曲している一部からなり、本体部分２１に立設している立設部分２２とを有する。図２に示すように、本体部分２１を構成する導線の断面においては、長辺が巻線２の巻回軸と垂直をなしており、立設部分２２を構成する導線の断面においては、長辺が巻線２の巻回軸と平行をなしている。

巻線２は、例えば、一枚の金属板を打ち抜くことによって製造される１ターンの巻線の一部を、該巻線の巻回軸方向に屈曲することによって製造される。巻線２を構成する導線は矩形状の断面を有するため、巻線２の直流抵抗が低い。

磁性体４は、図１に示すように基台４１と、基台４１に当接する本体４２，４３とを有する。
基台４１は、図２に示すように平板状をなしている。

本体４２は、矩形状の平板部４２ａと、平板部４２ａの一面から、該一面に垂直な方向に突出している３つの柱部４２ｂ，４２ｃ，４２ｄとを有する。柱部４２ｂ，４２ｃ，４２ｄ夫々における軸方向の長さは略同一であり、柱部４２ｂ，４２ｄ夫々は平板部４２ａの両端部に、柱部４２ｃは平板部４２ａにおける長手方向の中央部に設けられている。本体４２は全体としてＥ字状をなしている。

本体４３は本体４２と同様の形状をなしている。本体４３は、矩形状の平板部４３ａと、平板部４３ａの一面から、該一面に垂直な方向に突出している３つの柱部４３ｂ，４３ｃ，４３ｄとを有する。柱部４３ｂ，４３ｃ，４３ｄ夫々の軸方向の長さは略同一であり、柱部４３ｂ，４３ｄ夫々は、平板部４３ａの両端部に、柱部４３ｃは平板部４３ａにおける長手方向の中央部に設けられている。本体４３は全体としてＥ字状をなしている。
以下では、電磁部品１において、基台４１側を下側とする。

図３は図１のＡ−Ａ線における電磁部品１の断面図である。巻線３は５ターンの巻線であり、巻線３を構成する導線の断面は、図３に示すように円状をなしている。また、本体４２の柱部４２ｃには、図１及び図３に示すように、巻線２，３夫々が巻回してある。本体４２の柱部４２ｂ，４２ｃ，４２ｄ夫々の下端面は基台４１の一面に当接してある。電磁部品１において、巻線２は巻線３よりも上側に位置し、巻線２の立設部分２２は本体部分２１に上向きに立設している。

電磁部品１では、磁性体４の基台４１及び本体４２は、巻線２，３夫々の内側及び外側を周回している。従って、巻線３の両端部間に交流電圧を印加した場合、磁性体４において、柱部４２ｃ、平板部４２ａ、柱部４２ｂ及び基台４１を循環する磁場と、柱部４２ｃ、平板部４２ａ、柱部４２ｄ及び基台４１を循環する磁場とが発生し、これらの磁場は巻線２，３を鎖交する。

磁性体４の基台４１及び本体４２において発生した磁場は、巻線３の両端部間に印加された交流電圧に応じて変動する。これにより、巻線２を鎖交する磁場が変動するため、巻線２の両端部間から交流電圧が出力される。巻線２の両端部間から出力される交流電圧の振幅値は、巻線２のターン数を巻線３のターン数で割った値に、巻線３の両端部間に印加された交流電圧の振幅値を掛けた値である。

巻線３の両端部間に印加された交流電圧は変圧され、変圧された交流電圧は巻線２の両端部間から出力される。巻線２，３と、磁性体４の基台４１及び本体４２とは変圧器として機能する。

また巻線２，３と、磁性体４の基台４１及び本体４２とで構成される変圧器において、本体４２の柱部４２ｃはコアとして機能し、本体４２の平板部４２ａ及び柱部４２ｂ，４２ｄ、並びに、基台４１はヨークとして機能する。
なお、巻線２，３夫々は特許請求の範囲における第１及び第２巻線に該当する。

図４は図１のＢ−Ｂ線における電磁部品１の断面図である。図４には、図１に示す巻線３において一端部の電位を基準として他端部に正（又は負）の電圧が印加された場合に発生する磁場の循環方向が矢印で示されている。巻線３において一端部の電位を基準として他端部に正の電圧が印加された場合に発生した磁場が循環する方向は、前記他端部に負の電圧が印加された場合に発生した磁場が循環する方向と逆である。巻線３の両端部間に交流電圧が印加された場合、巻線３には一端部の電位を基準として他端部に正及び負の電圧が印加される。

巻線２のインダクタンスは、巻線２のターン数と、巻線２が巻回している柱部４２ｃの断面積と、磁性体４の基台４１及び本体４２において発生する磁場の磁路長と、磁性体４の比誘電率とに依存する。これらは、巻線２の一部が屈曲しているか否かに無関係である。

従って、巻線２のインダクタンスは、断面が巻線２と同様の形状をなす矩形板状の導線を幅方向に折り曲げることによって、柱部４２ｃを巻回させた１ターンの巻線のインダクタンスと同じである。

図５は電磁部品１を他面側から見た斜視図である。図３及び図５に示すように、巻線３は、本体４２の柱部４２ｃと共に、本体４３の柱部４３ｃに巻回してある。本体４３の柱部４３ｂ，４３ｃ，４３ｄ夫々の下端面は、本体４２の柱部４２ｂ，４２ｃ，４３ｃ夫々の下端面と共に基台４１の前記一面に当接してある。巻線２の立設部分２２は、本体４２，４３の間に位置してある。

電磁部品１では、巻線３は、磁性体４の基台４１及び本体４３は、巻線３の内側及び外側を周回している。従って、巻線３の両端部間に交流電圧を印加した場合、磁性体４において、柱部４３ｃ、平板部４３ａ、柱部４３ｂ及び基台４１を循環する磁場と、柱部４３ｃ、平板部４３ａ、柱部４３ｂ及び基台４１を循環する磁場とが発生する。巻線３と磁性体４の基台４１及び本体４３とはインダクタとして機能する。

巻線３と磁性体４の基台４１及び本体４３とによって構成されるインダクタにおいて、本体４３の柱部４３ｃはコアとして機能し、本体４３の平板部４３ａ及び柱部４２ｂ，４２ｄ、並びに、基台４１はヨークとして機能する。
なお、柱部４２ｃ，４３ｃは特許請求の範囲における２つのコア部に該当し、基台４１は特許請求の範囲におけるヨーク部に該当する。

以上に述べたように、電磁部品１は、変圧器及びインダクタとしての機能を有し、変圧器に含まれる巻線３がインダクタの巻線としても用いられており、変圧器及びインダクタが一体化されている。また、巻線２の立設部分２２が本体４２，４３の間に位置しており、巻線２が巻線２の巻回軸方向に屈曲しているため、本体４２，４３の間隔が短く、電磁部品１では小型化が実現されている。

また、磁性体４の基台４１には柱部４２ｃ，４３ｃの下端面が共に当接されているため、柱部４２ｃ，４３ｃ夫々に基台を設ける場合と比較して、磁性体４を構成する部品点数が少なく、磁性体４を容易に製造することができ、製造費用を安く抑えることができる。
更に、基台４１が平板状をなしているため、基台４１の製造時に複雑な加工が不要であり、磁性体４をより容易に製造することができる。

図６は、電磁部品１を備えるＤＣＤＣコンバータの回路図である。このＤＣＤＣコンバータ５は、端子Ｔ１，Ｔ２，Ｔ３，Ｔ４を備え、端子Ｔ２の電位を基準として端子Ｔ１に印加された直流電圧を変圧し、変圧した直流電圧を端子Ｔ３，Ｔ４から出力する。

ＤＣＤＣコンバータ５は、電磁部品１及び端子Ｔ１，Ｔ２，Ｔ３，Ｔ４の他に、ＦＥＴ（Field-Effect Transistor）５１，５２，５３，５４、制御部５５、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４及びインダクタＬ１を備える。電磁部品１は、端子Ｔ５，Ｔ６，Ｔ７，Ｔ８、インダクタＬ２及び変圧器１１を有する。変圧器１１は２つのインダクタ１１ａ，１１ｂを有する。ＦＥＴ５１，５２，５３，５４夫々は、Ｎチャネル型のＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）である。

以下には、ＤＣＤＣコンバータ５の構成、主には接続関係を説明する。端子Ｔ１は、ＦＥＴ５１，５２夫々のドレインと、コンデンサＣ１，Ｃ２夫々の一方の端子とに接続されている。端子Ｔ２は、ＦＥＴ５３，５４夫々のソースと、コンデンサＣ３，Ｃ４夫々の一方の端子とに接続されている。

ＦＥＴ５１のソースは、ＦＥＴ５３のドレインと、コンデンサＣ１，Ｃ３夫々の他方の端子と、電磁部品１の端子Ｔ５とに接続されている。ＦＥＴ５２のソースは、ＦＥＴ５４のドレインと、コンデンサＣ２，Ｃ４夫々の他方の端子と、電磁部品１の端子Ｔ６とに接続されている。ＦＥＴ５１，５２，５３，５４夫々のゲートは制御部５５によって各別に接続されている。

電磁部品１内では、端子Ｔ５，Ｔ６間には、インダクタＬ２と、変圧器１１のインダクタ１１ａとからなる直列回路が接続されており、端子Ｔ７，Ｔ８間には、変圧器１１のインダクタ１１ｂが接続されている。

端子Ｔ５は図１に示す電磁部品１の巻線３の一端部に対応し、端子Ｔ６は巻線３の他端部に対応する。端子Ｔ７は巻線２の一端部に対応し、端子８は巻線２の他端部に対応する。インダクタＬ２は、巻線３と、磁性体４の基台４１及び本体４３とで構成されるインダクタに対応し、変圧器１１は、巻線２，３と、磁性体４の基台４１及び本体４２とで構成される変圧器に対応する。

端子Ｔ７は、ダイオードＤ１のアノードとダイオードＤ２のカソードとに接続しており、端子Ｔ８は、ダイオードＤ３のアノードとダイオードＤ４のアノードとに接続している。ダイオードＤ１，Ｄ３夫々のカソードはインダクタＬ１の一方の端子に接続している。インダクタＬ１の他方の端子は、端子Ｔ３と、コンデンサＣ５の一方の端子とに接続している。コンデンサＣ５の他方の端子は、ダイオードＤ２，Ｄ４夫々のアノードと端子Ｔ４とに接続している。

次に、ＤＣＤＣコンバータ５の作用を説明する。ＦＥＴ５１，５２，５３，５４夫々について、ゲートに所定電圧以上の電圧が制御部５５によって印加された場合、ドレインからソースに電流が流れることが可能となり、ＦＥＴ５１，５２，５３，５４夫々はオンとなる。

ＦＥＴ５１，５２，５３，５４夫々について、制御部５５によってゲートに印加されている電圧が所定電圧未満である場合、ドレインからソースに電流が流れることはなく、ＦＥＴ５１，５２，５３，５４夫々はオフとなる。

制御部５５は、ＦＥＴ５１，５４をオンに、ＦＥＴ５２，５３をオフにした第１状態と、ＦＥＴ５１，５４をオフに、ＦＥＴ５２，５３をオンにした第２状態と、ＦＥＴ５１，５２，５３，５４をオフにした停止状態とを作り出す。

制御部５５は、ＤＣＤＣコンバータ５による変圧の開始を指示する開始信号を受け付けた場合、第１状態、停止状態、第２状態及び停止状態を順次作り出し、この作り出しを繰り返す。制御部５５が第１及び第２状態の間に停止状態を作り出すことによって、端子Ｔ１，Ｔ２間の短絡が防止される。

制御部５５が第１状態を作り出した場合、電流が端子Ｔ１からＦＥＴ５１、インダクタＬ２、変圧器１１のインダクタ１１ａ、ＦＥＴ５４及び端子Ｔ２の順に流れる。これにより、変圧器１１のインダクタ１１ａにおいて、端子Ｔ６側の端子の電位を基準として、インダクタＬ２側の端子に正の電圧が印加される。

ＦＥＴ５１，５２，５３，５４が第１状態である間、コンデンサＣ２の一方の端子、及び、コンデンサＣ３の他方の端子夫々に、端子Ｔ１から電流が流れ込み、コンデンサＣ２，Ｃ３夫々に電荷が蓄積される。これにより、ＦＥＴ５２，５３夫々について、ソースの電位を基準としてドレインに正の電圧が印加される。

制御部５５が第１状態から停止状態を作り出した場合、コンデンサＣ２，Ｃ３が放電を開始する。コンデンサＣ２の放電により、電流がコンデンサＣ２から、コンデンサＣ１、インダクタＬ２、変圧器１１のインダクタ１１ａ及びコンデンサＣ２の順に流れ、コンデンサＣ１に電荷が蓄積される。

コンデンサＣ３の放電により、電流がコンデンサＣ３から、インダクタＬ２、変圧器１１のインダクタ１１ａ、コンデンサＣ４及びコンデンサＣ３の順に流れ、コンデンサＣ４に電荷が蓄積される。

ＦＥＴ５１，５２，５３，５４が第１状態から停止状態に移行した場合、インダクタＬ２に流れる電流が低下し、インダクタＬ２は自身に流れている電流を維持すべく、インダクタＬ２の両端子間の電圧を上昇させる。これにより、コンデンサＣ２，Ｃ３夫々に蓄えられていた電荷が急速に放出され、ＦＥＴ５２，５３夫々において、ドレイン及びソース間の電圧がゼロとなる。

制御部５５は、ＦＥＴ５２，５３夫々におけるドレイン及びソース間の電圧がゼロとなった場合に第２状態を作り出す。このため、ＦＥＴ５２，５３夫々をオフからオンにする場合に生じるスイッチング損失が低い。

制御部５５が第２状態を作り出した場合、電流が端子Ｔ１からＦＥＴ５２、変圧器１１のインダクタ１１ａ、インダクタＬ２、ＦＥＴ５３及び端子Ｔ２の順に流れる。これにより、変圧器１１のインダクタ１１ａにおいて、端子Ｔ６側の端子の電位を基準として、インダクタＬ２側の端子に負の電圧が印加される。

ＦＥＴ５１，５２，５３，５４が第２状態である間、コンデンサＣ１の一方の端子、及び、コンデンサＣ４の他方の端子夫々に、端子Ｔ１から電流が流れ込み、コンデンサＣ１，Ｃ４夫々に電荷が蓄積される。これにより、ＦＥＴ５１，５４夫々について、ソースの電位を基準としてドレインに正の電圧が印加される。

制御部５５が第２状態から停止状態を作り出した場合、コンデンサＣ１，Ｃ４が放電を開始する。コンデンサＣ１の放電により、電流がコンデンサＣ１から、コンデンサＣ２、変圧器１１のインダクタ１１ａ、インダクタＬ２、コンデンサＣ１の順に流れ、コンデンサＣ２に電荷が蓄積される。

コンデンサＣ４の放電により、電流がコンデンサＣ４から、変圧器１１のインダクタ１１ａ、インダクタＬ２、コンデンサＣ３及びコンデンサＣ４の順に流れ、コンデンサＣ３に電荷が蓄積される。

ＦＥＴ５１，５２，５３，５４が第２状態から停止状態に移行した場合、インダクタＬ２に流れる電流が低下し、インダクタＬ２は自身に流れる電流を維持すべく、インダクタＬ２の両端子間の電圧を上昇させる。これにより、コンデンサＣ１，Ｃ４夫々に蓄積されていた電荷が急速に放出され、ＦＥＴ５１，５４夫々において、ドレイン及びソース間の電圧がゼロとなる。

制御部５５は、ＦＥＴ５１，５４夫々におけるドレイン及びソース間の電圧がゼロとなった場合に第１状態を作り出す。このため、ＦＥＴ５１，５４夫々をオフからオンにする場合に生じるスイッチング損失が低い。

以上のように、制御部５５が停止状態を介して第１及び第２状態を交互に作り出すことによって、インダクタ１１ａにおけるＦＥＴ５４側の端子の電位を基準として、インダクタＬ２側の端子に正及び負の電圧が交互に印加される。これにより、変圧器１１のインダクタ１１ａの両端子間には交流電圧が印加される。

変圧器１１は、インダクタ１１ａに印加された交流電圧を変圧し、変圧した交流電圧をインダクタ１１ｂの両端子から端子Ｔ７，Ｔ８間に印加する。端子Ｔ８の電位を基準として端子Ｔ７に正の電圧が印加された場合、電流が端子Ｔ７からダイオードＤ１を介してインダクタＬ１に向かって流れ、インダクタＬ１に向かって流れた電流は、ダイオードＤ４を介して端子Ｔ８に流れる。また、端子Ｔ８の電位を基準として端子Ｔ７に負の電圧が印加された場合、電流が端子Ｔ８からダイオードＤ３を介してインダクタＬ１に向かって流れ、インダクタＬ１に向かって流れた電流は、ダイオードＤ２を介して端子Ｔ７に流れる。

従って、端子Ｔ７，Ｔ８間に交流電圧が印加された場合、端子Ｔ８の電位を基準として端子Ｔ７に印加される電圧の正負に関係なく、電流が常にインダクタＬ１のダイオードＤ３側の端子からインダクタＬ１のコンデンサＣ５側の端子に向かって流れる。これにより、コンデンサＣ５の他方の端子の電位を基準としたインダクタＬ１の一方の端子の電圧は常に正となり、ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４によって、端子Ｔ７，Ｔ８間に印加された交流電圧の全波整流が行われ、該交流電圧は直流電圧に整流される。

インダクタＬ１のインピーダンスは、コンデンサＣ５の他方の端子とインダクタＬ１の一方の端子との間に印加された直流電圧の低周波成分に対して小さく、該直流電圧の高周波成分に対して大きい。また、コンデンサＣ５のインピーダンスは、コンデンサＣ５の他方の端子とインダクタＬ１の一方の端子との間に印加された直流電圧の低周波成分に対して大きく、該直流電圧の高周波成分に対して小さい。

従って、コンデンサＣ５の他方の端子とインダクタＬ１の一方の端子との間に印加された直流電圧の高周波成分に係る電流は、インダクタＬ１を流れにくく、更には、コンデンサＣ５を介して端子Ｔ８に流れる。これにより、コンデンサＣ５の他方の端子とインダクタＬ１の一方の端子との間に印加された直流電圧の高周波成分が端子Ｔ３，Ｔ４から出力されることはない。

コンデンサＣ５の他方の端子とインダクタＬ１の一方の端子との間に印加された直流電圧の低周波成分に係る電流は、インピーダンスが大きいコンデンサＣ５に流れにくいため、インピーダンスが小さいインダクタＬ１を介して端子Ｔ３に流れ、低周波成分からなる平滑化された直流電圧が端子Ｔ３，Ｔ４から出力される。
以上のようにして、ＤＣＤＣコンバータ５は、端子Ｔ１，Ｔ２に印加された直流電圧を変圧し、変圧した直流電圧を端子Ｔ３，Ｔ４から出力する。

制御部５５は、ＤＣＤＣコンバータ５による変圧の停止を指示する停止信号を受け付けた場合、ＦＥＴ５１，５２，５３，５４をオフにして、ＤＣＤＣコンバータ５による変圧を停止する。

なお、柱部４２ｃでの磁気飽和を防止するために、柱部４２ｃの下端面を基台４１の前記一面に当接せずに、柱部４２ｃの下端面と基台４１の前記一面との間にギャップを設けてもよい。同様に、柱部４３ｃでの磁気飽和を防止するために、柱部４３ｃの下端面を基台４１の前記一面に当接せずに、柱部４３ｃの下端面と基台４１の前記一面との間にギャップを設けても良い。

また、基台４１の形状は平板状に限定されず、例えば、基台４１は、本体４２の柱部４２ｂ，４２ｃ，４２ｄ、及び、本体４３の柱部４３ｂ，４３ｃ，４３ｄ夫々に対向する位置に柱部が設けられていてもよい。

また、磁性体４は、基台４１の代わりに、本体４２の柱部４２ｂ，４２ｃ，４２ｄ夫々の下端面が当接される基台と、本体４３夫々の柱部４３ｂ，４３ｃ，４３ｄ夫々の下端面が当接される基台とを各別に備えてもよい。磁性体４は、巻線２，３夫々を鎖交する磁路が形成される部分と、巻線２を鎖交する磁路が形成される部分とを有していればよい。

本体４２，４３の形状はＥ字状に限定されない。本体４２，４３夫々が有する柱部の数は、３に限定されず、２又は４以上であってもよい。

巻線２の立設部分２２は、本体部分２１に対して垂直をなさなくてもよい。また、巻線２のターン数は、１に限定されず、２以上であってもよい。巻線３のターン数は、５に限定されず、１、２、３、４又は６以上であってもよい。

開示された本実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

１ 電磁部品
２，３ 巻線
２２ 立設部分
４ 磁性体
４１ 基台
４２ｃ，４３ｃ 柱部

Claims (3)

1. ２つの柱状のコア部を有する磁性体と、断面が矩形状をなす導線からなり、前記２つのコア部の一方に巻回してある第１巻線と、前記２つのコア部に巻回してある第２巻線とを備える電磁部品において、
   前記第１巻線の一部は、前記２つのコア部の間で、前記第１巻線の巻回軸方向に屈曲していること
   を特徴とする電磁部品。
2. 前記磁性体は前記２つのコア部の端面が共に当接されるヨーク部を更に有すること
   を特徴とする請求項１に記載の電磁部品。
3. 前記ヨーク部は平板状をなすこと
   を特徴とする請求項２に記載の電磁部品。

Images