JP2014007335A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2014007335A JP2014007335A JP2012143016A JP2012143016A JP2014007335A JP 2014007335 A JP2014007335 A JP 2014007335A JP 2012143016 A JP2012143016 A JP 2012143016A JP 2012143016 A JP2012143016 A JP 2012143016A JP 2014007335 A JP2014007335 A JP 2014007335A
- Authority
- JP
- Japan
- Prior art keywords
- threshold gain
- region
- light emitting
- semiconductor
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】水平方向への発振を抑制することができるVCSELを提供する。
【解決手段】半導体発光素子1は、基板11、活性層21、第1のミラー部24、第2のミラー部25、絶縁領域25a及び発光窓部51a,51bを備える。半導体積層方向に直交する方向に発振するための第1閾値利得を増大させる閾値利得増大部が、半導体積層方向からみて発光窓部51a,51bと重ならない領域又は素子の側部に形成されている。閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得である第2閾値利得と第1閾値利得との大小関係を変更するように形成されている。
【選択図】図2
【解決手段】半導体発光素子1は、基板11、活性層21、第1のミラー部24、第2のミラー部25、絶縁領域25a及び発光窓部51a,51bを備える。半導体積層方向に直交する方向に発振するための第1閾値利得を増大させる閾値利得増大部が、半導体積層方向からみて発光窓部51a,51bと重ならない領域又は素子の側部に形成されている。閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得である第2閾値利得と第1閾値利得との大小関係を変更するように形成されている。
【選択図】図2
Description
本発明は、半導体発光素子に関するものである。
従来、半導体発光素子の一例として、垂直共振器型面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)が知られている。VCSELは、電流が供給されることによって発光する活性層の上下に半導体のミラー層を設けることによって、半導体基板に対して垂直方向に共振器が構成される発光素子である。
このようなVCSELを二次元にアレイ化したVCSELアレイが知られている(例えば、特許文献1,2参照。)特許文献1,2記載の半導体発光素子は、いわゆるプレーナ型のVCSELをアレイ化したVCSELアレイであって、一方の導電型を有する基板及びミラー層、さらに活性層を、VCSELアレイを構成している個々のVCSELで分離することなく共通化している。そして、光出力先となる他方の導電型を形成する層に、活性層への電流を狭窄する電流狭窄領域を形成するための絶縁領域が形成され、これにより、個々のVCSELの電流狭窄領域(すなわち活性層の発光領域)が分離されている。絶縁領域は、プロトン等のイオン注入によって形成される。
VCSELアレイのメリットの一つは、アレイ化によって発光領域の面積が増大するため、素子の高出力化を図ることができる点にある。しかしながら、特許文献1,2記載のプレーナ型VCSELアレイの構造を用いて発光面積を増大させた場合には、活性層で発生した光が水平方向の素子端面から出力されるだけでなく水平方向に発振してしまい、結果として垂直方向への光出力が低下するおそれがある。また、単一のVCSELの発光領域を拡大して高出力化を図ることも考えられるが、この場合もアレイ化と同様に水平方向に発振して垂直方向への光出力が低下するおそれがある。本技術分野では、VCSELにおいて水平方向への発振を抑制することが望まれている。
本発明の一側面に係る半導体発光素子は、基板、活性層、第1のミラー部、第2のミラー部及び発光窓部を備える。活性層は、基板上に形成され、電流が供給されることによって発光する領域を有する。第1のミラー部は、活性層よりも基板側に配置される。第2のミラー部は、第1のミラー部との間に活性層が介在して配置される。発光窓部は、活性層で発生した光を出力する。ここで、半導体積層方向に直交する方向に発振するための閾値利得である第1閾値利得を増大させる閾値利得増大部が、半導体積層方向からみて発光窓部と重ならない領域又は素子の側部に形成されている。閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得である第2閾値利得と第1閾値利得との大小関係を変更するように形成される。
この半導体発光素子では、半導体積層方向に直交する方向に発振するための閾値利得である第1閾値利得を増大させ、半導体積層方向に発振するための閾値利得である第2閾値利得と第1閾値利得との大小関係を変更するように閾値利得増大部が形成されている。閾値利得増大部は、半導体積層方向からみて発光窓部と重ならない領域又は素子の側部に形成されているため、半導体積層方向への発振、すなわち第2閾値利得には影響を与えず、第1閾値利得のみを変更することができる。このため、第1閾値利得を増大させて、第2閾値利得との大小関係を変更し、水平方向への発振を抑制することが可能となる。
一実施形態では、閾値利得増大部の形成前において第2閾値利得が第1閾値利得以上であってもよい。このように、形成前において光が水平方向へ発振する半導体発光素子を、閾値利得増大部を形成することで垂直方向へ発振させるように変更することができる。
一実施形態では、閾値利得増大部は、該閾値利得増大部の形成前後において端面発光モードに対する該半導体発光素子の側面の反射率を減少させるための反射率低下領域であってもよい。一実施形態では、閾値利得増大部は、該半導体発光素子の側面に配置され、該閾値利得増大部の形成前後において端面発光モードに対する該半導体発光素子の側面の反射率を減少させるための光吸収部材であってもよい。このように構成することで、水平方向の端面反射を抑制して水平方向への発振を抑制することができる。
一実施形態では、閾値利得増大部は、第1のミラー部及び第2のミラー部の少なくとも一方に形成された、光を減衰させる損失領域であってもよい。このように構成することで、水平方向への導波路を阻害して水平方向への発振を抑制することができる。
一実施形態では、プロトンを注入することにより第2のミラー部に形成された絶縁領域と、半導体積層方向からみて絶縁領域に囲まれた電流狭窄領域と、を備えてもよい。そして、発光窓部は、半導体積層方向からみて電流狭窄領域と重なる位置に、電流狭窄領域に対応して形成されてもよい。
一実施形態では、第1閾値利得geは、端面発光モードに対する一端面の反射率をRe1、端面発光モードに対する他端面の反射率をRe2、光を減衰させる損失領域の損失をα、損失領域の長さの素子全体における和をL1、活性層の利得領域の長さの素子全体における和をL、端面発光モードに対する光閉じ込め係数をΓeとすると、
で表現されてもよい。また、第2閾値利得gvは、第1のミラー部の反射率をRv1、第2のミラー部の反射率をRv2、第1のミラー部及び第2のミラー部によって構成される共振器の実効共振器長をLv、面発光モードに対する光閉じ込め係数をΓvとすると、
で表現されてもよい。このように、第1閾値利得geが第2閾値利得gvよりも大きくなるように、端面発光モードに対する端面の反射率Re1,Re2、損失領域の損失α、損失領域の長さの素子全体における和L1、活性層の利得領域の長さの素子全体における和Lを変更する閾値利得増大部を形成してもよい。
で表現されてもよい。また、第2閾値利得gvは、第1のミラー部の反射率をRv1、第2のミラー部の反射率をRv2、第1のミラー部及び第2のミラー部によって構成される共振器の実効共振器長をLv、面発光モードに対する光閉じ込め係数をΓvとすると、
で表現されてもよい。このように、第1閾値利得geが第2閾値利得gvよりも大きくなるように、端面発光モードに対する端面の反射率Re1,Re2、損失領域の損失α、損失領域の長さの素子全体における和L1、活性層の利得領域の長さの素子全体における和Lを変更する閾値利得増大部を形成してもよい。
本発明によれば、VCSELにおいて水平方向への発振を抑制することができる。
以下、添付図面を参照して本発明の実施形態について説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。
(第1実施形態)
第1実施形態に係る半導体発光素子は、垂直共振器型面発光レーザ(VCSEL)である。なお、本実施形態に係るVCSELは、単一のVCSELのみならず、複数の出射窓(発光窓部)からレーザを出力するVCSELアレイであってもよい。以下では説明理解の容易性を考慮して、VCSELアレイの場合を例に説明する。また、複数の発光窓部を備えるVCSELの構造は、1つの発光窓部を有するVCSEL構造が周期的に繰り返されるものであるため、以下では説明理解の容易性を考慮して、2つの出射窓を備えるVCSELアレイについて詳細を説明する。
第1実施形態に係る半導体発光素子は、垂直共振器型面発光レーザ(VCSEL)である。なお、本実施形態に係るVCSELは、単一のVCSELのみならず、複数の出射窓(発光窓部)からレーザを出力するVCSELアレイであってもよい。以下では説明理解の容易性を考慮して、VCSELアレイの場合を例に説明する。また、複数の発光窓部を備えるVCSELの構造は、1つの発光窓部を有するVCSEL構造が周期的に繰り返されるものであるため、以下では説明理解の容易性を考慮して、2つの出射窓を備えるVCSELアレイについて詳細を説明する。
本実施形態に係るVCSEL1は、閾値利得増大部を備える。閾値利得増大部は、光が発振するための条件である閾値利得を増大させる領域や部材であり、詳細は後述する。最初に、閾値利得増大部を形成する前のVCSELについて概要を説明する。図1は、閾値利得増大部を形成する前のVCSELアレイの断面図である。
図1に示すように、VCSELには、基板11上に活性層21を含む積層体が形成されている。VCSELは、2つの発光窓部51a,51bを有するVCSELアレイである。発光窓部51a,51bは、基板11の裏面(積層体が積層された主面に対向する主面)に、積層体の半導体積層方向に直交する方向に沿って所定の間隔を空けて形成されている。なお、VCSELは上方からみて例えば矩形を呈する。
基板11は、半導体基板であり、例えばn型のGaAs基板が用いられる。活性層21は、電流が供給されることによって所定の発光スペクトルで発光する発光層である。このような活性層21としては、例えば、GaAs/Al0.3Ga0.7Asの半導体積層構造で構成された多重量子井戸(MQW:Multi Quantum Well)活性層を用いることができる。活性層21は、2つの発光窓部51a,51bに応じて分断されることなく、発光窓部51a,51bで共通化されている。積層体は、この活性層21から発せられた光を垂直に共振させる垂直共振器の全て又は一部を構成している。
積層体において、活性層21の基板11側には、下部n型DBR層(第1のミラー部)24が形成されている。下部n型DBR層24は、活性層21から発光された光を反射する機能を備えており、例えばAl組成比が異なるAlGaAs層が交互に積層された半導体多層構造が用いられる。
また、積層体において、活性層21の上方に上部p型DBR層(第2のミラー部)25が形成されている。すなわち、上部p型DBR層25は、下部n型DBR層24との間に活性層21が配置されるように形成されている。この上部p型DBR層25は、下部n型DBR層24と同様に、活性層21から発生された光を反射する機能を備えており、例えばAl組成比が異なるAlGaAs層が交互に積層された半導体多層構造が用いられる。
上部p型DBR層25には、絶縁領域25aが形成されている。絶縁領域25aは、活性層21に対する電流を絶縁する絶縁領域であり、例えばプロトン等のイオン注入によって形成される。絶縁領域25aは、半導体積層方向からみて発光窓部51a,51bと重ならないように形成されている。これにより、半導体積層方向からみて絶縁領域25aに囲まれた電流狭窄領域25b,25cが形成される。すなわち、電流狭窄領域25b,25cは、その個数及び位置が発光窓部51a,51bの個数及び位置に対応するとともに、半導体積層方向に直交する方向に沿って形成される。電流狭窄領域25bは、半導体積層方向からみて発光窓部51aと重なる位置に形成される。同様に、電流狭窄領域25cは、半導体積層方向からみて発光窓部51bと重なる位置に形成される。なお、活性層21からの発光が窓部に到達するまでの光の拡がりを考慮して、半導体積層方向からみて電流狭窄領域25c及び発光窓部51bのそれぞれが部分的に重なっていてもよい。
上部p型DBR層25上には、キャップ層50がそれぞれ設けられている。キャップ層50は例えばGaAs等の半導体で形成される。キャップ層50には、電流を供給する電極部材(不図示)がマウントされる。
基板11の裏面には、電極部材51が設けられており、該電極部材51の一部領域を円形の開口とすることによって発光窓部51a,51bが形成されている。発光窓部51a,51bには、反射防止膜層30,31がそれぞれ設けられている。
このように、図1に示すVCSELにおいて、下部n型DBR層24と上部p型DBR層25との間に活性層21が介在するため、活性層21で発生された光が下部n型DBR層24と上部p型DBR層25との間で共振する垂直共振器B1,B2が形成される。また、上部p型DBR層25は、下部DBR層24に比べて反射率が高く構成され、これにより、基板11の裏面側に形成された発光窓部51a,51bから共振した光の一部を出射する構成となっている。
また、活性層21と下部n型DBR層24との間には下部クラッド層22が形成され、活性層21と上部p型DBR層25との間には、上部クラッド層23が形成されている。尚、クラッド層22,23は、個々の半導体発光素子において必要に応じて形成すればよい。
VCSELに電流が供給されると、電流狭窄領域25b,25cによって電流が絞り込まれて活性層21に供給される。すなわち、垂直共振器B1,B2に含まれる活性層21の領域のみに電流が供給され、これにより活性層21の該領域が発光する。そして、発生した光が垂直共振器B1,B2によって共振され発光窓部51a,51bから光L1,L2として出力される。このとき、水平方向にも光L3,L4が出力され、場合によっては発振する。
ここで、本実施形態に係る半導体発光素子1には、半導体積層方向に直交する方向に発振するための閾値利得(第1閾値利得)を増大させる閾値利得増大部が形成されている。この閾値利得増大部は、半導体積層方向からみて発光窓部51a,51bと重ならない領域に形成される。閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得(第2閾値利得)と、半導体積層方向に直交する方向に発振するための閾値利得との大小関係を変更するように形成される。
以下、閾値利得増大部の詳細を説明する。図2は、図1に示す半導体発光素子1の概要図である。図2では、複数のVCSELアレイの周期を省略して、2つの発光窓部のみを示している。図2に示すように、VCSEL型の半導体発光素子1では、垂直共振器を構成する部分が利得領域となり、利得領域以外の領域に、光の損失を生じさせる領域であって、光を減衰させる損失領域が形成されている。すなわち、損失領域が閾値利得増大部となる。以下、垂直方向の発振を面発光モード、水平方向の発振を端面発光モードとして説明する。
半導体発光素子の基本モードが面発光モードとなるか端面発光モードとなるかは、面発光モードの閾値利得と端面発光モードの閾値利得との大小関係によって決定される。面発光モードの閾値利得(第2閾値利得)gvは、自由キャリア吸収等による内部損失を無視すると、十分大きな発光径に対しては、以下の数式(1)で表現される。
ここで、Rv1は下部n型DBR層24の反射率、Rv2は上部p型DBR層25の反射率、Lvは下部n型DBR層24及び上部p型DBR層25によって構成される共振器B1(又は共振器B2)の実効共振器長、Γvは面発光モードに対する光閉じ込め係数である。
ここで、Rv1は下部n型DBR層24の反射率、Rv2は上部p型DBR層25の反射率、Lvは下部n型DBR層24及び上部p型DBR層25によって構成される共振器B1(又は共振器B2)の実効共振器長、Γvは面発光モードに対する光閉じ込め係数である。
一方、端面発光モードの閾値利得(第1閾値利得)geは、以下の数式(2)で表現される。
ここで、Re1は端面発光モードに対する該半導体発光素子1の一端面の反射率、Re2は端面発光モードに対する該半導体発光素子1の他端面の反射率、αは光を減衰させる損失領域(すなわち利得領域以外の領域)の損失、L1は損失領域の長さの素子全体における和、Lは活性層の利得領域の長さの素子全体における和、Γeは端面発光モードに対する光閉じ込め係数である。
ここで、Re1は端面発光モードに対する該半導体発光素子1の一端面の反射率、Re2は端面発光モードに対する該半導体発光素子1の他端面の反射率、αは光を減衰させる損失領域(すなわち利得領域以外の領域)の損失、L1は損失領域の長さの素子全体における和、Lは活性層の利得領域の長さの素子全体における和、Γeは端面発光モードに対する光閉じ込め係数である。
第2閾値利得gvが、第1閾値利得geよりも小さい場合には、面発光モードが支配的となる。一方、第2閾値利得gvが、第1閾値利得geよりも大きい場合には、端面発光モードが支配的となる。すなわち、形成されたVCSELの第1閾値利得ge及び第2閾値利得gvの大小関係が該VCSELの発光モードを決定する。
ここで、図1に示すVCSEL、すなわち、損失領域を形成する前の半導体発光素子について、第1閾値利得ge及び第2閾値利得gvの大小関係について検討する。図3は、面発光モード及び端面発光モードそれぞれの閾値利得の利得領域長依存性を示すグラフである。横軸が利得領域の長さの素子全体における和Lであり、縦軸が閾値利得の大きさである。図3では、上記数式(2)において、該半導体発光素子1の端面の反射率Re1,Re2をそれぞれ30%、α=0としている。なお、光閉じ込め係数Γe,Γvやミラー層の反射率Rv1,Rv1については、計算上仮定した素子構造によって一義的に定まる値を採用した。図3に示すように、面発光モードの閾値利得である第2閾値利得gvは、利得領域の総長さLに対して一定である。一方、端面発光モードの閾値利得である第1閾値利得geは、閾値利得の総長さLが大きくなるに従って減少する。
利得領域の総長さLが約200μm以下の場合には、面発光モードに係る第2閾値利得gvの方が端面発光モードに係る第1閾値利得geよりも小さい。このため、利得領域の総長さLが約200μm以下の場合には、損失領域を形成しなくても面発光モードが支配的となる。一方、利得領域の総長さLが約200μmより大きい場合には、大小関係が逆転し、端面発光モードに係る第1閾値利得geの方が面発光モードに係る第2閾値利得gvよりも小さくなる。このため、端面反射率が30%であって利得領域の総長さLが約200μmより大きい場合には、損失領域を形成しければ端面発光モードが支配的となる。すなわちVCSELの垂直方向への光L1,L2が大幅に減少する。このため、利得領域の総長さLが約200μmより大きい場合には、面発光モードが支配的となるように損失領域を形成する必要があることがわかる。
図4は、損失の大きさと、面発光モードと端面発光モードとが切り替わる利得領域の総長さLHとの関係を示すグラフである。横軸が面発光モードと端面発光モードとが切り替わる利得領域の長さLHであり、縦軸が損失の大きさα・L1/Lである。図4では、上記数式(2)において、該半導体発光素子1の端面の反射率Re1,Re2をそれぞれ30%としている。なお、光閉じ込め係数Γe,Γvやミラー層の反射率Rv1,Rv1については、計算上仮定した素子構造によって一義的に定まる値を採用した。図4に示すように、損失領域の大きさを大きくしていくと、面発光モードと端面発光モードとが切り替わる利得領域の総長さLHが大きくなることがわかる。このことから、損失領域を設けることで、利得領域の総長さLがより長い半導体発光素子、すなわち高出力化を図るべく発光領域を増大させたVCSELに対しても面発光モードが支配的になるように形成することが可能となる。
図5は、本実施形態に係る半導体発光素子1の概要図である。半導体発光素子1は、図1に示すVCSELに、閾値利得増大部として損失領域を形成したVCSELである。なお、本実施形態に係る半導体発光素子1は、損失領域A1,A3,A5を形成する前において、面発光モードの第2閾値利得gvが端面発光モードの第1閾値利得ge以上となる素子である。
図5に示すように、半導体発光素子1は、損失領域A1,A3,A5と利得領域A2,A4とを有する。損失領域A1,A3,A5は、半導体積層方向からみて発光窓部51a,51bと重ならない領域に形成される。例えば、半導体積層方向からみて発光窓部51a,51bと重ならない領域に位置する上部p型DBR層25に形成される。損失領域A1,A3,A5は、半導体積層方向からみて利得領域A2,A4を環状に囲むように形成される。なお、損失領域A1,A3,A5の形成位置は、上部p型DBR層25だけに限定されるものではなく、半導体積層方向からみて発光窓部51a,51bと重ならない領域に位置する活性層21、上部クラッド層23、下部クラッド層22及び下部n型DBR層24の少なくとも1つに形成されてもよい。なお図5では、損失領域A1,A3,A5が基板11を除く領域としているが、損失領域は基板11に形成されてもよい。
損失領域A1,A3,A5は、例えばイオン注入によって形成され、光を吸収する領域である。あるいは、損失領域A1,A3,A5は、エッチング等の加工によって形成され、光を散乱する領域である。あるいは、損失領域A1,A3,A5は、エッチング等の加工によって形成され、上部p型DBR層25又は下部n型DBR層24の反射率が低下した領域である。
半導体積層方向からみて発光窓部51a,51bと重なる領域は、利得領域A2,A4となる。すなわち、上記数式(2)において、L1が損失領域A1,A3,A5の半導体積層方向に直交する方向の長さの和であり、Lが活性層21の利得領域A2,A4の半導体積層方向に直交する方向の長さの和となる。
損失領域A1,A3,A5が形成されることによって、端面発光モードの第1閾値利得geが面発光モードの第2閾値利得gvよりも大きくなる。すなわち、損失領域A1,A3,A5は、面発光モードの第2閾値利得gvから損失領域A1,A3,A5を形成する前における端面発光モードの第1閾値利得geを減算した値以上に、第1閾値利得geを増大させるように形成される。これにより、損失領域A1,A3,A5の形成前後において半導体積層方向に発振するための面発光モードの第2閾値利得gvと、半導体積層方向に直交する方向に発振するための端面発光モードの第1閾値利得geとの大小関係が変更される。
以上、第1実施形態に係る半導体発光素子1によれば、半導体積層方向に直交する方向に発振するための第1閾値利得geを増大させ、半導体積層方向に発振するための第2閾値利得gvと第1閾値利得geとの大小関係を変更するように損失領域A1,A3,A5が形成されている。損失領域A1,A3,A5は、半導体積層方向からみて発光窓部51a,51bと重ならない領域に形成されているため、半導体積層方向への発振、すなわち第2閾値利得gvには影響を与えず、第1閾値利得geのみを変更することができる。このため、第1閾値利得geを増大させて、第1閾値利得geと第2閾値利得gvとの大小関係を変更し、水平方向への発振を抑制することが可能となる。
また、高出力化を図るために単一のVCSELをアレイ化して、利得領域の総長さを200μm以上に増大させたり、単一のVCSELの利得領域の径を200μm以上に増大させたりした場合には、図3に示すように反射率30%の場合において200μm以上に利得領域を拡大すると水平方向へ発振する。このため、200μm以上に利得領域を拡大することは困難である。一方、本実施形態に係る半導体発光素子1のように、損失領域A1,A3,A5を形成することで、半導体発光素子1の基本モードを変更することができる。例えば、図4に示すように、反射率30%の場合において、200μm以上の利得領域の長さを有する半導体発光素子であっても、面発光モードの方が端面発光モードよりも支配的となるように形成することができる。例えば、損失45[cm−1]を与えることで、700μmの利得領域の長さを有する半導体発光素子を形成することができる。そして、損失領域A1,A3,A5が半導体積層方向からみて利得領域A2,A4を環状に囲むように形成され、利得領域の出力パワー密度が同一であると仮定すると、損失領域の形成前後において光出力を約12倍の高出力とすることができる。
(第2実施形態)
第2実施形態に係る半導体発光素子1は、第1実施形態に係る半導体発光素子1とほぼ同様に構成されており、閾値利得増大部として、損失領域A1,A3,A5が形成されるのではなく、端面発光モードに対する反射率を低下させる領域が該半導体発光素子1の側部に形成されたり、端面発光モードに対する反射率を低下させる部材が該半導体発光素子1の側部に配置されている点が相違する。以下では説明理解の容易性を考慮して、第1実施形態との相違点を中心に説明し、重複する説明は省略する。
第2実施形態に係る半導体発光素子1は、第1実施形態に係る半導体発光素子1とほぼ同様に構成されており、閾値利得増大部として、損失領域A1,A3,A5が形成されるのではなく、端面発光モードに対する反射率を低下させる領域が該半導体発光素子1の側部に形成されたり、端面発光モードに対する反射率を低下させる部材が該半導体発光素子1の側部に配置されている点が相違する。以下では説明理解の容易性を考慮して、第1実施形態との相違点を中心に説明し、重複する説明は省略する。
図6は、端面発光モードに対する端面(側面)の反射率の大きさと、面発光モードと端面発光モードとが切り替わる利得領域の総長さLHとの関係を示すグラフである。横軸が面発光モードと端面発光モードとが切り替わる利得領域の長さLHであり、縦軸が反射率である。図6では、上記数式(2)において、損失α=0としている。なお、光閉じ込め係数Γe,Γvやミラー層の反射率Rv1,Rv1については、計算上仮定した素子構造によって一義的に定まる値を採用した。図6に示すように、活性層21の端面の反斜率の大きさを小さくしていくと、面発光モードと端面発光モードとが切り替わる利得領域の総長さLHが大きくなることがわかる。このことから、活性層21の端面の反斜率を小さくすることで、利得領域の総長さLがより長い半導体発光素子、すなわち高出力化を図るべく発光領域を増大させたVCSELに対しても面発光モードが支配的になるように形成することが可能となる。
図7は、本実施形態に係る半導体発光素子1の概要図である。半導体発光素子1は、図1に示すVCSELに、閾値利得増大部として反射率低下領域を形成したVCSELである。なお、本実施形態に係る半導体発光素子1は、反射率低下領域A6,A7を形成する前において、面発光モードの第2閾値利得gvが端面発光モードの第1閾値利得ge以上となる素子である。
図7に示すように、反射率低下領域A6,A7は、半導体積層方向からみて発光窓部51a,51bと重ならない領域であって、該半導体発光素子1の側部に形成される。例えば、積層体を構成するキャップ層50、上部p型DBR層25、上部クラッド層23、活性層21、下部クラッド層22及び下部n型DBR層24の少なくとも1つの層の側面に形成されてもよい。なお、反射率低下領域A6,A7の何れか一方のみ形成してもよい。
反射率低下領域A6,A7は、例えば端面が粗面になるように加工が施された領域である。あるいは、反射率低下領域A6,A7は、端面が半導体積層方向と平行にならないように加工された領域である。あるいは、該半導体発光素子1の側部に設けられ、該半導体発光素子1の両端部の反射率を低下するものであってもよい。例えば、反射率を低下させる材料や光吸収部材をコーティングしてもよい。
反射率低下領域A6,A7が形成されることによって、端面発光モードの第1閾値利得geが面発光モードの第2閾値利得gvよりも大きくなる。すなわち、反射率低下領域A6,A7は、面発光モードの第2閾値利得gvから反射率低下領域A6,A7を形成する前における端面発光モードの第1閾値利得geを減算した値以上に、第1閾値利得geを増大させるように形成される。これにより、反射率低下領域A6,A7の形成前後において半導体積層方向に発振するための面発光モードの第2閾値利得gvと、半導体積層方向に直交する方向に発振するための端面発光モードの第1閾値利得geとの大小関係が変更される。
以上、第2実施形態に係る半導体発光素子1によれば、半導体積層方向に直交する方向に発振するための第1閾値利得geを増大させ、半導体積層方向に発振するための第2閾値利得gvと第1閾値利得geとの大小関係を変更するように反射率低下領域A6,A7が形成されている。反射率低下領域A6,A7は、活性層21の両端面に形成されているため、半導体積層方向への発振、すなわち第2閾値利得gvには影響を与えず、第1閾値利得geのみを変更することができる。このため、第1閾値利得geを増大させて、第1閾値利得geと第2閾値利得gvとの大小関係を変更し、水平方向への発振を抑制することが可能となる。
また、高出力化を図るために単一のVCSELをアレイ化して、利得領域の総長さを200μm以上に増大させたり、単一のVCSELの利得領域の径を200μm以上に増大させたりした場合には、図3に示すように反射率30%の場合において200μm以上に利得領域を拡大すると水平方向へ発振する。このため、200μm以上に利得領域を拡大することは困難である。一方、本実施形態に係る半導体発光素子1のように、反射率低下領域A6,A7を形成することで、半導体発光素子1の基本モードを変更することができる。例えば、図6に示すように、反射率を数%とすることで、700μmの利得領域の長さを有する半導体発光素子を形成することができる。利得領域の出力パワー密度が同一であると仮定すると、反射率低下領域の形成前後において光出力を約12倍の高出力とすることができる。
なお、上述した実施形態は、本発明に係る半導体発光素子の一例を示すものである。本発明に係る半導体発光素子は、実施形態に係る半導体発光素子に限られるものではなく、実施形態に係る半導体発光素子を変形し、又は他のものに適用したものであってもよい。
例えば、上述した実施形態では、n型の基板11を用いた半導体発光素子1について説明したが、p型の基板を用いて、実施形態のn型とp型を入れ替えて構成される半導体発光素子に適用した場合であっても、水平方向の発振を抑制することができる。
また、上述した第1実施形態では、損失領域A1,A3,A5が利得領域A2,A4に挟まれている例を図示したが、損失領域A1,A3,A5は利得領域A2,A4間に必ず形成される必要はない。例えば、3以上の発光窓部を有する場合において、各利得領域間に必ず損失領域を設ける必要はなく、第2閾値利得gvと第1閾値利得geとの大小関係を変更する範囲で適宜設ければよい。また、損失領域A1,A3,A5が利得領域A2,A4を環状に囲む例を説明したが、例えば半導体発光素子1が半導体積層方向からみて矩形の場合には、損失領域A1,A3,A5は、矩形の辺に沿った2方向のうち少なくとも何れか一方の方向に並ぶように形成されていてもよい。
また、上述した第1実施形態及び第2実施形態を組み合わせて、第1閾値利得geと第2閾値利得gvとの大小関係を変更してもよい。
また、上述した実施形態では、絶縁領域25aが形成された半導体発光素子の例を説明したが、電流狭窄領域25aは形成されていなくてもよい。
1…半導体発光素子、11…基板、21…活性層、22…酸化狭窄層、24…下部n型DBR層(第1のミラー部)、25…上部p型DBR層(第2のミラー部)、25a…絶縁領域、25b,25c…電流狭窄領域、25d,25e,25f…底面、51a,51b…発光窓部、A1,A3,A5…損失領域(閾値利得増大部)、A2,A4…利得領域、A6,A7…反射率低下領域(閾値利得増大部)。
Claims (7)
- 基板と、
前記基板上に形成され、電流が供給されることによって発光する領域を有する活性層と、
前記活性層よりも前記基板側に配置される第1のミラー部と、
前記第1のミラー部との間に前記活性層が介在して配置された第2のミラー部と、
前記活性層で発生した光を出力する発光窓部と、
を備え、
半導体積層方向に直交する方向に発振するための閾値利得である第1閾値利得を増大させる閾値利得増大部が、半導体積層方向からみて前記発光窓部と重ならない領域又は素子の側部に形成されており、
前記閾値利得増大部は、該閾値利得増大部の形成前後において半導体積層方向に発振するための閾値利得である第2閾値利得と前記第1閾値利得との大小関係を変更するように形成された半導体発光素子。 - 前記閾値利得増大部の形成前において前記第2閾値利得が前記第1閾値利得以上である請求項1に記載の半導体発光素子。
- 前記閾値利得増大部は、該閾値利得増大部の形成前後において端面発光モードに対する該半導体発光素子の側面の反射率を減少させるための反射率低下領域である請求項1又は2に記載の半導体発光素子。
- 前記閾値利得増大部は、該半導体発光素子の側面に配置され、該閾値利得増大部の形成前後において端面発光モードに対する該半導体発光素子の側面の反射率を減少させるための光吸収部材である請求項1又は2に記載の半導体発光素子。
- 前記閾値利得増大部は、前記第1のミラー部及び前記第2のミラー部の少なくとも一方に形成された、光を減衰させる損失領域である請求項1〜4の何れか一項に記載の半導体発光素子。
- プロトンを注入することにより前記第2のミラー部に形成された絶縁領域と、
半導体積層方向からみて前記絶縁領域に囲まれた電流狭窄領域と、
を備え、
前記発光窓部は、半導体積層方向からみて前記電流狭窄領域と重なる位置に、前記電流狭窄領域に対応して形成された請求項1〜5の何れか一項に記載の半導体発光素子。 - 前記第1閾値利得は、端面発光モードに対する一端面の反射率をRe1、端面発光モードに対する他端面の反射率をRe2、光を減衰させる損失領域の損失をα、前記損失領域の長さの素子全体における和をL1、前記活性層の利得領域の長さの素子全体における和をL、端面発光モードに対する光閉じ込め係数をΓeとすると、
で表現され、
前記第2閾値利得は、前記第1のミラー部の反射率をRv1、前記第2のミラー部の反射率をRv2、前記第1のミラー部及び前記第2のミラー部によって構成される共振器の実効共振器長をLv、面発光モードに対する光閉じ込め係数をΓvとすると、
で表現される請求項1〜6の何れか一項に記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012143016A JP2014007335A (ja) | 2012-06-26 | 2012-06-26 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012143016A JP2014007335A (ja) | 2012-06-26 | 2012-06-26 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014007335A true JP2014007335A (ja) | 2014-01-16 |
Family
ID=50104798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012143016A Pending JP2014007335A (ja) | 2012-06-26 | 2012-06-26 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014007335A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021182640A (ja) * | 2017-08-31 | 2021-11-25 | アップル インコーポレイテッドApple Inc. | 2次元均一グリッドvcselアレイへの任意パターンの生成 |
US11852463B2 (en) | 2011-08-09 | 2023-12-26 | Apple Inc. | Projectors of structured light |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289287A (ja) * | 1988-05-17 | 1989-11-21 | Kokusai Denshin Denwa Co Ltd <Kdd> | 半導体光増幅素子 |
JPH0832178A (ja) * | 1994-07-07 | 1996-02-02 | Hewlett Packard Co <Hp> | 表面発光レーザ・ダイオード・アレイ |
JPH09283860A (ja) * | 1996-04-12 | 1997-10-31 | Canon Inc | 偏波方向の安定化した面発光半導体レーザ |
US5712865A (en) * | 1995-09-28 | 1998-01-27 | Sandia Corporation | Temperature-insensitive vertical-cavity surface-emitting lasers and method for fabrication thereof |
JPH11354885A (ja) * | 1998-06-09 | 1999-12-24 | Toshiba Corp | 面発光型レーザ及び半導体発光装置 |
JP2003086895A (ja) * | 2001-09-14 | 2003-03-20 | Toshiba Corp | 垂直共振器型半導体発光素子 |
JP2003124570A (ja) * | 2001-10-16 | 2003-04-25 | Canon Inc | 面発光半導体レーザ装置、及びその製造方法 |
JP2005079582A (ja) * | 2003-08-29 | 2005-03-24 | Osram Opto Semiconductors Gmbh | 半導体チップを備えた半導体レーザ |
-
2012
- 2012-06-26 JP JP2012143016A patent/JP2014007335A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01289287A (ja) * | 1988-05-17 | 1989-11-21 | Kokusai Denshin Denwa Co Ltd <Kdd> | 半導体光増幅素子 |
JPH0832178A (ja) * | 1994-07-07 | 1996-02-02 | Hewlett Packard Co <Hp> | 表面発光レーザ・ダイオード・アレイ |
US5712865A (en) * | 1995-09-28 | 1998-01-27 | Sandia Corporation | Temperature-insensitive vertical-cavity surface-emitting lasers and method for fabrication thereof |
JPH09283860A (ja) * | 1996-04-12 | 1997-10-31 | Canon Inc | 偏波方向の安定化した面発光半導体レーザ |
JPH11354885A (ja) * | 1998-06-09 | 1999-12-24 | Toshiba Corp | 面発光型レーザ及び半導体発光装置 |
JP2003086895A (ja) * | 2001-09-14 | 2003-03-20 | Toshiba Corp | 垂直共振器型半導体発光素子 |
JP2003124570A (ja) * | 2001-10-16 | 2003-04-25 | Canon Inc | 面発光半導体レーザ装置、及びその製造方法 |
JP2005079582A (ja) * | 2003-08-29 | 2005-03-24 | Osram Opto Semiconductors Gmbh | 半導体チップを備えた半導体レーザ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11852463B2 (en) | 2011-08-09 | 2023-12-26 | Apple Inc. | Projectors of structured light |
JP2021182640A (ja) * | 2017-08-31 | 2021-11-25 | アップル インコーポレイテッドApple Inc. | 2次元均一グリッドvcselアレイへの任意パターンの生成 |
JP7210663B2 (ja) | 2017-08-31 | 2023-01-23 | アップル インコーポレイテッド | 2次元均一グリッドvcselアレイへの任意パターンの生成 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5376104B2 (ja) | 面発光型半導体レーザ | |
US7912105B2 (en) | Vertical cavity surface emitting laser | |
US7974324B2 (en) | Surface-emitting laser device | |
JP5593700B2 (ja) | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 | |
JPWO2007029538A1 (ja) | 2次元フォトニック結晶面発光レーザ光源 | |
JP7212882B2 (ja) | 垂直共振器型発光素子 | |
JP4878322B2 (ja) | 面発光レーザ素子および面発光レーザ素子の製造方法 | |
US20100046565A1 (en) | Vertical cavity surface emitting laser | |
JP7453489B2 (ja) | 波長変換装置及び発光装置 | |
JP5434201B2 (ja) | 半導体レーザ | |
JP5998701B2 (ja) | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 | |
JP2006114894A (ja) | トンネル接合を備えた高出力レーザー素子、及び該レーザー素子用のレーザーポンピング部 | |
JP7306675B2 (ja) | 2次元フォトニック結晶面発光レーザ | |
JP2013021205A (ja) | 面発光レーザダイオード | |
JP2006229222A (ja) | 変調器内蔵型の光ポンピング半導体レーザー素子 | |
JP5590829B2 (ja) | 面発光レーザ、面発光レーザアレイ及び画像形成装置 | |
WO2020080160A1 (ja) | 垂直共振器型発光素子 | |
US9118167B2 (en) | Vertical cavity surface emitting laser | |
JP2013201222A (ja) | 面発光レーザ素子 | |
JP2014007335A (ja) | 半導体発光素子 | |
JP5006242B2 (ja) | 面発光半導体レーザ素子 | |
JP2008034478A (ja) | 面発光レーザ素子 | |
JP2010045249A (ja) | 半導体発光素子およびその製造方法 | |
JP7288360B2 (ja) | 垂直共振器型発光素子 | |
JP2007227860A (ja) | 半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160531 |