JP2013526039A - リードフレーム識別のためのインターリーフ - Google Patents
リードフレーム識別のためのインターリーフ Download PDFInfo
- Publication number
- JP2013526039A JP2013526039A JP2013506297A JP2013506297A JP2013526039A JP 2013526039 A JP2013526039 A JP 2013526039A JP 2013506297 A JP2013506297 A JP 2013506297A JP 2013506297 A JP2013506297 A JP 2013506297A JP 2013526039 A JP2013526039 A JP 2013526039A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- sheet
- leadframe
- interleaf
- frame sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
Description
Claims (12)
- 集積回路デバイスをつくる方法であって、
各々が、複数のリードフレームと、前記リードフレームシートの隣接するリードフレームシート間に介在するインターリーフ部材を含む複数のインターリーフ部材とを含む、リードフレームシートのスタックを提供することであって、前記複数のインターリーフ部材が前記リードフレームシートを識別するしるしを含むこと、
アッセンブリマシン上にリードフレームシートの前記スタックをロードすること、
前記第1のリードフレームシートから第1のインターリーフ部材を取り除くこと、
前記第1のリードフレームシートを前記アッセンブリマシンの取り付け面上に搬送すること、及び
半導体ダイを前記第1のリードフレームシート上の前記複数のリードフレームのそれぞれに取り付けること、
を含む、方法。 - 請求項1に記載の方法であって、前記しるしが、前記リードフレームシートに関連付けられた部品数を識別する少なくとも一つのデータ識別子を含み、前記方法が、
前記第1のリードフレームシートのための部品数を決定するため前記第1のインターリーフ部材から前記データ識別子を読み出すこと、
前記半導体ダイを組み立てるためのビルドリストと比較することにより前記第1のリードフレームシートのための前記部品数を確認すること、及び
前記部品数正しいことが確認された場合にのみ、前記搬送すること及び前記取り付けることを可能にすること、
を更に含む、方法。 - 請求項2に記載の方法であって、前記データ識別子が更に、前記リードフレームシートのための仕上げテクスチャを識別し、前記前記識別子を読み出すことが、前記部品数及び前記仕上げテクスチャを決定することを含み、前記確認することが、前記部品数及び前記仕上げテクスチャ両方を確認することを含む、方法。
- 請求項3に記載の方法であって、前記を読み出すことが、前記アッセンブリマシンにより読み出すことを含む、方法。
- 請求項4に記載の方法であって、前記アッセンブリマシンがパターン認識システムを含み、前記読み出しの前に、前記アッセンブリマシンが前記第1のリードフレームシート及び前記第1のインターリーフ部材をピックアップし、前記第1のインターリーフ部材がその後前記アッセンブリマシンにより前記第1のリードフレームシートから取り除かれる、方法。
- 請求項5に記載の方法であって、前記しるしが、マシン読出し可能な英数字シーケンス又はマシン読出し可能なバーコードを含む、方法。
- 請求項1に記載の方法であって、前記リードフレームシートが、ダウンセットされた部分を含み、前記複数のインターリーフ部材が、前記リードフレームシートの前記ダウンセットされた部分間にクリアランスのためダイカット開口を有する、方法。
- 請求項1に記載の方法であって、前記取り除くこと、前記搬送すること、及び前記取り付けることが、完全に自動化されたステップで前記アッセンブリマシンにより実行される、方法。
- 集積回路(IC)デバイスをつくる方法であって、
各々が、複数のリードフレームと、前記リードフレームシートの隣接するリードフレームシート間に介在するインターリーフ部材を含む複数のインターリーフ部材とを含む、リードフレームシートのスタックを提供することであって、前記複数のインターリーフ部材がリードフレームシートに関連付けられた部品数を識別する少なくとも一つのデータ識別子を含むしるしを含むこと、
アッセンブリマシン上にリードフレームシートの前記スタックをロードすること、
シートのための前記部品数を決定するため第1のインターリーフ部材から前記データ識別子を読み出すこと、
前記第1のリードフレームシートから第1のインターリーフ部材を取り除くこと、
半導体ダイを組み立てるためのビルドリストと比較することにより前記第1のリードフレームシートのための前記部品数を確認すること、
前記部品数が正しいことが確認された場合にのみ前記第1のリードフレームシートを前記アッセンブリマシンの取り付け面上に搬送すること、及び
半導体ダイを前記第1のリードフレームシート上の前記複数のリードフレームのそれぞれに取り付けること、
を含む、方法。 - 請求項9に記載の方法であって、前記データ識別子が更に、前記リードフレームシートのための仕上げテクスチャを識別し、前記識別子の前記読み出しが、前記部品数及び前記仕上げテクスチャを決定することを含み、前記確認することが、前記部品数及び前記仕上げテクスチャを確認することを含む、方法。
- 請求項9に記載の方法であって、前記アッセンブリマシンがパターン認識システムを含み、前記読み出しが前記アッセンブリマシンによって実行され、前記読み出しの前に、前記アッセンブリマシンが前記第1のリードフレームシート及び前記第1のインターリーフ部材をピックアップし、前記第1のインターリーフ部材がその後前記アッセンブリマシンにより前記第1のリードフレームシートから取り除かれる、方法。
- 請求項9に記載の方法であって、前記しるしが、人間が読出し可能なフォーマット及びマシン読出し可能な英数字シーケンス又はマシン読出し可能なバーコードを含む、方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US32629510P | 2010-04-21 | 2010-04-21 | |
US61/326,295 | 2010-04-21 | ||
US12/870,181 | 2010-08-27 | ||
US12/870,181 US8377747B2 (en) | 2010-04-21 | 2010-08-27 | Interleaf for leadframe identification |
PCT/US2011/033378 WO2011133743A2 (en) | 2010-04-21 | 2011-04-21 | Interleaf for leadframe identification |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013526039A true JP2013526039A (ja) | 2013-06-20 |
JP2013526039A5 JP2013526039A5 (ja) | 2014-06-05 |
Family
ID=44816131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013506297A Pending JP2013526039A (ja) | 2010-04-21 | 2011-04-21 | リードフレーム識別のためのインターリーフ |
Country Status (4)
Country | Link |
---|---|
US (2) | US8377747B2 (ja) |
JP (1) | JP2013526039A (ja) |
CN (1) | CN102834917B (ja) |
WO (1) | WO2011133743A2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722565A (ja) * | 1993-07-02 | 1995-01-24 | Mitsubishi Electric Corp | リードフレームおよびその情報識別装置 |
JPH10223818A (ja) * | 1996-12-03 | 1998-08-21 | Ishii Kosaku Kenkyusho:Kk | Icリードフレーム加工システム |
US20040026515A1 (en) * | 2000-08-30 | 2004-02-12 | Rumsey Brad D. | Descriptor for identifying a defective die site and methods of formation |
JP2009260201A (ja) * | 2008-04-16 | 2009-11-05 | Powertech Technology Inc | チップ実装装置、及び、チップパッケージアレイ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644102A (en) * | 1994-03-01 | 1997-07-01 | Lsi Logic Corporation | Integrated circuit packages with distinctive coloration |
KR970008438A (ko) | 1995-07-21 | 1997-02-24 | 김광호 | 리드 프레임 분리 장치 |
US5956838A (en) * | 1996-12-03 | 1999-09-28 | Ishii Tool & Engineering Corp. | IC leadframe processing system |
US6049624A (en) | 1998-02-20 | 2000-04-11 | Micron Technology, Inc. | Non-lot based method for assembling integrated circuit devices |
US6610386B2 (en) | 1998-12-31 | 2003-08-26 | Eastman Kodak Company | Transferable support for applying data to an object |
JP2001217259A (ja) | 2000-02-02 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 電子部品の実装用装置 |
KR20010103421A (ko) | 2000-05-10 | 2001-11-23 | 윤종용 | 리드 프레임 이송 장치 |
US7031791B1 (en) * | 2001-02-27 | 2006-04-18 | Cypress Semiconductor Corp. | Method and system for a reject management protocol within a back-end integrated circuit manufacturing process |
JP2004193189A (ja) * | 2002-12-09 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置の生産管理システム |
US7511364B2 (en) * | 2004-08-31 | 2009-03-31 | Micron Technology, Inc. | Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same |
US20070240304A1 (en) | 2006-04-12 | 2007-10-18 | Eisenhardt Randolph W | RFID article with interleaf |
US8035205B2 (en) * | 2007-01-05 | 2011-10-11 | Stats Chippac, Inc. | Molding compound flow controller |
US8026127B2 (en) * | 2008-05-16 | 2011-09-27 | Stats Chippac Ltd. | Integrated circuit package system with slotted die paddle and method of manufacture thereof |
-
2010
- 2010-08-27 US US12/870,181 patent/US8377747B2/en active Active
-
2011
- 2011-04-21 JP JP2013506297A patent/JP2013526039A/ja active Pending
- 2011-04-21 WO PCT/US2011/033378 patent/WO2011133743A2/en active Application Filing
- 2011-04-21 CN CN201180018249.XA patent/CN102834917B/zh active Active
-
2013
- 2013-01-21 US US13/746,067 patent/US20130130411A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722565A (ja) * | 1993-07-02 | 1995-01-24 | Mitsubishi Electric Corp | リードフレームおよびその情報識別装置 |
JPH10223818A (ja) * | 1996-12-03 | 1998-08-21 | Ishii Kosaku Kenkyusho:Kk | Icリードフレーム加工システム |
US20040026515A1 (en) * | 2000-08-30 | 2004-02-12 | Rumsey Brad D. | Descriptor for identifying a defective die site and methods of formation |
JP2009260201A (ja) * | 2008-04-16 | 2009-11-05 | Powertech Technology Inc | チップ実装装置、及び、チップパッケージアレイ |
Also Published As
Publication number | Publication date |
---|---|
US8377747B2 (en) | 2013-02-19 |
US20130130411A1 (en) | 2013-05-23 |
CN102834917A (zh) | 2012-12-19 |
CN102834917B (zh) | 2016-05-04 |
WO2011133743A2 (en) | 2011-10-27 |
US20110263051A1 (en) | 2011-10-27 |
WO2011133743A3 (en) | 2012-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8649896B2 (en) | Manufacturing method of semiconductor device | |
KR101015268B1 (ko) | 리드프레임 기반 플래시 메모리 카드 | |
US6905891B2 (en) | Method for processing multiple semiconductor devices for test | |
JP2009164206A (ja) | 半導体装置及びその製造方法 | |
US7318307B2 (en) | Method and device for packaging and transporting electronic components | |
JP2013526039A (ja) | リードフレーム識別のためのインターリーフ | |
US8937372B2 (en) | Integrated circuit package system with molded strip protrusion | |
US8999752B1 (en) | Semiconductor packaging identifier | |
JP2013157626A (ja) | 半導体装置の製造方法 | |
US20160379846A1 (en) | Semiconductor packages separated using a sacrificial material | |
JP6415411B2 (ja) | 半導体装置の製造方法 | |
CN102163544B (zh) | 封装载板条及其防止混料方法 | |
CN104425330B (zh) | 搬运集成电路的方法和结构 | |
KR101095623B1 (ko) | 싱귤레이션 장비의 스트립 이송방법 | |
CN110877001A (zh) | 点胶装置 | |
US20190295914A1 (en) | Semiconductor device package and a method of manufacturing the same | |
US6413796B1 (en) | Tape for semiconductor package, method of manufacturing the same, and method of manufacturing the package using the tape | |
EP4290571A1 (en) | Electronic package with heatsink and manufacturing method therefor | |
JP2018177299A (ja) | キャリアテープ、キャリアテープを用いた電子部品の梱包体、梱包装置、梱包方法および実装方法 | |
CN111863772B (zh) | 定位方法、封装组件及封装结构 | |
JP3719440B2 (ja) | フラットコイルの実装方法 | |
JP2013526039A5 (ja) | ||
GB2363252A (en) | Method of extraction of known ball grid array substrate rejects by applying magnetic material to defective sites | |
JP4178674B2 (ja) | フィルム基板搬送用プレート及びフィルム基板搬送方法 | |
KR20100004398U (ko) | 반도체소자 몰딩시스템용 금형장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140418 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160209 |