JP2013526039A - リードフレーム識別のためのインターリーフ - Google Patents

リードフレーム識別のためのインターリーフ Download PDF

Info

Publication number
JP2013526039A
JP2013526039A JP2013506297A JP2013506297A JP2013526039A JP 2013526039 A JP2013526039 A JP 2013526039A JP 2013506297 A JP2013506297 A JP 2013506297A JP 2013506297 A JP2013506297 A JP 2013506297A JP 2013526039 A JP2013526039 A JP 2013526039A
Authority
JP
Japan
Prior art keywords
lead frame
sheet
leadframe
interleaf
frame sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013506297A
Other languages
English (en)
Other versions
JP2013526039A5 (ja
Inventor
ピー テルカンプ ジョン
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2013526039A publication Critical patent/JP2013526039A/ja
Publication of JP2013526039A5 publication Critical patent/JP2013526039A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49565Side rails of the lead frame, e.g. with perforations, sprocket holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

集積回路(IC)デバイスをつくる方法が、各々、複数のリードフレームと隣接するリードフレームシート間に介在するインターリーフ部材とを含むリードフレームシートのスタックを含むリードフレームシートを提供すること(101)を含む。インターリーフ部材はリードフレームシートを識別するしるしを含む(101)。リードフレームのスタックシートがアッセンブリマシン上にロードされる(102)。第1のインターリーフ部材が第1のリードフレームシートから取り除かれる(103)。第1のリードフレームシートは、アッセンブリマシンの取り付け面上に搬送される(104)。半導体ダイは第1のリードフレームシート上のリードフレームに取り付けられる(105)。この方法は、第1のリードフレームシートの部品数及びリード表面テクスチャ仕上げを決定するため第1のインターリーフ部材からしるしを読むこと、ビルドリストと比較することにより第1のリードフレームシートの部品数を確認すること、及び部品数が確認された場合にのみアッセンブリマシンの取り付け面上に第1のリードフレームシートを搬送することを含み得る。

Description

本願は、集積回路のアッセンブリに関し、更に特定して言えば、集積回路(IC)デバイスをつくる間のリードフレームの識別に関連する。
半導体リードフレームは、一般的に、ボックス内にスタックされたリードフレームシート(又は「ストリップ」)として供給される。リードフレームシートは、各々幅10リードフレーム、長さ20リードフレームのシートなどの複数のリードフレームを含む。リードフレームボックスの蓋は、典型的に、そのリードフレームに関連付けられた部品数及びリード表面テクスチャ仕上げを識別するラベルを含む。それぞれのリードフレームシート間には、通例、リードフレームシートの絡みを防ぐため強化のために提供されるインターリーフが提供される。インターリーフは、紙(例えば、リントフリーペーパー)、ボール紙、又はプラスチックフィルムを含む、種々の材料を含み得る。
所定のアッセンブリオペレーションにおけるアッセンブリオペレーションは典型的に、複数の異なるダイを複数の異なるリードフレームに組み立てる。同じ種類(例えば、クワッドフラットパック(QFP))のリードフレームは、種々のサイズ(例えば、ジオメトリ)及び配置だけでなく種々の異なる表面テクスチャ仕上げを有し得る。
アッセンブリにおいて適切なリードフレームが用いられることを確実にするための方法は、リードフレームシートのサイドレールに部品数をスタンピング又はエッチングすることを含む。この方法に関する一つの問題は、スタンピング又はエッチングの後リード表面テクスチャ仕上げが付加され、後で用いられるリード表面テクスチャ仕上げは、スタンピング又はエッチングオペレーションで識別可能ではない可能性がある。そのため、識別番号の一部のみ(機械的設計)が通常、リードフレームシートのサイドレールをスタンピング又はエッチングすることにより刻印される。リードフレームシートのサイドレールをスタンピング又はエッチングすることに関連する他の問題は、付加的なツールが必要とされること、及びスタンピング又はエッチングされる数がリードフレームシートのジオメトリ(即ち、反り)に不都合な影響を与える恐れがある可能性を含む。
リードフレームを仕上げした後のインクプリントは、リードフレーム識別のための別の既知の方法である。しかし、リードフレームの仕上げ後のインクプリントは、金属リードフレーム表面上のインク用の長い乾燥時間のため、一般的にうまくいかない。高速プリント(例えば、インクドット)インクは、金属リードフレーム表面上にうまくつかず、又は汚れ及びその結果の識別可能な識別子情報のロスを避けるためにリードフレームシートのスタック前に乾燥させるのに充分に速く乾燥しない。
従って、部品数は、一般的に、リードフレームボックスの蓋上に印刷されるのみであり、これは、そのスタックがダイマウンタマシンのリードフレーム蓄積スタックにロードされた後リードフレームのスタックから離される。複数のリードフレームボックスからのリードフレームを含むリードフレームスタックは、一般的に、所定のビルドオペレーションのため所定の時間にダイマウンタの蓄積スタック内に置かれる。
識別可能な部品数(その仕上げを含む)は、リードフレームシート自体にプリントすることができないため、リードフレーム部品数、異なる仕上げ又は異なるサプライヤからのリードフレームシートの混合は問題となり得る。例えば、ダイマウンタでの切り替えの間、そのマウンタの蓄積スタック内の未使用のリードフレームシートは、その蓄積スタックから取り除かれ、リードフレームボックスに戻され、これは、もはや部品数識別情報を有するその蓋を有さない。これらの未使用のリードフレームシートの後の利用は、リードフレーム部品数、異なる仕上げ、又は異なるサプライヤからのリードフレームシートの混合につながり得る。
開示される実施例は、複数のリードフレームを識別するしるしを含む、隣接するリードフレームシート間に提供されるインターリーフ部材を用いてICデバイスをつくる方法を記載する。開示される実施例は、上述のようにアッセンブリマシンのリードフレームシートのスタック内の未使用のリードフレームシートが、その蓄積スタックから取り除かれ、リードフレームボックスに戻されるとき、アッセンブリマシン(例えば、ダイマウンタマシン)での切り替えにより生じる混合など、アッセンブリの間のリードフレーム部品数、異なる仕上げ又は異なるサプライヤからのリードフレームシートの混合の問題を解決する。
開示される方法は、一般的に、各々が複数のリードフレームを含む、リードフレームシートのスタックを提供することを含む。複数のインターリーフ部材は、隣接するリードフレームシート間に介在するインターリーフ部材を含む。リードフレームのスタックシートがアッセンブリマシン(例えば、ダイマウンタマシン)上にロードされる。第1の(例えば、トップ)インターリーフ部材が第1のリードフレームシートから取り除かれる。第1のリードフレームシートは、その後、アッセンブリマシンの取り付け面上に搬送される。半導体ダイは、その後、複数のリードフレームのそれぞれのリードフレームを第1のリードフレームシート上に取り付けられる。
このしるしは、全体として、そのリードフレームに関連付けられた部品数を識別する少なくとも一つのデータ識別子を含む。この方法は、インターリーフ部材からデータ識別子を読みだすことを含み得る第1のリードフレームシートの部品数を決定するため、半導体ダイを組み立てるためのビルドリストと比較することにより第1のリードフレームシート上の部品数を確認すること、及び部品数、及び任意で更にリード仕上げが、正しいことが確認された場合にのみ上に搬送すること及び取り付けることを振興することを可能にする。重要なことには、リードフレームシートのスタック内の隣接するリードフレームシート間に位置するしるしを有する開示されるインターリーフ部材は、アッセンブリプロセスの間、そのスタックの消費にわたって保持されるべきリードフレームのスタックの識別を可能にする。
図1Aは、本発明の一実施例に従って、リードフレームシートを識別するしるしを含むリードフレームシートのスタック内のリードフレームシート間のインターリーフ部材を用いてICデバイスをつくる一例の方法のステップを示すフローチャートである。
図1Bは、本発明の別の実施例に従って、リードフレームシートを識別するしるしを含むリードフレームシートのスタック内のリードフレームシート間のインターリーフ部材を用いてICデバイスをつくる一例の方法のステップを示すフローチャートである。
図2は、開示される実施例に従って、リードフレーム部品数を識別するためのリードフレームシート上の英数字の部品数識別子を含むしるしを有する、一例のインターリーフ部材の描写である。
本発明の原理を実装するための多くの方法の幾つかを例示するため添付の図面を参照して例示の実施例を説明する。
図1Aは、本発明の一実施例に従って、リードフレームシートを識別するしるしを含むリードフレームシートのスタックのリードフレームシート間にインターリーフ部材を用いて集積回路(IC)デバイスをつくる一例の方法100におけるステップを示すフローチャートである。このインターリーフ部材はしるしを提供するため、開示されるリードフレームシートには、全般的に、上述のようにリードフレームシートのジオメトリ(即ち、反り)の不都合な影響を受ける恐れがある、如何なるスタンプされた又はエッチングされた識別子もない。
開示される実施例は、鉛フリーパッケージ(例えば、クワッドフラットパッケージ)及びリード付パッケージのいずれにも適用され得る。本明細書で定義するように、インターリーフ部材は、絡みを避け、表面仕上げを保護するためにリードフレームシートを支持及び分離するため、半導体リードフレームシートの層間におかれるセパレータである。
ステップ101は、各々が、複数のリードフレームと、隣接するリードフレームシート間に介在するインターリーフ部材を含む複数のインターリーフ部材とを含む、リードフレームシートのスタックを提供することを含む。インターリーフ部材は、アッセンブリプロセスの間そのスタックの消費にわたっていつでも、各リードフレームシートの識別が確認され得るようにリードフレームシートを識別するしるしを含む。開示されるインターリーフ部材は、リントフリーペーパー、ボール紙又はプラスチックフィルムを含む、種々の材料を含み得る。インターリーフ部材は、異なる重み(厚み)であってよく、「フル」矩形であるか又はリードフレームシートのダウンセットされた部分間のクリアランスのためダイカット開口を有するかのいずれかであってもよい。典型的な実施例において、このしるしは、インターリーフ紙上にインクでプリントされる。
しるしは、一般的に少なくともリードフレームシートのための部品数(例えば、ジオメトリ)を含み、一実施例において、その特定の仕上げのための識別子を更に含む。このしるしは、1つ又は複数のマシン読出し可能な英数字シーケンス又はマシン読出し可能なバーコードを含み得る。一実施例において、このしるしは、人間が読出し可能なフォーマット(例えば、世界中スクリプトが変動するため数字のシーケンス)及びマシン読出し可能な英数字シーケンス又はマシン読出し可能なバーコードの両方を含む。
ステップ102は、ダイ搭載マシンなどのアッセンブリマシン上にリードフレームシートのスタックをロードすることを含む。典型的に、複数のリードフレームボックスからのリードフレームシートは、オペレータによってアッセンブリマシンのリードフレーム蓄積スタック内の単一のスタックに搬送される。
ステップ103は、第1の(例えば、トップ)リードフレームシートから第1のインターリーフ部材を取り除くことを含む。第1のインターリーフ部材は、一般的に、重力により第1のリードフレームシートの上面に保持される。アッセンブリマシンは、一般的に、スタックの上部からリードフレームをピックアップし、これは、ピックアップし及びリードフレームシートの表面からインターリーフ部材取り除くようプログラムされ得る。このピックアップは、典型的に、リードフレームシートのサイドレール部分上に真空を印加することによって実行される。
ステップ104は、第1のリードフレームシートをアッセンブリマシンの取り付け面上に搬送することを含む。ステップ105は、半導体ダイを第1のリードフレームシート上の複数のリードフレームのそれぞれに取り付けることを含む。
図1Bは、本発明の別の実施例に従って、リードフレームシートを識別するしるしを含むリードフレームシートのスタック内のリードフレームシート間のインターリーフ部材を用いてICデバイスをつくる一例の方法150のステップを示すフローチャートである。ステップ151及び152は、方法100のための上述のステップ101及び102と同じである。ステップ153は、第1のリードフレームシートの部品数を決定するため第1のインターリーフ部材からデータ識別子を読みだすことを含む。ステップ154は、方法100のステップ103に従うが、第1のリードフレームシートから第1のインターリーフ部材を取り除くことを含む。
ステップ155は、半導体ダイを組み立てるためのビルドリストと比較することにより第1のリードフレームシートの部品数を確認することを含む。従来技術で既知であるように、このビルドリストが、アッセンブリ「プログラム」を含み、これは、アッセンブリマシンが各異なるアッセンブリを開始する前に各デバイスタイプに対しどのように動作するかを定義するアッセンブリマシンにダウンロードされる。
ステップ156は、ステップ155において部品数が正しいことが確認された場合にのみ、第1のリードフレームシートをアッセンブリマシンの取り付け面上に搬送することを含む。ステップ157は、上述の方法100のステップ105と同じであり、半導体ダイを第1のリードフレームシート上の複数のリードフレームのそれぞれに取り付けることを含む。
一実施例において、インターリーフ部材にプリントされたしるしは部品数及びリード仕上げの両方を識別し、アッセンブリマシンは、インターリーフからしるしを読み出して、リードフレームシートの部品数及びリード仕上げをビルドリストと自動で確認するための視覚システムを有する。この実施例は、アッセンブリマシンに対する改変を含み得る。これは、一般に、マシンのダイ取り付けエリアのための光学的イメージング及び認識があるが、リードフレームスタック/インターリーフの場所での光学的イメージング及び認識はないためである。
図2は、開示される実施例に従って、リードフレーム部品数を識別するため複数のリードフレーム221を含むリードフレームシート上の220英数字の部品数識別子211及び212を含むしるしを有する、一例のインターリーフ部材210の描写200である。識別子211は、機械的ジオメトリを識別し、識別子212は、仕上げ(めっき)及びベース金属(合金)を識別する。文字は、製造環境において識別子211及び212が、助力を借りずに個人により読出し可能であるように充分に大きなサイズにすることができる。上述のように、インターリーフ部材210は、インターリーフ識別子をアッセンブリロットについてビルドリストと比較することにより確認され得るアッセンブリマシンにより取り除かれ得る。
図2の描写200に示すインターリーフ部材210は、リードフレームシート220のダウンセットされた部分間にクリアランスのためダイカット開口を有するが、開示されるインターリーフ部材は、ダウンセットされないリードフレームを識別するなど、完全な矩形として具現化され得る。
開示される実施例の利点は、リードフレーム製造プロセス(カット及びパック)の終わりであり、そのため仕上げ及び最終部品数が既知となった後、インターリーフ部材がリードフレームシート間に置かれることを含む。これに対し、リードフレームシートのサイドレールに部品数を既知のスタンピング又はエッチングすることは、スタンピング又はエッチングされたサイドレールを読むことが困難であるにも関わらず、サイドレールマーキングが仕上げを識別しないように仕上げの前に成される。また、インターリーフ部材へのプリントは、リードフレームシートがスタックされるとマシンによって成され得る。これは、特に個別の乾燥ステップが必要とされないようにインターリーフがペーパーとして具現化される場合、識別子のためのインクが一般的に速く乾燥するためである。また、インターリーフ部材は、アッセンブリロットについてビルドリストと比較することにより自動的に確認され得るアッセンブリ(例えば、ダイマウンタ)マシンにより取り除かれ得る。
開示される実施例は、種々の異なる集積回路デバイス及び関連製品を形成するための種々のアッセンブリフローに統合することができる。集積回路アッセンブリは、単一半導体ダイ、又は複数のスタックされたダイを含むPoP構成などの多数の半導体ダイを含み得る。種々のパッケージ基板を用いることができる。半導体ダイは、障壁層、誘電体層、デバイス構造、アクティブ要素、及びソース領域、ドレイン領域、ビット線、ベース、エミッタ、コレクタ、導電性ライン、導電性ビアなどを含むパッシブ要素を含む、その中に種々の要素を含み得る及び/又はその上の層を含み得る。また、半導体ダイは、バイポーラ、CMOS、BiCMOS及びMEMSプロセスを含む、種々のプロセスから形成され得る。
例示の実施例の文脈で説明したような特徴又はステップのすべて又はその幾つかを有する例示の実施例の文脈で説明した1つ又はそれ以上の特徴又はステップの異なる組み合わせを有する実施例も、本明細書に包含されることも意図している。
当業者であれば、他の多くの実施例及び変形が特許請求の範囲に包含されることが理解されるであろう。

Claims (12)

  1. 集積回路デバイスをつくる方法であって、
    各々が、複数のリードフレームと、前記リードフレームシートの隣接するリードフレームシート間に介在するインターリーフ部材を含む複数のインターリーフ部材とを含む、リードフレームシートのスタックを提供することであって、前記複数のインターリーフ部材が前記リードフレームシートを識別するしるしを含むこと、
    アッセンブリマシン上にリードフレームシートの前記スタックをロードすること、
    前記第1のリードフレームシートから第1のインターリーフ部材を取り除くこと、
    前記第1のリードフレームシートを前記アッセンブリマシンの取り付け面上に搬送すること、及び
    半導体ダイを前記第1のリードフレームシート上の前記複数のリードフレームのそれぞれに取り付けること、
    を含む、方法。
  2. 請求項1に記載の方法であって、前記しるしが、前記リードフレームシートに関連付けられた部品数を識別する少なくとも一つのデータ識別子を含み、前記方法が、
    前記第1のリードフレームシートのための部品数を決定するため前記第1のインターリーフ部材から前記データ識別子を読み出すこと、
    前記半導体ダイを組み立てるためのビルドリストと比較することにより前記第1のリードフレームシートのための前記部品数を確認すること、及び
    前記部品数正しいことが確認された場合にのみ、前記搬送すること及び前記取り付けることを可能にすること、
    を更に含む、方法。
  3. 請求項2に記載の方法であって、前記データ識別子が更に、前記リードフレームシートのための仕上げテクスチャを識別し、前記前記識別子を読み出すことが、前記部品数及び前記仕上げテクスチャを決定することを含み、前記確認することが、前記部品数及び前記仕上げテクスチャ両方を確認することを含む、方法。
  4. 請求項3に記載の方法であって、前記を読み出すことが、前記アッセンブリマシンにより読み出すことを含む、方法。
  5. 請求項4に記載の方法であって、前記アッセンブリマシンがパターン認識システムを含み、前記読み出しの前に、前記アッセンブリマシンが前記第1のリードフレームシート及び前記第1のインターリーフ部材をピックアップし、前記第1のインターリーフ部材がその後前記アッセンブリマシンにより前記第1のリードフレームシートから取り除かれる、方法。
  6. 請求項5に記載の方法であって、前記しるしが、マシン読出し可能な英数字シーケンス又はマシン読出し可能なバーコードを含む、方法。
  7. 請求項1に記載の方法であって、前記リードフレームシートが、ダウンセットされた部分を含み、前記複数のインターリーフ部材が、前記リードフレームシートの前記ダウンセットされた部分間にクリアランスのためダイカット開口を有する、方法。
  8. 請求項1に記載の方法であって、前記取り除くこと、前記搬送すること、及び前記取り付けることが、完全に自動化されたステップで前記アッセンブリマシンにより実行される、方法。
  9. 集積回路(IC)デバイスをつくる方法であって、
    各々が、複数のリードフレームと、前記リードフレームシートの隣接するリードフレームシート間に介在するインターリーフ部材を含む複数のインターリーフ部材とを含む、リードフレームシートのスタックを提供することであって、前記複数のインターリーフ部材がリードフレームシートに関連付けられた部品数を識別する少なくとも一つのデータ識別子を含むしるしを含むこと、
    アッセンブリマシン上にリードフレームシートの前記スタックをロードすること、
    シートのための前記部品数を決定するため第1のインターリーフ部材から前記データ識別子を読み出すこと、
    前記第1のリードフレームシートから第1のインターリーフ部材を取り除くこと、
    半導体ダイを組み立てるためのビルドリストと比較することにより前記第1のリードフレームシートのための前記部品数を確認すること、
    前記部品数が正しいことが確認された場合にのみ前記第1のリードフレームシートを前記アッセンブリマシンの取り付け面上に搬送すること、及び
    半導体ダイを前記第1のリードフレームシート上の前記複数のリードフレームのそれぞれに取り付けること、
    を含む、方法。
  10. 請求項9に記載の方法であって、前記データ識別子が更に、前記リードフレームシートのための仕上げテクスチャを識別し、前記識別子の前記読み出しが、前記部品数及び前記仕上げテクスチャを決定することを含み、前記確認することが、前記部品数及び前記仕上げテクスチャを確認することを含む、方法。
  11. 請求項9に記載の方法であって、前記アッセンブリマシンがパターン認識システムを含み、前記読み出しが前記アッセンブリマシンによって実行され、前記読み出しの前に、前記アッセンブリマシンが前記第1のリードフレームシート及び前記第1のインターリーフ部材をピックアップし、前記第1のインターリーフ部材がその後前記アッセンブリマシンにより前記第1のリードフレームシートから取り除かれる、方法。
  12. 請求項9に記載の方法であって、前記しるしが、人間が読出し可能なフォーマット及びマシン読出し可能な英数字シーケンス又はマシン読出し可能なバーコードを含む、方法。
JP2013506297A 2010-04-21 2011-04-21 リードフレーム識別のためのインターリーフ Pending JP2013526039A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US32629510P 2010-04-21 2010-04-21
US61/326,295 2010-04-21
US12/870,181 2010-08-27
US12/870,181 US8377747B2 (en) 2010-04-21 2010-08-27 Interleaf for leadframe identification
PCT/US2011/033378 WO2011133743A2 (en) 2010-04-21 2011-04-21 Interleaf for leadframe identification

Publications (2)

Publication Number Publication Date
JP2013526039A true JP2013526039A (ja) 2013-06-20
JP2013526039A5 JP2013526039A5 (ja) 2014-06-05

Family

ID=44816131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013506297A Pending JP2013526039A (ja) 2010-04-21 2011-04-21 リードフレーム識別のためのインターリーフ

Country Status (4)

Country Link
US (2) US8377747B2 (ja)
JP (1) JP2013526039A (ja)
CN (1) CN102834917B (ja)
WO (1) WO2011133743A2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722565A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp リードフレームおよびその情報識別装置
JPH10223818A (ja) * 1996-12-03 1998-08-21 Ishii Kosaku Kenkyusho:Kk Icリードフレーム加工システム
US20040026515A1 (en) * 2000-08-30 2004-02-12 Rumsey Brad D. Descriptor for identifying a defective die site and methods of formation
JP2009260201A (ja) * 2008-04-16 2009-11-05 Powertech Technology Inc チップ実装装置、及び、チップパッケージアレイ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644102A (en) * 1994-03-01 1997-07-01 Lsi Logic Corporation Integrated circuit packages with distinctive coloration
KR970008438A (ko) 1995-07-21 1997-02-24 김광호 리드 프레임 분리 장치
US5956838A (en) * 1996-12-03 1999-09-28 Ishii Tool & Engineering Corp. IC leadframe processing system
US6049624A (en) 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
US6610386B2 (en) 1998-12-31 2003-08-26 Eastman Kodak Company Transferable support for applying data to an object
JP2001217259A (ja) 2000-02-02 2001-08-10 Matsushita Electric Ind Co Ltd 電子部品の実装用装置
KR20010103421A (ko) 2000-05-10 2001-11-23 윤종용 리드 프레임 이송 장치
US7031791B1 (en) * 2001-02-27 2006-04-18 Cypress Semiconductor Corp. Method and system for a reject management protocol within a back-end integrated circuit manufacturing process
JP2004193189A (ja) * 2002-12-09 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置の生産管理システム
US7511364B2 (en) * 2004-08-31 2009-03-31 Micron Technology, Inc. Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same
US20070240304A1 (en) 2006-04-12 2007-10-18 Eisenhardt Randolph W RFID article with interleaf
US8035205B2 (en) * 2007-01-05 2011-10-11 Stats Chippac, Inc. Molding compound flow controller
US8026127B2 (en) * 2008-05-16 2011-09-27 Stats Chippac Ltd. Integrated circuit package system with slotted die paddle and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722565A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp リードフレームおよびその情報識別装置
JPH10223818A (ja) * 1996-12-03 1998-08-21 Ishii Kosaku Kenkyusho:Kk Icリードフレーム加工システム
US20040026515A1 (en) * 2000-08-30 2004-02-12 Rumsey Brad D. Descriptor for identifying a defective die site and methods of formation
JP2009260201A (ja) * 2008-04-16 2009-11-05 Powertech Technology Inc チップ実装装置、及び、チップパッケージアレイ

Also Published As

Publication number Publication date
US8377747B2 (en) 2013-02-19
US20130130411A1 (en) 2013-05-23
CN102834917A (zh) 2012-12-19
CN102834917B (zh) 2016-05-04
WO2011133743A2 (en) 2011-10-27
US20110263051A1 (en) 2011-10-27
WO2011133743A3 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
US8649896B2 (en) Manufacturing method of semiconductor device
KR101015268B1 (ko) 리드프레임 기반 플래시 메모리 카드
US6905891B2 (en) Method for processing multiple semiconductor devices for test
JP2009164206A (ja) 半導体装置及びその製造方法
US7318307B2 (en) Method and device for packaging and transporting electronic components
JP2013526039A (ja) リードフレーム識別のためのインターリーフ
US8937372B2 (en) Integrated circuit package system with molded strip protrusion
US8999752B1 (en) Semiconductor packaging identifier
JP2013157626A (ja) 半導体装置の製造方法
US20160379846A1 (en) Semiconductor packages separated using a sacrificial material
JP6415411B2 (ja) 半導体装置の製造方法
CN102163544B (zh) 封装载板条及其防止混料方法
CN104425330B (zh) 搬运集成电路的方法和结构
KR101095623B1 (ko) 싱귤레이션 장비의 스트립 이송방법
CN110877001A (zh) 点胶装置
US20190295914A1 (en) Semiconductor device package and a method of manufacturing the same
US6413796B1 (en) Tape for semiconductor package, method of manufacturing the same, and method of manufacturing the package using the tape
EP4290571A1 (en) Electronic package with heatsink and manufacturing method therefor
JP2018177299A (ja) キャリアテープ、キャリアテープを用いた電子部品の梱包体、梱包装置、梱包方法および実装方法
CN111863772B (zh) 定位方法、封装组件及封装结构
JP3719440B2 (ja) フラットコイルの実装方法
JP2013526039A5 (ja)
GB2363252A (en) Method of extraction of known ball grid array substrate rejects by applying magnetic material to defective sites
JP4178674B2 (ja) フィルム基板搬送用プレート及びフィルム基板搬送方法
KR20100004398U (ko) 반도체소자 몰딩시스템용 금형장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209