CN104425330B - 搬运集成电路的方法和结构 - Google Patents

Abstract

本发明涉及搬运集成电路的方法和结构。在一个实施例中，公开一种包括电介质框架结构、可再粘附垫和标记的托盘。电介质框架结构包括形成有可再粘附垫的凹陷区域。多个集成电路放置在可再粘附垫的可再粘附表面上。电介质框架上的标记反映托盘中多个集成电路中每个集成电路的给定输入‑输出引脚位置。此外，还公开了两种方法。首先，公开了一种使用托盘搬运集成电路的方法。其次，还公开了一种形成托盘的方法。

Description

搬运集成电路的方法和结构

本申请要求2014年8月27日提交的美国专利申请14/470,742和9月3日提交的美国临时专利申请61/873,168的优先权，其全部内容通过引用纳入本文。

技术领域

背景技术

集成电路可在一个位置(即，晶片制造厂)制造但在另一个位置(即，测试和组装厂)封装。不同的晶片制造厂常常使用不同的工艺技术制造集成电路。在这种情况下，部分形成的集成电路或部分形成的集成电路封装件被送到一个半导体制造厂从而可以进一步处理部分形成的器件。

然而，集成电路芯片从一个工厂到另一个工厂的转移很容易受到损害，因为装载和卸载集成电路涉及增加的运送和搬运(handling)程序。例如，当测试操作员手动从运送箱中取出集成电路时，集成电路经常被错误地搬运。在其他实例中，当在集装箱中运输时，集成电路由于静电放电(ESD)事件而受到损坏。

已经开发了诸如适当训练和自动化工具的许多预防步骤来防止集成电路在制造工厂之间转移时受到损坏。然而，当前技术程序的状况仍导致超过30％的集成电路因为不恰当搬运而受到损坏。

正是在上述背景下提出了本文所描述的实施例。

发明内容

本文所描述的实施例包括具有可再粘附表面的集成电路搬运托盘。放置在可再粘附表面上的预定位置处的集成电路芯片由于表面的粘附性质而被保持在该位置中；然而，能够使用不会损坏芯片的预定量的力移除放置在可再粘附材料上的芯片。这种类型的托盘可用来接收以预定配置布置的一个或更多个集成电路芯片，其中集成电路芯片直接放置在可再粘附材料上。在一个实施例中，可使用指定可再粘附表面上芯片位置的预定样板(例如，网格状结构)将集成电路芯片放置在托盘内。在另一个实施例中，可使用自动化拾取和放置工具将集成电路芯片放置在托盘内。可选地，某些实施例能够包括ESD保护膜，其在集成电路芯片放置在可再粘附表面上之后放置在集成电路芯片上方从而防止在运送和搬运期间受到潜在ESD事件的损坏。应当理解的是，本文所描述的实施例能够有利地用于工艺、装置、系统、器件或方法的部分。

本发明的进一步特征、性质和各种优点根据附图和以下优选实施例的详细描述将变得明显。

附图说明

图1示出用于根据本发明的一个实施例搬运集成电路芯片的示例性托盘。

图2示出根据本发明的一个实施例的图1示出的托盘类型的横截面侧视图。

图3示出在其中根据本发明的一个实施例拾取一个或更多个集成电路芯片然后将其放置在图1的托盘上的示例性过程。

图4示出在其中根据本发明的一个实施例从图1的托盘中拾取一个或更多个集成电路芯片随后将其封装的示例性过程。

图5为根据本发明的一个实施例制造图1的托盘的示例性步骤的流程图。

图6为根据本发明的一个实施例示出用于集成电路的图1的搬运托盘的示例性步骤的流程图。

具体实施方式

以下实施例描述能够用于在制造和运送期间存储和运输集成电路芯片的集成电路搬运托盘。注意，本领域技术人员能够修改本文所描述的实施例，并且可在没有一些或全部这些具体细节的情况下实践。在其他情况下，为了避免本发明实施例的不必要模糊，没有详细描述已知操作。

图1意在示例性而非限制性示出根据一个实施例的具有可再粘附表面的集成电路搬运托盘100。托盘100包括壳体框架130、标记器140和具有可再粘附表面110的薄片，其中集成电路(IC)120可放置在该可再粘附表面110上。在某些实施例中，托盘的尺寸可经选择以符合半导体行业中所用的某些标准(例如，联合电子器件工程委员会(JEDEC)标准)的规定，以使托盘能够与符合这些标准的其他设备连用。类似地，集成电路芯片能够以行业标准规定的预定位置放置在可再粘附表面110上。例如，该类标准能够指定集成电路芯片之间的水平和/或垂直间隔，芯片引脚1相对于标记器的位置等。

托盘100可用于将集成电路120从一个位置运输到另一个位置。可作为制造过程的部分使用托盘100，其中托盘100能够直接插入器件搬运设备中或者与器件搬运设备连用，该器件搬运设备使用不会损坏芯片的预定力选择性地从可再粘附表面移除集成电路芯片。在一个实施例中，集成电路芯片放置在可再粘附表面110上的预定位置处，并且设备(诸如自动化拾取和放置机器)可用于放置和/或从可再粘附表面110移除集成电路120。有利地，如果器件的位置符合预定标准(例如，JEDEC标准)，符合标准的设备能够用于放置和移除集成电路芯片。以这种方式配置，用户可直接使用符合JEDEC标准的、他们可获得的器件搬运设备，而不是必须手动地从托盘100移除器件或必须更换或购买新的机器来支持托盘100的搬运。

托盘100还可消除手动(人)干涉因素，这包括手动拾取集成电路120以便为随后的处理操作(例如，封装过程)作准备。应当理解的是，集成电路120的手动取回通常引起非有意地损坏集成电路120。

在一个实施例中，托盘100的X方向的长度和Y方向的长度可分别为140毫米和320mm(见图1)。X和Y长度可基于JEDEC标准。应当理解的是，托盘100的X和Y尺寸符合JEDEC标准，以便相应的器件搬运设备能够接收JEDEC标准大小的托盘100。

托盘100可包括可再粘附表面110可位于其中的凹陷区域或开口。在图1的示例中，可再粘附表面110可位于托盘100的中间部分。作为一个示例，可再粘附表面110可具有135毫米的X方向的长度和315mm的Y方向的长度。在一个合适的布置中，使用“发粘”吸垫形成可再粘附表面110。发粘吸垫可呈现期望的粘附水平。通常情况下，可再粘附表面110可具有水平1(即，具有相对低的粘附能力的吸垫)到水平7(即，具有相对高的粘附能力的吸垫)的范围的粘附水平。作为一个示例，可再粘附表面110可具有6的粘附水平。

在一个实施例中，吸垫的粘附水平能够被选择在预定范围内，其中粘附水平超出在运输期间足于将集成电路芯片保持在位置中的最小值，并且其中粘附水平小于最大值，以便能够从吸垫移除放置在吸垫上的集成电路芯片，而不损坏芯片。如所理解的，吸垫的最小和最大粘附范围以及吸垫的可再粘附表面的所选择的粘附水平能够取决于将要放置在吸垫的可再粘附表面上(并随后)从其移除的集成电路芯片的特性。

通常情况下，可再粘附表面110的可再粘附材料的选择可考虑的因素例如：(i)自动化拾取工具能够从可再粘附表面110拾取集成电路120的最大力以及(ii)在托盘100运输期间将部件保持在可再粘附表面110上的固定位置处所必需的最小粘附水平。可再粘附表面110因此有时可被称为不滑吸垫、抗滑吸垫、防滑吸垫或粘性吸垫，其由弹性材料(例如，硅树脂)、凝胶状材料、具有相对高粘度的材料，和/或具有足够粘附特性的其他材料形成。例如，可再粘附表面110可由具有弹性模量(也被称为杨氏模量)为0.001到0.05、0.001到0.5、0.005到0.01或其他合适范围的材料形成。通常情况下，可再粘附表面的粘附水平足够将集成电路芯片保持在位置中，而不需要使用任何其他结构和方法，例如真空、施加压力或其他粘附材料。

仍参考图1，集成电路120放置在可再粘附表面110的顶表面上。集成电路120的放置可取决于集成电路120的大小。在一个示例性实施例中，当集成电路120的尺寸为40mm×40mm时，最接近角落C的集成电路120在X方向上可被放置在距离角落C 29.22mm的位置，在Y方向上被放置在距离角落C 31.10mm的位置处。其他邻近上述提到的集成电路120的集成电路120在X方向上可被放置在77.46mm处(即位于相同行上的一个)或在Y方向上被放置在距离上述提到的集成电路120的中间点50.56mm的位置处(即位于相同列上的一个)。

在图1的示例中，托盘100可安装至少12个集成电路120，即，每行上有两个集成电路120并且每列上有六个集成电路120。放置和/或从托盘100移除各个芯片的拾取和放置过程被自动化为按照预定样板在托盘100上定位集成电路120。样板可根据如以下因素变化：(i)集成电路120的大小，(ii)拾取工具的大小，以及(iii)ESD问题。例如，第一类型的托盘可用于容纳第一大小的IC芯片，而第二类型的托盘可用于容纳与第一大小不同的第二大小的IC芯片。不同的样板可用于使不同托盘100上的不同大小的芯片对准。当手动地将芯片120放置在托盘100内时，可移除样板(例如具有对应于根据JEDEC标准芯片应当放置在可再粘附表面110上的位置的开口的网格状结构)能够用于将芯片定位在托盘100上(例如，当将芯片放置在托盘100内时，样板可放置在可再粘附表面110上，并且可在层压ESD膜之前移除)。

在某些实施例中，本文所描述的方法和结构还能够与倒装芯片集成电路或引线接合的集成电路连用，其中这种电路放置在可再粘附表面110上而不是集成电路上。对于倒装集成电路，集成电路上的焊锡球可直接地放置在可再粘附表面110的表面上(见，例如，图2)。可选地，引线接合集成电路可在衬底中形成，其中所述衬底使得与粘附垫直接接触(并且衬底顶部上形成的电路系统远离可再粘附表面110的表面朝向)。

返回参考图1，托盘100还可包括诸如标记器140的指示器。标记器140可形成为圆点、凹陷、浅凹或托盘100的边界上的其他可检测标记。标记器140可用于拾取和放置系统中，以便高分辨率摄像机能够检测标记器140的存在。在图1的示例中，标记器140可位于托盘100的左上角(即，接近角落C)。这样配置的标记器140可指示自动化设备，托盘100上的每个芯片120的第一引脚位置(引脚1位置)位于指向角落C的每个芯片的角落处(例如，引脚1位置在每个芯片的左上角)。可选地，标记器140可位于托盘100的右上角(即，接近角落D)。应当理解的是，标记器140应与集成电路120靠近，从而降低错误拾取集成电路120的机会。

图2意在示例性而非限制性示出沿图1中的点划线A-A′截取的横截面侧视图，其包括根据本发明的一个实施例被放置在托盘100上的两个倒装芯片集成电路120。托盘100可类似于图1的托盘100，因此，出于简洁的目的，将不再重复集成电路120、框架130和可再粘附表面110的细节。

如图2所示，静电放电(ESD)膜或胶带210可放置在集成电路120和托盘100的顶部。当将托盘100从一个位置传输到另一个位置时，ESD胶带210可防止ESD事件损坏集成电路120。在集成电路120已经放置在可再粘附表面110上之后，可层压ESD胶带210。

图3意在示例性而非限制性示出在其中根据本发明的一个实施例从半导体晶片拾取集成电路120并将其放置在托盘上的过程。半导体晶片310可包括多个集成电路120。托盘100可类似于图1的托盘100。出于简洁目的，此处将不再重复集成电路120和托盘100的细节。

在图3的示例中，半导体晶片310上存在16个集成电路芯片120。可使用自动化锯切工具将晶片310切割成单个芯片120。然后可使用自动拾取和放置工具320拾取每个集成电路芯片120并将其放置在托盘100的可再粘附表面110上。通常情况下，这种拾取和放置工具在器件搬运器中常常用到。应当理解的是，在半导体晶片310上执行拾取和放置过程之前，会存在多个其他过程。根据上述实施例，样板能够选择性地用于将集成电路芯片放置在可再粘附表面上的预定位置处，并且在芯片已经定位在可再粘附表面上之后，能够将ESD保护薄板放置在芯片的上方以防止芯片受到ESD损坏。

图4意在示例性而非限制性地示出在其中根据本发明的一个实施例能够从托盘拾取集成电路120以及集成电路120用于后续过程的过程。在一个实施例中，后续过程包括将集成电路120安装在封装衬底上、层压整个封装衬底和集成电路120以形成集成电路封装件410(例如，单芯片集成电路封装件或多芯片集成电路封装件)。托盘100可类似于图1-3的托盘100。拾取工具320也可类似于图3的拾取工具320。因此，此处不再重复集成电路120和托盘100的细节。

在图4中，可从托盘100拾取集成电路120。随后，可相应地处理集成电路120以便制造集成电路封装件410。拾取和放置完全消除手动的人为干涉(即，触摸集成电路120)。

图5意在示例性而非限制性示出根据本发明的一个实施例制造用于集成电路的搬运托盘的示例性步骤的流程图。搬运托盘和集成电路可类似于图1的托盘100和集成电路120。

在步骤510，得到框架(例如，塑料成型托盘)。该框架可类似于图1的框架130。在一个实施例中，该框架可具有135.9mm×322.6mm的尺寸。如果需要，该框架可由陶瓷、玻璃、聚合物或其他电介质材料形成。

在步骤520，可蚀刻掉框架表面的一部分以形成凹部。凹部应当为足够大的区域，以便能够根据预定标准将所需数量的部件放置在托盘内。在一个实施例中，蚀刻掉的那部分框架可具有135mm×315mm的尺寸。应当理解的是，蚀刻工艺可类似于半导体行业内通常使用的蚀刻工艺。在某些实施例中，可以选择性地用成型步骤代替步骤510和520，所述成型步骤用于形成具有凹陷开口的托盘。

在步骤530，可再粘附吸垫放置在蚀刻的凹部中。在该实例中，该托盘看起来可类似于图1的托盘100。可再粘附吸垫可类似于布置在可再粘附表面110上的可再粘附吸垫。

图6意在示例性而非限制性示出根据本发明的一个实施例的用于集成电路的搬运托盘的示例性步骤的流程图。类似于图5，搬运托盘和集成电路可类似于图1的托盘100和集成电路120。

在步骤610，接收具有可再粘附吸垫的托盘。该托盘可类似于图1的托盘100。应当理解的是，该托盘符合JEDEC标准，以便可使用JEDEC标准设备执行进一步搬运。可再粘附吸垫可类似于图1的可再粘附表面110。多个集成电路放置在可再粘附吸垫上。在一个实施例中，可以以如图1所示的集成电路120的类似方式将集成电路放置在可再粘附吸垫上。

在步骤620，识别第一引脚标记器。通常情况下，第一引脚标记器位于托盘的左上角。在一个实施例中，第一引脚标记器可类似于图1的标记器140。可使用自动化设备(例如，拾取和放置设备)识别第一引脚标记器。拾取和放置设备可包括拾取工具，其可类似于图3的拾取工具320。在一个实施例中，自动化设备包括能够针对第一引脚标记器扫描托盘的高分辨率摄像机。应当理解的是，识别第一引脚标记器可包括诸如以下步骤：(i)将图象与存储在自动化设备的存储器内的预定标记器对比，以及(ii)确定是否存在类似于预定标记器的结构。

在步骤630，自动化设备的拾取工具位于托盘上的第一集成电路的正上方。托盘上的第一集成电路可以是最靠近标记器的一个(例如，图1的集成电路120的左上角)。从步骤620确定第一引脚标记器的位置后，可接收第一集成电路的信息。

在步骤640，使用拾取工具从托盘移除集成电路。可以以不从其托盘上的原始位置移动其他集成电路的方式从托盘移除该集成电路。可在不移动其他集成电路的情况下移除集成电路的要素包括：(i)托盘上集成电路的放置符合JEDEC，以及(ii)可再粘附材料。

本文所描述的实施例中，裸芯片放置在托盘100上的可再粘附表面上仅为示例性。在其他实施例中，裸集成电路芯片、单芯片集成电路封装件、多芯片集成电路封装件、分离表贴部件和/或其他合适的电子部件可放置在托盘内的可再粘附表面110上。

到目前为止已经针对集成电路描述了本发明的实施例。本文所描述的方法和设备可以纳入到任何合适的电路中。例如，它们可纳入到诸如可编程逻辑器件、专用标准产品(ASSP)和专用集成电路(ASIC)的若干类型的器件中。可编程逻辑器件的示例包括可编程阵列逻辑(PAL)、可编程逻辑阵列(PLA)、现场可编程逻辑阵列(FPLA)、电可编程逻辑器件(EPKD)、电可擦除可编程逻辑器件(EEPLD)、逻辑单元阵列(LCA)、复合可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)，仅列举几例。

本文的一个或更多个实施例中所描述的可编程逻辑器件可以是数据处理系统的部分，该数据处理系统包括以下部件中的一个或更多个：处理器；存储器；IO电路系统；以及外围设备。数据处理能够用于大量的各种应用中，例如计算机联网、数据联网、仪器仪表、视频处理、数字信号处理或其中期望使用可编程或可再次编程逻辑的优点的任何合适的其他应用。可编程逻辑器件能够用于执行各种不同的逻辑功能。例如，可编程逻辑器件能够被配置为处理器或与系统处理器协作的控制器。可编程逻辑器件还可用作仲裁器，其用于仲裁对数据处理系统中的共享资源的访问。在另一个示例中，可编程逻辑器件能够被配置为处理器和系统中其他部件的其中一个之间的接口。在一个实施例中，可编程逻辑器件可以是阿尔特拉公司所拥有的器件系列中的一种。

尽管以具体顺序描述了操作方法，应当理解的是，可在所描述的操作之间执行其他操作，可调整所描述的操作以使它们在稍微不同的时间上发生，或者可以将所描述的操作分布在允许处理操作在与处理相关联的各种时间间隔处发生的系统中，只要重叠操作的处理是按所期望的方式执行的。

附加实施例

附加实施例1.用于搬运集成电路的方法，其包括：接收具有可再粘附表面的托盘，其中所述集成电路放置在可再粘附表面上；以及利用自动化设备，从托盘的可再粘附表面移除一些集成电路。

附加实施例2.如附加实施例1所述的方法，其中剩下的集成电路仍与可再粘附材料接触。

附加实施例3.如附加实施例1所述的方法，其中托盘符合联合电子器件工程委员会(JEDEC)标准的规定。

附加实施例4.如附加实施例1所述的方法，进一步包括：利用自动化设备，识别托盘上可用的第一引脚标记器；以及利用自动化设备，基于第一引脚标记器的信息将拾取和放置工具定位在第一集成电路的上方。

附加实施例5.如附加实施例4所述的方法，进一步包括：利用自动化设备，其中使用拾取和放置工具移除第一集成电路。

附加实施例6.如附加实施例1所述的方法，其中集成电路放置在托盘的凹部内，并且其中集成电路在凹部内布置为多行。

附加实施例7.一种形成托盘的方法，其包括：在托盘上形成可再粘附材料；以及根据预定布置将多个集成电路放置在可再粘附材料上。

附加实施例8.如附加实施例7所述的方法，其中托盘的尺寸按照联合电子器件工程委员会(JEDEC)标准。

附加实施例9.如附加实施例7所述的方法，进一步包括：从粘附水平范围为一到七的粘附材料中选择可再粘附材料。

附加实施例10.如附加实施例7所述的方法，其中预定布置包括符合JEDEC标准的布置。

附加实施例11.如附加实施例7所述的方法，进一步包括：在托盘的角落边缘上形成第一引脚标记器。

附加实施例12.如附加实施例7所述的方法，进一步包括：在托盘内形成凹部以使可再粘附材料放置在托盘的凹部内。

附加实施例13.一种托盘，其包括：具有凹陷区域的电介质框架结构；凹陷区域中形成的可再粘附垫，其中多个集成电路放置在可再粘附垫的可再粘附表面上；和电介质框架上的标记器，其反映托盘中多个集成电路中的每个集成电路的给定输入-输出引脚位置。

附加实施例14.如附加实施例13所述的托盘，其中电介质框架结构具有联合电子器件工程委员会(JEDEC)标准内所规定的尺寸。

附加实施例15.如附加实施例14所述的托盘，其中多个集成电路在电介质框架内的放置使得符合JEDEC标准的自动化设备能够从电介质框架结构拾取。

附加实施例16.如附加实施例13所述的托盘，其中可再粘附表面具有从水平一到水平七范围的粘附水平。

附加实施例17.如附加实施例13所述的托盘，其中可再粘附表面具有水平六的粘附水平。

附加实施例18.如附加实施例13所述的托盘，进一步包括：放置在集成电路上的静电放电(ESD)胶带，其中ESD胶带降低ESD事件对集成电路的损害。

附加实施例19.如附加实施例13所述的托盘，其中电介质框架结构包括注塑成型结构。

附加实施例20.如附加实施例13所述的托盘，其中凹陷区域包括托盘内的蚀刻区域。

尽管出于清楚目的在一些细节上描述了本发明，但明显的是，在所要求保护的范围内能够进行某些改变和修改。因此，本发明实施例被认为是说明性而不是限制性的，并且本发明并不限于本文所给出的细节，但所要求保护的范围和等同体内可以进行修改。

Claims (19)

1.一种搬运集成电路的方法，其包括：

接收具有可再粘附表面的托盘，所述集成电路放置在所述可再粘附表面上，其中所述托盘包括具有凹陷开口的框架结构，所述可再粘附表面被提供在所述凹陷开口内，所述可再粘附表面包括其上放置所述集成电路的连续表面，其中所述可再粘附表面的顶表面与所述框架结构的顶表面共面；

利用自动化设备，从所述托盘的所述可再粘附表面移除所述集成电路中的一些；以及

利用所述自动化设备，识别所述托盘上可用的引脚标记器，其中所述引脚标记器指示所放置的集成电路中的多于一个集成电路的位置。

2.根据权利要求1所述的方法，其中剩下的集成电路仍与可再粘附材料接触。

3.根据权利要求1所述的方法，其中所述托盘符合联合电子器件工程委员会标准的规定，即JEDEC标准的规定。

4.根据权利要求1所述的方法，进一步包括：

利用所述自动化设备，基于所述引脚标记器的信息将拾取和放置工具定位在所述集成电路中的第一集成电路的上方。

5.根据权利要求4所述的方法，进一步包括：

利用所述自动化设备，其中，使用所述拾取和放置工具移除所述第一集成电路。

6.根据权利要求1所述的方法，其中所述集成电路在所述托盘的凹部内布置为多行。

7.一种形成包含托盘的装置的方法，其包括：

在所述托盘上形成框架结构，其中所述框架结构包括顶表面和所述顶表面处的凹陷开口；

将可再粘附材料放置在所述凹陷开口内，其中所述可再粘附材料的顶表面与所述框架结构的所述顶表面共面；以及

根据预定布置将多个集成电路放置在所述可再粘附材料上。

8.根据权利要求7所述的方法，其中所述托盘的尺寸按照联合电子器件工程委员会标准，即JEDEC标准。

9.根据权利要求7所述的方法，进一步包括：

从粘附水平范围为一到七的粘附材料中选择所述可再粘附材料。

10.根据权利要求7所述的方法，其中所述预定布置包括符合JEDEC标准的布置。

11.根据权利要求7所述的方法，进一步包括：

在所述托盘的角落边缘上形成第一引脚标记器。

12.一种装置，其包括：

托盘；所述装置的特征在于，进一步包括：

在所述托盘上形成的框架结构，其中所述框架结构包括顶表面和在所述顶表面处的凹陷开口；

放置在所述凹陷开口中的可再粘附材料，其中所述可再粘附材料的顶表面与所述框架结构的所述顶表面共面；

根据预定布置放置在所述可再粘附材料上的多个集成电路；和

所述框架结构上的标记，其反映所述托盘中的所述多个集成电路中的每个集成电路的给定输入-输出引脚位置。

13.根据权利要求12所述的装置，其中所述框架结构具有联合电子器件工程委员会标准即JEDEC标准内规定的尺寸。

14.根据权利要求13所述的装置，其中所述多个集成电路在所述框架结构内的放置使得符合所述JEDEC标准的自动化设备能够从所述框架结构拾取所述多个集成电路。

15.根据权利要求12所述的装置，其中所述可再粘附材料的粘附水平的范围为水平一到水平七。

16.根据权利要求12所述的装置，其中所述可再粘附材料的粘附水平为水平六。

17.根据权利要求12所述的装置，进一步包括：

放置在所述多个集成电路上的静电放电胶带，即ESD胶带，其中所述ESD胶带降低ESD事件对所述多个集成电路的损坏。

18.根据权利要求12所述的装置，其中所述框架结构包括注塑成型结构。

19.根据权利要求12所述的装置，其中所述凹陷开口包括所述托盘内的蚀刻区域。