JP2013522948A5

JP2013522948A5 -

Info

Publication number: JP2013522948A5
Application number: JP2012556987A
Authority: JP
Filing date: 2011-03-11
Publication date: 2014-05-08
Anticipated expiration: 2031-03-11

Claims

無線通信システムにおいて、端末（ＵＥ）が制御チャネルのための制御チャネル割当を決定する過程を行う方法であって、
搬送波指示情報がない第１制御チャネルのための、制御チャネル候補セットを含む第１探索空間を搬送波上で監視するステップと、
搬送波指示情報を含む第２制御チャネルのための、制御チャネル候補セットを含む第２探索空間を前記搬送波上で監視するステップと、を有し、
前記端末が、前記第１探索空間及び前記第２探索空間内において、同一の無線ネットワーク一時識別子（ＲＮＴＩ）、同一の情報サイズ、及び同一の１番目の制御チャネル要素（ＣＣＥ）を有する複数の制御チャネル候補を監視するように設定された場合、前記複数の制御チャネル候補について、前記第１制御チャネルだけが、前記搬送波上の前記第１探索空間において受信される、方法。
前記複数の制御チャネル候補を監視するステップは、前記制御チャネルが前記第１探索空間においてだけ受信されるという仮定のもとで行われることを特徴とする、請求項１に記載の方法。
前記複数の制御チャネル候補は、巡回冗長検査ビット（ＣＲＣ）が前記同一のＲＮＴＩによってスクランブルされることを特徴とする、請求項１に記載の方法。
前記情報サイズは、ダウンリンク制御情報（ＤＣＩ）ペイロードサイズであることを特徴とする、請求項１に記載の方法。
前記第１探索空間は共通探索空間であり、前記第２探索空間は端末特定探索空間であることを特徴とする、請求項１に記載の方法。
前記制御チャネルは物理ダウンリンク制御チャネル（ＰＤＣＣＨ）であり、前記制御チャネル候補はＰＤＣＣＨ候補であることを特徴とする、請求項１に記載の方法。
前記複数の制御チャネル候補は、前記第１探索空間と前記第２探索空間との重複によって発生することを特徴とする、請求項１に記載の方法。
サブフレームを受信するステップを更に有し、
前記サブフレームは、前部に一つ以上の連続した直交周波数分割多重化（ＯＦＤＭ）シンボルによって構成された制御領域を含み、前記第１探索空間及び前記第２探索空間は同じ制御領域内に存在することを特徴とする、請求項１に記載の方法。
前記制御チャネルによる動作を行うステップを更に有することを特徴とする、請求項１に記載の方法。
無線通信システムにおいて制御チャネルのための制御チャネル割当を決定するように構成された端末（ＵＥ）であって、
無線周波（ＲＦ）ユニットと、
プロセッサと、を備え、
前記プロセッサは、搬送波指示情報がない第１制御チャネルのための、制御チャネル候補セットを含む第１探索空間を搬送波上で監視し、搬送波指示情報を含む第２制御チャネルのための、制御チャネル候補セットを含む第２探索空間を前記搬送波上で監視するように構成され、
前記端末が、前記第１探索空間及び前記第２探索空間内において、同一の無線ネットワーク一時識別子（ＲＮＴＩ）、同一の情報サイズ、及び同一の１番目の制御チャネル要素（ＣＣＥ）を有する複数の制御チャネル候補を監視するように設定された場合、前記複数の制御チャネル候補について、前記第１制御チャネルだけが、前記搬送波上の前記第１探索空間において受信される、端末。
前記複数の制御チャネル候補を監視することは、前記制御チャネルが前記第１探索空間においてだけ受信されるという仮定のもとで行われることを特徴とする、請求項１０に記載の端末。
前記複数の制御チャネル候補は、巡回冗長検査ビット（ＣＲＣ）が前記同一のＲＮＴＩによってスクランブルされることを特徴とする、請求項１０に記載の端末。
前記情報サイズは、ダウンリンク制御情報（ＤＣＩ）ペイロードサイズであることを特徴とする、請求項１０に記載の端末。
前記第１探索空間は共通探索空間であり、前記第２探索空間は端末特定探索空間であることを特徴とする、請求項１０に記載の端末。
前記制御チャネルは物理ダウンリンク制御チャネル（ＰＤＣＣＨ）であり、前記制御チャネル候補はＰＤＣＣＨ候補であることを特徴とする、請求項１０に記載の端末。
前記複数の制御チャネル候補は、前記第１探索空間と前記第２探索空間との重複によって発生することを特徴とする、請求項１０に記載の端末。
前記プロセッサはサブフレームを受信するように更に構成され、
前記サブフレームは、前部に一つ以上の連続した直交周波数分割多重化（ＯＦＤＭ）シンボルによって構成された制御領域を含み、前記第１探索空間及び前記第２探索空間は同じ制御領域内に存在することを特徴とする、請求項１０に記載の端末。
前記プロセッサは前記制御チャネルによる動作を行うように更に構成されたことを特徴とする、請求項１０に記載の端末。