JP2013521742A - マルチステージシステムにおける増幅器オフセット及びノイズ低減 - Google Patents

Abstract

マルチステージ増幅器システム（２００）が、一層良好な整合構成要素及び／又はトリム回路の必要性を低減する、ノイズ及びオフセット寄与を提供する。入力（ＶＩＮ）を受け取り、出力（ＶＯＵＴ１）を供給する第１の増幅器（１０６）を有する第１の増幅器ステージ（２０２）が、第１のオフセット電圧（ＶＯＳ１）を第１の増幅器ステージに提供し、供給レール（１１４）に結合される、第１のオフセット電源（１１０）を含む。出力（ＶＯＵＴ１）を入力として受け取り、出力（ＶＯＵＴ２）を提供する第２の増幅器（１０８）を有する第２の増幅器ステージ（２０４）が、第２のオフセット電圧（ＶＯＳ２）を第２の増幅器ステージに提供する第２のオフセット電源（１１２）を含む。第２のオフセット電源は、第１のオフセット電圧からのノイズ寄与を低減するように第１の増幅器ステージに結合される。

Description

本発明は、全般的にマルチステージ増幅器システムに関し、更に特定して言えば、低減されたノイズ及びオフセットを有するマルチステージ増幅器システムに関連する。

図１は、従来の２ステージ増幅器システム１００を示す。システム１００は、一般的に第１のステージ１０２及び第２のステージ１０４（これらは一般的各々反転増幅器である）を含む。図から分かるように、レジスタネットワーク（レジスタＲ１／Ｒ２及びレジスタＲ３／Ｒ４）が、それぞれ、演算増幅器１０６及び１０８の負の入力端子と出力端子との間に結合され、ステージ１０２が入力信号ＶＩＮを受け取ることができ、ステージ１０４が出力信号ＶＯＵＴ１を受け取ることができるようになっている。また、オフセット電源１１０及び１１２が、それぞれ、オフセット電圧ＶＯＳ１及びＶＯＳ２を演算増幅器１０６及び１０８に供給する。電源１１０及び１１２の各々（これらは、増幅器１０６及び１０８の内部オフセットを含む）は、供給レール１１４（これは一般的に接地される）にも結合される。

システム１００の構成のため、電源１１０からのオフセット及びノイズ寄与は、出力信号ＶＯＵＴ２に著しく影響し得る。増幅器ステージ１０２では、出力信号ＶＯＵＴ１は次のように表すことができる。
（１） ＶＯＵＴ１＝−（Ｒ２／Ｒ１）・（ＶＩＮ−ＶＯＳｌ）＋ＶＯＳｌ
また、増幅器ステージ１０４、出力信号ＶＯＵＴ２は、次のように表すことができる。
（２） ＶＯＵＴ２＝−（Ｒ４／Ｒ３）・（ＶＯＵＴｌ−ＶＯＳ２）＋ＶＯＳ２
ここで、数式（１）を数式（２）に代入すると、出力信号ＶＯＵＴ２は次のようになる。
数式（３）は更に、オフセット電圧ＶＯＳ１（ここでオフセット電圧ＶＯＳ２は約０である）の関数として表すこともできる。
レジスタＲ１がブロックキャパシタに結合される（ＡＣ結合される）とき、入力信号ＶＩＮはオフセット電圧ＶＯＳ１に等しく、次のように数式（３）を変形される。
そのため、それぞれ数式（３）から（５）のＤＣ結合された及びＡＣ結合された場合から、オフセット電圧ＶＯＳ１からの出力電圧ＶＯＵＴ２のノイズ及びオフセット寄与が著しくなり得ることがはっきりとわかる。このため、システム１００は、オフセット電圧ＶＯＳ１からのノイズ及びオフセット寄与を低減させるため、トリム回路の利用又は一層良好なデバイス整合を必要とし得る。

幾つかの他の従来の設計は、米国特許番号第３，８９９，７４３号、第５，２５７，２８５号、第６，６４２，７８３号、第７，１３２，８８２号、及び米国特許公開番号２００６／０２７９３４４に説明されている。

本発明の例示の一実施例が或る装置を提供し、この装置が、入力端子と出力端子とを有し、その入力端子で入力信号を受け取り、第１のオフセット電源を含む、第１の増幅器ステージであって、第１のオフセット電源が、第１のオフセット電圧を第１の増幅器ステージに供給し、供給レールに結合される、第１の増幅器ステージ、及び入力端子と出力端子とを有する第２の増幅器ステージであって、第２の増幅器ステージの入力端子が、第１の増幅器ステージの出力端子に結合され、第２の増幅器ステージが、第２のオフセット電圧を第２の増幅器ステージに提供する第２のオフセット電源を含み、更に、第２のオフセット電源が、第１のオフセット電圧からのノイズ寄与を実質的に低減するように第１の増幅器ステージに結合される、第２の増幅器ステージを含む。

本発明の例示の一実施例に従って、第１及び第２の増幅器ステージが、それぞれ、第１の反転増幅器及び第２の反転増幅器を更に含む。

本発明の例示の一実施例に従って、第１の反転増幅器が、第１の入力端子と第２の入力端子と出力端子とを有する演算増幅器であって、第２のオフセット電源が演算増幅器の第１の入力端子に結合され、第１のオフセット電源が、演算増幅器の第２の入力端子に結合される、演算増幅器、及び第１の反転増幅器の入力端子、演算増幅器の第１の入力端子、及び演算増幅器の出力端子に結合されるレジスタネットワークを更に含む。

本発明の例示の一実施例に従って、レジスタネットワークが、互いに直列に結合される複数のレジスタを更に含む。

本発明の例示の一実施例に従って、演算増幅器の第１の入力端子が負の入力端子であり、演算増幅器の第２の入力端子が正の入力端子である。

本発明の例示の一実施例に従って、第２の反転増幅器が、第１の入力端子と第２の入力端子と出力端子とを有する演算増幅器であって、第２のオフセット電源が演算増幅器の第２の入力端子に結合される演算増幅器、及び、第１の反転増幅器の出力端子、演算増幅器の第１の入力端子、及び演算増幅器の出力端子に結合されるレジスタネットワークを更に含む。

本発明の例示の一実施例に従って、演算増幅器の第１の入力端子が負の入力端子であり、演算増幅器の第２の入力端子が正の入力端子である。

本発明の例示の一実施例に従って或る装置が提供される。この装置は、第１の反転増幅器であって、入力信号を受け取る第１のレジスタと、正の入力端子、負の入力端子、及び出力端子を有する第１の演算増幅器であって、負の入力端子が第１のレジスタに結合される、第１の演算増幅器と、第１の演算増幅器の出力端子と第１の演算増幅器の負の入力端子との間に接続される第２のレジスタと、第１の演算増幅器の正の入力端子と接地との間に接続される第１のオフセット電源とを有する第１の反転増幅器、及び第２の反転増幅器であって、第１の演算増幅器の出力端子に結合される第３のレジスタと、負の入力端子、正の入力端子、及び出力端子を有する第２の演算増幅器であって、第２の演算増幅器の負の入力端子が第３のレジスタに結合される第２の演算増幅器と、第２の演算増幅器の出力端子と第２の演算増幅器の負の入力端子との間に接続される第４のレジスタと、第２の演算増幅器の正の入力端子と第１の演算増幅器の負の入力端子と間に接続される第２のオフセット電源とを有する第２の反転増幅器を含む。

例示の実施例を添付の図面を参照して説明する。

図１は従来のマルチステージシステムの一例である。

図２は、本発明の例示の一実施例に従ったマルチステージシステムの一例である。

図２は、本発明の例示の一実施例に従ったマルチステージシステム２００を図示する。システム２００は、全体として、増幅器ステージ２０２及び２０４（これらは、一般的に反転増幅器である）を含む。システム１００に比べると、システム２００は全般的に同じ構成要素を有する。ただし１つの違いは、電源１１２が供給レール１１４ではなく、演算増幅器１０６の負の入力端子に結合される点である。この変更を行うことにより、出力電圧ＶＯＵＴ１は次のように表される。
数式（１）を数式（６）に代入すると次のようになる。
数式（７）は更に、オフセット電圧ＶＯＳ１（ここでオフセット電圧ＶＯＳ２は約０である）の関数として表すこともできる。
また、レジスタＲ１がブロックキャパシタに結合される（ＡＣ結合される）とき、入力信号ＶＩＮはオフセット電圧ＶＯＳ１に等しく、次のように数式（７）を変形される。
数式（５）を数式（９）と及び数式（４）を数式（８）と比較することにより、出力信号ＶＯＵＴ２のオフセット電圧ＶＯＳ１からのオフセット寄与が著しく低減され得ることがはっきりと分かる。また、ノイズ寄与について、同じ分析がノイズ分析に当てはまり得、システム１００に比べシステム２００の低減されたノイズにつながる。

一例として、こういったタイプのカスケード配置は典型的にシングルエンドの差動変換に用いられ、ここで差動出力電圧Ｖ_{ＯＵＴＤｉｆｆ}は次の通りである。
（１０） Ｖ_{ＯＵＴＤｉｆｆ}＝ＶＯＵＴ１−ＶＯＵＴ２
数式（１）及び（２）（従来のシステム１００用）を数式（１０）に代入して差動出力電圧Ｖ_{ＯＵＴＤｉｆｆ}を得ることができ、これは次のようになる。
代替として、数式（１）及び（６）（システム２００用）を数式（１０）に代入して差動出力電圧Ｖ_{ＯＵＴＤｉｆｆ}を得ることができ、これは次のようになる。
数式（１１）及び（１２）を比較し、入力信号ＶＩＮ及びオフセット電圧ＶＯＳ２寄与が両方に対し明らかに同じであるのに対し、オフセット電圧ＶＯＳ１寄与が著しく低減される。また、（シングルエンド変換に対する差動において）レジスタＲ４／Ｒ３の比は一般的に１であるため、式（１１）及び（１２）は、次のように書くことができる（ここで入力信号ＶＩＮ及びオフセット電圧ＶＯＳ２寄与は低下している）。
システム２００は、システム１００より優れた性能を有することが明らかである。

例示の実施例の文脈で説明したような特徴又は工程のすべて又はその幾つかを有する例示の実施例の文脈で説明した１つ又はそれ以上の特徴又は工程の異なる組み合わせを有する実施例も、本明細書に包含されることも意図している。当業者であれば、他の多くの実施例及び変形も特許請求の範囲に包含されることが理解されるであろう。

Claims (9)

1. 装置であって、
   入力端子と出力端子とを有し、その入力端子で入力信号を受け取り、第１のオフセット電源を含む、第１の増幅器ステージであって、前記第１のオフセット電源が、第１のオフセット電圧を前記第１の増幅器ステージに供給し、供給レールに結合される、前記第１の増幅器ステージ、及び
   入力端子と出力端子とを有する第２の増幅器ステージであって、前記第２の増幅器ステージの前記入力端子が、前記第１の増幅器ステージの前記出力端子に結合され、前記第２の増幅器ステージが、第２のオフセット電圧を前記第２の増幅器ステージに提供する第２のオフセット電源を含み、更に、前記第２のオフセット電源が、前記第１のオフセット電圧からのノイズ寄与を実質的に低減するように前記第１の増幅器ステージに結合される、前記第２の増幅器ステージ、
   を含む、装置。
2. 請求項１に記載の装置であって、前記第１及び第２の増幅器ステージが、それぞれ、第１の反転増幅器及び第２の反転増幅器を更に含む、装置。
3. 請求項２に記載の装置であって、前記第１の反転増幅器が、
   第１の入力端子と第２の入力端子と出力端子とを有する演算増幅器であって、前記第２のオフセット電源が前記演算増幅器の第１の入力端子に結合され、前記第１のオフセット電源が、前記演算増幅器の前記第２の入力端子に結合される、前記演算増幅器、及び
   前記第１の反転増幅器の前記入力端子、前記演算増幅器の前記第１の入力端子、及び前記演算増幅器の前記出力端子に結合されるレジスタネットワーク、
   を更に含む、装置。
4. 請求項３に記載の装置であって、前記レジスタネットワークが、互いに直列に結合される複数のレジスタを更に含む、装置。
5. 請求項４に記載の装置であって、前記演算増幅器の前記第１の入力端子が負の入力端子であり、前記演算増幅器の前記第２の入力端子が正の入力端子である、装置。
6. 請求項２に記載の装置であって、前記第２の反転増幅器が、
   第１の入力端子と第２の入力端子と出力端子とを有する演算増幅器であって、第２のオフセット電源が前記演算増幅器の前記第２の入力端子に結合される前記演算増幅器、及び、
   第１の反転増幅器の前記出力端子、前記演算増幅器の前記第１の入力端子、及び前記演算増幅器の前記出力端子に結合されるレジスタネットワーク、
   を更に含む、装置。
7. 請求項６に記載の装置であって、前記レジスタネットワークが、互いに直列に結合される複数のレジスタを更に含む、装置。
8. 請求項７に記載の装置であって、前記演算増幅器の前記第１の入力端子が負の入力端子であり、前記演算増幅器の前記第２の入力端子が正の入力端子である、装置。
9. 第１の反転増幅器であって、
   入力信号を受け取る第１のレジスタと、
   正の入力端子、負の入力端子、及び出力端子を有する第１の演算増幅器であって、前記負の入力端子が第１のレジスタに結合される、前記第１の演算増幅器と、
   前記第１の演算増幅器の前記出力端子と前記第１の演算増幅器の前記負の入力端子との間に接続される第２のレジスタと、
   前記第１の演算増幅器の前記正の入力端子と接地との間に接続される第１のオフセット電源と、
   を有する前記第１の反転増幅器、及び
   第２の反転増幅器であって、
   前記第１の演算増幅器の前記出力端子に結合される第３のレジスタと、
   負の入力端子、正の入力端子、及び出力端子を有する第２の演算増幅器であって、前記第２の演算増幅器の前記負の入力端子が前記第３のレジスタに結合される前記第２の演算増幅器と、
   第２の演算増幅器の前記出力端子と第２の演算増幅器の前記負の入力端子との間に接続される第４のレジスタと、
   前記第２の演算増幅器の前記正の入力端子と前記第１の演算増幅器の前記負の入力端子と間に接続される第２のオフセット電源と、
   を有する前記第２の反転増幅器、
   を含む、装置。