JP2013506842A

JP2013506842A - 超高周波用途のための、裏側に空洞を有するデバイスインターフェースボード

Info

Publication number: JP2013506842A
Application number: JP2012532305A
Authority: JP
Inventors: ペーターホッツ、; ヴォルフガングシュテーガー、
Original assignee: テラダイン、インコーポレイテッド
Priority date: 2009-10-02
Filing date: 2010-09-30
Publication date: 2013-02-28
Anticipated expiration: 2030-09-30
Also published as: CN102576048B; WO2011041510A1; DE112010003907T5; US20110080187A1; KR20120091169A; US8461855B2; KR101808665B1; CN102576048A; JP5750446B2

Abstract

一実施形態において、プリント回路基板のＤＵＴ側と関連するソケットなどのＤＵＴインターフェース構造を有するプリント回路基板を含む、デバイスインターフェースボードが提供される。高周波コネクタ及び電子構成要素は、プリント回路基板の裏側に形成される空洞内に取り付けられる。プリント回路基板を通じた信号ビアは、高周波コネクタ及び電子構成要素をＤＵＴインターフェース構造と連結する。空洞を被覆する一方でケーブルが高周波コネクタに接続するのを可能にする封入構造が提供され得る。

Description

場合により自動試験装置（すなわちＡＴＥ）と称される、高性能半導体試験機において、最大数ギガヘルツの試験機信号が、試験電子機器から、デバイスインターフェースボード（ＤＩＢ）として既知の比較的大きな回路基板を通じ、１つ以上の非常に小型の試験中のデバイス（すなわちＤＵＴ）のリードまで通される。ＤＵＴは多くの場合は、超高性能デジタル信号と共に含まれる超高周波アナログ信号を含むように設計される。これらの超高周波アナログ信号には例えば、セルラ電話無線周波信号、全地球測位無線信号、ワイヤレス通信無線信号などが挙げられる。今日における高性能システム・オン・チップ（ＳＯＣ）においては、多くの場合、ＤＵＴと試験機電子機器との間に数百の信号経路が存在する。このような高周波信号の忠実度を保存するため、信号経路は、緊密な整合インピーダンス（通常５０オーム）を提供するように構成される。多数の信号経路を有する、緊密な整合インピーダンスを提供することは困難である。

通常、試験ヘッドと称される試験電子機器と、ＤＵＴとの間で交換される電気信号が、ポゴピンを使用して直接又はＯＳＰ、ＳＭＡ、ＳＭＰ若しくは他の高速コネクタで、底面又は試験機側からＤＩＢへと接続するケーブルによって伝達されるように、ＤＩＢは自動試験装置上に取り付けられる。ＤＵＴは、ＤＩＢの上面又はＤＵＴ側に取り付けられるソケットと接続される。ＳＭＡ同軸コネクタ（ＢｅｎｄｉｘＳｃｉｎｔｉｌｌａＣｏｒｐｏｒａｔｉｏｎにより本来設計されたＳｕｂｍｉｎｉａｔｕｒｅＡ）、ＯＳＰ同軸コネクタ（Ｌｏｗｅｌｌ，ＭＡのＭ／ＡＣｏｒｎにより本来設計されたＯｍｎｉ−Ｓｐｅｃｔｒａｐｕｓｈ−ｏｎ）及びＳＭＰ同軸コネクタ（Ｇｉｌｂｅｒｔｃｏｍｐａｎｙにより本来発明された）が、ＴｙｃｏＥｌｅｃｔｒｏｎｉｃｓＣｏｒｐｏｒａｔｉｏｎ（Ｂｅｒｗｙｎ，ＰＡ）などの会社により一般的に製造される。

ＤＩＢの底面に接続されるケーブル及びソケットを通じてＤＩＢの頂面に接続されるＤＵＴは、導電性トレース（ストリップ線又はマイクロストリップ線）及び異なる層のトレースを接続するビアで接続される。更に、ＤＩＢは、Ｂａｌａｎｃｅｄ／ＵｎｂａｌａｎｃｅｄＴｒａｎｓｆｏｒｍｅｒｓ（ＢａｌＵｎｓ）、インダクタ、コンデンサ及び／又は抵抗器などの様々な電子構成要素を含み、試験信号を調整して試験機資源とＤＵＴ要件との間の良好な整合を確実にする。システム・オン・チップの複雑性が試験ヘッドとＤＵＴとの間で伝達される信号の数を増加させたため、ＤＩＢの厚さがより高いデジタルピン数により増加した。

ＤＩＢの大きさの増加に伴って、これらは同じ安定性を実現するために更なる厚さを必要とする。更に、試験費用を低減するための多点試験要件（多数のＤＵＴが同時に試験される）は、ＤＩＢの配線要件を増加させる。これにより、全ての信号チャネルのための全ての配線トレースを経路付けするために、追加的な層の提供が必要とされる。現在ＤＩＢは最大２０の信号層（およそ５．０８ｍｍ）を必要とし、将来的には少なくとも３０の信号層が必要とされ、少なくとも１．５倍厚さを増加させる。より多くの層が必要とされると、ＤＩＢの厚さが増加する。信号の数が増加しているため、ポゴピンなどのより多くのコネクタが必要とされる。これはより大きい機械的圧力をＤＩＢに生じ、したがって、増加した圧力がプリント回路基板に損傷を与えることなく支持され得るように、より厚いプリント回路基板を必要とする。

図１は、自動試験装置１００の単純化したブロック図である。自動試験装置１００は、試験ヘッド１０８と通信する試験機メインフレーム１０２を含む。試験ヘッド１０８はＤＩＢ１０６に接続される。試験ヘッド１０８からの信号は、ケーブルアセンブリを通じてＤＩＢ１０６に経路付けされ得る。操作中、ＤＩＢ１０６は、ＤＵＴ１０４の試験のために、試験中のデバイス（ＤＵＴ）１０４に電気的に接続される。例えば、自動試験装置（ＡＴＥ）システム１００は、集積回路の試験のためのものであり、ＤＵＴ１０４はデジタル及びアナログ機能を実行する集積回路を含む半導体デバイスであり得る。高性能アナログ機能の例は、セルラ電話送信機及び受信機、デジタルワイヤレス送信機及び受信機、高周波識別送信機及び受信機である。したがって、試験ヘッド１０８からの信号は、ＤＩＢ１０６を通じてＤＵＴへと経路付けされる。

試験機メインフレーム１０２は、試験ヘッド１０８及びＤＩＢ１０６を通じてＤＵＴ１０４へと伝達される試験刺激信号を生成し、ＤＵＴ１０４からＤＩＢ１０６及び試験ヘッド１０８を通じて受信される試験反応信号を評価するための回路を含む。ＤＵＴ１０４は、試験される集積回路を含む、パッケージ化されたシリコンＤＩＢであり得る。ＤＩＢ１０６はまた、プローブインターフェースカードに接続されてもよく、ＤＵＴ１０４は、プローブインターフェースカードに取り付けられた試験される集積回路を含む半導体ウエファーである。

図２は、ＤＩＢプリント回路基板２００の断面図のダイアグラムである。ＤＩＢプリント回路基板２００は、ばね又はポゴピンコネクタ接触子２０７及び２０９などの圧縮コネクタによって、ＤＩＢプリント回路基板２００の表面上の金属配線トレースに接続されるＤＵＴソケット２０５を有する。ＤＵＴがデジタル及びアナログ機能を実行する集積回路である場合、デジタル信号２３０は多くの場合、アナログ信号２３５から隔離される（特に、超高周波（ＲＦ）信号に関して）。アナログ信号２３５は、ＤＵＴから、ソケットのピン２０９を通じてビア２１５に伝達される。ビア２１５は、ＤＩＢプリント回路基板２００内に掘られ、めっきされた孔である。ビア２１５は、同軸コネクタ２１０に接続される金属配線トレース２２０に接続される。同軸コネクタ２１０は、ＯＳＰ、ＳＭＡ、ＳＭＰ又は他の高速コネクタであり得る。アナログ信号２３５は、図１の同軸コネクタ２１０と試験ヘッド１０８との間で伝達される。電子構成要素２２６は、配線トレース２２０と接触するように配置されて、アナログ信号２３５の信号忠実度を確実にするために必要な補償及び終端回路を提供する。

上記のように、増加した回路複雑性及び配線密度の増加は、ＤＩＢプリント回路基板の厚さを増加させた。ＤＩＢ回路基板の厚さが増加すると、高速信号に関する性能は典型的には低下した。性能に対する主な障害の１つは、ビア２１５である。ビアは、これらがＧＨｚ周波数のアナログ信号２３５においてインピーダンス不連続を示すため、低い高速性能を有することが、当該技術分野において既知である。長いビア２１５は、構成要素／回路２２６がＤＵＴソケット２０５からあまりに遠いため、一定の整合技術に関して問題を生じる。ＤＵＴの増加したＲＦピン数のために、ＤＵＴソケット２０５下の空間が不十分であるため、ＤＵＴソケット２０５とＤＩＢプリント回路基板２００との間の、ＤＩＢプリント回路基板２００の頂面上のより望ましい位置に整合する電子構成要素２２５を配置することは困難である。

超高周波アナログ信号２３５の性能を測定するために使用される、ＤＩＢプリント回路基板２０１の実施例のため、ここで図３Ａを参照する。この実施例において、ＤＩＢプリント回路基板２０１は、ビア２４５に接続されたＳＭＡ同軸コネクタ２１０を有する。ビア２４５は、この評価のために、接地基準点２２２に接続される５０ｎ抵抗器２４０へと接続される金属配線トレース２２０に接続される。ＳＭＡ同軸コネクタ２１０は、ビア２５０に配置される遮蔽部材を有する。ビア２５０はまた、ＤＩＢプリント回路基板２０１の内部で、接地基準点に接続される。

この実施例において、ＤＩＢプリント回路基板２０１は、およそ５．０８ｍｍ厚さになるように構成される。これは、現在ＤＩＢプリント回路基板２０１に利用される厚さの典型例である。集積回路の複雑性が増加すると、この厚さは増加する。ＳＭＡコネクタは、およそ５．０８ｍｍ（０．２”）の長さのビア２４５の後に、５０ｎ終端抵抗器２４０と接続される。

図３Ｂは、図３Ａの実施例に関し、ＳＭＡ同軸コネクタ２１０を通じ、ビア２４５を通じ、５０ｎ終端抵抗器２４０へと通過する信号反射のプロットである。図３Ａの実施例において、２ＧＨｚにおける−１０ｄ１３信号反射２６０が存在する。５．０８ｍｍ長さのビア２４５においては、供給される出力の１０％が反射する（２６０）。この規模の反射２６０は、出力の損失を生じ、信号忠実度を維持するためのアナログ信号２３５の整合及び補償をより困難にする。

したがって、高信号品質及び忠実性を維持するための超高速アナログ信号の配線経路における低損失を提供するように構成されたＤＩＢプリント回路基板が必要とされている。

自動試験装置システムの単純化したブロック図。ＤＩＢプリント回路基板の断面図のダイアグラム。超高周波アナログ信号の性能を測定するために使用されるＤＩＢプリント回路基板の実施例のダイアグラム。図３ＡのＳＭＡ同軸コネクタを通じ、ビア３０を通じて、５０Ω終端抵抗器まで到達する信号の順方向反射のプロット。ＤＩＢプリント回路基板の実施形態の断面図のダイアグラム。封入構造を組み込むＤＩＢプリント回路基板の別の実施形態の断面図のダイアグラム。封入構造の一実施例の斜視図。封入構造の構造の別の実施を例示する、図５のＤＩＢプリント回路基板の実施形態の断面図のダイアグラム。封入構造の第２実施例の斜視図。

図１に記載されるように、自動試験装置１００は、試験ヘッド１０８と通信する試験機メインフレーム１０２を含む。試験ヘッド１０８はＤＩＢ１０６に接続される。試験ヘッド１０８からの信号は、ケーブルアセンブリを通じてＤＩＢ１０６に経路付けされる。操作中、ＤＩＢ１０６は、ＤＵＴ１０４の試験のために、試験中のデバイス（ＤＵＴ）１０４に電気的に接続される。図２において、電子構成要素２２６は、アナログ信号２３５の信号忠実度を確実にするために必要な、インピーダンス整合、補償及び終端回路を提供するために、配線トレース２２０と接触するように配置されるが、長いビア２１５は、構成要素／回路がＤＵＴソケット２０５からあまりに遠いため、いくつかの整合技術に関して問題を生じ得る。したがって、一実施形態において、自動試験装置システムは試験ヘッド１０８及びＤＩＢ１０６を含む。試験ヘッド１０８は、少なくとも１つの試験中のデバイス１０４への伝達のため、少なくとも１つの試験中のデバイス１０４からの試験反応信号の受信及び評価のために、試験刺激信号を生成するための電子回路を組み込む。超高周波信号の信号劣化を防ぐために、試験ヘッド１０８と少なくとも１つの試験中のデバイス１０４との間にＤＩＢ１０６が配置される。

図４は、デバイスインターフェース（ＤＩＢ）プリント回路基板３００の断面図の一実施形態のダイアグラムである。デバイスインターフェースボードは、第１厚さ３５５を有するプリント回路基板３００を含む。ＤＩＢプリント回路基板３００は、ばね又はポゴピン接触子３０７及び３０９を通じてＤＩＢプリント回路基板３００の頂面３００ｔ上の金属配線トレースと接触するＤＵＴソケット３０５を有する。上記のように、ＤＵＴがデジタル及びアナログ機能を実行する集積回路である場合、デジタル信号３３０は多くの場合、アナログ信号３３５から隔離される（特に、超高周波ＲＦ波長において）。アナログ信号３３５は、ＤＵＴからＤＵＴソケット３０５のピン３０９を通じてビア３１５へと伝達される。

ＤＩＢプリント回路基板３００の裏側又は試験機側３００ｂ（試験機側）に形成される空洞３５０は、空洞下のプリント回路基板３００の厚さを第２厚さ３６０まで減少させ、これは例えば、ＤＩＢプリント回路基板３００の厚さ３５５の半分であり得る。一実施形態において、２０層ＤＩＢプリント回路基板３００は、５．０８ｍｍであり、空洞は２．５４ｍｍである。

空洞３５０は、ＤＵＴソケット３０５のごく近位に位置する。コネクタ３１０及び電子構成要素３２０は、図１の試験ヘッド１０８とＤＵＴ１０４との間で超高周波信号３３５を伝達するために空洞３５０内に取り付けられる。コネクタ３１０及び電子構成要素３２５をＤＵＴソケット３０５に、及びしたがって試験中のデバイスに接続するために、ビア３１５はプリント回路基板３００の空洞３５０内に掘られめっきされる。ビア３１５は、空洞３５０の形成の前又は後に形成され得る。電子構成要素３２５は配線トレース３２０と接触するように配置されて、アナログ信号３３５の信号忠実度を確実にするために必要なインピーダンス整合、補償及び終端回路を提供する。電子構成要素３２５は、信号忠実度を確実にするために試験信号を調整する平衡／不平衡変換器（ＢａｌＵｎｓ）、インダクタ、コンデンサ及び／又は抵抗器などである。

いくつかの実施形態においてコネクタと共に、空洞３５０内に電子構成要素３２６を配置することの１つの利点は、電子構成要素がＤＩＢ製造、試験及びリワークの間に容易にアクセスされ得ることである。図２の電子構成要素２２６は、ＤＵＴソケット２０５の下、ＤＵＴソケット２０５と基板２００との間に配置される。したがって、電子構成要素２２６は調節、変更又は置換のために容易にアクセスされない。

しかしながら、図４の実施形態の電子構成要素３２６は、製造又は維持管理の間に容易にアクセスされ、試験信号の忠実度を確実にするために適切なインピーダンス整合、補償及び終端回路を可能にする。

空洞３５０は、プリント回路基板３００から材料を取り除く機械加工プロセスによって、プリント回路基板３００の裏側３００ｂに形成され得る。機械加工プロセスは、プリント回路基板の厚さを、プリント回路基板３００の本来の厚さのおよそ半分など、一部である第２厚さ３６０へと低減するために、裏側３００ｂの表面をミリング、プランニング、経路付け又は成形することであり得る。

他の実施形態において、空洞３５０は、多数の予備積層された積層体３０２を、プリント回路基板３００がプリント回路基板３００の第１厚さ３５５又は最終厚さの部分である第２厚さ３６０を達成するまで、堆積することによって、プリント回路基板３００の裏側３００ｂに形成される。多数の積層３０４は、空洞区域３５０内に開口部を有するように形成される。空洞３５０を有する積層は、プリント回路基板が厚さ３５５を達成するために十分な積層３０４が蓄積されるまで、追加される。一般的に積層３０２は、非常に高い高周波用途のための、安定で好適な誘電率を有する材料を有する。積層３０４は、積層３０２のものと同様の誘電率を有するか又は非導電性繊維により補強された熱可塑性若しくは熱硬化性ポリマーの標準的な組み合わせである材料（例えば、ガラス繊維強化エポキシ）を有し得る。

図５Ａは、封入構造を組み込むＤＩＢプリント回路基板のいくつかの実施形態の断面図のダイアグラムである。ＤＩＢプリント回路基板３００は、空洞３５０を被覆する一方でケーブルがコネクタ３１０に接続することを可能にする封入構造３７５を更に含む。封入構造３７５は、コネクタ３１０及び空洞３５０内に取り付けられる電子構成要素３２５のための絶縁エンクロージャを形成し得る。封入構造３７５はＤＩＢプリント回路基板３００に挿入され、多数の積層３０２内の接地平面金属層３８０を通じて接地基準点３８５に接続され得る。いくつかの実施形態において、封入構造３７５は導電性であり、「ファラデーケージ」を効果的に形成して、コネクタ３１０、金属配線トレース３２０及び構成要素３２５を外部干渉電子雑音から電気的に絶縁する一方で、信号ケーブルを通して接続を可能にする。

図５Ｂは、封入構造３７５の一実施例の斜視図を示す。封入構造３７５は開口部３７０を有する。開口部３７０はケーブル（又はコネクタ３１０の端部）が通過することを可能にする。したがって、ケーブルはコネクタ３１０に接続され得る。ケーブルは、超高周波ＲＦ信号３２５をＤＵＴソケット３０５から試験ヘッド１０８に伝達するために、ＤＩＢプリント回路基板３００を図１の試験ヘッド１０８に接続する。ピン３７６は、封入構造３７５の側部３７７の角部に取り付けられる。封入構造３７５は空洞３５０内に配置されて、封入構造３７５の側部３７７が空洞の側部に接触し、ピン３７６はめっきされた接地ビア内に配置され、多数の積層３０２を通じて延び、接地平面３８０に接触する。ピン３７６の長さはほぼ、多数の積層３０２の厚さ３６０である。

図６Ａは、別の封入構造３７５を例示する、図５ＡのＤＩＢプリント回路基板３００の実施形態の断面図のダイアグラムである。封入構造３７５の基本構造は、基本的には図５Ａに示される通りであるが、ただし封入構造３７５はピン３７６を含まず、空洞３５０の側部の内側で摺動する。空洞３５０の側部は、その表面上に形成された金属層３９５を有し、これはＤＩＢプリント回路基板３００の底面上に延びている。封入構造３７５は空洞３５０内に配置され、封入構造３７５の側部３７７は導電性金属層３９５に接触している。封入構造３７５の側部３７７は、封入構造３７５の側部３７７を金属層３９５にはんだ付け又はろう付け４００することによって金属層３９５に接着される。金属層３９５は、接地ビア３９０ａ及び３９０ｂに取り付けられる。ビア３９０ａ及び３９０ｂに取り付けられる金属層３９５は、接地基準点３８５への接続部を形成する。接地ビア３９０ａ及び３９０ｂは、接地基準点３８５に接続される接地平面３８０と接触する。図５Ａにおけるように、封入構造３７５は、「ファラデーケージ」を効果的に形成し、コネクタ３１０、金属配線トレース３２０及び構成要素３２５を、外部干渉電子雑音から電気的に絶縁する。

図６Ｂは、封入構造３７５の第２実施例の斜視図を示す。図６Ａに示されるように、封入構造３７５は開口部３７０を有し得る。開口部３７０はケーブルがそこを通過してコネク３１０に接続されることを可能にする。ケーブルは、超高周波ＲＦ信号３２５をＤＵＴソケット３０５から試験ヘッド１０８に伝達するために、ＤＩＢプリント回路基板３００を図１の試験ヘッド１０８に接続する。様々な実施形態において、封入構造３７５は、ふた又は他の導電性被覆デバイスであり得る。

図４、５及び６ＡのＤＩＢプリント回路基板３００の様々な実施形態は、単一の空洞３５０がＤＩＢ回路基板３００内に形成されるものとして示されることに留意すべきである。図１の試験ヘッド１０８及びＤＵＴ１０４から伝達される高周波信号の数及び部位（sites）３３５の数により、多数の空洞３００がプリント回路基板３００内に形成され得ることは、本発明の意図に即している。更に、空洞３５０は、１つ以上のコネクタ３１０、１つ以上の金属配線トレース３２０、及び１つ以上の電子構成要素３２５のセットを有し得る。したがって、封入構造３７５は、多数の開口部３７０を有し、多数のケーブルがコネクタ３１０に接続することを可能にし得る。

したがって、上記のように、プリント回路基板の裏側３００ｂに空洞が形成され、これがプリント回路基板の厚さを第２厚さまで低減する。図３Ａの実施例において、より薄いプリント回路基板（およそ２．５４ｍｍ）においては、２ＧＨｚで−３０ｄＢ未満の信号反射が存在することが、本発明者によって観察された。これは、図３Ｂに例示される、２ＧＨｚにおける−１０ｄＢ信号反射２６０と比較し、ＳＭＡ同軸コネクタ２１０で反射される供給出力は１％未満である。

図４を参照し、いくつかの実施形態において、空洞３５０の相対的な深さにより、空洞３５０はＤＵＴソケット３０５に対して、ＤＵＴソケット３０５の下及び／又は近位のプリント回路基板３００の構造的一体性が、これがプリント回路基板３００に疲労及び／又は損傷を生じる程度まで弱化されないように位置付けられ得る。したがって、いくつかの実施形態において空洞３５０はＤＵＴソケット３０５の側部までオフセットされてもよく、したがってＤＵＴソケット３０５の真向かいにない。他の配置及び形状が、ＤＵＴのＤＵＴソケット３０５への挿入及びＤＵＴのＤＵＴソケット３０５からの取り外しのための、十分な構造的支持を維持するために可能である。多数の空洞３５０がプリント回路基板３００上に位置し、これらは、ＤＵＴの挿入及び取り外しの間のストレス破壊を阻止するための、ＤＵＴソケット３０５の下及び／又は近位の構造的支持のために十分な、プリント回路基板３００のより厚い部分の格子又は他の支持形状を残すように、互いに対して離間してもよい。他の実施形態において、封入構造３７５、例えば剛性のふた及び／又は剛性の導電性被覆材料構造は、空洞３５０に構造的支持を追加し、１つ以上の空洞３５０の位置における更なる柔軟性を可能にする。

デバイスインターフェースプリント回路基板３００に接続される図４、５Ａ及び６ＡのＤＵＴソケット３０５は例示であることに留意すべきである。他の実施形態は他のＤＵＴインターフェース構造、すなわち他のＤＵＴ接続デバイス、例えば、ウエファープローブ装置若しくは他の直接取り付けウエファー試験装置又はデバイスインターフェースプリント回路基板３００に関連する他のインターフェースデバイスを有してもよく、これらは上記にしたがって構成され得る。

本発明を、その実施形態に関連して、具体的に示し説明してきたが、当業者であれば、形状及び細部における様々な変更が、本発明の趣旨及び範囲から逸脱することなく、行なわれ得ることが理解されよう。

Claims

自動試験装置内における、試験ヘッドと少なくとも１つの試験中のデバイスとの間に挿入するためのデバイスインターフェースボードであって、前記デバイスインターフェースボードは、
ａ）ＤＵＴ側及び裏側を有するプリント回路基板と、
ｂ）前記プリント回路基板の前記ＤＵＴ側と関連する少なくとも１つのＤＵＴインターフェース構造と、
ｃ）プリント回路基板の裏側の空洞と、
ｄ）前記裏側で前記空洞内に取り付けられた少なくとも１つの高周波コネクタ及び少なくとも１つの電子構成要素と、
ｅ）前記少なくとも１つの高周波コネクタ及び前記少なくとも１つの電子構成要素を前記少なくとも１つのＤＵＴインターフェース構造に連結する、前記プリント回路基板を通じた少なくとも１つの信号ビアとを含む、デバイスインターフェースボード。
前記空洞を被覆し、ケーブルが前記少なくとも１つの高周波コネクタと接続することを可能にするように構成された封入構造を更に含む、請求項１に記載のデバイスインターフェースボード。
前記封入構造は前記空洞を電気的に遮蔽する、請求項２に記載のデバイスインターフェースボード。
前記封入構造は接地基準点に接続する、請求項３に記載のデバイスインターフェースボード。
前記封入構造は接地ビアを通じて前記接地基準点に電気的に接続するピンを含む、請求項４に記載のデバイスインターフェースボード。
前記封入構造は接地ビアを通じて前記接地基準点に接続する導電性層に電気的に密着する側部を有する、請求項４に記載のデバイスインターフェースボード。
前記封入構造はケーブルが通過して前記コネクタへ達することを可能にする開口部を有する、請求項３に記載のデバイスインターフェースボード。
前記少なくとも１つのＤＵＴインターフェース構造はソケットであり、前記空洞は前記少なくとも１つのＤＵＴソケットのごく近位に位置する、請求項１に記載のデバイスインターフェースボード。
前記少なくとも１つのＤＵＴインターフェース構造はソケットであり、前記空洞は前記少なくとも１つのＤＵＴソケットの側部の方にオフセットされている、請求項１に記載のデバイスインターフェースボード。
前記プリント回路基板の前記裏側に複数の空洞を更に含む、請求項１に記載のデバイスインターフェースボード。
前記プリント回路基板の前記裏側に複数の離間した空洞を更に含む、請求項１に記載のデバイスインターフェースボード。
前記空洞を被覆する剛性の封入構造を更に含む、請求項１に記載のデバイスインターフェースボード。
前記プリント回路基板は厚さを有し、前記空洞は前記プリント回路基板の前記厚さの一部を占めるように前記プリント回路基板内に延びる、請求項１に記載のデバイスインターフェースボード。
前記少なくとも１つの電子構成要素はインピーダンス整合構成要素を含む、請求項１に記載のデバイスインターフェースボード。
自動試験装置のためのデバイスインターフェースボードであって、前記デバイスインターフェースボードは、
ａ）ＤＵＴ側及び試験機側を有するプリント回路基板であって、前記プリント回路基板は少なくとも２０の配線層を含むプリント回路基板と、
ｂ）前記プリント回路基板の前記ＤＵＴ側に取り付けられる複数のＤＵＴ接続デバイスと、
ｃ）前記プリント回路基板の前記試験機側の内部の少なくとも半分まで形成された複数の空洞と、
ｄ）前記試験機側の前記複数の空洞の少なくとも１つの中に取り付けられた高周波コネクタ及び電子構成要素と、
ｅ）複数の前記コネクタ及び電子構成要素を前記複数のＤＵＴ接続デバイスに連結する、前記プリント回路基板を通じた複数の信号ビアと、
ｆ）エンクロージャのふたを有する前記複数の空洞の少なくとも１つとを含む、デバイスインターフェースボード。
自動試験装置システムであって、
ａ）試験ヘッドと
ｂ）前記試験ヘッドに隣接するデバイスインターフェースボードとを含み、前記デバイスインターフェースボードは、
１）プリント回路基板と、
２）前記プリント回路基板のＤＵＴ側への少なくとも１つのＤＵＴ接続デバイスと、
３）前記プリント回路基板の裏側の空洞と、
４）前記裏側で前記空洞内に取り付けられた少なくとも１つの高周波コネクタ及び少なくとも１つの電子構成要素と、
５）前記少なくとも１つの高周波コネクタ及び前記少なくとも１つの電子構成要素を前記少なくとも１つのＤＵＴ接続デバイスに電気的に接続する、前記プリント回路基板を通じた少なくとも１つの信号ビアとを含む、自動試験装置システム。
前記空洞を被覆する封入構造を更に含み、前記封入構造はケーブルが前記少なくとも１つの高周波コネクタに連結されることを可能にするように構成される、請求項１６に記載の自動試験装置システム。
前記封入構造は前記空洞を電気的に遮蔽する、請求項１７に記載の自動試験装置システム。
前記封入構造は接地基準点に接続される、請求項１８に記載の自動試験装置システム。
前記封入構造は接地ビアを通じて前記接地基準点に電気的に接続されるピンを含む、請求項１９に記載の自動試験装置システム。
前記封入構造は接地ビアを通じて前記接地基準点に接続される導電性層に電気的に密着する側部を有する、請求項１９に記載の自動試験装置システム。
前記封入構造はケーブルが通過して前記コネクタへ達することを可能にする開口部を有する、請求項１８に記載の自動試験装置システム。
前記少なくとも１つのＤＵＴインターフェース接続は少なくとも１つのソケットであり、前記空洞は前記少なくとも１つのソケットのごく近位に位置する、請求項１６に記載の自動試験装置システム。
前記プリント回路基板の裏側に複数の空洞を更に含む、請求項１６に記載の自動試験装置システム。
複数の前記空洞は離間している、請求項１６に記載の自動試験装置システム。
前記プリント回路基板は複数の前記空洞の少なくとも１つを被覆する剛性の封入構造を更に含む、請求項１６に記載の自動試験装置システム。
前記プリント回路基板は厚さを有し、前記空洞は前記プリント回路基板の前記厚さの一部を占めるように前記プリント回路基板内に延びる、請求項１６に記載の自動試験装置システム。