JP2013504885A - 情報伝送のための集積回路 - Google Patents

情報伝送のための集積回路 Download PDF

Info

Publication number
JP2013504885A
JP2013504885A JP2012529176A JP2012529176A JP2013504885A JP 2013504885 A JP2013504885 A JP 2013504885A JP 2012529176 A JP2012529176 A JP 2012529176A JP 2012529176 A JP2012529176 A JP 2012529176A JP 2013504885 A JP2013504885 A JP 2013504885A
Authority
JP
Japan
Prior art keywords
coil
hall element
coils
integrated circuit
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012529176A
Other languages
English (en)
Other versions
JP5523570B2 (ja
Inventor
レティヒ ラスムス
シーマン ヴェアナー
カルプ フランツィスカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2013504885A publication Critical patent/JP2013504885A/ja
Application granted granted Critical
Publication of JP5523570B2 publication Critical patent/JP5523570B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00Fixed transformers or mutual inductances of the signal type
    • H01F19/04Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08Transformers having magnetic bias, e.g. for handling pulses
    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C17/00Arrangements for transmitting signals characterised by the use of a wireless electrical link
    • G08C17/04Arrangements for transmitting signals characterised by the use of a wireless electrical link using magnetically coupled devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/40Structural association with built-in electric component, e.g. fuse
    • H01F27/402Association of measuring or protective means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明は、情報伝送のための集積回路に関するものであり、基板(1)と、該基板(1)に集積された、または該基板(1)上に配置された少なくとも1つのホール素子(2)と、該ホール素子(2)に実質的に同心に、かつ該ホール素子(2)に対して垂直方向に間隔を置いて配置され、該ホール素子(2)から導電分離された第1のコイル(4)と、該ホール素子(2)に実質的に同心に、かつ該ホール素子(2)および前記第1のコイル(4)に対して垂直方向に間隔を置いて配置され、該ホール素子(2)から導電分離された第2のコイル(6)とを有し、第1のコイル(4)と第2のコイル(6)は、当該コイル(4、6)内に同じ方向で電流が流れるように電気的に直列に接続されている。

Description

本発明は、情報伝送のための集積回路に関する。
高電圧を使用する場合、たとえば自動車技術の電子回路の領域では、個々の電子回路を互いに導電分離することが必要である。すなわち種々の回路を異なる直流電圧電位に維持することが必要である。同時に、これら回路間でデータを高速に交換しなければならない。データ速度は典型的には数100kbit/sから50〜100Mbit/sであり、電位差は数100Vから数kVである。
特許文献1から、モノリシック集積回路のマスタステージとアンダーステージとの間で無電位でデータ伝送する装置が公知である。この装置はホール電圧測定装置を有し、このホール電圧測定装置はアンダーステージと空間的に密に結合した(とりわけともに集積された)結合ループの磁界を介して、2芯バス線路のそれぞれの電流がデータ情報として評価される。この2芯バス線路は結合ループに接続されており、低抵抗かつ低インダクタンスに構成されている。
DE4205241C1
本発明は、情報伝送用の集積回路に関するものであり、基板と、該基板に集積されるか、または基板上に配置されたホール素子と、該ホール素子に対して実質的に同心であり、該ホール素子に対して垂直方向に間隔を置いて配置され、該ホール素子から導電分離された少なくとも1つの第1のコイルと、該ホール素子に対して実質的に同心であり、該ホール素子から導電分離されており、該ホール素子および前記第1のコイルに対して垂直方向に間隔を置いて配置された少なくとも1つの第2のコイルとを有し、第1のコイルと第2のコイルは電気的に直列に接続されており、コイル内には電流が同じ方向で流れ、これによりそれらの磁界が構造的に重なるようになっている。
本発明の情報伝送は、以下の基本原理に基づくものである。コイルを流れるデータ情報であるデータ流により形成される磁界が、磁界を形成するコイルとは電気的に絶縁されたホール素子によって測定される。ホール素子の出力信号は、導電的に分離された回路側に伝送すべき情報である。コイルに電流が同じ方向に流れるように直列に接続され、重ねて配置された少なくとも2つのコイルを設けることにより、2つのコイルが近似的に同じであれば磁界が倍増し、これによりホール素子の出力信号の信号偏移も対応して上昇する。情報伝送の品質と信頼性ならびに可能最大伝送速度がこのようにして格段に向上する。さらに本発明の集積回路の構成と結び付いた利点は、構造全体を半導体技術、とりわけシリコン技術の構成部材と集積し、組み合わせることができることである。このことにより、スペースが節約され、安価な製造が可能である。本発明の実施形態によれば、ホール素子と第1のコイルとの間に配置された第1の絶縁層と、第1のコイルと第2のコイルとの間に配置された第2の絶縁層とが設けられている。さらにこの回路は、別の電子回路と1つの共通のチップの上に直接集積することもできる。
本発明の実施形態によれば、電気的に別個に制御される、すなわちデータ流を導かない少なくとも1つの補償コイルを設けることができる。この追加の補償コイルは、ホール素子に対して実質的に同心であり、ホール素子とデータを伝送するコイルに対して垂直方向に間隔を置いて配置されている。
補償コイルを使用することにより、ホール素子をゼロ通過の領域で、すなわちバランス良く駆動することができ、ホール素子内の電荷分離による遅延が最小になる。このようにして、達成可能な情報伝送のデータ速度を著しく上昇させることができる。
本発明の別の実施形態によれば集積回路は、基板に集積されるか、または基板上に配置された少なくとも1つの第2のホール素子と、該第2のホール素子に対して実質的に同心であり、該第2のホール素子に対して垂直方向に間隔を置いて配置され、該第2のホール素子から導電分離された第3のコイルと、該第2のホース素子に対して実質的に同心であり、該第2のホース素子と第3のコイルに対して垂直方向に間隔を置いて配置された第4のコイルとを有し、コイルは、第3のコイルと第4のコイルに電流が同じ方向に流れるように直列に接続され、この電流は第1のコイルと第2のコイルに流れる電流とは反対の向きである。
互いに重ねて配置された2つのコイルにそれぞれ同じ方向の電流が流れ、並置された2つのコイルにはそれぞれ反対方向に電流が流れるように接続された2つのコイルペアを並置することにより、ホール素子の出力信号の差分評価が可能になり、このようにして外部の均一な磁界に対するノイズ耐性が格段に改善される。
本発明の別の実施形態によれば、コイルの少なくとも1つ、とりわけホール素子の次のコイルが円形リング状に構成されており、このコイルとその下のホール素子との垂直方向の重なり領域が生じないようになっている。コイルを円形リング状に構成し、これによってコイルと対応のホール素子との重なりを低減または排除することにより間隔が大きくなり、ひいてはコイルとホール素子との間の電界強度が低減される。このようにして絶縁破壊耐性が高くなり、このことはコイルとホール素子の間の電位差が大きい場合に有利である。
次のような情報伝送のための集積回路も考えられる。すなわち基板と、基板に集積されるか、または基板上に配置された少なくとも1つの第1のホール素子および第2のホール素子と、第1のホール素子に対して実質的に同心であり、第1のホール素子に対して垂直方向に間隔を置いて配置され、該第1のホール素子から導電分離された第1のコイルと、第2のホール素子に対して実質的に同心に配置され、該第2のホール素子から導電分離され、かつ該第2のホール素子に対して垂直方向に間隔を置いて配置された第2のコイルとを有し、ここで第1のコイルと第2のコイルは、コイル内に反対の方向で電流が流れるように電気的に直列に接続されている。このようにして、2つのホール素子の出力信号を差分評価することができ、外部の均一な磁界に対するノイズ耐性が上昇する。
ここでは、ホール素子とコイルとの間に配置される絶縁層を設けることができ、この絶縁層は他の集積回路に対して完全に絶縁される。
コイルを円形リング状に構成することにより、とりわけそれぞれ割り当てられたホール素子と重なり領域が生じないように構成することにより、このように構成された集積回路では高い絶縁破壊耐性が達成される。このことはコイルとホール素子との電位差が大きい場合に有利である。コイルを円形リング状に構成し、これによってコイルとそれぞれ対応するホール素子との重なりを低減または排除することにより間隔が大きくなり、ひいてはコイルとそれぞれのホール素子との間の電界強度が低減される。
各ホール素子に対して少なくとも1つの補償コイルが追加で設けられていれば、この種の構成でもホール素子内の電荷分離のための時間が最小になり、これにより達成可能なデータ速度が格段に上昇する。
本発明の特徴および利点は、添付図面に関連する以下の説明から明らかである。
本発明の集積回路の第1の実施形態の概略的断面図である。 本発明の集積回路の第1の実施形態の概略的平面図である。 本発明の集積回路の第2の実施形態の概略的断面図である。 本発明の集積回路の第3の実施形態の概略的断面図である。 本発明の集積回路の第3の実施形態の概略的平面図である。 本発明の集積回路の第4の実施形態の概略的断面図である。 本発明の集積回路の第5の実施形態の概略的断面図である。 本発明の集積回路の第5の実施形態の概略的平面図である。 センサ信号を差分評価するための集積回路の概略的断面図である。 補償コイルを備えた、センサ信号を差分評価するための集積回路の概略的断面図である。 絶縁破壊耐性が高められた、センサ信号を差分評価するための集積回路の概略的断面図である。
基板1、たとえばドープされたシリコン基板にはホール素子2が集積されている。基板1の表面には第1の絶縁層3、たとえば酸化シリコンが配置されている。絶縁層3の上には、第1の偏平コイル4を含む金属層がある。第1の偏平コイル4の垂直方向上方には第2の絶縁層5があり、この上に第2の偏平コイル6が配置されている。第1のコイル4と第2のコイル6は、しばしばビアホールと称される貫通接点7を介して、データ電流IDatenの印加の際に両コイルに電流が同じ方向に流れるように互いに直列に接続されている。ここでデータ電流は、伝送すべき情報を表す。
第1のコイル4と第2のコイル6はホール素子2に対して少なくとも実質的に同心に配置されており、コイルを流れる電流によって形成される磁界がホール素子2を通過する。ここでホール素子2は基板1に集積するか、または基板1の上に配置することができる。コイルを流れる電流が変化すると、ホール素子2において生じる磁界も変化する。ホール素子の出力信号として用いられるホール電圧は、作用する磁界に比例して変化し、したがって印加されるデータ電流にも比例して変化する。ホール素子の出力信号、すなわちホール電圧の信号エッジを評価することにより、データ情報を復元することができる。ホール素子2をコイル4と6から電気絶縁することにより、導電分離した情報伝送が実現される。
図1から10における大きさの関係は縮尺通りに表されたものではないことを述べておく。
図2に概略的に示された平面図は、図1に示された本発明の第1の実施形態に実質的に相当する。付加的に電流源20と電圧測定装置21が図示されており、電流源はホール素子2に電流IHallを供給し、電圧測定装置は出力信号をホール素子2における電圧降下の形で測定する。平面図には、図1とは異なり分かりやすくするため、やや小さな直径を有する第2のコイル6だけが図示されており、したがって正方形に図示されたホール素子2の角はコイル6によって覆われていない。このホール素子2には電流源20と電圧測定装置21の端子が接続されている。第1のコイル4は図示の実施形態では第2のコイル6の下方に合同で存在し、したがって図示されていない。しかしコイル4と6の寸法と形状は任意に選択可能であり、それぞれの要求に個別に適合することができる。たとえば図示のコイルのらせん形状とは択一的に、たとえばコイルの導体路が正方形の辺に沿って配置されるような別の幾何形状を選択することもできる。同様に個々の巻線の直径と間隔および巻き数も任意に変更することができる。第1のコイル4と第2のコイル6が互いに異なる形状を有することもできる。
図2では第2のコイル6へのデータ電流IDatenの供給が線路構造22の形で示されている。同様に図示された線路構造23はデータ電流の帰還のための線路であり、図示の第2のコイル6ではなく、その下にあって図示されていない第1のコイル4と接続されている。2つのコイル4と6は、平面図には図示されていない貫通接点7を介して互いに電気接続されている。図示の実施形態とは択一的に、データ電流IDatenをまず下の第1のコイル4に供給し、貫通接点7を介して第2のコイル6に導くことももちろん可能である。重要なのは2つのコイル4と6が、両コイルを流れる電流が同じ方向であるように直列に接続されていることである。
図3に示した本発明の集積回路の第2の実施形態によれば、データを伝送するコイル4と6に加えて補償コイル30が設けられている。この補償コイルはホール素子2に対して実質的に同心であり、ホール素子2およびコイル4と6に対して垂直方向に間隔を置いて配置されており、コイル4と6とは電気的に分離して制御することができる。ここでホール素子2から測定されたホール電圧は図示しない制御器の入力量として用いられる。この制御器は補償コイル30を流れる補償電流IKompを、データを伝送するコイル4と6において電流によって形成された磁界が、補償コイル30に電流によって形成された磁界により補償されるように調整する。したがって補償電流IKompは測定量として用いられ、この測定量から信号エッジの評価により伝送すべきデータ情報を復元することができる。補償コイルの具体的構成は任意に変更することができ、データを伝送するコイル4と6の構成には依存しない。ホール素子をゼロ通過の領域で、すなわち平衡状態で駆動することにより、(体積半導体である)ホール素子において必要な電荷分離のための時間遅延を格段に低減することができ、情報伝送の際に達成可能なデータ速度が格段に上昇する。ここで制御器の回路は有利には、ホール素子2およびコイル4と6ならびに補償コイル30とともに共通のチップに集積することができる。
本発明の集積回路の第3の実施形態によれば、基板に第2のホール素子2’が集積されているか、または基板の上に配置されている(図4)。この第2のホール素子2’に実質的に同心に、第1の絶縁層3の上には第3のコイル4’が、第2の絶縁層5の上には第4のコイル6’が配置されている。ここで第3のコイル4’と第4のコイル6’は貫通接点7’を介して、2つのコイルを電流が同じ方向に流れるように直列に接続されている。コイル4、4’、6、6’はさらに、コイル4と4’および6と6’とでは電流が反対方向に流れるように直列に接続されている。
第3の実施形態による集積回路の概略的平面図が図5に示されている。ここではホール素子2と2’に対する電流供給部20と20’が設けられている。図示の実施形態によれば、第4のコイル6’にデータ電流IDatenが供給され、第2のコイル6から再び取り出される。コイル4と4’はそれぞれコイル6と6’の下方で近似的に合同であり、したがって図示されていない。この実施形態でも、コイルの具体的構成は任意に変更できる。たとえば配線は、データ電流が任意の他のコイルに供給され、任意の他のコイルから再び取り出されるように変更することができる。本発明の機能にとって重要なのは、上下に重なる2つのコイル4と6、および4’と6’がそれぞれ同じ方向に電流を導き、これに対して互いに並置されたコイル4と4’、および6と6’は反対方向に電流を導くことである。
コイル4と4’、および6と6’で電流の方向が逆であることにより生じる反対方向の磁界によって、評価回路50では出力信号の差、すなわち第1のホール素子2のホール電圧UHall1と第2のホール素子2’のホール電圧UHall2との差を形成することができ、これをさらなる評価およびデータ信号の復元の基礎とすることができる。この差分評価により、外部の均一磁界に対して高いノイズ耐性が達成される。なぜなら外部の均一磁界は2つのホール素子2と2’に作用し、したがって差形成の際に少なくとも十分に除去されるからである。
図6には、図4と5に示した実施形態の改善形態が示されており、付加的な補償コイル60と60’が設けられている。これらの補償コイル60、60’は、基板1と絶縁層3の間にある付加的な絶縁層61の上に配置されている。ここで補償コイル60と60’は、コイル4、4’、6、6’から電気的に分離して制御することができる。ここでホール素子2および2’から測定されたホール電圧は図示しない制御器の入力量として用いられる。この制御器は補償コイル60と60’を流れる補償電流を、データを伝送するコイル4と6ならびに4’と6’において電流によって形成された磁界が、補償コイル60および60’に電流によって形成された磁界により補償されるように調整する。したがって補償電流IKomp1とIKomp2は測定量として用いられ、これらの測定量から差分評価により伝送すべきデータ情報を復元することができる。ホール素子をゼロ通過を中心にする領域で、すなわち平衡状態で駆動することにより、ホール素子において必要な電荷分離のための時間遅延を格段に低減することができ、これにより情報伝送の際に達成可能なデータ速度が格段に上昇する。
本発明の別の実施形態によれば、第1のコイル4と第2のコイル6が円形リング状に構成されている。図7に図示した実施形態では、コイル4または6がホール素子2と重ならないように構成されている。このようにしてコイル4と6の巻線とホール素子2との間隔が最大となり、ひいては個々のコンポーネント間の電界強度を低減することができる。このようにしてコイル4および6とホール素子2との絶縁破壊耐性が格段に大きくなる。コイルの1つだけ、好ましくはホール素子2に近い方の第1のコイル4だけを円形リング状に構成することも考えられる。コイルとホール素子2との部分的重なりが生じる少なくとも1つのコイルを円形リング状に構成することも可能である。
図7の実施形態の概略的平面図が図8に示されている。簡単にするため、コイル4と6の電気接続に用いる貫通接点7は図示されていない。コイル4と6を除けば、図6と7の実施形態は図1と2の実施形態と相違しない。したがってこれらについての構成は、図6と7の実施形態にも当てはまる。
前記の実施形態のすべてにおいて、明示的には述べられず図示されていなくても、1つまたは複数の補償コイルを使用すれば、これによりデータ速度を上昇させることができる。
図9から11は、情報伝送のための集積回路の別の例を示す。
図9に図示した例は、基板1に集積された、または基板100上に配置されたホール素子200と200’を有する。基板100の表面には絶縁層300、たとえば酸化シリコンが配置されている。絶縁層300の上には、2つの偏平コイル400と400’を含む金属層がある。ここで偏平コイル400と400’はそれぞれホール素子200および200’に対して実質的に同心に配置されている。この構成により、図5に示したようにホール素子200と200’の出力電圧の差分評価が可能になる。そのためには、この2つのコイルに電流が反対方向に流れ、これが反対方向の磁界を形成し、この磁界が対応するホール素子をそれぞれ貫通するようにコイル400と400’を直列に接続することが必要である。
図10には、図8に示した実施形態の改善形態が示されており、付加的な補償コイル500と500’が設けられている。これらの補償コイルは、基板100と絶縁層300の間にある付加的な絶縁層600の上に配置されている。ここで補償コイル500と500’は、コイル400、400’から電気的に分離して制御することができる。ここでホール素子200および200’から測定されたホール電圧は図示しない制御器の入力量として用いられる。この制御器は補償コイル500と500’を流れる補償電流を、データを伝送するコイル400と400’において電流によって形成された磁界が、補償コイル500および500’に電流によって形成された磁界によりそれぞれ補償されるように調整する。したがって補償電流IKomp1とIKomp2は測定量として用いられ、これらの測定量から差分評価により伝送すべきデータ情報を復元することができる。ホール素子をゼロ通過を中心にする領域で、すなわち平衡状態で駆動することにより、ホール素子において必要な電荷分離のための時間遅延を格段に低減することができ、これにより情報伝送の際に達成可能なデータ速度が格段に上昇する。
図11は、図8に図示した集積回路の別の改善形態を示す。ここでコイル400と400’は円形リング状に構成されており、したがってコイル400と400’はホール素子200および200’に重ならない。このようにしてコイル400および400’の巻線とホール素子200および200’との間隔が最大となり、ひいてはコイルとそれぞれ対応するホール素子との間のそれぞれの電界強度を低減することができる。このようにしてコイル400および400’とホール素子200および200’との間の絶縁破壊耐性が格段に大きくなり、このことはコイルとホール素子との間の電位差が大きい場合に有利である。コイルとそれぞれ対応するホール素子200または200’とで部分的重なりが生じるコイル400と400’を円形リング状に構成することも考えられる。

Claims (7)

  1. ・基板(1)と、
    ・該基板(1)に集積された、または該基板(1)上に配置された少なくとも1つのホール素子(2)と、
    ・該ホール素子(2)に実質的に同心に、かつ該ホール素子(2)に対して垂直方向に間隔を置いて配置され、該ホール素子(2)から導電分離された第1のコイル(4)と、
    ・該ホール素子(2)に実質的に同心に、かつ該ホール素子(2)および前記第1のコイル(4)に対して垂直方向に間隔を置いて配置され、該ホール素子(2)から導電分離された第2のコイル(6)とを有し、
    第1のコイル(4)と第2のコイル(6)は、当該コイル(4、6)内に同じ方向で電流が流れるように電気的に直列に接続されている集積回路において、
    ・前記基板(1)に集積された、または該基板(1)上に配置された少なくとも1つの第2のホール素子(2’)と、
    ・該第2のホール素子(2’)に実質的に同心に、かつ該第2のホール素子(2’)に対して垂直方向に間隔を置いて配置され、該第2のホール素子(2’)から導電分離された第3のコイル(4’)と、
    ・該第2のホール素子(2’)に実質的に同心に、かつ該第2のホール素子(2’)と第3のコイル(4’)に対して垂直方向に間隔を置いて配置された第4のコイル(6’)とを有し、
    前記コイル(4、4’、6、6’)は、第3のコイル(4’)と第4のコイル(6’)に電流が同じ方向に流れるように直列に接続され、当該電流の方向は第1のコイル(4)と第2のコイル(6)に流れる電流の方向とは反対であることを特徴とする情報伝送のための集積回路
  2. ・前記ホール素子(2)と前記第1のコイル(4)との間に配置された第1の絶縁層(3)と、
    ・前記第1のコイル(4)と前記第2のコイル(6)との間に配置された第2の絶縁層(5)とを有する請求項1に記載の集積回路。
  3. 前記ホール素子(2)に実質的に同心に、かつ該ホール素子(2)および前記コイル(4、6)に対して垂直方向に間隔を置いて配置された補償コイル(30)を有し、
    該補償コイル(30)は、前記第1のコイル(4)および前記第2のコイル(6)とは別個に制御可能である、請求項1または2に記載の集積回路。
  4. 少なくとも2つの補償コイル(60、60’)を有し、
    該少なくとも2つの補償コイル(60、60’)は対応するホール素子(2、2’)に実質的に同心に、かつ該ホール素子(2、2’)および前記コイル(4、4’、6、6’)に対して垂直方向に間隔を置いて配置されており、
    該補償コイル(60、60’)は、前記コイル(4、4’、6、6’)とは別個に制御可能である請求項3に記載の集積回路。
  5. 前記コイル(4、4’、6、6’)および/または前記補償コイル(30、60、60’)は偏平コイルである、請求項1から4のいずれか1項に記載の集積回路。
  6. 少なくとも1つの前記コイル(4、4’、6、6’)は円形リング状に構成されている、請求項1から5のいずれか1項に記載の集積回路。
  7. 少なくとも1つの前記コイル(4、4’、6、6’)は、前記ホール素子(2、2’)との重なり領域が生じないように構成されている、請求項1から6のいずれか1項に記載の集積回路。
JP2012529176A 2009-09-17 2010-07-27 情報伝送のための集積回路 Active JP5523570B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009029528.3 2009-09-17
DE102009029528A DE102009029528A1 (de) 2009-09-17 2009-09-17 Integrierter Schaltkreis zur Informationsübertragung
PCT/EP2010/060893 WO2011032764A1 (de) 2009-09-17 2010-07-27 Integrierter schaltkreis zur informationsübertragung

Publications (2)

Publication Number Publication Date
JP2013504885A true JP2013504885A (ja) 2013-02-07
JP5523570B2 JP5523570B2 (ja) 2014-06-18

Family

ID=42540113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012529176A Active JP5523570B2 (ja) 2009-09-17 2010-07-27 情報伝送のための集積回路

Country Status (6)

Country Link
US (1) US8436710B2 (ja)
EP (1) EP2478531B1 (ja)
JP (1) JP5523570B2 (ja)
DE (1) DE102009029528A1 (ja)
ES (1) ES2688426T3 (ja)
WO (1) WO2011032764A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2838115A1 (de) * 2013-08-16 2015-02-18 Siemens Aktiengesellschaft Integrierter Schaltkreis
KR101937209B1 (ko) * 2017-06-09 2019-01-10 엘에스산전 주식회사 전류 감지 장치
CN114167114A (zh) * 2022-02-11 2022-03-11 茂睿芯(深圳)科技有限公司 一种新型的线性隔离装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142876A (ja) * 1986-12-05 1988-06-15 Nec Corp ホ−ル素子装置
JPH08264857A (ja) * 1995-01-26 1996-10-11 Matsushita Electric Works Ltd 集積化アイソレータ
JP2007123785A (ja) * 2005-10-31 2007-05-17 Taiyo Yuden Co Ltd 可変インダクタ及びそれを利用したアンテナ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5748264A (en) * 1980-08-29 1982-03-19 Rohm Co Ltd Magnetic coupler
CH669068A5 (de) * 1986-04-29 1989-02-15 Landis & Gyr Ag Integrierbares hallelement.
GB2255645A (en) * 1991-05-10 1992-11-11 Electronic Components Ltd Current sensing device
DE4205241C2 (de) 1992-02-21 1997-12-18 Itt Ind Gmbh Deutsche Potentialfreie Datenübertragungseinrichtung
EP1391900A1 (de) 2002-08-22 2004-02-25 Abb Research Ltd. Signaltransformator sowie Verfahren zum Betrieb eines solchen Signaltransformers
US7319261B1 (en) * 2002-11-21 2008-01-15 Analog Devices, Inc. Integrated MOS one-way isolation coupler and a semiconductor chip having an integrated MOS isolation one-way coupler located thereon
US7605580B2 (en) * 2007-06-29 2009-10-20 Infineon Technologies Austria Ag Integrated hybrid current sensor
EP2037286A1 (de) * 2007-09-13 2009-03-18 Micronas GmbH Messvorrichtung zur Messung eines magnetischen Felds
KR20100115744A (ko) * 2008-01-17 2010-10-28 더 리전츠 오브 더 유니버시티 오브 캘리포니아 집적 자장 생성 및 검출 플랫폼

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142876A (ja) * 1986-12-05 1988-06-15 Nec Corp ホ−ル素子装置
JPH08264857A (ja) * 1995-01-26 1996-10-11 Matsushita Electric Works Ltd 集積化アイソレータ
JP2007123785A (ja) * 2005-10-31 2007-05-17 Taiyo Yuden Co Ltd 可変インダクタ及びそれを利用したアンテナ装置

Also Published As

Publication number Publication date
EP2478531A1 (de) 2012-07-25
ES2688426T3 (es) 2018-11-02
DE102009029528A1 (de) 2011-03-24
US8436710B2 (en) 2013-05-07
US20120229243A1 (en) 2012-09-13
WO2011032764A1 (de) 2011-03-24
JP5523570B2 (ja) 2014-06-18
EP2478531B1 (de) 2018-06-20

Similar Documents

Publication Publication Date Title
US7733082B2 (en) Signal transmission device
US11044022B2 (en) Back-to-back isolation circuit
US20100188182A1 (en) Narrowbody Coil Isolator
US8890565B2 (en) Logic signal transmission circuit with isolation barrier
EP3578999B1 (en) Balance-type electric current sensor
KR102519567B1 (ko) 신호 격리기 집적 회로 패키지
US11205748B2 (en) 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods
US20140264722A1 (en) Semiconductor device
CN111065931A (zh) 电流测定装置
JP5523570B2 (ja) 情報伝送のための集積回路
US11569340B2 (en) Fully symmetrical laterally coupled transformer for signal and power isolation
US9742391B2 (en) Single-chip multi-domain galvanic isolation device and method
CN104851753B (zh) 具有恒定电容的mems器件
US10545199B2 (en) Lateral transmission of signals across a galvanic isolation barrier
US7982302B2 (en) Power semiconductor module with control functionality and integrated transformer
US20200082977A1 (en) Transformer and signal transmission system
CN103987192A (zh) 线路布置
TWI787679B (zh) 單片整合式隔離器裝置以及具有單片隔離器之系統
TW200427221A (en) Frequency-independent voltage divider
JP5206188B2 (ja) 半導体装置
US10705118B2 (en) Power module testing apparatus
WO2022168674A1 (ja) ゲートドライバ、絶縁モジュール、低圧回路ユニット、および高圧回路ユニット
JP6535124B2 (ja) 半導体装置
CN118073330A (zh) 用于隔离器的微型变压器
JP2010091437A (ja) 磁気センサおよびその駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130717

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140408

R150 Certificate of patent or registration of utility model

Ref document number: 5523570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250