JP2013504839A - 選択的バイアスによって高容量メモリにおけるメモリアレイリークを低減するためのシステムおよび方法 - Google Patents

選択的バイアスによって高容量メモリにおけるメモリアレイリークを低減するためのシステムおよび方法 Download PDF

Info

Publication number
JP2013504839A
JP2013504839A JP2012528989A JP2012528989A JP2013504839A JP 2013504839 A JP2013504839 A JP 2013504839A JP 2012528989 A JP2012528989 A JP 2012528989A JP 2012528989 A JP2012528989 A JP 2012528989A JP 2013504839 A JP2013504839 A JP 2013504839A
Authority
JP
Japan
Prior art keywords
sector
voltage
sectors
pull
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012528989A
Other languages
English (en)
Other versions
JP5437494B2 (ja
Inventor
ベヘラ，ニランジアン
サブハーワル，デイーパツク
シヤン，ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of JP2013504839A publication Critical patent/JP2013504839A/ja
Application granted granted Critical
Publication of JP5437494B2 publication Critical patent/JP5437494B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

ＳＲＡＭセルが複数のセクタに配置されたＳＲＡＭにおけるリーク低減のためのソースバイアス機構。スタンバイモードでは、複数のセクタ内のセクタ内のＳＲＡＭセルは非選択状態にされ、ソースバイアス電位が複数のセクタのＳＲＡＭセルに供給される。動作モードでは、複数のセクタ内の選択されたセクタのＳＲＡＭセルに供給されるソースバイアス電位は非アクティブにされ、選択されないセクタ内の残りのＳＲＡＭセルはソースバイアスされ続けながら、選択されたセクタ内の物理行内のＳＲＡＭセルは読み出される。スタンバイモードにあるＳＲＡＭセルに供給されるソースバイアス電位は、制御信号の論理状態に基づいて異なる電圧に設定することができる。

Description

（関連出願の相互参照）本出願は、その全体が参照により本明細書に組み込まれている、２００９年９月１４日に出願した米国特許出願第１２／５５８，８１６号の優先権を主張するものである。
本開示は一般に、半導体メモリに関する。より詳細には、いかなる限定でもないが、本開示は、スタティックランダムアクセスメモリ（ＳＲＡＭ）セルにおけるリークを低減するためのセクタベースのソースバイアス方式を対象とする。
複数のメモリセルを備えるスタティックランダムアクセスメモリ、すなわちＳＲＡＭデバイスは、通常は１つまたは複数のＩ／Ｏを有する行と列のアレイ（たとえば×４，×８、×１６などの構成）として構成される。また、このようなメモリは、高密度、高速、および低電力が必要な用途向けにマルチバンクアーキテクチャにて実現することができる。アーキテクチャおよびタイプに関わらず、各ＳＲＡＭセルは情報の一ビットを記憶するように動作することができる。この情報へのアクセスは、所与の物理的な行（ｒｏｗ）内のすべてのメモリセルを（それらに関連するワード線を駆動することにより）アクティブにし、選択された出力に記憶されたデータ値を供給するように、選択された列に関連するビット線上にデータを出力することによって円滑に行われる。データがビット線上に配置されると、ビット線上の電圧レベルは対向する電源レール（たとえば、ＶＤＤおよび接地）に分離し始め、ビット線上で検知された論理レベルが所定の電圧差だけ、通常はＶＤＤの１０％以下だけ分離した後に、センスアンプを使用してラッチされる。さらにセンスアンプは、各列に関連する相補型ビット線（たとえばデータ線）上のデータ信号およびデータ・バー信号（ｄａｔａ−ｂａｒ ｓｉｇｎａｌ）の両方をメモリセルのそれぞれが駆動する状態にて、差動センスアンプとして設けることができる。動作時は、メモリセルをアクティベートする前に、ビット線はプリチャージされ、共通値に等しくされる。特定の行および列が選択されると、それらに対応するメモリセルは、それがデータ線の一方を接地に向かって下げ、他方のデータ線はプリチャージされたレベル、通常はＶＤＤのままとなるようにアクティベートされる。２つの相補型ビット線に結合されたセンスアンプは、２つのビット線の間の差をそれが所定の値を超えると検知し、検知された差は、異なる論理状態「０」および「１」としてセンスアンプに示される。
トランジスタデバイスのサイズが（たとえば０．１３μｍ以下に）縮小し続けるのにつれて、主として、このような寸法ではデバイスはスタンバイモードにおけるオフ状態での高いリーク値の影響を受けるので、ＳＲＡＭセルの動作に関していくつかの問題が現れ始める。本質的にこれらのデバイスはもはや理想的なスイッチではなくなり、オフ状態でさえもドレインからソースへ、またはドレイン／ソースから基板への無視できない一定の電流の流路を有するふるい（ｓｉｅｖｅ）に近くなる。高いリークは、２つの大きな問題を引き起こす。第１に、リークとして大きな静電流が発生するので、結果として静的電力消費が増加する。第２には、より重大な問題として、ＳＲＡＭセルからの不正なデータ読み出しの問題である。選択された列内のすべてのビットセルからの累積されたリーク電流は、現在、読み出し電流と同程度であり、それにより信頼できる検知動作のために必要なビット線の差分が著しく損なわれる。
ＳＲＡＭセルにおけるスタンバイリーク電流を低減する技術は、例えば非特許文献１に開示されている。当該技術では、単一のビット線の列上の複数のＳＲＡＭセルのソース端子がバイアス電位をもたらすために一緒に結合される。このような方式では総スタンバイ電流の減少は見られるが、読み出し電流（ＩＲ）とセルリーク電流（ＩＬ）の比は改善されない。
ＳＲＡＭセルにおけるスタンバイリーク電流を低減する技術は、他にも特許文献１に開示されている。特許文献１にに開示されているように、所与のセクタのメモリセルがスタンバイモードにあるときは、セクタ内のメモリセルの各物理的行への書き込み線は非選択状態にあり、セクタソース線はメモリリークを低減するために選択電位に駆動される。セクタ内の所与の物理行に対してメモリ読み出しがアクティベートされたときは、所望の物理行に関連する書き込み線はハイに駆動される。これは所望の物理行に関連するロジックに、物理行のためのソース線をローに駆動させる。セクタ内の他の物理行のためのソース線は、選択された（バイアスされた）電位に維持される。選択された物理行内の各セルの電圧差分が検知され、メモリセルは、別の物理行のための別の読み出し動作が開始するとすぐにスタンバイモードに復帰される。
米国特許第７，０６１，７９４号明細書
Kenichi Osada, Yoshikazu Saitoh, Eishi Ibe and Koichiro Ishibashi, "16.7fA/cell Tunnel-Leakage-Suppressed 16Mb SRAM for Handling Cosmic-Ray-Induced Multi-Errors", IEEE International Solid-State Circuits Conference, 2003, pages 302-303
開示されているメモリアーキテクチャ（特許文献１参照）はそれ自体で非常に有用であるが、いくつかの欠点を有する。開示されたメモリアーキテクチャは、ＳＲＡＭ内の各物理行をバイアスするためのロジックを必要とする。具体的には、デコードロジックおよびバイアス回路がＸデコーダ（Ｘアドレスデコーダ）の一部である。この追加のロジックは、メモリ内の物理行のそれぞれに対するオーバヘッドをもたらし、それにより大幅な全体的な面積オーバヘッドを生じる。言い換えれば、この追加のロジックは、それがなければ追加のメモリセルの配置等の他の機能のために用い得るチップ上のスペースを占有してしまう。さらに特許文献１に開示されているメモリアーキテクチャ内のバイアスロジックはアクセスパス内にあり、結果として大幅な速度ロスを生じる。加えて、特許文献１に開示されているメモリアーキテクチャ内のセルをバイアスするために用いられるバイアス電圧は、調整することができない。これは、シリコンのドーピングおよび／またはシリコンの他の特性のわずかな変動が電圧リークを防止するための最適値に影響を及ぼすことが分かったので、もう一つの欠点となる。言い換えれば、異なるシリコンの環境により、異なるバイアス電圧がリークの大きさを最小にするために要求される。
上記の背景に鑑みて当技術分野では、ＳＲＡＭにおけるリークを低減するための改良されたシステムおよび方法が必要とされる。
本明細書での参考文献の説明または引用は、このような参考文献が従来技術であることを認めるものと解釈されるものではない。
既知のメモリリーク技術の欠点に対処する手法が開示される。特許文献１に開示されているように読み出し動作時に単一の物理行に対するバイアスを取り除く代わりに、所与の読み出し動作時に読み出すべき物理行を含んだ物理行のセクタ全体（たとえば３２個の物理行）からバイアス電圧が取り除かれる。これにより、アレイ内の対応するセクタに接続される接地線を縦に配置することと共に、セクタデコードロジックおよびバイアスロジックをアレイの上部および／または下部に配置することが可能になる。これは、制御回路が、メモリバンク内の各セクタの各物理行ごとの代わりに、メモリバンクごとに多くても数回だけ配置されるだけなので、大幅な面積オーバヘッドの節約をもたらす。開示されるメモリアーキテクチャは、セクタバイアス方式のための追加のロジックおよび回路がメモリのアクセスパスをゲートしないという追加の利点を有する。したがって、開示されるメモリリーク技術および回路を用いることによって、メモリ読み出し動作は高速になる。
本発明の一実施形態は、リークを低減するためのＳＲＡＭに対するセクタベースのソースバイアス方式を提供する。スタンバイモードでは、物理行のセクタは非選択状態にされ、ＳＲＡＭセルにソースバイアス電位が供給される。読み出しモードでは、選択された物理行を含むセクタは、選択されたセクタの物理行に供給されるソースバイアス電位を非アクティブにすることによって非アクティブにされ（ソースバイアスが取り除かれ）、メモリ内の残りのセクタ内の残りのＳＲＡＭセルは引き続きソースバイアスされる。ソースバイアス電位は、選択されたセクタ内のＳＲＡＭセルのソース端子に選択電圧を印加することにより、またはそれらのボディウェル電位（ｂｏｄｙ ｗｅｌｌ ｐｏｔｅｎｔｉａｌ）を適切にバイアスすることによって供給することができる。
ソースバイアス方式の主な概念は、メモリのビットセル（たとえばメモリセル）のアクセスデバイス（またはパスゲート）の両端のリークを低減することである。パスゲートの両端のリークは、ＶＤＳ（＝電源電圧）によるものであるので、本開示は、各ビットセル内の接地ノードの電位を上げることによってそれを低減することを目的とする。したがって一実装形態では、メモリバンクのセクタ内の物理行のビットセルの接地ノード（たとえば、プルダウンデバイスのソース端子）は一緒に接続され、約５０から２５０ミリボルトに維持される。このバイアス電圧は、セル技術、デザインルール、動作電圧、チップ組成などに基づいて変わり得る。所与の物理行が読み出し動作のために選択されたときは、所与の物理行を含むセクタ内の物理行に対する接地電位は、１対のセクタデコーダおよびセクタバイアス回路機構を用いて接地電圧に駆動される。この読み出し動作時は、メモリバンク内の他のセクタのビットセルはバイアス電圧に駆動され、バイアス電位は引き続き維持されるので、それによってこのようなビットセルのリークを大幅に低減させる。したがって、アクセスされている物理行を含んだセクタ内のビットセルのみがそれらのパスゲートの両端のリークを有することになり、メモリバンク内の残りのセクタ内のすべての他のセルでのリークは（それらの上昇された接地ノードにより）大幅に低減され、結果として、累積されたリークよりも大幅に大きな読み出し電流を生じる。
本発明の一実施形態では、スタティックランダムアクセスメモリ（ＳＲＡＭ）が提供される。ＳＲＡＭは複数のセクタを備える。典型的にはこれらのセクタは、複数のメモリバンクに構成される。一実施例では、ＳＲＡＭは、各メモリバンクが２つのセクタを有する、８個のメモリバンクを備える。複数のセクタ内の各セクタは、複数のビット線の行と複数のビット線の列に配置された複数のＳＲＡＭセルを備える。これらのビット線の行のそれぞれはセクタ内の物理行であり、任意の数のＳＲＡＭセルを含むことができ、すなわちそれらは共通の書き込み線を有する。したがって、任意の数のビット線の列が存在し得る。一実施例ではセクタ内に３２個のビット線の行がある。
複数のセクタ内のセクタごとに、それぞれのセクタの複数のＳＲＡＭセル内の各ＳＲＡＭセルは、１対のデータノードを形成するように結合された１対の交差結合（ｃｒｏｓｓ−ｃｏｕｐｌｅｄ）インバータを有する。複数のセクタ内のセクタごとに、それぞれのセクタの複数のＳＲＡＭセル内の各ＳＲＡＭセルは、プルダウンデバイスを有する。複数のセクタ内のセクタごとに、それぞれのセクタの複数のＳＲＡＭセルのプルダウンデバイスは、一緒に結合される。それぞれのセクタの複数のＳＲＡＭセルは、選択的に、（ｉ）複数のＳＲＡＭセル内のデータにアクセスすることができ、セクタ内のＳＲＡＭセルのプルダウンデバイスは第１の電圧に駆動される動作モード（無バイアス）、または（ｉｉ）セクタ内のＳＲＡＭセルのプルダウンデバイスは第２の電圧によって駆動されるスタンバイモード（バイアスされた）となる。
ＳＲＡＭは、セクタデコーダも備える。当該デコーダは、セクタアドレスの範囲内のデコードされたセクタアドレスに基づいて選択的に動作モードにアクティベートすべき、複数のセクタ内のセクタを特定するように構成される。当該デコーダは、デコードされたセクタアドレスに基づいて、セクタ選択的無バイアス信号（ｓｅｃｔｏｒ ｓｅｌｅｃｔｉｖｅ ｎｏ ｂｉａｓ ｓｉｇｎａｌ）を供給する。
ＳＲＡＭは、複数のセクタバイアス回路も備える。複数のセクタバイアス回路内のそれぞれのセクタバイアス回路は、（ｉ）セクタデコーダと、（ｉｉ）複数のセクタ内の、それぞれのセクタバイアス回路に対応するセクタとに結合される。複数のセクタバイアス回路内のそれぞれのセクタバイアス回路は、それぞれのセクタバイアス回路に結合されたセクタ内のＳＲＡＭセルのプルダウンデバイスに、第１の電圧または第２の電圧を供給するように選択的に構成される。それぞれのセクタバイアス回路は、それぞれのセクタバイアス回路がセクタデコーダからセクタ選択的無バイアス信号を受け取っていないときは、それぞれのセクタバイアス回路に結合されたセクタ内のＳＲＡＭセルのプルダウンデバイスに、第２の電圧（バイアス電圧）を供給する。それぞれのセクタバイアス回路は、それぞれのセクタバイアス回路がセクタデコーダからセクタ選択的無バイアス信号を受け取っているときは、それぞれのセクタバイアス回路に結合されたセクタ内のＳＲＡＭセルのプルダウンデバイスに第１の電圧（動作モード電圧、接地電圧）を供給する。
本開示の他の態様は、ＳＲＡＭに関連するメモリ動作方法を提供する。ＳＲＡＭは複数のセクタを備え、複数のセクタ内の各セクタは、複数のビット線の行と複数のビット線の列に配置された複数のＳＲＡＭセルを備える。複数のセクタ内のそれぞれのセクタごとに、それぞれのセクタの複数のＳＲＡＭセル内の各ＳＲＡＭセルは、１対のデータノードを形成するように結合された１対の交差結合インバータを有する。複数のセクタ内のそれぞれのセクタごとに、それぞれのセクタの複数のＳＲＡＭセル内の各ＳＲＡＭセルは、プルダウンデバイスを有する。それぞれのセクタの複数のＳＲＡＭセルのプルダウンデバイスは、一緒に結合される。
メモリ動作方法においては、第１のメモリ読み出し動作のためのセクタアドレスの範囲内の第１のセクタアドレスがデコードされ、それによって第１のデコードされたセクタアドレスを得る。複数のセクタ内の第１のセクタの複数のＳＲＡＭセルは、第１のデコードされたセクタアドレスに基づいて、第１のセクタの複数のＳＲＡＭセルのプルダウンデバイスを第１の電圧（動作モード電圧、接地電圧）で駆動することによって選択的にアクティベートされる。第１のセクタ内の選択されたＳＲＡＭセルに記憶されたデータ値は、第１のセクタの複数のＳＲＡＭセルのプルダウンデバイスを第１の電圧で駆動し続けながら、読み出される。第２のメモリ読み出し動作のための第２のセクタアドレスは、デコードされ、それによって第２のデコードされたセクタアドレスを得る。第２のセクタの複数のＳＲＡＭセルは、第２のデコードされたセクタアドレスに基づいて、第２のセクタの複数のＳＲＡＭセルのプルダウンデバイスを第１の電圧で駆動することによって選択的にアクティベートされる。第１のセクタ内の複数のＳＲＡＭセルのプルダウンデバイスは、第２の（バイアス）電圧で駆動され、それによって第１のセクタをバイアスされた状態に復帰させる。
添付図面と併せて読めば、以下の詳細な説明を参照することにより、本発明のより完全な理解が得られよう。
本開示の一実施形態の教示による、各バンクがそれ自体の制御およびセクタバイアス方式を有する、８個のバンクで構成された高容量メモリを示す図である。 本開示の一実施形態の教示による、図１の高容量メモリにおける１つのバンク内の詳細なセクタバイアスの実装を示す図である。 本開示の一実施形態の教示によるセクタバイアス方式の概略を示すブロック図である。 本開示の一実施形態の教示による、アクティベートするようにセクタを選択するため、および非アクティブにされたセクタに対するバイアス電圧を決定するためのセクタバイアス回路を示す図である。 本開示の一実施形態の教示による、ソースバイアスされたＳＲＡＭセルの例示的実施形態を示す図である。 本開示の一実施形態の教示による、セクタ内のソースバイアスされたＳＲＡＭセルの例示的アレイ、およびセクタから選択ＳＲＡＭセルの値を読み出すための回路を示す図である。 本開示の一実施形態の教示によるメモリ動作のフローチャートである。
図面では、そのいくつかの図の全体にわたって同じ又は同様な要素が同一の参照番号で識別され、示される様々な要素は必ずしも原寸に比例して描かれていない。
図１は、各バンク１１２がそれ自体の制御およびセクタバイアス方式を有する、８個のバンク１１２で構成された高容量メモリ１００の概略を示すブロック図を示す。高容量メモリ１００は８個のバンク１１２（１１２−１から１１２−１１２−８）を有するように示されているが、実際には高容量メモリ１００は任意の数のバンクを有し得る。高容量メモリ１００は、当技術分野では知られているグローバルＩ／Ｏ回路１０２およびグローバル制御１０４を有する。
図１に示す実施形態では、高容量メモリ１００内のバンク１１２は対にされ（たとえばバンク１１２−１はバンク１１２−２と対にされる）、対にされたバンクはローカルＩ／Ｏ１０８およびローカル制御１１０の回路を共有する。さらに図１に開示されるように、各バンク１１２は、１対のセクタ１１４を備える。たとえば、バンク１１２−１は、セクタ１１４−１−１および１１４−１−２を備える。各バンク１１２は、ＸＤＥＣ回路１０６も備える。
図２は、本開示によるメモリ１００のメモリバンク１１４、およびメモリバンク１１４に対応するＸＤＥＣロジック１０６のさらなる詳細を示す。バンク１１４は、複数のセクタ２１２を備える。図２では、バンク１１４は８個のセクタ２１２を有するように示されている。しかし実際には、バンク１１４は、より多いまたは少ないセクタ２１２を有し得る。バンク１１４の複数のセクタ内の各セクタ２１２は、複数のビット線の行と複数のビット線の列に配置された複数のＳＲＡＭセル（図２には示さず）を備える。各ビット線の行は、本明細書では、物理行２１６と呼ぶ。バンク１１４の詳細を分かりやすく伝えるために、図２では、それぞれの所与のセクタ２１２の２つの物理行２１６のみを示す。実際には、各セクタ２１２は、２つより多いビットセルの物理行２１６を有し得る。実際、好ましい実施形態では、各セクタ２１２は、３２または６４個のビットセルの物理行２１６を備え、各物理行２１６は任意の数のビットセルを備える。
図２に示されるように、一実施形態では、複数のセクタは、第１の組のセクタ（たとえばセクタ２１２−１から２１２−４）と、第２の組のセクタ（たとえばセクタ２１２−５から２１２−８）とに分割される。第１の組のセクタは、第２の組のセクタからアイソレータ（ｉｓｏｌａｔｏｒ）２１４によって電気的に分離される。図２に示すように、第１の組のセクタ内のセクタ２１２は、アレイ・ストラップ２３０によって互いに分離されている。図２に示すように、第２の組のセクタ内のセクタ２１２も、アレイ・ストラップ２３０によって互いに分離されている。
図２に示される実施形態では、第１の組のセクタのセクタ２１２内の物理行２１６のそれぞれは、第１のセクタバイアス制御部２０４−１内のバイアス制御ブロック２０６から生じる選択バイアス制御線２１８に接続されている。さらに第２の組のセクタのセクタ２１２内の物理行２１６のそれぞれは、第２のセクタバイアス制御部２０４−２内のバイアス制御ブロック２０６から生じる選択バイアス制御線２１８に接続されている。
論理的には、セクタバイアス制御部２０４内の複数のバイアス制御ブロック２０６の必要性はないが、実際には、セクタ２１２内の物理行２１６のそれぞれの物理行２１６全体にわたるバイアス制御電圧を一様な状態にするために、複数のバイアス制御ブロック２０６が存在する。
図示されない一部の実施形態では、バンク１１４の複数のセクタ２１２は、第１の組のセクタと第２の組のセクタとに分割されず、単一のセクタバイアス制御部２０４のバイアス回路２０６からのバイアス制御線２１８が、バンク１１４内のすべてのセクタ２１２の物理行２１６にセクタバイアス信号を供給する。
図２に示す実施形態では、ＸＤＥＣ回路１０６は、第１のメモリ読み出し動作のために、セクタアドレスを、セクタアドレスの第１の範囲内（たとえば、２１２−１から２１２−４の範囲内のデコードされたセクタアドレス）、またはセクタアドレスの第２の範囲内（たとえば、２１２−５から２１２−８の範囲内のデコードされたセクタアドレス）のセクタアドレスにデコードする。セクタアドレスがセクタアドレスの第１の範囲にある場合は、第１の組のセクタ内の指定されたセクタ２１２のビットセルを選択的に無バイアスにするために、制御信号がバス２４０を通ってセクタデコーダ２０２−１に送られる。セクタアドレスがセクタアドレスの第２の範囲にある場合は、第２の組のセクタ内の指定されたセクタ２１２のビットセルを選択的に無バイアスにするために、制御信号がバス２５０を通ってセクタデコーダ２０２−２に送られる。
次に図３を参照すると、本開示の一実施形態により、第１の組のセクタの各セクタ２１２のバイアス電圧がどのように制御されるかの詳細が示される。セクタデコーダ２０２−１は、制御線３０８−１（Ｎｏ＿Ｂｉａｓ１）から３０８−４（Ｎｏ＿Ｂｉａｓ４）によって、セクタバイアスブロック２０６のセクタバイアス回路３０２−１から３０２−４にそれぞれ結合される。次いで、セクタバイアス回路３０２−１から３０２−４は、ＶＳＳ＿ＳＥＣ線２１８−１から２１８−４によって、セクタ２１２−１から２１２−４にそれぞれ結合される。
セクタデコーダ２０２−１がセクタアドレスの第１の範囲内のアドレスを受け取っていない場合は、セクタデコーダ２０２−１は、３０８−１ Ｎｏ Ｂｉａｓ１から３０８−４ Ｎｏ Ｂｉａｓ４を論理ロー状態に駆動する。次いで、図２に関連して上述したように、セクタデコーダ２０２−１が受け取ったアドレスがセクタアドレスの第１の範囲にあるときは、第１の組のセクタ内の指定されたセクタ２１２のビットセルを選択的に無バイアスにするために、制御信号がバス２４０を通ってセクタデコーダ２０２−１に送られる。セクタデコーダ２０２−１は、このアドレスを、セクタアドレスの第１の範囲内のセクタ２１２の識別（ｉｄｅｎｔｉｔｙ）にデコードする（たとえば図３に示すようにセクタ２１２−１、２１２−２、２１２−３、２１２−４）。その結果として、セクタデコーダ２０２−１は、セクタアドレスによって指定されたセクタ２１２に結合されたセクタバイアス回路３０２のＮｏ Ｂｉａｓ線３０８をハイ状態に駆動する。
図３の実施形態では、アドレスデコーダ２０２−１とセクタバイアス回路３０２の間のＮｏ Ｂｉａｓ線３０８がハイ状態に駆動されたときは、セクタバイアス回路３０２は、回路３０２に結合された対応するＶＳＳ＿ＳＥＣ線２１８をＶＳＳ３１０によって指定される接地電圧（第１の電圧、動作電圧）に駆動する。アドレスデコーダ２０２−１とセクタバイアス回路３０２の間のＮｏ Ｂｉａｓ線３０８がロー状態に駆動されたときは、セクタバイアス回路３０２は対応するＶＳＳ＿ＳＥＣ線２１８をバイアス電圧（第２の電圧）に駆動する。一部の実施形態では、このバイアス電圧（第２の電圧）は、ＶＳＳ電圧３１０、ＢＣ１制御信号３１２、およびＢＣ２制御信号３１４の組み合わせの関数によって決定される。あるいは、一部の実施形態では、このバイアス電圧（第２の電圧）は予め定められており、調整することができない。
図４は、本発明の一実施形態によるセクタバイアス回路３０２を示す。Ｎｏ＿Ｂｉａｓ３０８がセクタバイアス回路３０２に結合されたアドレスデコーダ２０２−１（図４には示さず）によってハイに駆動されたときは、電界効果トランジスタ（ＦＥＴ）４０２は開かれて電流がＦＥＴ４０２を通って流れることを可能にし、ＶＳＳ＿ＳＥＣ２１８は接地状態ＶＳＳ３１０に駆動される。アドレスデコーダによってＮｏ＿Ｂｉａｓ３０８がローに駆動されたときは、ＦＥＴ４０２は閉じられて電流がＦＥＴ４０２を通って流れることを妨げ、ＶＳＳ＿ＳＥＣ２１８は以下の真理値表に示されるように、制御信号３１２（ＢＣ１）および３１４（ＢＣ２）によって決まる電圧に駆動される。
Figure 2013504839

たとえば図４を参照すると、ＦＥＴ４０２が閉じられるようにＮｏ Ｂｉａｓ３０８がローに駆動され、ＢＣ１ ３１２とＢＣ２ ３１４が共にハイに駆動されたときは、ＶＳＳ＿ＳＥＣ２１８の電圧はＦＥＴ４１０およびＦＥＴ４０８の両方の両端の電圧降下によって決まる。ＦＥＴ４０２が閉じられるようにＮｏ Ｂｉａｓ３０８がローに駆動され、ＢＣ１ ３１２がローに駆動され、ＢＣ２ ３１４がハイに駆動されたときは、ＶＳＳ＿ＳＥＣ２１８の電圧はＦＥＴ４０８の両端の電圧降下によって決まる。ＦＥＴ４０２が閉じられるようにＮｏ Ｂｉａｓ３０８がローに駆動され、ＢＣ１ ３１２がハイに駆動され、ＢＣ２ ３１４がローに駆動されたときは、ＶＳＳ＿ＳＥＣ２１８の電圧はＦＥＴ４１０の両端の電圧降下によって決まる。ＶＳＳ＿ＳＥＣを３つの電圧レベル（ＶＳＳレベル１、ＶＳＳレベル２、ＶＳＳレベル３）の１つにプログラムできることは、異なるシリコンチップ（たとえば、異なるドーパント、および／または電圧リークを防止するための最適値に影響を及ぼす他の特徴を有するチップ）にわたってリークを最小化することが可能になるので非常に有利である。
次に図５を参照すると、記憶されたデータの完全性を妨げることなく有利にリークが低減される、本開示の教示によるソースバイアスされたＳＲＡＭセル５００の例示的実施形態が示されている。図示のように、ＳＲＡＭセル５００には、１対の相補型ビット線ＢＴ５１４ＡおよびＢＢ５１４Ｂが設けられ、相補型ビット線のそれぞれは、プリチャージ回路がアクティブにされたときに電源レールまたは基準電圧源（典型的にはＶＤＤまたはその任意の一部）に下げられるように、適切なプリチャージ回路（図５には示さず）に結合することができる。
メモリセル５００は、ビットセルとも呼ばれ、１対のデータノード５０８Ａおよび５０８Ｂを形成するために１対の交差結合インバータを有するラッチ５０２で構成されている。インバータの１つのプルアップデバイスとして動作する第１のＰチャネル電界効果トランジスタ（Ｐ−ＦＥＴ）５０６Ａは、そのソース／ドレイン端子がＶＤＤと第１のデータノード５０８Ａの間に接続され、そのゲートは第２のデータノード５０８Ｂに接続される。良く知られているようにデータノード５０８Ａおよび５０８Ｂは、メモリセル５００内の２つの相補型記憶ノードとして動作する。プルダウンデバイスとして動作するＮチャネルＦＥＴ（Ｎ−ＦＥＴ）５０４Ａは、そのドレインがデータノード５０８Ａに接続され、そのソースは、前述のように切り換え可能にバイアス電位に接続された、ワード線をベースとするソースバイアス制御線（ＶＳＳ＿ＳＥＣ）３１６に接続される。Ｎ−ＦＥＴ５０４Ａのゲートは、第２のデータノード５０８Ｂに結合される。他方のインバータについては、第２のＰ−ＦＥＴ５０６Ｂは、そのソース／ドレイン端子がＶＤＤとデータノード５０８Ｂの間に接続され、そのゲートはデータノード５０８Ａに接続されたプルアップデバイスとして動作することができる。第２のＮ−ＦＥＴ５０４Ｂは、ドレインがデータノード５０８Ｂに結合され、ソースがソースバイアス制御線３１６に共通に接続されたプルダウンデバイスとして動作することができる。
第１のＮ−ＦＥＴアクセスデバイス５１２Ａは、ＢＴ５１４Ａとデータノード５０８Ａとの間に配置され、そのゲートはワード線（ＷＬ）５１０に結合される。同様に、第２のＮ−ＦＥＴアクセスデバイス５１２Ｂは、そのソース／ドレインがＢＢ５１４Ｂとデータノード５０８Ｂとの間に接続され、それによりそのゲートもＷＬ５１０によって駆動される。メモリセルの交差結合インバータはラッチ５０２を形成し、ノード５０８Ａおよび５０８Ｂは、記憶されたデータに対応する論理レベルを保持するように動作することができる。
図６を参照すると、メモリバンク１１４の複数のセクタ内のセクタ２１２が開示される。セクタ２１２は、複数のビット線の行２１６と複数のビット線の列に配置された複数のＳＲＡＭセルを備える。図５に関連して上述したように、複数のＳＲＡＭセル内の各ＳＲＡＭセル５００は１対のデータノードを形成するように結合された１対の交差結合インバータを有し、複数のＳＲＡＭセル内の各ＳＲＡＭセル５００はプルダウンデバイスを有する。セクタ２１２の複数のＳＲＡＭセルのプルダウンデバイスは、一緒にＶＳＳ＿ＳＥＣ２１８に結合されている。複数のＳＲＡＭセルは、選択的に（ｉ）複数のＳＲＡＭセル内のデータにアクセスすることができ、ＳＲＡＭセルのプルダウンデバイスはＶＳＳ＿ＳＥＣ２１８によって第１の電圧（接地電圧）に駆動される動作モード、または（ｉｉ）セクタ内のＳＲＡＭセルのプルダウンデバイスはＶＳＳ＿ＳＥＣ２１８によって第２の電圧（バイアス電圧）に駆動されるスタンバイモードにすることができる。
第１のメモリ読み出し動作のために、セクタアドレスの範囲内の第１のセクタアドレスがデコードされ、第１のデコードされたセクタアドレスが図６に示すセクタ２１２内の物理行２１６を指定したときは、図６の複数のＳＲＡＭセルは、ＶＳＳ＿ＳＥＣを第１の電圧（接地電圧）に駆動することによって選択的にアクティベートされる。これは、セクタ２１２の複数のＳＲＡＭセルのプルダウンデバイスを第１の電圧に駆動する。この第１の電圧は典型的には接地（０Ｖ）である。セクタ２１２内の選択されたＳＲＡＭセル５００に記憶されたデータ値は、セクタ２１２の複数のＳＲＡＭセルのプルダウンデバイスを第１の電圧で駆動しながら、読み出される。選択されたＳＲＡＭセルに記憶されたデータ値は、（ｉ）行アドレスに基づいてセクタ２１２内の特定のビット線の行２１６を選択し、（ｉｉ）特定のビット線の行２１６に対するＷＬ線を高い読み出し電圧に駆動し、（ｉｉｉ）列アドレスに基づいてセクタ２１２内の特定のビット線の列を選択することによって読み出される。列アドレスに基づいてセクタ内の特定のビット線の列を選択することは、制御信号Ｙ０およびＹ１に関連して発生される真理値表に基づいて所望の列を選択するようにＹデコーダ６２０によって制御される、ＭＵＸおよびセンスアンプ６０２に列を読み込むことによって行われる（たとえばＹ０とＹ１が共にハイのときはＹＤ０を選択し、Ｙ０とＹ１が共にローのときはＹＤ４を選択し、Ｙ０がローでＹ１がハイのときはＹＤ２を選択し、Ｙ０がハイでＹ１がローのときはＹＤ３を選択する）。選択されたＳＲＡＭセル５００の値は、ＭＵＸおよびセンスアンプ６０２から出力バッファ６０４に出力される。
実際には物理行２１６は、典型的には４個より多いビットセル５００を備える。実際、典型的な実施形態では、物理行２１６は４個より大幅に多いビットセル５００を備える。４個のビットセル５００、８個のビットセル５００、または１６個のビットセル５００の値を受け取るためには、従来型のＭＵＸブロックが利用可能である。しかし極めて典型的には、物理行２１６内には、単一のＭＵＸブロックに読み込むことができるよりも多いビットセル５００が存在する。したがって典型的な実施形態では、物理行２１６は複数のＭＵＸブロックに読み込まれる。たとえばビットセルＹ１からＹ４は第１のＭＵＸブロックに読み込むことができ、ビットセルＹ５からＹ８は第２のＭＵＸブロックに読み込むなどとすることができる。
図７を参照すると、本開示の一実施形態によるメモリ動作方法が開示され、ステップ７０２では、セクタ２１２のメモリセル５００がスタンバイモードにある。このスタンバイモードでは、セクタ２１２内のメモリセル５００への書き込み線は非選択状態（ローに駆動）にある。さらにセクタ２１２のためのセクタＮｏ＿Ｂｉａｓ信号３０８はロー状態に駆動され、それによってセクタ内のメモリセルへのＶＳＳ＿ＳＥＣ線をバイアスされた電位（第２の電圧）に駆動する。
ステップ７０４では、セクタ２１２内の選択された物理行２１６に対する第１のメモリ読み出しアドレスがアクティベートされる。選択された物理行２１６に対応するＷＬは、ハイに駆動される。セクタ２１２内の残りのＷＬは、非選択状態（ローに駆動）のままとなる。セクタ２１２に対するセクタＮｏ＿Ｂｉａｓ３０８信号はハイ状態に駆動され、それによってセクタ内のメモリセル５００へのＶＳＳ＿ＳＥＣ線を接地状態（第１の電圧）に駆動する。メモリバンク１１４内の他のセクタ２１２に対するセクタＮｏ＿Ｂｉａｓ信号３０８は非上昇（ｕｎｅｌｅｖａｔｅｄ）状態に駆動され、それによって他のセクタ２１２内のメモリセル５００へのＶＳＳ＿ＳＥＣ線をバイアスされた電位（第２の電圧）に駆動する。
ステップ７０６では、選択された物理行２１６内のメモリセル５００の電圧差分が検知される。ステップ７０８では、選択された物理行２１６内の各メモリセル５００の論理値は、１つまたは複数のｍｕｘ回路６０２を通過して、要求されたメモリセル５００の値を選択する。
ステップ７１０では、セクタ２１２内の選択された物理行２１６の第２のメモリ読み出しアドレスがアクティベートされる。選択された物理行２１６に対応するＷＬはハイに駆動される。セクタ２１２内の残りのＷＬは非選択状態に駆動（ローに駆動）される。セクタ２１２に対するセクタＮｏ＿Ｂｉａｓ信号３０８は上昇（ｅｌｅｖａｔｅｄ）状態に駆動され、それによってセクタ２１２内のメモリセルへのＶＳＳ＿ＳＥＣ線２１８を接地状態（第１の電圧）に駆動する。メモリバンク１１４内の他のセクタ２１２に対するセクタＮｏ＿Ｂｉａｓ信号３０８はロー状態に駆動され、それによって他のセクタ２１２内のメモリセル５００へのＶＳＳ＿ＳＥＣ線２１８をバイアスされた電位（第２の電圧）に駆動する。
上記に基づいて、本発明は、メモリセル技術が現在の０．１３ミクロンの設計を超えて進化するのに伴ってセル読み出し電流が損なわれない、簡単ではあるが効率的で簡潔なリーク低減方式を提供することが理解されよう。さらに、本明細書で開示されたワード線をベースとするソースバイアス機構は、様々なＳＲＡＭサイズ、構成、デバイスサイズに適合可能であり、ソースバイアス電位レベルは、（たとえば、記憶されたデータの完全性に関する）有害な影響を及ぼさないように適切に選択することができる。また、当業者には、本明細書を参照すれば、ソースバイアス電位が、選択電圧をＳＲＡＭセルのソース端子に印加することにより、またはそのボディウェル電位を適切にバイアスすることによって供給できることが容易に理解されよう。さらに、本発明の教示は、スタンドアローンのＳＲＡＭデバイス、および１つまたは複数のＳＲＡＭの実体を有するコンパイル可能なＳＲＡＭ用途で実施できることが明らかであろう。
（参考文献）
本明細書で引用したすべての参考文献は、それぞれの個々の出版物または特許もしくは特許出願が、すべての目的においてその全体が参照により本明細書に組み込まれるように明確にかつ個々に示されているのと同じ程度に、すべての目的においてその全体が参照により本明細書に組み込まれるものとする。
（改良・変更）
本発明の動作および構成は、上記の「発明を実施するための形態」から明らかになるものと考える。示され、説明された方法および回路のいくつかの態様は、好ましいものとして特徴付けたが、以下の「特許請求の範囲」に記載の本発明の範囲から逸脱せずに、それらに様々な変更および改良を行い得ることが容易に理解されよう。

Claims (21)

  1. スタティックランダムアクセスメモリ（ＳＲＡＭ）において、
    複数のセクタであって、前記複数のセクタ内の各セクタは、複数のビット線の行と複数のビット線の列に配置された複数のＳＲＡＭセルを有し、前記複数のセクタ内のセクタごとに、
    前記各セクタの前記複数のＳＲＡＭセル内の各ＳＲＡＭセルは、１対のデータノードを形成するように結合された１対の交差結合インバータを有し、
    前記各セクタの前記複数のＳＲＡＭセル内の各ＳＲＡＭセルは、プルダウンデバイスを有し、
    前記各セクタの前記複数のＳＲＡＭセルの前記プルダウンデバイスは一緒に結合され、
    前記各セクタの前記複数のＳＲＡＭセルは、選択的に、（ｉ）前記複数のＳＲＡＭセル内のデータにアクセスすることができ、前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスは第１の電圧に駆動される動作モード、または（ｉｉ）前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスは第２の電圧に駆動されるスタンバイモードとなる、複数のセクタと、
    セクタデコーダであって、（ｉ）セクタアドレスの範囲内のデコードされたセクタアドレスに基づいて前記動作モードに選択的にアクティベートされるべき、前記複数のセクタ内のセクタを特定し、（ｉｉ）前記デコードされたセクタアドレスに基づいてセクタ選択的無バイアス信号を供給するように構成された、セクタデコーダと、
    複数のセクタバイアス回路であって、
    前記複数のセクタバイアス回路内の各セクタバイアス回路は、
    （Ａ）（ｉ）前記セクタデコーダと、（ｉｉ）前記各セクタバイアス回路に対応する、前記複数のセクタ内のセクタとに結合され、
    （Ｂ）前記各セクタバイアス回路に結合された前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスに前記第１の電圧または前記第２の電圧を供給するように選択的に構成され、前記各セクタバイアス回路は、
    前記各セクタバイアス回路が前記セクタデコーダから前記セクタ選択的無バイアス信号を受け取っていないときは、前記各セクタバイアス回路に結合された前記セクタ内の前記複数のＳＲＡＭセルの前記プルダウンデバイスに前記第２の電圧を供給し、
    前記各セクタバイアス回路が前記セクタデコーダから前記セクタ選択的無バイアス信号を受け取っているときは、前記各セクタバイアス回路に結合された前記セクタ内の前記複数のＳＲＡＭセルの前記プルダウンデバイスに前記第１の電圧を供給する、複数のセクタバイアス回路と
    を備えることを特徴とするスタティックランダムアクセスメモリ。
  2. 前記複数のセクタは第１の複数のセクタであり、
    前記セクタデコーダは第１のセクタデコーダであり、
    前記複数のセクタバイアス回路は第１の複数のセクタバイアス回路であり、
    セクタアドレスの前記範囲はセクタアドレスの第１の範囲であり、
    前記スタティックランダムアクセスメモリは、
    第２の複数のセクタであって、前記第２の複数のセクタ内の各セクタは、複数のビット線の行と複数のビット線の列に配置された複数のＳＲＡＭセルを有し、前記第２の複数のセクタ内セクタごとに、
    前記各セクタの前記複数のＳＲＡＭセル内の各ＳＲＡＭセルは、１対のデータノードを形成するように結合された１対の交差結合インバータを有し、
    前記各セクタの前記複数のＳＲＡＭセル内の各ＳＲＡＭセルは、プルダウンデバイスを有し、
    前記各セクタの前記複数のＳＲＡＭセルの前記プルダウンデバイスは一緒に結合され、
    前記各セクタの前記複数のＳＲＡＭセルは、選択的に、（ｉ）前記複数のＳＲＡＭセル内のデータにアクセスすることができ、前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスは前記第１の電圧に駆動される動作モード、または（ｉｉ）前記各セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスは前記第２の電圧に駆動されるスタンバイモードとなる、第２の複数のセクタと、
    第２のセクタデコーダであって、（ｉ）セクタアドレスの第２の範囲内のデコードされたセクタアドレスに基づいて前記動作モードに選択的にアクティベートされるべき、前記第２の複数のセクタ内のセクタを特定し、（ｉｉ）前記デコードされたセクタアドレスに基づいてセクタ選択的無バイアス信号を供給するように構成された、第２のセクタデコーダと、
    第２の複数のセクタバイアス回路であって、前記第２の複数のセクタバイアス回路内の各セクタバイアス回路は、
    （Ａ）（ｉ）前記第２のセクタデコーダと、（ｉｉ）前記各セクタバイアス回路に対応する、前記第２の複数のセクタ内のセクタとに結合され、
    （Ｂ）前記各セクタバイアス回路に結合された前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスに前記第１の電圧または前記第２の電圧を供給するように選択的に構成され、前記各セクタバイアス回路は、
    前記各セクタバイアス回路が前記第２のセクタデコーダから前記セクタ選択的無バイアス信号を受け取っていないときは、前記各セクタバイアス回路に結合された前記セクタ内の前記複数のＳＲＡＭセルの前記プルダウンデバイスに前記第２の電圧を供給し、
    前記各セクタバイアス回路が前記第２のセクタデコーダから前記セクタ選択的無バイアス信号を受け取っているときは、前記各セクタバイアス回路に結合された前記セクタ内の前記複数のＳＲＡＭセルの前記プルダウンデバイスに前記第１の電圧を供給する、第２の複数のセクタバイアス回路と
    をさらに備えることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  3. 前記スタティックランダムアクセスメモリは複数のメモリバンクを備え、
    前記複数のメモリバンク内のメモリバンクは複数のセクタを備えることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  4. 前記第２の電圧はプログラマブルであることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  5. 前記各セクタバイアス回路が前記セクタデコーダから前記セクタ選択的無バイアス信号を受け取っていないときに前記複数のセクタバイアス回路内のセクタバイアス回路によって供給される前記第２の電圧は、
    （ｉ）第１の制御信号の２値論理状態と、
    （ｉｉ）第２の制御信号の２値論理状態と、
    （ｉｉｉ）前記セクタバイアス回路によって受け取られる接地電圧と
    の組み合わせの関数であることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  6. 前記セクタバイアス回路が前記セクタデコーダから前記セクタ選択的無バイアス信号を受け取っていないときに前記複数のセクタバイアス回路内のセクタバイアス回路によって供給される前記第２の電圧は、
    前記第１の制御信号の状態が論理「１」で、前記第２の制御信号の状態が論理「０」のときは第１の値、
    前記第１の制御信号の状態が論理「０」で、前記第２の制御信号の状態が論理「１」のときは第２の値、
    前記第１の制御信号の状態が論理「１」で、前記第２の制御信号の状態が論理「１」のときは第３の値
    であることを特徴とする請求項５に記載のスタティックランダムアクセスメモリ。
  7. 前記複数のセクタ内のセクタの前記複数のＳＲＡＭセル内のＳＲＡＭセルの前記プルダウンデバイスは、Ｎチャネル電界効果トランジスタ（Ｎ−ＦＥＴ）デバイスを備えることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  8. 前記第２の電圧は約５０ミリボルトから約２５０ミリボルトの範囲内であり、前記第１の電圧は５０ミリボルト未満であることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  9. 前記第２の電圧は、前記複数のＳＲＡＭセル内のＳＲＡＭセルの前記データノードに記憶された論理レベルの安定性を保つように動作可能であることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  10. 前記第２の電圧は、前記プルダウンデバイスのボディウェル電位をバイアスすることによって印加されることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  11. 前記第２の電圧は、前記複数のセクタにおけるセクタ内の前記複数のＳＲＡＭセルの安定性を保つように選択されることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  12. 前記第２の電圧は、前記プルダウンデバイスのそれぞれのソース端子をバイアスすることによって印加されることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  13. 前記セクタデコーダは、セクタアドレスの前記範囲内の前記デコードされたセクタアドレスに基づいて、前記複数のセクタ内の残りのセクタをスタンバイモードに維持しながら、動作モードに選択的にアクティベートされるべき、前記複数のセクタ内の前記セクタを特定するように構成されることを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  14. 前記複数のセクタバイアス回路内の各セクタバイアス回路は、前記各セクタバイアス回路が前記各セクタバイアス回路に結合された前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスに第１の電圧を供給しているときは、前記各セクタバイアス回路に結合された前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスを前記第２の電圧から分離し、
    前記各セクタバイアス回路は、前記各セクタバイアス回路が前記各セクタバイアス回路に結合された前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスに前記第２の電圧を供給しているときは、前記各セクタバイアス回路に結合された前記セクタ内の前記ＳＲＡＭセルの前記プルダウンデバイスを前記第１の電圧から分離することを特徴とする請求項１に記載のスタティックランダムアクセスメモリ。
  15. スタティックランダムアクセスメモリ（ＳＲＡＭ）に関連するメモリ動作方法であって、前記ＳＲＡＭは複数のセクタを備え、前記複数のセクタ内の各セクタは複数のビット線の行と複数のビット線の列に配置された複数のＳＲＡＭセルを有し、前記複数のセクタ内のセクタごとに、
    前記各セクタの前記複数のＳＲＡＭセル内の各ＳＲＡＭセルは、１対のデータノードを形成するように結合された１対の交差結合インバータを有し、
    前記各セクタの前記複数のＳＲＡＭセル内の各ＳＲＡＭセルは、プルダウンデバイスを有し、
    前記各セクタの前記複数のＳＲＡＭセルの前記プルダウンデバイスは一緒に結合され、
    前記方法は、
    （Ａ）第１のメモリ読み出し動作のためにセクタアドレスの範囲内の第１のセクタアドレスをデコードし、それによって第１のデコードされたセクタアドレスを得るステップと、
    （Ｂ）前記第１のデコードされたセクタアドレスに基づいて、前記複数のセクタ内の第１のセクタの前記複数のＳＲＡＭセルを、前記第１のセクタの前記複数のＳＲＡＭセルのプルダウンデバイスを第１の電圧で駆動することによって、選択的にアクティベートするステップと、
    （Ｃ）前記第１のセクタの前記複数のＳＲＡＭセルのプルダウンデバイスを前記第１の電圧で駆動し続けながら、前記第１のセクタ内の選択されたＳＲＡＭセルに記憶されたデータ値を読み出すステップと、
    （Ｄ）第２のメモリ読み出し動作のために第２のセクタアドレスをデコードし、それによって第２のデコードされたセクタアドレスを得るステップと、
    （Ｅ）前記第２のデコードされたセクタアドレスに基づいて、第２のセクタの前記複数のＳＲＡＭセルを、前記第２のセクタの前記複数のＳＲＡＭセルのプルダウンデバイスを前記第１の電圧で駆動することによって、選択的にアクティベートするステップと、
    （Ｆ）前記第１のセクタ内の前記複数のＳＲＡＭセルのプルダウンデバイスを第２の電圧で駆動するステップと
    を含むことを特徴とするメモリ動作方法。
  16. 前記読み出すステップ（Ｃ）は、
    （ｉ）列アドレスに基づいて前記第１のセクタ内の特定のビット線の列を選択するステップと、
    （ｉｉ）行アドレスに基づいて前記第１のセクタ内の特定のビット線の行を選択し、それによって前記選択されたＳＲＡＭセルを特定するステップと
    を含むことを特徴とする請求項１５に記載のメモリ動作方法。
  17. 前記第２の電圧の値は、
    （ｉ）第１の制御信号の２値論理状態と、
    （ｉｉ）第２の制御信号の２値論理状態と、
    （ｉｉｉ）前記第１のセクタに結合されたセクタバイアス回路によって受け取られる接地電圧と
    の組み合わせの関数によって決定されることを特徴とする請求項１５に記載のメモリ動作方法。
  18. 前記第２の電圧の値は、
    前記第１の制御信号の状態が論理「１」で、前記第２の制御信号の状態が論理「０」のときは第１の値、
    前記第１の制御信号の状態が論理「０」で、前記第２の制御信号の状態が論理「１」のときは第２の値、
    前記第１の制御信号の状態が論理「１」で、前記第２の制御信号の状態が論理「１」のときは第３の値
    であることを特徴とする請求項１７に記載のメモリ動作方法。
  19. 前記第２の電圧の値は約５０ミリボルトから約２５０ミリボルトの範囲内であることを特徴とする請求項１５に記載のメモリ動作方法。
  20. 前記複数のセクタは第１の複数のセクタであり、セクタアドレスの前記範囲はセクタアドレスの第１の範囲であり、前記ＳＲＡＭは第２の複数のセクタを備え、前記第２の複数のセクタ内の各セクタは複数のビット線の行と複数のビット線の列に配置された複数のＳＲＡＭセルを備え、前記第２の複数のセクタ内のセクタごとに、
    前記各セクタの前記複数のＳＲＡＭセル内の各ＳＲＡＭセルは、１対のデータノードを形成するように結合された１対の交差結合インバータを有し、
    前記各セクタの前記複数のＳＲＡＭセル内の各ＳＲＡＭセルは、プルダウンデバイスを有し、
    前記各セクタの前記複数のＳＲＡＭセルの前記プルダウンデバイスは一緒に結合され、
    前記メモリ動作方法は、
    前記第１のセクタアドレスがセクタアドレスの前記第１の範囲にあるときは、（Ａ）から（Ｆ）のステップを実行するステップとを含み、
    前記第１のセクタアドレスがセクタアドレスの第２の範囲にあるときは、
    （Ａ２）メモリ読み出し動作のためにセクタアドレスの前記第２の範囲内の前記第１のセクタアドレスをデコードし、それによって第３のデコードされたセクタアドレスを得るステップと、
    （Ｂ２）前記デコードされたセクタアドレスに基づいて、前記第２の複数のセクタ内の第３のセクタの前記複数のＳＲＡＭセルを、前記第３のセクタの前記複数のＳＲＡＭセルのプルダウンデバイスを前記第１の電圧で駆動することによって、選択的にアクティベートするステップと、
    （Ｃ２）前記第３のセクタの前記複数のＳＲＡＭセルのプルダウンデバイスを前記第１の電圧で駆動し続けながら、前記第３のセクタ内の選択されたＳＲＡＭセルに記憶されたデータ値を読み出すステップと、
    （Ｄ２）第２のメモリ読み出し動作のために第２のセクタアドレスをデコードし、それによって第２のデコードされたセクタアドレスを得るステップと、
    （Ｅ２）前記第２のデコードされたセクタアドレスに基づいて、第２のセクタの前記複数のＳＲＡＭセルを、前記第２のセクタの前記複数のＳＲＡＭセルのプルダウンデバイスを前記第１の電圧で駆動することによって、選択的にアクティベートするステップと、
    （Ｆ２）前記第３のセクタ内の前記複数のＳＲＡＭセルの前記プルダウンデバイスを第２の電圧で駆動するステップと
    を実行するステップとを含むことを特徴とする請求項１５に記載のメモリ動作方法。
  21. 前記第２の電圧は約５０ミリボルトから約２５０ミリボルトの範囲内であり、前記第１の電圧は５０ミリボルト未満であることを特徴とする請求項１５に記載のメモリ動作方法。
JP2012528989A 2009-09-14 2010-09-14 選択的バイアスによって高容量メモリにおけるメモリアレイリークを低減するためのシステムおよび方法 Active JP5437494B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/558,816 2009-09-14
US12/558,816 US7940550B2 (en) 2009-09-14 2009-09-14 Systems and methods for reducing memory array leakage in high capacity memories by selective biasing
PCT/US2010/048785 WO2011032151A1 (en) 2009-09-14 2010-09-14 Systems and methods for reducing memory array leakage in high capacity memories by selective biasing

Publications (2)

Publication Number Publication Date
JP2013504839A true JP2013504839A (ja) 2013-02-07
JP5437494B2 JP5437494B2 (ja) 2014-03-12

Family

ID=43034191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012528989A Active JP5437494B2 (ja) 2009-09-14 2010-09-14 選択的バイアスによって高容量メモリにおけるメモリアレイリークを低減するためのシステムおよび方法

Country Status (6)

Country Link
US (1) US7940550B2 (ja)
EP (1) EP2478522A1 (ja)
JP (1) JP5437494B2 (ja)
KR (1) KR101338633B1 (ja)
CN (1) CN102859600A (ja)
WO (1) WO2011032151A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
EP2727114B1 (en) 2011-06-28 2020-04-22 Hewlett-Packard Enterprise Development LP Shiftable memory
US9576619B2 (en) 2011-10-27 2017-02-21 Hewlett Packard Enterprise Development Lp Shiftable memory supporting atomic operation
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
KR101660611B1 (ko) * 2012-01-30 2016-09-27 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 워드 시프트 정적 랜덤 액세스 메모리(ws-sram)
WO2013130109A1 (en) 2012-03-02 2013-09-06 Hewlett-Packard Development Company L.P. Shiftable memory defragmentation
US9001569B1 (en) 2013-09-24 2015-04-07 Synopsys, Inc. Input trigger independent low leakage memory circuit
CN105988773B (zh) * 2015-02-10 2021-03-09 恩智浦美国有限公司 硬件接口组件和用于硬件接口组件的方法
US9646992B2 (en) * 2015-09-03 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory
IT201800000555A1 (it) * 2018-01-04 2019-07-04 St Microelectronics Srl Architettura di decodifica di riga per un dispositivo di memoria non volatile a cambiamento di fase e relativo metodo di decodifica di riga

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180458A (ja) * 1995-10-25 1997-07-11 Matsushita Electric Ind Co Ltd データ記憶装置とその駆動方法
JP2000137981A (ja) * 1998-05-26 2000-05-16 Mitsubishi Electric Corp 半導体記憶装置、半導体装置、および半導体集積回路装置
JP2002025289A (ja) * 2000-07-13 2002-01-25 Hitachi Ltd 半導体装置
JP2007179719A (ja) * 2005-12-28 2007-07-12 Samsung Electronics Co Ltd 待機電流低減回路及びこれを有する半導体メモリ装置
US20090168497A1 (en) * 2007-12-31 2009-07-02 Michael James Tooher Memory Leakage Control Circuit and Method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6343352B1 (en) * 1997-10-10 2002-01-29 Rambus Inc. Method and apparatus for two step memory write operations
US7061794B1 (en) * 2004-03-30 2006-06-13 Virage Logic Corp. Wordline-based source-biasing scheme for reducing memory cell leakage
US7668035B2 (en) * 2008-04-07 2010-02-23 International Business Machines Corporation Memory circuits with reduced leakage power and design structures for same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180458A (ja) * 1995-10-25 1997-07-11 Matsushita Electric Ind Co Ltd データ記憶装置とその駆動方法
JP2000137981A (ja) * 1998-05-26 2000-05-16 Mitsubishi Electric Corp 半導体記憶装置、半導体装置、および半導体集積回路装置
JP2002025289A (ja) * 2000-07-13 2002-01-25 Hitachi Ltd 半導体装置
JP2007179719A (ja) * 2005-12-28 2007-07-12 Samsung Electronics Co Ltd 待機電流低減回路及びこれを有する半導体メモリ装置
US20090168497A1 (en) * 2007-12-31 2009-07-02 Michael James Tooher Memory Leakage Control Circuit and Method

Also Published As

Publication number Publication date
KR101338633B1 (ko) 2013-12-06
EP2478522A1 (en) 2012-07-25
WO2011032151A1 (en) 2011-03-17
US7940550B2 (en) 2011-05-10
JP5437494B2 (ja) 2014-03-12
KR20120046307A (ko) 2012-05-09
US20110063893A1 (en) 2011-03-17
CN102859600A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
JP5437494B2 (ja) 選択的バイアスによって高容量メモリにおけるメモリアレイリークを低減するためのシステムおよび方法
KR100538883B1 (ko) 반도체 메모리 장치
JP4873182B2 (ja) 半導体記憶装置及びその駆動方法
US7079426B2 (en) Dynamic multi-Vcc scheme for SRAM cell stability control
US7692964B1 (en) Source-biased SRAM cell with reduced memory cell leakage
TW588358B (en) Semiconductor memory device and its refreshing method
US7688650B2 (en) Write control method for a memory array configured with multiple memory subarrays
JP2004362695A (ja) 半導体記憶装置
JP2004355689A (ja) 半導体装置
US9001546B2 (en) 3D structure for advanced SRAM design to avoid half-selected issue
US9087564B2 (en) Semiconductor storage having different operation modes
US7345936B2 (en) Data storage circuit
US5732040A (en) Multibit DRAM
US8358524B1 (en) Methods and circuits for limiting bit line leakage current in a content addressable memory (CAM) device
US7760575B2 (en) Memory leakage control circuit and method
CN115810372A (zh) 用于单端感测放大器的设备及方法
JP2010113793A (ja) 半導体記憶装置
JP3317746B2 (ja) 半導体記憶装置
US7215593B2 (en) Semiconductor storage device
JP2001084760A (ja) 半導体記憶装置
KR100769492B1 (ko) 반도체 집적 회로
US6246631B1 (en) Semiconductor memory device
US6816397B1 (en) Bi-directional read write data structure and method for memory
KR20090075909A (ko) 반도체 메모리 장치에서의 멀티 워드라인 테스트를 위한어드레스 코딩방법
JP2001160297A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130514

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130517

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131211

R150 Certificate of patent or registration of utility model

Ref document number: 5437494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250