JP2013501496A - パルス幅変調を有するチャージポンプ回路 - Google Patents

Abstract

電圧調整器のチャージポンプ回路の各スイッチング素子は、並列に接続される比較的大型のＭＯＳトランジスタと関連付けられた、比較的小型のＭＯＳトランジスタを備える。第１の動作モードにおいて、小型のトランジスタのみがスイッチングされ、一方、第２の動作モードにおいて、大型のトランジスタがスイッチングされる。このようにして、第１の動作モードにおけるスイッチング損失を減少させることができる。

Description

本発明は、概して、低ドロップアウト電圧調整器に関し、特に、そのような調整器に備えられる、パルス幅変調を有するチャージポンプ回路に関する。

本発明は、携帯電話などの電子デバイスに備えられた集積回路におけるアプリケーションを有する。例えば、チャージポンプ回路は、このようなデバイスを備えるオーディオアンプの供給電圧を調整するために、用いられる。

考察されるアプリケーションでは、デバイスの電源は、送電網からの充電電圧を供給する充電器を用いて充電することができる、充電式電池を備える場合がある。供給電圧の利用可能範囲は、充電器によって電圧が供給される場合の約４．８Ｖから、電池の最小充電電圧に対応する約２．３Ｖ（これより低いと、正しい動作が保証できなくなる電圧）である。完全に充電された電池により供給される電圧は、約３．６Ｖである。

オーディオアプリケーションでは、調整器が供給すべき出力電流は、聴音する音量と、再生されるべき音の強さとに応じて、典型的には、１０〜２０ｍＡである。この範囲の値は、最大電力の約３分の２での聴音に対応する。しかし、より大きな音量の聴音を可能にし、および／または、ピーク電力の引き出しをサポートするために、調整器は、およそ１２０〜１３０ｍＡの出力電流を供給可能でなければならない。

例えば、長時間の使用の後に、電池の充電が低い場合には、電池によって供給される電圧が低い場合がある。電池の電圧は、また、温度によって影響されることもあるが、それは、温度が低くなるほど、電池が供給する供給電圧も低くなるためである。

調整器において使用されるＭＯＳ（Metal Oxyde Semiconductor）トランジスタの抵抗率も、温度に大きく依存する。

考察されるアプリケーションの種類において満たされるべき仕様に応じて、負荷が大量の電流、例えば１２０〜１３０ｍＡ、を消費する場合であって、且つ、電池によって供給される供給電圧が、約２．３Ｖの最小値に低下した場合であっても、デバイスの電圧調整器は、参照電圧を供給可能でなければならない。

これらの仕様への準拠を保証するために、電圧調整器は、チャージポンプ回路を備えることができ、このチャージポンプ回路では、スイッチは、典型的には、パワーＭＯＳトランジスタによって実現される。高い出力電流および低い供給電圧にもかかわらず、安定した出力電圧を維持するために、ＭＯＳトランジスタの抵抗率は、可能な限り低くなければならない。これが、ＭＯＳトランジスタのサイズが大きい理由である。典型的には、ＭＯＳトランジスタのゲート幅は、約０．５μｍであり、且つ、ＭＯＳトランジスタのゲート長は、ＰＭＯＳトランジスタでは約５６ｍｍであり、ＮＭＯＳトランジスタでは約２８ｍｍである。ＭＯＳトランジスタのゲートは、典型的には、シリコン基板上の複数のフィンガーによって、折り曲げられる。簡略化のために、以下の説明では、このようなトランジスタを“大きなトランジスタ”と呼ぶ。

しかし、このようなトランジスタの寄生ゲート−ソースキャパシタンスは高く、且つ、チャージポンプ回路は、よって、著しいスイッチング損失を有する。これは、回路の消費電力に影響を及ぼす。実際には、以下にＰで示される、このスイッチング損失のために失われる電力は、次の数式によって表される。
Ｐ＝Ｃｇｓ×Ｆ×Ｖ^２ （１）
ただし、Ｃｇｓは、ゲート−ソースキャパシタンスを示し、
Ｆは、スイッチング周波数を示し、
Ｖは、ＭＯＳトランジスタの供給電圧を示す。

スイッチング損失を減少させるために、ＤＣ−ＤＣ変換器の領域から取り入れられた“パルススキッピング”技術を用いることができる。この技術は、調整器からの出力電圧と、基準電圧との差に対応する誤り信号が、所与の閾値を超えた場合に、チャージポンプスイッチ用の制御信号のパルスをスキップすることによって、スイッチング周波数を減少させることからなる。しかし、この技術は、負荷によって吸収される電流の極めて低い値に対してのみ適用される。

図１は、供給電圧Ｖｄｄの値と、出力電流Ｉｏｕｔの値とによって定義される電圧調整器の動作範囲１１内において、パルスがこのようにスキップされ得る、動作領域のグラフを示している。電流Ｉｏｕｔは、電圧調整器によって供給される電流であり、負荷によって吸収される電流を意味する。一般に、電圧調整器は、２．３Ｖ〜４．８ＶのＶｄｄの値と、数百ミリアンペアに達し得るＩｏｕｔの値と、に対して動作する。この範囲１１において、およそ数ミリアンペアの電流Ｉｏｕｔの値にのみ、パルススキッピングを行えることが分かるが、これらの値は、Ｖｄｄの値が下がるにつれて低下する。典型的には、パルススキッピングは、Ｖｄｄが２．３Ｖに等しい場合の約１ｍＡのＩｏｕｔの値、または、Ｖｄｄが４．８Ｖに等しい場合の約３ｍＡのＩｏｕｔの値に対してのみ、考慮することができる。

よって、チャージポンプ回路におけるスイッチング損失を制限する技術の需要がある。

このような理由で、本発明の第１の態様は、パルス幅制御を有するチャージポンプ回路を備える電圧調整回路を提案するものであり、その電圧調整回路は、
− 負荷に対して出力電圧を供給する出力と、
− フライングキャパシタと、
− 出力と並列に結合された電荷蓄積キャパシタと、
− 制御ロジックと、
− 第１の動作フェーズにおいて、フライングキャパシタを充電し、第２の動作フェーズにおいて、フライングキャパシタに蓄積された電荷を、電荷蓄積キャパシタに移すように、構成され、且つ、制御ロジックによって制御される、スイッチング素子と、を有する。

この調整器において、
− 各スイッチング素子は、並列に接続され、且つ、個別に制御される、比較的大型のＭＯＳトランジスタと関連付けられた、比較的小型のＭＯＳトランジスタを備え、
− 第１の動作モードにおいて、比較的小型のトランジスタのみがスイッチングされ、一方、第２モード動作において、比較的大型のトランジスタがスイッチングされる。

負荷によって吸収される電流が低い場合には、小型のＭＯＳトランジスタを用いることができ、これらの小型のＭＯＳトランジスタは、より少ないスイッチング損失をもたらし、一方、出力電流が高い場合には、大きなＭＯＳトランジスタを用いることができ、これらの大きなＭＯＳトランジスタは、必要な電力を供給することが可能である。

一実施形態において、調整器は、さらに、
− 調整器からの出力電圧と、基準電圧との差に対応する、誤り信号を生成する誤り信号生成器と、
− 鋸波信号を生成する鋸波信号生成器と、
− 誤り信号と鋸波信号とを比較し、且つ、スイッチング素子用のスイッチング信号を生成するパルス幅変調器と、を備える。

制御ロジックは、誤り信号が鋸波信号の最小値よりも小さい場合には、調整器を、第１の動作モードから第２の動作モードに移行させるように構成される。

よって、第１の動作モードから第２の動作モードへの移行は、従来の調整器と比べて、追加の手段を必要とすることなく、自動で行われる。より詳細には、システムは、小さなＭＯＳの動作から大きなＭＯＳに、およびその逆に、外部コマンドを渡す必要がないという点で、完全に自動である。システムは、動作モードを、特に、
− 供給電圧と、
− 負荷（オーディオアンプ）に供給される電流と、
− 温度と、
の関数として、自動的に適合させる。

一実施形態では、制御ロジックは、誤り信号が鋸波信号の最大値よりも大きい場合に、スイッチング信号に対して適用される、パルススキッピング機能を実施するように、さらに構成される。

これは、この機能のために上述の利点を維持する。

一実施形態では、小型のＭＯＳトランジスタは、関連付けられた大型のＭＯＳトランジスタと、それぞれ一体化されており、第２の動作モードにおいて、大型のＭＯＳトランジスタは、それぞれが関連付けられた小型のＭＯＳトランジスタと同時にスイッチングされる。

よって、調整器によって占有されるシリコン表面積は、従来の調整器の表面積と比べて、それほど増加しない。

第２の態様では、本発明は、また、第１の態様に係る電圧調整器を備える電子デバイスに関する。

第３の態様では、本発明は、また、パルス幅制御を有するチャージポンプ回路を用いた電圧調整プロセスを提案するものであり、この電圧調整プロセスは、
− 負荷に対して出力電圧を供給する出力と、
− フライングキャパシタと、
− 出力と並列に結合された電荷蓄積キャパシタと、
− 制御ロジックと、
− 第１の動作フェーズにおいて、フライングキャパシタを充電し、且つ、第２の動作フェーズにおいて、フライングキャパシタに蓄積された電荷を、電荷蓄積キャパシタに移すように、構成され、且つ、制御ロジックによって制御される、スイッチング素子と、を有し、
各スイッチング素子は、並列に接続され、且つ、個別に制御される、比較的大型のＭＯＳトランジスタと関連付けられた、比較的小型のＭＯＳトランジスタを備え、第１の動作モードにおいて、比較的小型のトランジスタのみがスイッチングされ、一方、第２の動作モードにおいて、比較的大型のトランジスタがスイッチングされる。

本発明の他の特徴および利点が、以下の詳細な説明を読むことで明らかとなるであろう。この説明は、例示に過ぎず、添付の図面を参照して読まれるべきである。

上述の、スイッチング損失を制限するために、パルスをスキップすることができる、動作領域を示すグラフ。 パルス幅変調を有するチャージポンプ回路の概略図。 正の供給電圧から、調整された負の供給電圧を生成する、図２の回路の原理の応用を示す図。 図３の回路に適用された、本発明の実施形態を示す図。 図４のチャージポンプ回路を制御するための手段を示す機能図。 図４のチャージポンプ回路の動作モードを示す状態図。 図３の回路の動作を示すタイミングチャート。 図３の回路に適用することができるパルススキッピングを示す、別のタイミングチャート。 第１の動作モードおよび第２の動作モードにおける回路の動作範囲と、パルススキッピングを適用することができる動作領域とを示す図。 本発明を実施しない回路の、回路供給電圧の異なる値に対する、負荷によって消費される回路電流の関数としてチャージポンプ回路において消費される電流を示す曲線。 実施する回路の、回路供給電圧の異なる値に対する、負荷によって消費される回路電流の関数としてチャージポンプ回路において消費される電流を示す曲線。 本発明の第２の態様に係るデバイスの機能図。 本発明の第３の態様に係るプロセスの実施形態におけるステップの図。

図２は、電圧調整器において使用されるようなチャージポンプ回路の動作原理の概略図である。

フライングキャパシタＣ_ＦＬＹは、制御される４つのスイッチＩ１、Ｉ２、Ｉ３およびＩ４を有するブリッジで構成されている。より詳細には、キャパシタＣ_ＦＬＹの第１の極板ＣＣ１は、制御スイッチＩ１を通して電圧Ｖ１の電位となり、且つ、制御スイッチＩ３を通して電圧Ｖ３の電位となる。キャパシタＣ_ＦＬＹの他の極板ＣＣ２は、制御スイッチＩ２を通して電圧Ｖ２の電位となり、且つ、制御スイッチＩ４と、電荷蓄積キャパシタまたはリザーバキャパシタＣ_ＴＡＮＫと、を通して電圧Ｖ４の電位となる。ここでインピーダンスＲＬｏａｄによって表される負荷が、キャパシタＣ_ＴＡＮＫの端子に、並列に接続される。

チャージポンプの動作は、以下のとおりである。

第１の動作フェーズ（フェーズ１）において、スイッチＩ１およびＩ２は閉じられ、且つ、スイッチＩ３およびＩ４は開かれる。キャパシタＣ_ＦＬＹは、Ｖ１の電位とＶ２の電位との差に対応する電圧に、充電される。第２の動作フェーズ（フェーズ２）においては、この逆となる。スイッチＩ１およびＩ２は開かれ、且つ、スイッチＩ３およびＩ４は閉じられる。次いで、キャパシタＣ_ＦＬＹは、電圧Ｖ３の電位と電圧Ｖ４の電位との間で、リザーバキャパシタＣ_ＴＡＮＫおよび負荷ＲＬｏａｄに、放電される。キャパシタＣ_ＦＬＹおよびＣ_ＴＡＮＫは、フェーズ１においてキャパシタＣ_ＦＬＹに蓄積される電荷の大部分が、典型的には負荷ＲＬｏａｄによって吸収される電流の関数として、フェーズ２においてキャパシタＣ_ＴＡＮＫに移されるように、サイズが決められる。フェーズ１において、負荷によって吸収される電流は、キャパシタＣ_ＴＡＮＫを放電することによって供給される。フェーズ１および２は、交互に起こる。

電位Ｖ１、Ｖ２、Ｖ３およびＶ４の値は、適用の要件に、特に、負荷ＲＬｏａｄの端子で生成されるべき電圧の符号に、依存する。

スイッチＩ１、Ｉ２、Ｉ３およびＩ４用の制御信号は、パルス幅変調ロジックの補助によって、パルス幅変調信号の周期の部分を有するように、生成されるが、その周期において、デューティサイクルに応じてスイッチＩ１およびＩ２が閉じられる。このデューティサイクルは、負荷ＲＬｏａｄによって吸収される電流Ｉｏｕｔの関数として、この電流が、適用の要件に対応するプロファイルに従うように、制御される。例えば、調整は、一定値の電流Ｉｏｕｔを供給することからなり得る。

図３の略図は、負の電圧Ｖ_ＰＵＭＰを生成する、上述したチャージポンプ回路原理の例示的な実施を示している。この例では、電圧Ｖ１は、グランド電位Ｇｎｄである電圧Ｖ２の電位に対して参照される供給電圧Ｖｄｄに対応する。電圧Ｖ３は、ゼロ電圧であるが、これは、グランド電位Ｇｎｄの電圧を意味する。電圧Ｖ４についても同様である。

ここで考察される例では、スイッチＩ１は、ＭＰｏとして示されるＰＭＯＳトランジスタとして実現される。スイッチＩ２、Ｉ３およびＩ４は、それぞれ、ＭＮ３、ＭＮ１、およびＭＮ４として示される、ＮＭＯＳトランジスタとして実現される。これらの４つのトランジスタは、大型のＭＯＳトランジスタ、または、“大きな”トランジスタである。トランジスタＭＰｏは、ロジック信号ＰＨ１Ｌによって制御される。トランジスタＭＮ３は、ロジック信号ＰＨ１Ｈによって制御される。トランジスタＭＮ１は、ロジック信号ＰＨ２Ｌによって制御される。最後に、トランジスタＭＮ４は、ロジック信号ＰＨ２Ｈによって制御される。信号ＰＨ１Ｌは、ロー状態でアクティブであるが、これは、信号ＰＨ１Ｌがローロジック状態である際に、トランジスタＭＰｏが導通している（スイッチが閉じている）ことを意味する。他方で、信号ＰＨ１Ｈ、ＰＨ２Ｌ、およびＰＨ２Ｈは、ハイ状態でアクティブであるが、これは、これらの信号がハイロジック状態である際に、トランジスタＭＮ３、ＭＮ１およびＭＮ４が導通状態である（スイッチが閉じている）ことを意味する。

一例において、３つのＮＭＯＳトランジスタは、全て同じサイズであり、それらのサイズは、ＰＭＯＳトランジスタのサイズの半分である。実際には、それらのゲート長は、ＰＭＯＳトランジスタのゲート長である約５６ｍｍと比べて、約２８ｍｍに等しい。

４つのトランジスタＭＰｏ、ＭＮ３、ＭＮ１およびＭＮ４と、フライングキャパシタＣ_ＦＬＹと、により形成されるブリッジは、チャージポンプ回路の電力部３１を構成する。トランジスタ用の制御信号を生成する制御ロジック部は、ここでは表されていない。この電力部は、通常では外部構成要素である、フライングキャパシタＣ_ＦＬＹを除いて、シリコン内で実施すること、且つ、システムオンチップ（ＳｏＣ）に集積化することができる。このような理由で、図３において、キャパシタＣ_ＦＬＹが点線で表されている。リザーバキャパシタＣ_ＴＡＮＫおよび負荷インピーダンスＲｌｏａｄについても、同様である。

図３におけるチャージポンプ回路は、導入部において説明された欠点、すなわち、上述の関係（１）によって決定される、著しいスイッチング損失の存在を示している。

これらの欠点に対処するために、別のトランジスタを、トランジスタブリッジにおける大きなトランジスタのそれぞれと関連付けることが提案され、当該別のトランジスタは、サイズが小さく、且つ、当該大きなトランジスタと並列に接続されている。以下の説明において、 “小さなトランジスタ”という記載は、小型のトランジスタを表す。この記載は、以下においてさらに明らかとされる。また、２つのトランジスタに関して用いられる “関連付けられた”という用語は、これら２つのトランジスタが、並列に接続されることを表す。

よって、ＭＰｏ’として示される小さなＰＭＯＳトランジスタは、大きなトランジスタＭＰｏと関連付けられており、且つ、信号ＰＨ１Ｌから独立したロジック信号ＰＨ１Ｈ’によって制御される。同様に、小さなトランジスタＭＮ３’は、大きなトランジスタＭＮ３と並列に接続されており、且つ、信号ＰＨ１Ｈから独立した信号ＰＨ１Ｈ’によって制御される。等しく同様に、トランジスタＭＮ１は、小さなトランジスタＭＮ１’と並列に接続されており、このトランジスタＭＮ１は、信号ＰＨ２Ｌから独立した信号ＰＨ２Ｌ’によって制御される。最後に、トランジスタＭＮ４は、小さなトランジスタＭＮ４’と並列に接続されており、その小さなトランジスタＭＮ４’は、信号ＰＨ２Ｈから独立したロジック信号ＰＨ２Ｈ’により制御される。

大きなトランジスタＭＰｏ、ＭＮ３、ＭＮ１およびＭＮ４と比べて、これらとそれぞれ関連付けられる、ＭＰｏ’、ＭＮ３’、ＭＮ１’およびＭＮ４’である、小さなトランジスタは、著しく小さいトランジスタ、例えば、１０分の１のゲート長を有するトランジスタである。例えば、全てのトランジスタが、約０．５μｍに等しいゲート幅を有する場合には、大きなＰＭＯＳトランジスタは、約５６ｍｍのゲート長を有するが、一方では、小さなＰＭＯＳトランジスタは、約５．６ｍｍのゲート長を有する。３つの小さなＮＭＯＳトランジスタが、大きなＮＭＯＳトランジスタのゲート長の例えば１０分の１のゲート長を有することにも留意すべきであり、これは、小さなＰＭＯＳトランジスタのゲート長の約２分の１であることを意味し、これは約２．８ｍｍである。

好適には、小さなトランジスタは、それらのシリコンでの実施において、関連付けられた大きなトランジスタと集積化される。実際には、通常のように、大きなＭＯＳトランジスタは、並列に接続され、且つ、共通して制御される、複数のより小さなＭＯＳトランジスタによって、従来実施されている。よって、ここでは、小さなトランジスタは、それらのシリコン実施の観点から、大きなトランジスタと集積化されるが、それらと関連付けられた制御信号によって、独立して制御される。換言すれば、小さなＭＯＳトランジスタは、大きなＭＯＳトランジスタとは別に制御することができる。この配置は、大きなトランジスタ及びそれらの関連付けられた小さなトランジスタのブリッジを備える、図４の電力モジュール４１が、図３の電力モジュール３１よりも少し大きなスペースを必要とする、という利点を提供する。わずかな追加の表面積は、基本的には、小さなＭＯＳトランジスタの独立制御を可能にする接続に起因している。電力モジュール４１によって占められる合計の表面積は、およそ０．０５６ｍｍ^２である。

図２の略図を参照して既に上に示したように、チャージポンプ回路は、本明細書においてフェーズ１およびフェーズ２と呼ばれる、２つの交互に起こる動作モードで動作する。

また、図４の回路は、調整器から出力される電流Ｉｏｕｔの強度の関数として、２つの動作モードで動作する。第１の動作モードでは、小さなＭＯＳトランジスタのみがスイッチングされる。第２の動作モードでは、大きなＭＯＳトランジスタが、単独で、または、これらとそれぞれ関連付けられる小さなＭＯＳトランジスタと組み合わせて（特に、小さなトランジスタが、大きなトランジスタと関連付けられている場合）、スイッチングされる。

第１の動作モードから第２の動作モードへの移行は、負荷Ｒ_ＬＯＡＤにより吸収される、調整器からの出力電流Ｉｏｕｔの値に依存する。電流Ｉｏｕｔを測定するための手段を、設けることができ、この手段は、この回路の測定値を生成するものであり、この測定値は、小さなＭＯＳトランジスタおよび大きなＭＯＳトランジスタ用の制御信号を生成するように構成された、制御ロジックへの入力として供給される。

これより、パルススキッピングを用いたパルス幅変調を有するチャージポンプのための既知の解決策から着想を得た利点、およびより的確な解決策を説明する。

図５では、図４の電力回路用の制御モジュールが、好適な実施形態で表されている。

これより示すように、この解決策は、ある動作モードから他の動作モードへの移行が自動で行われる、という利点を有する。

この制御モジュールは、ロジックを備えており、このロジックは、負荷Ｒ_ＬＯＡＤの端子での電圧Ｖ_ＰＵＭＰに基づいて、大きなＭＯＳトランジスタおよび小さなＭＯＳトランジスタのスイッチングを方向付ける。

モジュールは、まず、比較回路５１を備えており、この比較回路５１は、電圧Ｖ_ＰＵＭＰを受け付けるための入力と、パワーオントリガ５２を通して基準電圧Ｖ_ＲＥＦを受け付けるための別の入力と、電圧Ｖ_ＬＯＯＰを生成する出力と、を備える。

比較器５１は、例えば、その２つの端子のそれぞれで、電圧Ｖ_ＰＵＭＰおよび電圧Ｖ_ＲＥＦを受け付ける、直列の抵抗器のブリッジである。電圧Ｖ_ＬＯＯＰは、例えば、このような抵抗型ブリッジを形成する、直列の２つの抵抗器の間の中点で取られる。よって、電圧Ｖ_ＬＯＯＰは、抵抗型ブリッジの２つの抵抗のそれぞれの値によって重み付けされた、電圧Ｖ_ＲＥＦと電圧Ｖ_ＰＵＭＰとの間の差に等しい。よって、これは、Ｖ_ＲＥＦの値と比較されたＶ_ＰＵＭＰの値に対する重み付けされた誤りに対応する電圧である。抵抗型ブリッジ５１の２つの抵抗が等しい場合には、この電圧は、これら２つの電圧の直接の差である。比較器５１の他の実施形態、特にアクティブ比較器を考察することができる。しかし、抵抗型ブリッジの形の実施形態が、電圧Ｖ_ＰＵＭＰと電圧Ｖ_ＲＥＦとを比較するための、最も簡潔な実施形態だと思われる。

回路５２の機能は、回路の電源がオンのときに、電圧Ｖ_ＲＥＦの傾きを、より垂直にすることである。このモジュールは必須ではない。

回路５２は、起動時に、基準電圧を、０ＶからＶＲＥＦへゆっくり増加させることを可能にし、起動中の電流のスパイクを制限して、パワーＭＯＳにストレスをかけることを回避する。

次に、制御モジュールは、誤り増幅器５３を備え、この誤り増幅器５３は、入力として電圧Ｖ_ＬＯＯＰを受け付け、且つ、出力として誤り電圧Ｖｅｒｒｏｒを生成する。例示としては、増幅器５３は、積分増幅器の構造を有する。当然ながら、他の例示的な実施形態も、考えられるが、この実施形態は、単に非限定の例示として提供される。

また、制御モジュールは、パルス幅変調器５４を備え、このパルス幅変調器５４は、第１の入力で誤り電圧Ｖｅｒｒｏｒを受け付け、且つ、第２の入力で鋸波電圧Ｖｒａｍｐを受け付ける。電圧Ｖｒａｍｐは、鋸波電圧生成器５５によって生成される。これは、例えばクロック信号ＣＬＫの周波数に対応する周波数の鋸波電圧を生成する。以下の説明および図面では、信号Ｖｒａｍｐの最小値および最大値は、それぞれ、“Ｖｒａｍｐ＿ｍｉｎ”および“Ｖｒａｍｐ＿ｍａｘ”として示される。

変調器５４は、電圧Ｖｅｒｒｏｒと電圧Ｖｒａｍｐとの間の比較の関数としてパルス幅変調される周期的な矩形波形信号Ｄｕｔｙ＿ｃｙｃｌｅを生成する。この信号Ｄｕｔｙ＿ｃｙｃｌｅは、入力“ＳＥＴ”として、組み合わせロジックブロック５６に供給される。ブロック５６は、また、これらの組み合わせ回路をゼロにリセットする入力“ＲＥＳＥＴ”を備え、この入力は、信号ＣＬＫ＿ｃｏｎｔｒｏｌの立ち上がりエッジによってアクティブ化され、この信号は、クロック信号ＣＬＫの周波数と同じ周波数のパルスを呈する。Ｔｏｎは、信号Ｄｕｔｙ＿ｃｙｃｌｅの幅変調された制御パルスの部分を示すが、その信号Ｄｕｔｙ＿ｃｙｃｌｅの間は、信号がハイ状態でアクティブである。よって、デューティサイクルは、Ｔｏｎ／Ｔによって与えられ、ここでＴは、信号Ｄｕｔｙ＿ｃｙｃｌｅとクロック信号ＣＬＫの周期を示す。

ブロック５６は、図４における電力モジュールのブリッジの小さなＭＯＳトランジスタ用のスイッチング信号ＰＨ１Ｌ’、ＰＨ２Ｌ’、ＰＨ１Ｈ’およびＰＨ２Ｈ’を生成する。信号ＰＨ１Ｌ、ＰＨ２Ｌ、ＰＨ１ＨおよびＰＨ２Ｈは、それぞれ、集合的に５７として示されるパス−ゲートの補助により、上述の信号から生成される。

図５の制御モジュールの動作を、これより説明する。

パス−ゲート５７は、変調器５４によって生成される信号ＬＱによって制御される。ＬＱが１に等しい場合には、ゲート５７は、信号を通さない。ＬＱが０に等しい場合には、ゲート５７は信号を通す。換言すると、状態ＬＱ＝１は、第１の動作モードに対応し、一方で、状態ＬＱ＝０は、第２の動作モードに対応する。

第１の動作モード（ＬＱ＝１）では、交互に起こる動作フェーズ１および２によって、小さなＭＯＳトランジスタのみがスイッチングされる。そして、スイッチング損失は極めて低く、それは、これらの小さなトランジスタのゲート−ソースキャパシタンスＣｇｓが（上述の関係（１）に従って）低いためである。第２の動作モード（ＬＱ＝０）では、大きなＭＯＳトランジスタは、第１の動作モードにある小さなＭＯＳトランジスタの代わりに、または、第１の動作モードにある小さなＭＯＳトランジスタに加えて、スイッチングされる。より大きなチャージポンピングが得られ、且つ、究極的には、出力電流Ｉｏｕｔによって吸収される負荷によらずに維持される、出力電圧Ｖ_ＰＵＭＰである。

図６の状態図は、第１の動作モード（ＬＱ＝１）に対応する状態６１から、第２の動作モード（ＬＱ＝０）に対応する状態６２への、およびその逆の、自動的な移行を示している。これは、状態６１において開始し、且つ、電圧Ｖｅｒｒｏｒが電圧Ｖｒａｍｐ＿ｍｉｎよりも小さい場合に、状態６２に移行する。逆に、デューティサイクルＴｏｎが、最小許容値とみなされるデューティサイクルの値Ｔｏｎ＿ｍｉｎよりも小さい場合には、状態６２から状態６１に移行する。

これらの異なる状態の例示が、図７のタイミングチャートによって与えられる。チャートの最も上の列は、電圧Ｖｒａｍｐを表すが、この電圧Ｖｒａｍｐは、クロック信号ＣＬＫの周期に対応する周期Ｔを有する、周期的な鋸波電圧である。点線の曲線は、誤り電圧Ｖｅｒｒｏｒを表すが、これは、図面において、電圧Ｖｒａｍｐ上に重ねられている。

最小値Ｔｏｎ＿ｍｉｎと、Ｔ／２に対応する最大値との間で、電圧Ｖｅｒｒｏｒの上に位置する、電圧Ｖｒａｍｐの鋸波部分の幅によって、各周期において、信号Ｄｕｔｙ＿ＣｙｃｌｅのデューティサイクルＴｏｎが与えられる。

図７のタイミングチャートの２つ目の列は、デューティサイクルが、Ｔｏｎ＿ｍｉｎに対応する最小値をまだ有していた場合に、信号Ｄｕｔｙ＿Ｃｙｃｌｅがどうなるかを示している。

タイミングチャートの上から３つ目の列は、誤り電圧Ｖｅｒｒｏｒが、図７の最も上の１つ目の列で表される通りである場合の、信号Ｄｕｔｙ＿Ｃｙｃｌｅの様子を示している。

タイミングチャートの４つ目の列（底のエントリー）は、制御モジュールの動作モードを制御する信号ＬＱのロジックレベルを示している。ＬＱ＝１（状態６１）である初期状態を仮定すると、電圧Ｖｅｒｒｏｒが、電圧Ｖｒａｍｐ＿ｍｉｎよりも小さい場合に、信号ＬＱは、ゼロ（状態６２、ＬＱ＝０）に移行する。デューティサイクルＴｏｎは、次いで、デューティサイクルＴｏｎを増加させることによって電圧Ｖ_ＰＵＭＰを増加させることが、もはや不可能になるような、Ｔ／２に等しい、その最大値にある。第２の動作モードに移行することによって、電圧調整器の電力モジュール内の大きなＭＯＳトランジスタの寄与が得られる。第２の動作モード（状態６２、ＬＱ＝０）では、信号Ｄｕｔｙ＿ＣｙｃｌｅのデューティサイクルＴｏｎ／Ｔが、最小値Ｔｏｎ＿ｍｉｎ／Ｔに達する点まで減少すると、制御信号ＬＱは、１に戻る。次いで、回路は、第１の動作モードに戻る。

図８のタイミングチャートは、上述したような本発明の実施形態の実施と好適に適合する、パルススキッピング機能の実施を示している。

実際には、この機能は、誤り電圧Ｖｅｒｒｏｒが電圧Ｖｒａｍｐ＿ｍａｘよりも大きい場合に、実施することができるが、この誤り電圧Ｖｅｒｒｏｒは、極めて小さい電流Ｉｏｕｔが、負荷によって吸収されるために、電圧Ｖ_ＰＵＭＰが高くなりすぎる場合に対応する。この機能の管理は、組み合わせロジックブロック５６をアクティブ化する信号ＣＬＫ＿Ｃｏｎｔｒｏｌを生成する、変調器５４（図５）によって、好適に保証することができる。信号ＣＬＫ＿Ｃｏｎｔｒｏｌのクロックパルスは、クロック信号ＣＬＫの周期と同じ周期Ｔの分だけ、離されている。しかし、“Ｖｅｒｒｏｒ＞Ｖｒａｍｐ＿ｍａｘ”という条件が満たされる場合には、信号ＣＬＫ＿Ｃｏｎｔｒｏｌは、これらのパルスを呈さない。換言すると、信号ＣＬＫ＿Ｃｏｎｔｒｏｌのクロックパルスをスキップすることにより、ブロック５６およびパス−ゲート５７によって生成されたトランジスタ制御信号において、パルスがスキップされる。

図１との比較のために提供される、図９は、上述したような本発明の実施形態を実施する調整器の電圧調整器動作範囲のグラフを示している。

動作範囲は、調整器の第１の動作モード（ＬＱ＝１）に対応する中央領域９１を備える。この動作領域は、電圧Ｖｄｄがおよそ２．３Ｖである場合に、数十ミリアンペアまでの出力電流Ｉｏｕｔのすべての値に対応する。また、これは、Ｖｄｄがおよそ４．８Ｖである場合に、数百ミリアンペアまで、おそらくは、電流Ｉｏｕｔの可能な最高値まで延びる。領域９２は、領域９１内に位置する。パルススキッピング機能は、この領域９２内で実施することができる。この領域は、導入部において図１を参照して説明された領域１２に対応する。動作領域９１内（よって領域９１に含まれる領域９２内）で、チャージポンプ回路は、小さなＭＯＳトランジスタのみをスイッチングすることによって動作する。

また、調整器の動作範囲は、第２の動作モード（ＬＱ＝０）での調整器の動作に対応する領域９３を含む。この領域９３内で、チャージポンプ回路は、小さなＭＯＳトランジスタの代わりに、または、小さなＭＯＳトランジスタに加えて、大きなＭＯＳトランジスタをスイッチングすることによって動作する。この動作領域は、Ｖｄｄが、２．３Ｖにほぼ等しい場合、または、供給電圧Ｖｄｄの値より大きな値に対するより高い値に、ほぼ等しい場合に、数十ミリアンペアの電流Ｉｏｕｔに対応する。

好適には、電圧調整器が、領域９１内で動作する場合に、領域９３内での動作と比較して、スイッチング損失が大きく減少する。

より概略的には、図８のグラフは、チャージポンプ回路のスイッチング損失を定義する、導入部で与えられた関係（１）を考慮して、本発明の利点を明らかに示している。より詳細には、
− 回路が、動作領域９３にある場合に、大きなＭＯＳトランジスタが用いられるが、これは、高い寄生ゲート−ソースキャパシタンスＣｇｓを有するという利点を有するが、回路は、Ｐの値がより小さいままとなるような、比較的低い電圧Ｖｄｄの値に対してのみ、この動作モードにあり、
− 回路が、動作領域９１内にある場合に、チャージポンプ回路は、Ｐが小さいままであるような低いキャパシタンスＣｇｓを有する、小さなＭＯＳトランジスタのみの補助により動作し、
− パルススキッピングが実施される実施形態において、且つ、回路が動作領域９２内にある場合に、小さなＭＯＳトランジスタのみが、低キャパシタンスＣｇｓで用いられるだけでなく、加えて、Ｐがさらに低くなるように、スイッチング周波数Ｆが減少する。

換言すると、負荷によって吸収されるより高い電流Ｉｏｕｔに対して、電圧Ｖ_ＰＵＭＰの値が維持されることを保証するために、このような動作が、厳密に必要とされている場合に、調整器は、領域９３内でのみ動作するが、この領域は、最少の利点の領域である。また、この動作モードは、供給電圧Ｖｄｄに対する比較的低い値によっても、特徴付けられる。

図１０および図１１のグラフは、供給電圧の３つの値（２．３Ｖ、３．６Ｖ、および４．８Ｖ）に対して、チャージポンプ回路によって消費される電流Ｉｃｏｎｓの値を示している。図１０は、図３に従うチャージポンプ回路に対応し、この回路は、本発明の実施形態を実施しない。図１１は、図４および図５に従うチャージポンプ回路に対応し、この回路は、本発明の実施形態を実施する。

これら２つの図を比較することにより理解できるように、本発明の実施形態の実施は、全ての電圧Ｖｄｄに対する電流Ｉｃｏｎｓを減少させる。この減少は、低い供給電圧Ｖｄｄ（理解されるように、従来技術の回路と同じやり方で回路が動作する各点に対応する電圧）での電流Ｉｏｕｔの高い値を除いて、約５０％の減少に相当する。

第２の態様に係るプロセスのステップが、図１２の略図によって示されている。

ステップ１２１において、チャージポンプ回路は、第１の動作モード（小さなＭＯＳトランジスタのみがスイッチングされる、ＬＱ＝１に対応する状態）で動作する。

テストステップ１２２において、誤り電圧Ｖｅｒｒｏｒが、鋸波電圧Ｖｒａｍｐの値Ｖｒａｍｐ＿ｍｉｎよりも小さいと判定された場合（図面においてロジック値１によって表されるケース）には、ステップ１２３において、回路は、第２の動作モードに移行する（単独で、または、小さなＭＯＳトランジスタとともに、大きなＭＯＳトランジスタがスイッチングされる、ＬＱ＝０に対応する状態）。そうでない場合（図面においてロジック値０によって表されるケース）には、回路は、ＬＱ＝１の状態に留まり、ステップ１２１に戻る。

回路が状態ＬＱ＝０のときに、テストステップ１２４において、デューティサイクルが、その最小値に達した（換言すると、ＴｏｎがＴｏｎ＿ｍｉｎに等しい）と判定された場合には、回路は、ＬＱ＝１に対応する状態に戻り、且つ、プロセスは、ステップ１２１に戻る。そうでない場合には、回路は、ＬＱ＝０に対応する状態に留まり、且つ、プロセスは、ステップ１２３に戻る。

回路が状態ＬＱ＝１のときに、テストステップ１２５において、誤り電圧Ｖｅｒｒｏｒが、鋸波電圧Ｖｒａｍｐの値Ｖｒａｍｐ＿ｍａｘよりも大きいと判定された場合には、ステップ１２６において、パルススキッピング機能が実施される（“ＰＳ”によって表される）。

図１３のブロック図は、上に表されたように、オーディオアンプを内蔵するデバイスの要素を示している。このようなデバイスは、デバイスが通信用であるか否かは問わず、オーディオ再生機能を有する、携帯電話または他の任意のデバイスとすることができる。

デバイス１００は、プロセッサ（ＣＰＵ）などの制御ユニット１０１と、特に無線周波数搬送波を変調することにより、情報を、外部に送信し、且つ、外部から受信する、通信ユニット１０２と、を備える。また、デバイスは、デジタル形態の情報、例えば１つの音楽を記憶することができる、メモリ１０３を備える。プロセッサ１０１は、通信バス１０４を介して、ユニット１０２およびメモリ１０３と通信する。これら要素のそれぞれは、制御スイッチ１０７を通して、電池１０６によって供給される、供給電圧Ｖｄｄによって電力供給される。電源がオンの場合には、このスイッチ１０７は閉じている。

プロセッサ１０１は、ユニット１０２を介して受信されるか、または、メモリ１０３から読み出される、データに基づいて、増幅されるべきオーディオ信号Ｖｉｎを生成する。

この信号Ｖｉｎを増幅するために、デバイス１００は、オーディオ増幅回路１０５を備える。この回路１０５は、オンのときにスイッチ１０７を介して印加される電圧Ｖｄｄによって、電力供給され、且つ、この供給電圧を調整するための、上述の実施形態で述べられた電圧調整器を備える。

例えば、オーディオアンプは、電池またはスイッチモード電源（ＳＭＰＳ：switched-mode power supply）によって、正の電圧が供給され、且つ、負の電圧を生成する図４のチャージポンプ回路によって、負の電圧が供給されるが、このチャージポンプ回路自体も、電池またはＳＭＰＳによって、直接電力供給される。２つ目のケースでは、ＳＭＰＳは、オーディオブロックの合計生成量を増加させる、という利点を有する。

オーディオアンプに供給される正の電圧および負の電圧は、極めて低い電池電力（約２．３Ｖ）でも、オーディオ性能を維持することができる。また、これは、オーディオアンプとスピーカとの間のＳｏＣの外部のキャパシタを除去することができるようにするので、回路のサイズおよびコストを低下させる。

増幅回路１０５によって生成された出力信号Ｖｏｕｔは、スピーカ１０９を駆動するが、このスピーカは、回路１００の内部または外部とすることができる。追加で、または、代わりに、信号は、デバイス１００のヘッドセットジャック１０８を駆動することもでき、ユーザが、ヘッドセットまたはイヤホンを用いて聞けるようにする。

以上、本発明を、特定の実施形態を参照して述べた。技術的に考えられるどのような変形も、当然ながら、本願の文脈に属することを理解されたい。

Claims (9)

1. パルス幅制御を有するチャージポンプ回路を備える電圧調整器であって、
   − 負荷（Ｒ_ＬＯＡＤ）に対して出力電圧を供給する出力と、
   − フライングキャパシタ（Ｃ_ＦＬＹ）と、
   − 前記出力と並列に結合された電荷蓄積キャパシタ（Ｃ_ＴＡＮＫ）と、
   − 制御ロジックと、
   − 第１の動作フェーズにおいて、前記フライングキャパシタを充電し、第２の動作フェーズにおいて、前記フライングキャパシタに蓄積された電荷を、前記蓄積キャパシタに移すように、構成され、且つ、前記制御ロジックによって制御される、スイッチング素子と、を有し、
   − 各スイッチング素子は、並列に接続され、且つ、個別に制御される、比較的大型のＭＯＳトランジスタと関連付けられた、比較的小型のＭＯＳトランジスタを備え、
   − 第１の動作モードにおいて、前記比較的小型のトランジスタのみがスイッチングされ、一方、第２の動作モードにおいて、前記比較的大型のトランジスタがスイッチングされる、ことを特徴とする電圧調整器。
2. − 前記電圧調整器からの出力電圧と、基準電圧（Ｖｒｅｆ）との差に対応する、誤り信号（Ｖｅｒｒｏｒ）を生成する誤り信号生成器と、
   − 鋸波信号（Ｖｒａｍｐ）を生成する鋸波信号生成器と、
   − 前記誤り信号と前記鋸波信号とを比較し、前記スイッチング素子用のスイッチング信号を生成する、パルス幅変調器と、をさらに備え、
   − 前記制御ロジックは、前記誤り信号が前記鋸波信号の最小値よりも小さい場合に、前記調整器を、前記第１の動作モードから前記第２の動作モードに移行させるように構成される、ことを特徴とする請求項１に記載の電圧調整器。
3. 前記制御ロジックは、さらに、前記誤り信号が前記鋸波信号の最大値よりも大きい場合に、前記スイッチング信号に対して適用される、パルススキッピング機能を実施するように構成される、ことを特徴とする請求項２に記載の電圧調整器。
4. 前記小型のＭＯＳトランジスタは、関連付けられた前記大型のＭＯＳトランジスタと、それぞれ一体化されており、
   前記第２の動作モードにおいて、前記大型のＭＯＳトランジスタは、それぞれが関連付けられた前記小型のＭＯＳトランジスタと同時にスイッチングされる、ことを特徴とする請求項１乃至３のいずれかに記載の電圧調整器。
5. 請求項１乃至４のいずれかに記載の電圧調整器を備える、ことを特徴とする電子デバイス。
6. パルス幅制御を有するチャージポンプ回路を用いた電圧調整方法であって、
   − 負荷に対して出力電圧を供給する出力と、
   − フライングキャパシタと、
   − 前記出力と並列に結合された電荷蓄積キャパシタと、
   − 制御ロジックと、
   − 第１の動作フェーズにおいて、前記フライングキャパシタを充電し、第２の動作フェーズにおいて、前記フライングキャパシタに蓄積された電荷を、前記蓄積キャパシタに移すように、構成され、且つ、前記制御ロジックによって制御される、スイッチング素子と、を有し、
   各スイッチング素子は、並列に接続され、且つ、個別に制御される、比較的大型のＭＯＳトランジスタと関連付けられた、比較的小型のＭＯＳトランジスタを備え、第１の動作モードにおいて、前記比較的小型のトランジスタのみがスイッチングされ、一方、第２の動作モードにおいて、前記比較的大型のトランジスタがスイッチングされる、ことを特徴とする電圧調整方法。
7. 前記出力電圧と、基準電圧（Ｖｒｅｆ）との差に対応する誤り信号が、鋸波信号の最小値よりも小さい場合に、前記チャージポンプ回路は、前記第１の動作モードから前記第２の動作モードに移行する、ことを特徴とする請求項６に記載の方法。
8. 前記誤り信号が、前記鋸波信号の最大値よりも大きい場合に、スイッチング素子の制御信号に対して適用されるパルススキッピング機能が、さらに実施される、ことを特徴とする請求項７に記載の方法。
9. 前記小型のＭＯＳトランジスタが、関連付けられた前記大型のＭＯＳトランジスタと、それぞれ一体化されているときに、前記第２の動作モードにおいて、前記大型のＭＯＳトランジスタは、それぞれが関連付けられた前記小型のＭＯＳトランジスタと同時にスイッチングされる、ことを特徴とする請求項６乃至８のいずれかに記載の方法。

Images