JP2013258598A - Bias circuit - Google Patents
Bias circuit Download PDFInfo
- Publication number
- JP2013258598A JP2013258598A JP2012133887A JP2012133887A JP2013258598A JP 2013258598 A JP2013258598 A JP 2013258598A JP 2012133887 A JP2012133887 A JP 2012133887A JP 2012133887 A JP2012133887 A JP 2012133887A JP 2013258598 A JP2013258598 A JP 2013258598A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- voltage
- output stage
- bias
- bias circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は、パワーアンプの出力段などに使用されるバイアス回路に関する。 The present invention relates to a bias circuit used in an output stage of a power amplifier.
例えば、オーディオ用パワーアンプの出力段トランジスタは、温度が上昇してバイアス電圧が一定である場合、流れる電流が増加する特性を有している。このため、電流が増加してトランジスタ自体が発熱すると、この熱によってトランジスタを流れる電流がさらに増加し、発熱が促進されていく熱暴走が発生する可能性がある。
従来では、熱暴走を防ぐために、出力段トランジスタの周囲温度を検知して、検知温度が所定の温度範囲より上昇した場合に、バイアス電圧を下げる（アイドリング電流を減少させる）調整を行っていた（例えば、特許文献１参照）。
また、特許文献２には、出力段トランジスタを流れるアイドリング電流を直接検出してアイドリング電流を安定化させる電力増幅器が提案されている。
For example, an output stage transistor of an audio power amplifier has a characteristic that a flowing current increases when the temperature rises and the bias voltage is constant. For this reason, when the current increases and the transistor itself generates heat, this heat further increases the current flowing through the transistor, which may cause a thermal runaway that promotes heat generation.
Conventionally, in order to prevent thermal runaway, the ambient temperature of the output stage transistor is detected, and when the detected temperature rises above a predetermined temperature range, the bias voltage is lowered (decreasing the idling current). For example, see Patent Document 1).
Patent Document 2 proposes a power amplifier that directly detects an idling current flowing through an output stage transistor and stabilizes the idling current.
特許文献１に代表される従来の技術は、出力段トランジスタに熱結合された温度検出点のみを基準としてバイアス温度補償を行うので、外気温度が上昇した場合にバイアス電圧が低下して最適なアイドリング電流値を維持できない可能性があるという課題があった。
また、大出力時に出力段トランジスタの温度が上昇した直後に出力が低下した場合は、トランジスタの発熱によってバイアス電圧が大きく低下してアイドリング電流が“０”になる可能性があった。例えば、オーディオ用パワーアンプでは、バイアス回路のアイドリング電流が“０”になると、出力段トランジスタのスイッチング歪みが増加して歪率が悪化し、音質が劣化する要因となる。
さらに、特許文献２に記載の従来の技術では、アイドリング電流を直接検出するための検出系統が必要であり、回路構成が複雑化するという課題があった。
The conventional technique represented by
Further, when the output decreases immediately after the temperature of the output stage transistor rises at the time of a large output, the bias voltage may greatly decrease due to heat generation of the transistor, and the idling current may become “0”. For example, in an audio power amplifier, when the idling current of the bias circuit becomes “0”, the switching distortion of the output stage transistor is increased, the distortion is deteriorated, and the sound quality is deteriorated.
Furthermore, the conventional technique described in Patent Document 2 requires a detection system for directly detecting the idling current, and there is a problem that the circuit configuration becomes complicated.
この発明は、上記のような課題を解決するためになされたもので、簡易な構成で適切なバイアス温度補償を行うことができるバイアス回路を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a bias circuit capable of performing appropriate bias temperature compensation with a simple configuration.
この発明に係るバイアス回路は、当該バイアス回路を収容する筐体内の雰囲気温度の変化量をΔＴ１、出力段トランジスタのパッケージ表面温度の変化量をΔＴ２、出力段トランジスタの内部ペレット温度の変化量をΔＴ３、出力段トランジスタの内部ペレットからパッケージ表面までの熱抵抗で決定される定数をα（α＞１）とした場合に、ΔＴ３−ΔＴ１＝α・（ΔＴ２−ΔＴ１）の関係に従って内部ペレット温度の変化量ΔＴ３を推定してバイアス電圧を調整することを特徴とする。 In the bias circuit according to the present invention, the change amount of the ambient temperature in the housing that accommodates the bias circuit is ΔT1, the change amount of the package surface temperature of the output stage transistor is ΔT2, and the change amount of the internal pellet temperature of the output stage transistor is ΔT3. When the constant determined by the thermal resistance from the internal pellet of the output stage transistor to the package surface is α (α> 1), the change in the internal pellet temperature according to the relationship ΔT3−ΔT1 = α · (ΔT2−ΔT1) The bias voltage is adjusted by estimating the amount ΔT3.
この発明によれば、簡易な構成で適切なバイアス温度補償を行うことができるという効果がある。 According to the present invention, there is an effect that appropriate bias temperature compensation can be performed with a simple configuration.
実施の形態１．
図１は、この発明に係るバイアス回路を収容する筐体内外の温度の関係を説明するための図である。図１において、温度Ｔ０は、この発明に係るバイアス回路を収容する筐体外の外気温度であり、温度Ｔ１は、筐体内の雰囲気温度（庫内雰囲気温度）である。
また、温度Ｔ２は、この発明に係るバイアス回路によってバイアス電圧が印加される、電界効果トランジスタ（ＦＥＴ）などのパワーアンプの出力段トランジスタＱの表面温度であり、温度Ｔ３は、上記出力段トランジスタＱの内部ペレット温度である。
なお、筐体は、この発明に係るバイアス回路を、例えばオーディオ用のパワーアンプに使用した場合、このバイアス回路を収容するアンプケースに相当する。
FIG. 1 is a diagram for explaining the relationship between the temperature inside and outside the housing that houses the bias circuit according to the present invention. In FIG. 1, a temperature T0 is an outside air temperature outside the housing that houses the bias circuit according to the present invention, and a temperature T1 is an ambient temperature inside the housing (internal atmosphere temperature).
The temperature T2 is a surface temperature of the output stage transistor Q of a power amplifier such as a field effect transistor (FET) to which a bias voltage is applied by the bias circuit according to the present invention, and the temperature T3 is the output stage transistor Q. Is the internal pellet temperature.
The housing corresponds to an amplifier case that accommodates the bias circuit when the bias circuit according to the present invention is used in, for example, an audio power amplifier.
（Ａ）外気温度Ｔ０が変動する場合
出力段トランジスタＱ自身の発熱量が変化せず、外気温度Ｔ０が変化することで、庫内雰囲気温度Ｔ１が変化する。この変化量をΔＴ１とする。このとき、出力段トランジスタＱの表面温度Ｔ２および内部ペレット温度Ｔ３のそれぞれの変化量をΔＴ２Ｆ，ΔＴ３Ｆとした場合、下記式（１）の関係が成り立つ。
ΔＴ１＝ΔＴ２Ｆ＝ΔＴ３Ｆ ・・・（１）
(A) When the outside air temperature T0 fluctuates The amount of heat generated by the output stage transistor Q itself does not change, and the outside air temperature T0 changes, whereby the inside atmosphere temperature T1 changes. Let this change amount be ΔT1. At this time, when the change amounts of the surface temperature T2 and the internal pellet temperature T3 of the output stage transistor Q are ΔT2F and ΔT3F, the relationship of the following formula (1) is established.
ΔT1 = ΔT2F = ΔT3F (1)
（Ｂ）出力段トランジスタＱの使用電力が変化する場合
庫内雰囲気温度Ｔ１が一切変化せず、出力段トランジスタＱの使用電力が変化することで、出力段トランジスタＱの内部ペレット温度Ｔ３が変化する。このとき、出力段トランジスタＱのパッケージ表面温度Ｔ２および内部ペレット温度Ｔ３の変化量をΔＴ２Ｑ，ΔＴ３Ｑとした場合、これらの温度変化量は、下記式（２）の関係を有する。ただし、αは出力段トランジスタＱの内部ペレットからパッケージ表面までの熱抵抗で決定される定数であり、α＞１の関係が成り立つ。
ΔＴ３Ｑ＝α・ΔＴ２Ｑ ・・・（２）
(B) When the power consumption of the output stage transistor Q changes The internal atmosphere temperature T1 does not change at all, and the power consumption of the output stage transistor Q changes, so that the internal pellet temperature T3 of the output stage transistor Q changes. . At this time, when the change amounts of the package surface temperature T2 and the internal pellet temperature T3 of the output stage transistor Q are ΔT2Q and ΔT3Q, these temperature change amounts have a relationship of the following formula (2). However, α is a constant determined by the thermal resistance from the internal pellet of the output stage transistor Q to the package surface, and a relationship of α> 1 is established.
ΔT3Q = α · ΔT2Q (2)
なお、実際には、温度Ｔ１，Ｔ２，Ｔ３は同時に変化するため、上述の（Ａ）と（Ｂ）の場合の合算になるため、下記式（３）および下記式（４）の関係となる。
ΔＴ２＝ΔＴ２Ｆ＋ΔＴ２Ｑ ・・・（３）
ΔＴ３＝ΔＴ３Ｆ＋ΔＴ３Ｑ ・・・（４）
Actually, since the temperatures T1, T2, and T3 change simultaneously, the temperature is the sum of the cases (A) and (B) described above, and therefore the relationship of the following formula (3) and the following formula (4) is satisfied. .
ΔT2 = ΔT2F + ΔT2Q (3)
ΔT3 = ΔT3F + ΔT3Q (4)
さらに、上記式（１）および上記式（２）により、下記式（５）、（６）が得られる。
ΔＴ２＝ΔＴ１＋ΔＴ２Ｑ ・・・（５）
ΔＴ３＝ΔＴ１＋α・ΔＴ２Ｑ ・・・（６）
Furthermore, the following formulas (5) and (6) are obtained by the above formula (1) and the above formula (2).
ΔT2 = ΔT1 + ΔT2Q (5)
ΔT3 = ΔT1 + α · ΔT2Q (6)
上記式（５）、（６）によって、α・ΔＴ２Ｑ＝ΔＴ３−ΔＴ１、ΔＴ２Ｑ＝ΔＴ２−ΔＴ１の関係が得られ、下記式（７）が導出される。
ΔＴ３−ΔＴ１＝α・（ΔＴ２−ΔＴ１） ・・・（７）
By the above formulas (5) and (6), the relationships α · ΔT2Q = ΔT3−ΔT1 and ΔT2Q = ΔT2−ΔT1 are obtained, and the following formula (7) is derived.
ΔT3−ΔT1 = α · (ΔT2−ΔT1) (7)
図２は、従来のバイアス回路の概要を示す図である。図２において、従来のバイアス回路が、出力段トランジスタＱ３，Ｑ４に対してＶＧＳ＝ＶＧＳ３＋ＶＧＳ４＝ＶＱに相当するバイアス電圧Ｖｂｉａｓを加えることにより、アイドリング電流ＩＤが流れるものとする。ここで、出力段トランジスタＱ３，Ｑ４のゲート−ソース端子間電圧であるＶＧＳが、出力段トランジスタＱ３，Ｑ４の内部ペレット温度Ｔ３に依存しており、温度係数を持っている。すなわち、温度Ｔ３が変化すると、ＶＧＳがその温度係数により変化する。このとき、アイドリング電流ＩＤを一定に保つためには下記式（８）の関係を満たす必要がある。
ただし、ａは、内部ペレット温度Ｔ３に対する出力段トランジスタＱ３，Ｑ４の温度係数の合算である。例えば、その実測値は、−ａ＝−４．７ｍＶ／℃である。
また、下記式（８）から下記式（９）の関係が導出される。下記式（９）により、出力段トランジスタＱ３またはＱ４の内部ペレット温度Ｔ３がΔＴ３上昇した場合、バイアス電圧Ｖｂｉａｓ（＝ＶＱ）を−ａ・ΔＴ３下げればアイドリング電流ＩＤは一定になる。
ΔＶＧＳ＝−ａ・ΔＴ３ ・・・（８）
ΔＶＱ＝−ａ・ΔＴ３ ・・・（９）
FIG. 2 is a diagram showing an outline of a conventional bias circuit. In FIG. 2, it is assumed that the idling current ID flows when the conventional bias circuit applies a bias voltage Vbias corresponding to VGS = VGS3 + VGS4 = VQ to the output stage transistors Q3 and Q4. Here, VGS which is the voltage between the gate and source terminals of the output stage transistors Q3 and Q4 depends on the internal pellet temperature T3 of the output stage transistors Q3 and Q4 and has a temperature coefficient. That is, when the temperature T3 changes, VGS changes according to its temperature coefficient. At this time, in order to keep the idling current ID constant, it is necessary to satisfy the relationship of the following formula (8).
However, a is the sum of the temperature coefficients of the output stage transistors Q3 and Q4 with respect to the internal pellet temperature T3. For example, the measured value is −a = −4.7 mV / ° C.
Further, the relationship of the following equation (9) is derived from the following equation (8). According to the following equation (9), when the internal pellet temperature T3 of the output stage transistor Q3 or Q4 increases by ΔT3, the idling current ID becomes constant if the bias voltage Vbias (= VQ) is decreased by −a · ΔT3.
ΔVGS = −a · ΔT3 (8)
ΔVQ = −a · ΔT3 (9)
しかしながら、内部ペレット温度Ｔ３は測定できないため、従来のバイアス回路では、温度補償用のトランジスタＱ１を、出力段トランジスタＱ３またはＱ４のパッケージ表面温度Ｔ２に依存して電圧ＶＱが変化するように、出力段トランジスタＱ３またはＱ４のパッケージ表面と熱結合している。
つまり、測定可能なパッケージ表面温度変化ΔＴ２を用いて、下記式（１０）により、出力段トランジスタＱ３またはＱ４のパッケージ表面温度Ｔ２がΔＴ２上昇したときに、バイアス電圧ＶＱを−ｂ・ΔＴ２下げることで、アイドリング電流ＩＤを一定に保とうとしている。ただし、ｂは、トランジスタＱ１の温度係数である。
ΔＶＱ＝−ｂ・ΔＴ２ ・・・（１０）
However, since the internal pellet temperature T3 cannot be measured, in the conventional bias circuit, the temperature compensation transistor Q1 is connected to the output stage so that the voltage VQ changes depending on the package surface temperature T2 of the output stage transistor Q3 or Q4. It is thermally coupled to the package surface of transistor Q3 or Q4.
That is, by using the measurable package surface temperature change ΔT2, the bias voltage VQ is decreased by −b · ΔT2 when the package surface temperature T2 of the output stage transistor Q3 or Q4 increases by ΔT2 by the following equation (10). The idling current ID is kept constant. Where b is the temperature coefficient of the transistor Q1.
ΔVQ = −b · ΔT2 (10)
上述の場合、下記式（１１）の関係が成り立たなければならないが、実際には、上記式（７）の関係が成り立ち、下記式（１１）においては、庫内雰囲気温度Ｔ１が考慮されておらず、トランジスタＱ１の温度係数ｂが定数の場合、上記式（７）と上記式（１０）とを同時に満足させる解が存在しない。
−ａ・ΔＴ３＝−ｂ・ΔＴ２ ・・・（１１）
In the above-described case, the relationship of the following formula (11) must be established. However, in reality, the relationship of the above formula (7) is established, and in the following formula (11), the internal atmosphere temperature T1 is not considered. In the case where the temperature coefficient b of the transistor Q1 is a constant, there is no solution that satisfies the above equations (7) and (10) at the same time.
−a · ΔT3 = −b · ΔT2 (11)
そこで、本発明では、庫内雰囲気温度Ｔ１と出力段トランジスタのパッケージ表面温度Ｔ２との２箇所を温度検出点とする。これにより、外気温度Ｔ０が変動した場合や出力段トランジスタの出力が急変した場合であっても、アイドリング電流ＩＤを一定に保つことができる。
図３は、この発明に係るバイアス回路の概要を示す図である。図３に示すバイアス回路では、自身を収容するアンプケースなどの庫内雰囲気温度Ｔ１に電流ＩＱが依存し、出力段トランジスタＱ３，Ｑ４のパッケージ表面温度Ｔ２に電圧ＶＱが依存する。
シャントレギュレータＩＣ１は、温度係数が非常に小さく（≒０）、基準電圧Ｖｒｅｆを直列接続された抵抗Ｒ３，Ｒ４に印加する。基準電圧Ｖｒｅｆは、温度変化によらず、一定値（通常は２．５Ｖ）である。
上述した配置により、出力電圧Ｖｏｕｔ（電圧Ｖｂｉａｓ）について、下記式（１２）の関係が得られる。ただし、ＶＲ３は抵抗Ｒ３の電圧であり、ＶＲ４は抵抗Ｒ４の電圧である。
Ｖｏｕｔ＝ＶＱ＋ＶＲ４
＝ＶＱ＋（Ｖｒｅｆ−ＶＲ３）
＝ＶＱ＋（Ｖｒｅｆ−ＩＱ・Ｒ３） ・・・（１２）
Therefore, in the present invention, the temperature detection points are the two locations of the internal atmosphere temperature T1 and the package surface temperature T2 of the output stage transistor. As a result, the idling current ID can be kept constant even when the outside air temperature T0 varies or when the output of the output stage transistor suddenly changes.
FIG. 3 is a diagram showing an outline of the bias circuit according to the present invention. In the bias circuit shown in FIG. 3, the current IQ depends on the internal atmosphere temperature T1 of an amplifier case or the like that houses the voltage, and the voltage VQ depends on the package surface temperature T2 of the output stage transistors Q3 and Q4.
The shunt regulator IC1 has a very small temperature coefficient (≈0), and applies the reference voltage Vref to the resistors R3 and R4 connected in series. The reference voltage Vref is a constant value (usually 2.5 V) regardless of temperature changes.
With the above-described arrangement, the relationship of the following expression (12) is obtained for the output voltage Vout (voltage Vbias). However, VR3 is the voltage of the resistor R3, and VR4 is the voltage of the resistor R4.
Vout = VQ + VR4
= VQ + (Vref-VR3)
= VQ + (Vref−IQ · R3) (12)
上記式（１２）の変動分を求めると、下記式（１３）が得られる。
ΔＶｏｕｔ＝ΔＶＱ−Ｒ３・ΔＩＱ ・・・（１３）
When the variation of the above equation (12) is obtained, the following equation (13) is obtained.
ΔVout = ΔVQ−R3 · ΔIQ (13)
上記式（８）と上記式（１３）から下記式（１４）の関係が得られる。
ΔＶＧＳ＝−ａ・ΔＴ３＝ΔＶＱ−Ｒ３・ΔＩＱ ・・・（１４）
From the above formula (8) and the above formula (13), the relationship of the following formula (14) is obtained.
ΔVGS = −a · ΔT3 = ΔVQ−R3 · ΔIQ (14)
従って、上記式（１４）が成り立てば、庫内雰囲気温度Ｔ１と出力段トランジスタＱ３，Ｑ４の内部ペレット温度Ｔ３の双方が変動しても、適切なバイアス温度補償を行うことができるバイアス回路が得られる。なお、上記式（７）を用いれば、下記式（１５）が得られる。
ΔＴ３＝α・（ΔＴ２−ΔＴ１）＋ΔＴ１
＝α・ΔＴ２−（α−１）・ΔＴ１ ・・・（１５）
つまり、Ｔ１、Ｔ２、およびαよりＴ３が推定できることがある。
Therefore, if the above equation (14) is established, a bias circuit capable of performing appropriate bias temperature compensation even when both the internal atmosphere temperature T1 and the internal pellet temperature T3 of the output stage transistors Q3 and Q4 fluctuate can be obtained. It is done. If the above formula (7) is used, the following formula (15) is obtained.
ΔT3 = α · (ΔT2−ΔT1) + ΔT1
= Α · ΔT2- (α-1) · ΔT1 (15)
That is, T3 may be estimated from T1, T2, and α.
上記式（１４）および上記式（１５）から、出力段トランジスタＱ３，Ｑ４のゲート−ソース端子間電圧の温度係数ΔＶＧＳ（バイアス電圧の温度係数ΔＶｂｉａｓ）について下記式（１６）が得られる。
ΔＶＧＳ＝−ａ・ΔＴ３
＝−ａ・α・ΔＴ２＋ａ・（α−１）・ΔＴ１ ・・・（１６）
From the above formula (14) and the above formula (15), the following formula (16) is obtained for the temperature coefficient ΔVGS (temperature coefficient ΔVbias of the bias voltage) of the voltage between the gate and source terminals of the output stage transistors Q3 and Q4.
ΔVGS = −a · ΔT3
= −a · α · ΔT2 + a · (α-1) · ΔT1 (16)
上記式（１４）および上記式（１６）は、両式ともΔＶＧＳの関係式であるので、下記式（１７）の関係が成立する。
ΔＶＱ−Ｒ３・ΔＩＱ＝−ａ・α・ΔＴ２＋ａ・（α−１）・ΔＴ１ ・・・（１７）
Since both of the above formulas (14) and (16) are ΔVGS, the following formula (17) is established.
ΔVQ−R3 · ΔIQ = −a · α · ΔT2 + a · (α−1) · ΔT1 (17)
上記式（１７）の右辺と左辺を比べると、下記式（１８）および下記式（１９）の関係が得られる。下記式（１８）と下記式（１９）の双方が成立すれば、庫内雰囲気温度Ｔ１と出力段トランジスタＱ３，Ｑ４の表面温度Ｔ２との変動に応じて、適切なバイアス温度補償を行うことができる
ΔＶＱ＝−ａ・α・ΔＴ２ ・・・（１８）
ΔＩＱ＝−ａ・（α−１）・ΔＴ１／Ｒ３ ・・・（１９）
When the right side and the left side of the formula (17) are compared, the relationship of the following formula (18) and the following formula (19) is obtained. If both the following formula (18) and the following formula (19) are satisfied, an appropriate bias temperature compensation can be performed according to the fluctuation of the internal atmosphere temperature T1 and the surface temperature T2 of the output stage transistors Q3 and Q4. ΔVQ = −a · α · ΔT2 (18)
ΔIQ = −a · (α−1) · ΔT1 / R3 (19)
図４は、この発明の実施の形態１に係るバイアス回路の一例を示す回路図であり、上述の式の関係が成り立つ具体的な回路例を示したものである。図４に示すバイアス回路は、基準電圧Ｖｒｅｆを基準として動作し、庫内雰囲気温度Ｔ１が変動しても安定な基準電圧Ｖｒｅｆを基に上記式（１７）の温度係数を正確に設定する。
トランジスタＱ１および抵抗Ｒ１，Ｒ２からなるマルチプライヤー回路は、電圧ＶＱを与える電圧源回路であり、抵抗Ｒ１，Ｒ２とトランジスタＱ１のベース−エミッタ端子間電圧ＶＢＥとの温度係数によって電圧ＶＱの温度係数が決定される。
なお、温度補償用のトランジスタＱ１と出力段のトランジスタＱ３，Ｑ４のパッケージ表面とは、温度変化が同じになるように熱結合して直近に配置される。
FIG. 4 is a circuit diagram showing an example of a bias circuit according to the first embodiment of the present invention, and shows a specific circuit example in which the relationship of the above-described equation is established. The bias circuit shown in FIG. 4 operates with the reference voltage Vref as a reference, and accurately sets the temperature coefficient of the above equation (17) based on the stable reference voltage Vref even if the internal atmosphere temperature T1 varies.
The multiplier circuit composed of the transistor Q1 and the resistors R1 and R2 is a voltage source circuit that applies the voltage VQ. The temperature coefficient of the voltage VQ depends on the temperature coefficient between the resistors R1 and R2 and the base-emitter voltage VBE of the transistor Q1. It is determined.
Note that the temperature compensation transistor Q1 and the package surface of the output stage transistors Q3 and Q4 are placed in close proximity to each other so as to have the same temperature change.
ＶＢＥの温度係数が−２ｍＶ／℃であると、ＶＱの温度係数は、下記式（２０）で求めることができる。
ＶＱの温度係数＝−２・（（Ｒ１＋Ｒ２）／Ｒ１） ・・・（２０）
When the temperature coefficient of VBE is −2 mV / ° C., the temperature coefficient of VQ can be obtained by the following equation (20).
Temperature coefficient of VQ = −2 · ((R1 + R2) / R1) (20)
従って、上記式（１８）および上記式（２０）から、トランジスタＱ１の温度係数が、上記式（１８）の−ａ・α、すなわち−２・（（Ｒ１＋Ｒ２）／Ｒ１）となるように抵抗Ｒ１，Ｒ２を設定すればよい。 Therefore, from the above equation (18) and the above equation (20), the resistance R1 is set so that the temperature coefficient of the transistor Q1 becomes −a · α of the above equation (18), that is, −2 · ((R1 + R2) / R1). , R2 may be set.
また、基準電圧Ｖｒｅｆは、温度変化に対して安定しているので、電圧ＶＲ４は、庫内雰囲気温度Ｔ１に依存する電流ＩＱの値で決定される。トランジスタＱ２のベース電圧をＶＢ２とし、ベース−エミッタ端子間電圧をＶＢＥ２とした場合、電流ＩＱは、下記式（２１）の関係で表される。
ＩＱ＝（ＶＢ２−ＶＢＥ２）／Ｒ５ ・・・（２１）
Further, since the reference voltage Vref is stable with respect to the temperature change, the voltage VR4 is determined by the value of the current IQ that depends on the internal atmosphere temperature T1. When the base voltage of the transistor Q2 is VB2 and the base-emitter terminal voltage is VBE2, the current IQ is expressed by the following equation (21).
IQ = (VB2-VBE2) / R5 (21)
なお、トランジスタＱ２のベース電圧ＶＢ２は、ダイオードＤ２の両端電圧をＶＤ２、ダイオードＤ３の両端電圧をＶＤ３とすると、下記式（２２）で求められるが、ダイオードＤ２とトランジスタＱ２が熱結合しているため、ＶＢＥ２の温度係数はダイオードＤ２によって打ち消される。従って、ＶＢ２の温度係数は、ダイオードＤ３により決定され、これが電流ＩＱの温度係数に相当する。
ＶＢ２＝（Ｒ８／（Ｒ６＋Ｒ８））・Ｖｂｉａｓ＋ＶＤ２＋ＶＤ３ ・・・（２２）
The base voltage VB2 of the transistor Q2 can be obtained by the following equation (22) where the voltage across the diode D2 is VD2 and the voltage across the diode D3 is VD3. However, the diode D2 and the transistor Q2 are thermally coupled. , The temperature coefficient of VBE2 is canceled by the diode D2. Therefore, the temperature coefficient of VB2 is determined by the diode D3, which corresponds to the temperature coefficient of the current IQ.
VB2 = (R8 / (R6 + R8)). Vbias + VD2 + VD3 (22)
以上のように、この実施の形態１によれば、当該バイアス回路を収容する筐体内の雰囲気温度Ｔ１の変化量をΔＴ１、出力段トランジスタＱ３，Ｑ４のパッケージ表面温度Ｔ２の変化量をΔＴ２、出力段トランジスタＱ３，Ｑ４の内部ペレット温度Ｔ３の変化量をΔＴ３、出力段トランジスタの内部ペレットからパッケージ表面までの熱抵抗で決定される定数をα（α＞１）とした場合に、ΔＴ３−ΔＴ１＝α・（ΔＴ２−ΔＴ１）の関係に従って内部ペレット温度の変化量ΔＴ３を推定してバイアス電圧を調整する。
特に、出力段トランジスタＱ３，Ｑ４のパッケージ表面温度Ｔ２に依存して変化する電圧ＶＱを供給する電圧源回路と、当該バイアス回路が収容される筐体内の雰囲気温度Ｔ１に依存して変化する電流ＩＱを供給する電流源回路と、電流源回路と一端が接続し、他端が電圧源回路と接続する抵抗Ｒ３と、抵抗Ｒ３の他端と直列に接続し、一定な基準電圧Ｖｒｅｆが抵抗Ｒ３とともに印加される抵抗Ｒ４とを備え、電圧源回路および電流源回路を、バイアス電圧が電圧ＶＱと抵抗Ｒ４における電圧であるＶｒｅｆ−ＩＱ・Ｒ３との合算となり、内部ペレットの温度に対する出力段トランジスタの温度係数をａとした場合に、電圧ＶＱの温度係数ΔＶＱが−ａ・α・ΔＴ２の関係を有し、電流ＩＱの温度係数ΔＩＱが−ａ・（α−１）・ΔＴ１／Ｒ３の関係を有するように構成する。
このように構成することで、上記式（７）の関係に従って直接測定できない内部ペレット温度Ｔ３の変動量ΔＴ３を適切に推定することができ、庫内雰囲気温度Ｔ１、すなわちトランジスタの周辺温度とトランジスタの自己発熱Ｔ３のそれぞれに適したバイアス温度補償を行うことができる。
また、特許文献２のようなアイドリング電流を検出するための検出系統が不要であり、従来の一般的なバイアス回路で必須であった出力段トランジスタのエミッタまたはソース間の抵抗を省略できることから簡易な構成のバイアス回路を実現できる。
As described above, according to the first embodiment, the change amount of the ambient temperature T1 in the housing that accommodates the bias circuit is ΔT1, the change amount of the package surface temperature T2 of the output stage transistors Q3 and Q4 is ΔT2, and the output When the change amount of the internal pellet temperature T3 of the stage transistors Q3 and Q4 is ΔT3 and the constant determined by the thermal resistance from the internal pellet of the output stage transistor to the package surface is α (α> 1), ΔT3−ΔT1 = The bias voltage is adjusted by estimating the amount of change ΔT3 in the internal pellet temperature according to the relationship of α · (ΔT2−ΔT1).
In particular, a voltage source circuit that supplies a voltage VQ that varies depending on the package surface temperature T2 of the output stage transistors Q3 and Q4, and a current IQ that varies depending on the ambient temperature T1 in the housing in which the bias circuit is accommodated. A current source circuit for supplying a current, a resistor R3 having one end connected to the current source circuit and the other end connected to the voltage source circuit, and the other end of the resistor R3 connected in series, and a constant reference voltage Vref together with the resistor R3 A voltage source circuit and a current source circuit, the bias voltage is the sum of the voltage VQ and the voltage at the resistor R4, Vref−IQ · R3, and the temperature of the output stage transistor with respect to the temperature of the internal pellet. When the coefficient is a, the temperature coefficient ΔVQ of the voltage VQ has a relationship of −a · α · ΔT2, and the temperature coefficient ΔIQ of the current IQ is −a · (α−1) · ΔT1 / R3. Configured to have a relationship.
With this configuration, it is possible to appropriately estimate the variation amount ΔT3 of the internal pellet temperature T3 that cannot be directly measured according to the relationship of the above formula (7), and the internal atmosphere temperature T1, that is, the ambient temperature of the transistor and the transistor Bias temperature compensation suitable for each of the self-heating T3 can be performed.
Further, the detection system for detecting the idling current as in Patent Document 2 is unnecessary, and the resistance between the emitter or the source of the output stage transistor, which is essential in the conventional general bias circuit, can be omitted. A bias circuit having a configuration can be realized.
実施の形態２．
図５は、この発明の実施の形態２に係るバイアス回路の一例を示す回路図である。図５に示すバイアス回路では、トランジスタＱ２のベース電圧ＶＢ２の温度係数、すなわち、電流ＩＱの温度係数を微調整することができるように、上記実施の形態１で図４を用いて示した回路に対して、ダイオードＤ１および抵抗Ｒ７を追加している。
Embodiment 2. FIG.
FIG. 5 is a circuit diagram showing an example of a bias circuit according to Embodiment 2 of the present invention. In the bias circuit shown in FIG. 5, the circuit shown in FIG. 4 in the first embodiment is used so that the temperature coefficient of the base voltage VB2 of the transistor Q2, that is, the temperature coefficient of the current IQ can be finely adjusted. On the other hand, a diode D1 and a resistor R7 are added.
抵抗Ｒ７は、庫内雰囲気温度Ｔ１に依存するトランジスタＱ２側の回路に設けられ、ダイオードＤ２のカソード端子に接続するトランジスタＱ２のベース端子と抵抗Ｒ８との間に接続される。また、ダイオードＤ１は、抵抗Ｒ７と抵抗Ｒ８との接続点にカソード端子が接続し、アノード端子がダイオードＤ３のアノード端子に接続する抵抗Ｒ６のもう一端と接続している。これにより、ダイオードＤ１は、ダイオードＤ３と熱結合している。 The resistor R7 is provided in a circuit on the transistor Q2 side depending on the internal atmosphere temperature T1, and is connected between the base terminal of the transistor Q2 connected to the cathode terminal of the diode D2 and the resistor R8. The diode D1 has a cathode terminal connected to a connection point between the resistor R7 and the resistor R8, and an anode terminal connected to the other end of the resistor R6 connected to the anode terminal of the diode D3. Thereby, the diode D1 is thermally coupled to the diode D3.
図５に示す回路において、ベース−エミッタ端子間電圧ＶＢ２の温度係数は、ダイオードＤ３の温度係数およびダイオードＤ１の温度係数を抵抗Ｒ６，Ｒ７で分圧した値により決定される。このため、抵抗Ｒ６，Ｒ７の値に応じてベース−エミッタ端子間電圧ＶＢ２の温度係数を容易に設定できる。これにより、電流ＩＱの温度係数が可能である。 In the circuit shown in FIG. 5, the temperature coefficient of base-emitter terminal voltage VB2 is determined by a value obtained by dividing the temperature coefficient of diode D3 and the temperature coefficient of diode D1 by resistors R6 and R7. Therefore, the temperature coefficient of the base-emitter terminal voltage VB2 can be easily set according to the values of the resistors R6 and R7. Thereby, a temperature coefficient of the current IQ is possible.
以上のように、この実施の形態２によれば、電流ＩＱの温度係数ΔＩＱを調整する手段を備える。上記実施の形態２において、トランジスタＱ１と抵抗Ｒ１，Ｒ２からなるマルチプライヤー回路では、トランジスタＱ１の温度係数とバイアス電圧の関係が一定であるが、出力段トランジスタＱ３，Ｑ４の温度係数とバイアス電圧の関係は、デバイスによって異なる。このため、抵抗Ｒ６，Ｒ７を適切な値に設定してトランジスタＱ２のベース電圧ＶＢ２の温度係数、すなわち電流ＩＱの温度係数を微調整することで、様々なデバイスにおいても、電圧ＶＱと電流ＩＱの温度係数を上記実施の形態１で示した関係に設定することができる。 As described above, according to the second embodiment, the means for adjusting the temperature coefficient ΔIQ of the current IQ is provided. In the second embodiment, in the multiplier circuit comprising the transistor Q1 and the resistors R1 and R2, the relationship between the temperature coefficient of the transistor Q1 and the bias voltage is constant, but the temperature coefficient and bias voltage of the output stage transistors Q3 and Q4 are The relationship varies from device to device. Therefore, by setting the resistors R6 and R7 to appropriate values and finely adjusting the temperature coefficient of the base voltage VB2 of the transistor Q2, that is, the temperature coefficient of the current IQ, the voltage VQ and the current IQ can be adjusted in various devices. The temperature coefficient can be set to the relationship shown in the first embodiment.
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of each embodiment, any component of each embodiment can be modified, or any component can be omitted in each embodiment. .
Ｑ１〜Ｑ４ トランジスタ、Ｒ１〜Ｒ８ 抵抗、Ｄ１〜Ｄ３ ダイオード、ＩＣ１ シャントレギュレータ。 Q1-Q4 transistors, R1-R8 resistors, D1-D3 diodes, IC1 shunt regulator.
Claims (4)
当該バイアス回路を収容する筐体内の雰囲気温度の変化量をΔＴ１、前記出力段トランジスタのパッケージ表面温度の変化量をΔＴ２、前記出力段トランジスタの内部ペレット温度の変化量をΔＴ３、前記出力段トランジスタの内部ペレットからパッケージ表面までの熱抵抗で決定される定数をα（α＞１）とした場合に、ΔＴ３−ΔＴ１＝α・（ΔＴ２−ΔＴ１）の関係に従って前記内部ペレット温度の変化量ΔＴ３を推定して前記バイアス電圧を調整することを特徴とするバイアス回路。 In a bias circuit for supplying a bias voltage to an output stage transistor,
The amount of change in the ambient temperature in the housing that houses the bias circuit is ΔT1, the amount of change in the package surface temperature of the output stage transistor is ΔT2, the amount of change in the internal pellet temperature of the output stage transistor is ΔT3, When the constant determined by the thermal resistance from the internal pellet to the package surface is α (α> 1), the amount of change ΔT3 in the internal pellet temperature is estimated according to the relationship ΔT3-ΔT1 = α · (ΔT2-ΔT1) And adjusting the bias voltage.
当該バイアス回路が収容される筐体内の雰囲気温度に依存して変化する電流ＩＱを供給する電流源回路と、
前記電流源回路と一端が接続し、他端が前記電圧源回路と接続する抵抗Ｒ３と、
前記抵抗Ｒ３の他端と直列に接続し、一定な基準電圧Ｖｒｅｆが前記抵抗Ｒ３とともに印加される抵抗Ｒ４とを備え、
前記電圧源回路および前記電流源回路を、
前記バイアス電圧が前記電圧ＶＱと前記抵抗Ｒ４における電圧であるＶｒｅｆ−ＩＱ・Ｒ３との合算となり、
前記内部ペレット温度に対する前記出力段トランジスタの温度係数をａとした場合に、
前記電圧ＶＱの温度係数ΔＶＱが−ａ・α・ΔＴ２の関係を有し、
前記電流ＩＱの温度係数ΔＩＱが−ａ・（α−１）・ΔＴ１／Ｒ３の関係を有するように構成したことを特徴とする請求項１記載のバイアス回路。 A voltage source circuit that supplies a voltage VQ that varies depending on a package surface temperature of the output stage transistor;
A current source circuit that supplies a current IQ that varies depending on an ambient temperature in a housing in which the bias circuit is housed; and
A resistor R3 having one end connected to the current source circuit and the other end connected to the voltage source circuit;
A resistor R4 connected in series with the other end of the resistor R3 and to which a constant reference voltage Vref is applied together with the resistor R3;
The voltage source circuit and the current source circuit;
The bias voltage is a sum of the voltage VQ and Vref−IQ · R3 which is a voltage at the resistor R4.
When the temperature coefficient of the output stage transistor with respect to the internal pellet temperature is a,
The temperature coefficient ΔVQ of the voltage VQ has a relationship of −a · α · ΔT2,
2. The bias circuit according to claim 1, wherein the temperature coefficient ΔIQ of the current IQ has a relationship of −a · (α−1) · ΔT1 / R3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012133887A JP5777572B2 (en) | 2012-06-13 | 2012-06-13 | Bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012133887A JP5777572B2 (en) | 2012-06-13 | 2012-06-13 | Bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013258598A true JP2013258598A (en) | 2013-12-26 |
| JP5777572B2 JP5777572B2 (en) | 2015-09-09 |
Family
ID=49954676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012133887A Expired - Fee Related JP5777572B2 (en) | 2012-06-13 | 2012-06-13 | Bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5777572B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5977707A (en) * | 1982-10-26 | 1984-05-04 | Matsushita Electric Ind Co Ltd | Bias circuit device |
| JPH0621726A (en) * | 1992-03-18 | 1994-01-28 | Philips Gloeilampenfab:Nv | Amplification device |
| JPH06104657A (en) * | 1992-09-21 | 1994-04-15 | Onkyo Corp | Bias circuit |
-
2012
- 2012-06-13 JP JP2012133887A patent/JP5777572B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5977707A (en) * | 1982-10-26 | 1984-05-04 | Matsushita Electric Ind Co Ltd | Bias circuit device |
| JPH0621726A (en) * | 1992-03-18 | 1994-01-28 | Philips Gloeilampenfab:Nv | Amplification device |
| US5337012A (en) * | 1992-03-18 | 1994-08-09 | U.S. Philips Corporation | Amplifier having temperature compensated bias control |
| JPH06104657A (en) * | 1992-09-21 | 1994-04-15 | Onkyo Corp | Bias circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5777572B2 (en) | 2015-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101829416B1 (en) | Compensated bandgap | |
| US9588539B2 (en) | Band-gap reference circuit based on temperature compensation | |
| TWI502304B (en) | Bandgap reference voltage generating circuit and electronic system using the same | |
| JP2012108834A (en) | Current limiting circuit and power supply circuit | |
| US11768513B2 (en) | Signal generating device, bandgap reference device and method of generating temperature-dependent signal | |
| CN201936216U (en) | Reference voltage source with wide input voltage and high power supply rejection ratio | |
| US8446141B1 (en) | Bandgap curvature correction circuit for compensating temperature dependent bandgap reference signal | |
| US20150048879A1 (en) | Bandgap reference voltage circuit and electronic apparatus thereof | |
| TWI554861B (en) | Reference voltage circuit | |
| JP2010224594A (en) | Voltage generation circuit | |
| JP2008271503A (en) | Reference current circuit | |
| US9152156B2 (en) | Step-down regulator | |
| JP5777572B2 (en) | Bias circuit | |
| JP2013200767A (en) | Band gap reference circuit | |
| US10353414B2 (en) | Bandgap reference circuit with inverted bandgap pairs | |
| JP2013058155A (en) | Reference voltage circuit | |
| TWI313531B (en) | ||
| KR101567843B1 (en) | High-precision CMOS bandgap reference circuit for providing low-supply-voltage | |
| JP2013089038A (en) | Reference voltage circuit | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| JPH11258065A (en) | Temperature detecting circuit | |
| TWI492015B (en) | Bandgap reference voltage generating circuit and electronic system using the same | |
| JP6136480B2 (en) | Bandgap reference circuit | |
| CN111969965A (en) | Temperature compensation circuit and temperature compensation method of power amplifier | |
| JP2016143279A (en) | Overheat detection circuit and power source device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150707 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5777572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |