JP2013258437A - スピン転移トルクメモリユニット - Google Patents

スピン転移トルクメモリユニット Download PDF

Info

Publication number
JP2013258437A
JP2013258437A JP2013208929A JP2013208929A JP2013258437A JP 2013258437 A JP2013258437 A JP 2013258437A JP 2013208929 A JP2013208929 A JP 2013208929A JP 2013208929 A JP2013208929 A JP 2013208929A JP 2013258437 A JP2013258437 A JP 2013258437A
Authority
JP
Japan
Prior art keywords
layer
electrically insulating
transfer torque
memory unit
torque memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013208929A
Other languages
English (en)
Other versions
JP5711802B2 (ja
Inventor
Yuankai Zheng
チョン,イェンカイ
V Dimitrov Dimitar
ディミトロフ,ディミタール・ブイ
Wei Tian
ティエン,ウェイ
Dexin Wang
ワン,ダーシン
Zheng Gao
ガオ,ジェン
Xiaobin Wang
ワン,シャオビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of JP2013258437A publication Critical patent/JP2013258437A/ja
Application granted granted Critical
Publication of JP5711802B2 publication Critical patent/JP5711802B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

【課題】スイッチング電流が低減されたスピン転移トルクメモリを提供する。
【解決手段】反射絶縁スペーサを有するスピン転移トルクメモリが開示される。スピン転移トルクメモリユニット30は、自由磁化層F6と、リファレンス磁化層RLと、自由磁化層をリファレンス磁化層から分離する電気的絶縁および非磁性トンネリングバリア層TBと、電極層E1,E2と、電極層および自由磁化層を分離する電気的絶縁および電子的反射層ERとを含む。
【選択図】図5

Description

背景
広がるコンピュータおよび携帯/通信産業の急速な成長は、高容量の不揮発性ソリッドステートデータ記憶素子に対する爆発的な需要を生み出している。不揮発性メモリ、特にフラッシュメモリは、DRAMに代わりメモリ市場の最大のシェアを占めると考えられている。しかしながら、フラッシュメモリは、遅いアクセス速度(〜msの書込および〜50−100nsの読出)、制限された耐久性(〜103−104のプログラミング回数)、およびシステムオンチップ(SoC)に集積化することの難しさといったような、いくつかの欠点を有する。フラッシュメモリ(NANDまたはNOR)は、また、32nmノード、および、それより先での重要なスケーリング問題に直面する。
磁気抵抗ランダムアクセスメモリ(MRAM)は、将来の不揮発性および普遍のメモリに対する別の有望な候補である。MRAMは、不揮発性、高い書込/読出速度(<10ns)、ほとんど制限のないプログラミング耐久性(>1015サイクル)、および待機電力が0であるという特徴を有する。MRAMの基本的な構成要素は、磁気トンネル接合(MTJ)である。データの記憶は、高抵抗状態と低抵抗状態との間でMTJの抵抗を切換えることによって実現される。MRAMは、MTJの磁化を切換えるための、電流で誘起された磁場を用いることによってMTJ抵抗を切換える。MTJのサイズが縮小されるにつれて切換磁場の大きさが増大し、切換の変動がより厳しくなる。すなわち、発生した高い電力消費が従来のMRAMのスケーリングを制限する。
近年、スピン偏極電流で誘起された磁化の切換に基づく新しい書込機構がMRAMの設計に導入された。スピン転移トルクRAM(STRAM)と呼ばれるこの新しいMRAM設計は、MTJを流れる(双方向の)電流を用いて抵抗の切換を実現する。すなわち、STRAMの切換機構は局所的に制約されて、STRAMは従来のMRAMよりも優れたスケーリング特性を有すると考えられる。
しかしながら、STRAMが製造段階に入る前には、歩留まりを制限する多数の要因が克服されなければならない。従来のSTRAM設計における1つの懸念事項は、STRAMセルの自由層の間での厚みのトレードオフである。より厚い自由層は熱安定性とデータ保持力とを改善するが、スイッチング電流が自由層の厚みに比例するためにスイッチング電流の必要量も増大する。したがって、STRAMセルを抵抗データ状態の間で切換えるために要求される電流の量が大きくなる。
簡単な要約
本開示は、反射絶縁スペーサを含むスピン転移トルクメモリに関する。反射絶縁スペーサは、電気的絶縁および電子的反射層とも称される。電気的絶縁および電子的反射層は、スピン電子を自由層に反射して戻し、自由層の磁化方向の切換えを支援し、したがって、スピン転移トルクメモリユニットに要求されるスイッチング電流を低減する。
1つの特定の実施形態においては、スピン転移トルクメモリユニットは、自由磁化層と、リファレンス磁化層と、自由磁化層をリファレンス磁化層から分離する電気的絶縁および非磁性トンネリングバリア層と、電極層と、電極層および自由磁化層を分離する電気的絶縁および電子的反射層とを含む。
これらのおよびさまざまな他の特徴ならびに利点は、以下に続く詳細な説明を読むことから明らかとなるであろう。
本開示は、添付の図面と関連して、以下に続く本開示のさまざまな実施形態の詳細な説明を考慮することで、より完全に理解され得る。
低抵抗状態の例示的な磁気トンネル接合(MTJ)の断面概略図である。 高抵抗状態の例示的なMTJの断面概略図である。 電子的反射絶縁スペーサを含む、例示的なスピン転移トルクメモリユニットの概略図である。 例示的な、不均一な電気的絶縁および電子的反射層の概略的な断面図である。 別の例示的な、不均一な電気的絶縁および電子的反射層の概略的な断面図である。 第2の電子的反射絶縁スペーサを含む、例示的なスピン転移トルクメモリユニットの概略図である。 多層リファレンス層を含む、例示的なスピン転移トルクメモリユニットの概略図である。 代替的な多層リファレンス層を含む、例示的なスピン転移トルクメモリユニットの概略図である。
図面は縮尺の必要がない。図面で用いられる同様の符号は同様の要素を参照する。しかしながら、特定の図面中の要素を参照するために符号を使用することが、別の図面において同じ符号が付された要素を制限することを意図するものではないということが理解されるであろう。
詳細な説明
以下の説明において、説明の一部を形成する添付の図面の組が参照され、図面においては、図示によって、いくつかの特定の実施形態が示される。他の実施形態が意図されるとともに、本開示の範囲または精神から逸脱することなくなされ得るということが理解されるべきである。したがって、以下の詳細な説明は限定する意味で解釈されるべきではない。本明細書で与えられる定義は、本明細書で頻繁に用いられる特定の用語の理解を容易にするためのものであり、本開示の範囲を制限することを意味するものではない。
それ以外が示されていなければ、明細書およびクレームで用いられるフィーチャ(feature)のサイズ、量および物理特性を表わすすべての数は、「約(about)」との用語によって、すべての例において変更されるということが理解されるべきである。したがって、逆に示されていなければ、上述の明細書および添付のクレームにおいて説明される数値パラメータは近似であって、その近似は、本明細書に開示された教示を利用する当業者によって取得されることが目指される所望の特性に依存して変化し得る。
端点による数値範囲の記述は、その範囲内に包含されるすべての数(たとえば1から5は、1,1.5,2,2.75,3,3.80,4,および5を含む)およびその範囲内の任意の範囲を含む。
この明細書および添付のクレームにおいて用いられるように、単数形「a」、「an」、「the」は、その内容が明らかにそれ以外を示さない限りは、複数の対象を有する実施形
態を包含する。この明細書および添付のクレームにおいて用いられるように、「または(or)」との用語は、その内容が明らかにそれ以外を示さない限りは、概して「および/または(and/or)」を含む意味において用いられる。
本開示は、反射絶縁スペーサを含むスピン転移トルクメモリに関する。反射絶縁スペーサは、電気的絶縁および電子的反射層とも称される。電気的絶縁および電子的反射層は、スピン電子を自由層に反射して戻し、自由層の磁化方向の切換えを支援し、したがって、スピン転移トルクメモリユニットに要求されるスイッチング電流を低減する。スピン転移トルクメモリユニットにおいて電気的絶縁および電子的反射層を利用することは、必要とされるスイッチングを、少なくとも50%、または少なくとも75%、または少なくとも90%低減し得る。本開示は、そのようには限定されないが、開示のさまざまな局面の用途は、以下に提供される例の議論を通して得られるだろう。
図1は、低抵抗状態における例示的な磁気トンネル接合(MTJ)セル10の断面概略図であり、図2は、高抵抗状態における例示的なMTJセル10の断面の概略図である。MTJセルは、高抵抗状態と低抵抗状態との間で切換可能な任意のメモリセルであり得る。多くの実施形態において、本明細書で記述される可変抵抗性メモリセルは、スピン転移トルクメモリセルである。
MTJセル10は、強磁性自由層12と、強磁性リファレンス(すなわち固定された)層14とを含む。強磁性自由層12と強磁性リファレンス層14とは酸化バリア層13またはトンネリングバリア層によって分離される。第1の電極15は強磁性自由層12と電気的に接触し、第2の電極16は、強磁性リファレンス層14と電気的に接触している。強磁性層12,14は、たとえば、Fe,Co,Niのような任意の実用的な強磁性(FM)合金からなり得て、絶縁トンネリングバリア層13は、たとえば酸化物材料(たとえばAl23、MgOまたはTiO)のような電気的絶縁材料からなり得る。他の適切な材料もまた用いられ得る。
電極15,16は、強磁性層12,14を流れる読出電流および書込電流を与える制御回路に、強磁性層12,14を電気的に接続する。MTJセル10の抵抗は、強磁性層12,14の磁化ベクトルの相対的な方向または磁化方向によって決定される。強磁性リファレンス層14の磁化方向は所定の方向に固定される一方で、強磁性自由層12の磁化方向はスピントルクの影響下で自由に回転する。強磁性リファレンス層14の固定は、たとえば、PtMn、IrMnおよびその他のような反強磁性に秩序付けられた材料での交換バイアスの使用を通じて達成され得る。
図1は、低抵抗状態でのMTJセル10を示し、低抵抗状態では、強磁性自由層12の磁化方向が強磁性リファレンス層14の磁化方向と平行であり同じ方向である。これは、低抵抗状態または「0」データ状態と呼ばれる。図2は、高抵抗状態でのMTJセル10を示し、高抵抗状態では、強磁性自由層12の磁化方向が強磁性リファレンス層14の磁化方向と反平行であり逆方向にある。これは高抵抗状態または「1」データ状態と呼ばれる。
MTJセル10の磁化層を通る電流がスピン偏極されて、MTJセル10の自由層12にスピントルクを与える場合に、スピン転移を通じて、MTJセル10の抵抗状態、したがってデータ状態を切換えることが起こる。十分なスピントルクが自由層12に印加された場合、自由層12の磁化方向は、2つの反対方向の間で切換わり得て、したがって、電流の方向に応じて、MTJセル10が平行状態(すなわち低抵抗状態または「0」データ状態)と反平行状態(すなわち高抵抗状態または「1」データ状態)との間で切換わり得る。
例示的なスピン転移トルクMTJセル10は、固定された磁化層14に対する自由磁化層12の相対的な磁化状態を変化させることによって、データビットが磁気トンネル接合セルに記憶される場合に、複数の可変抵抗メモリセルを含むメモリデバイスを構築するために用いられ得る。記憶されたデータビットは、セルの抵抗を測定することによって読出され得るが、セルの抵抗は、固定された磁化層に対する自由層の磁化方向によって変化する。スピン転移トルクMTJセル10が不揮発性ランダムアクセスメモリの特性を有するために、自由層はランダムな変動に対して熱安定性を示し、その結果、自由層の方向は、そのような変化が生じるようにそれが制御された場合のみ変化する。この熱安定性は、たとえばビットサイズ、形状および結晶異方性といった異なる方法を用いることによる磁気異方性によって達成し得る。さらなる異方性が、交換または磁場のいずれかを通じた、他の磁化層との磁気結合を通じて得られ得る。一般的に、異方性は、薄い磁化層において容易軸(soft axis)と困難軸(hard axis)とを形成する。困難軸と容易軸とは、通常では磁場の形をとる外部エネルギの大きにより定義され、外部エネルギは、より高い飽和磁場を要求する困難軸により、磁化の方向をその方向に完全に回転させる(飽和させる)ことが必要とされる。
図3は、例示的なスピン転移トルクメモリユニット20の概略図である。スピン転移トルクメモリユニット20は、自由磁化層FLと、リファレンス磁化層RLと、自由磁化層FLをリファレンス磁化層RLから分離する電気的絶縁および非磁性トンネリングバリア層TBとを含む。電気的絶縁および電子的反射層ERは、第1の電極層E1を自由磁化層FLから分離する。第2の電極層E2は、リファレンス磁化層RLに隣接する。
リファレンス磁化層RLは、上述のように、0.5よりも大きい許容スピン偏極を有する、任意の有用な強磁性材料であり得る。自由磁化層FLは、上述のように、許容異方性を有するいかなる強磁性材料であり得る。第1の電極層E1および第2の電極層E2は、2つ対向する方向の間で、自由層FLの磁化方向を切換えることができる電子の流れを提供し、結果として、スピン転移トルクメモリユニット20は、上述のように、その流れに依存して、平行状態(すなわち、低抵抗状態または「0」データ状態)および反平行状態(すなわち、高抵抗状態または「1」データ状態)の間で切換えられる。
電気的絶縁および電子的反射層は、薄い酸化物層または窒化物層であり得るとともに、たとえばAlO、TiO、TaO、MgO、ZnO、SiO、NiO、CuO、AlN、TiN、またはSiNのような、任意の実用的な電気的絶縁および電子的反射材料から形成され得る。1つの実施形態における電気的絶縁および電子的反射層の厚みは3〜15オングストロームの範囲内、または5〜15オングストロームの範囲内であり得る。電気的絶縁および電子的反射層は、1〜50オームμm2または1〜20オームμm2の面積抵抗を有し得る。
電気的絶縁および電子的反射層ERは、電子の少なくとも一部を自由層FLへ反射することができ、電子の少なくとも一部が、電気的絶縁および電子的反射層ERを通過できるようにする。これらの反射された電子は、スピン電流効率を拡張することができ、平行状態(すなわち、低抵抗状態または「0」データ状態)および反平行状態(すなわち、高抵抗状態または「1」データ状態)の間でメモリユニット20を切換えるためにスピン転移トルクメモリユニット30を通して印加されることが必要とされる電流量を効果的に低減する。したがって、電気的絶縁および電子的反射層ERは、スピン電子を反射してスピン電流効率を増加することができ、スイッチング電流を大幅に低減することができる。
いくつかの実施形態において、電気的絶縁および電子的反射層ERは、不均一な厚みを有し得る。これに起因する傾斜電流は、スピン効率をさらに増加させて、スイッチング電
流をさらに減少させる。不均一な電気的絶縁および電子的反射層ERは、直列抵抗も減少して出力信号を維持することを可能にする。不均一な電気的絶縁および電子的反射層ERの2つの実施形態が示されるとともに以下に説明されているが、任意の不均一な電気的絶縁および電子的反射層ER構造がこの開示の範囲内であることが理解される。
図4Aは、例示的な、不均一な電気的絶縁および電子的反射層ERの概略断面図である。不均一な厚みを有する電気的絶縁および電子的反射層ERの、この図示された実施形態において、電気的絶縁および電子的反射層ERは対向する主表面S1およびS2を有し、主表面S1およびS2は、ピークと谷とを定義するとともに、複数の異なる厚みT1,T2およびT3を有する電気的絶縁および電子的反射層ERを提供する。電流は、電気的絶縁および電子的反射層ERの厚み方向に沿って、対向する平坦ではない主表面S1およびS2を通る。
図4Bは、別の例示的な不均一な電気的絶縁および電子的反射層ERの概略断面図である。不均一な厚みを有する電気的絶縁および電子的反射層ERの、この図示された実施形態において、電気的絶縁および電子的反射層ERは対向する平坦な主表面S1およびS2を有する。対向する平坦な主表面S1およびS2は、第1の厚みT1、および低下した第2の厚みとを有する、連続的に傾斜した電気的絶縁および電子的反射層ERを定義する。電流は、電気的絶縁および電子的反射層ERの厚み方向に沿って、対向する平坦ではない主表面S1およびS2を通る。
図5は、他の例示的なスピン転移トルクメモリユニット30の概略図である。スピン転移トルクメモリユニット30は、自由磁化層FLと、リファレンス磁化層RLと、自由磁化層FLをリファレンス磁化層RLから分離する電気的絶縁および非磁性トンネリングバリア層TBとを含む。電気的絶縁および電子的反射層ERは、第1の電極層E1および自由磁化層FLから分離する。第2の電気的絶縁および電子的反射層ER2は、第2の電極層E2をリファレンス磁化層RLから分離する。
リファレンス磁化層RLは、上述のように、0.5よりも大きい許容スピン偏極を有する、任意の有用な強磁性材料であり得る。自由磁化層FLは、上述のように、許容異方性を有するいかなる強磁性材料であり得る。第1の電極層E1および第2の電極層E2は、2つ対向する方向の間で、自由層FLの磁化方向を切換えることができる電子の流れを提供し、結果として、スピン転移トルクメモリユニット30は、上述のように、その流れに依存して、平行状態(すなわち、低抵抗状態または「0」データ状態)および反平行状態(すなわち、高抵抗状態または「1」データ状態)の間で切換えられる。
電気的絶縁および電子的反射層ERおよびER2は、個々に、薄い酸化物層または窒化物層であり、上述のように、任意の有用な電気的絶縁および電子的反射材料で形成され得る。電気的絶縁および電子的反射層ERおよびER2の厚さは、1つの実施形態においては、3〜15オングストローム、または5〜15オングストロームの範囲であり得る。電気的絶縁および電子的反射層ERおよびER2は、1つの実施形態においては、1〜50オームμm2または1〜20オームμm2の面積抵抗を有し得る。
電気的絶縁および電子的反射層ERおよびER2は、電子の少なくとも一部を自由層FLへ反射することができ、電子の少なくとも一部が、電気的絶縁および電子的反射層ERおよびER2を通過できるようにする。これらの反射された電子は、スピン電流効率を拡張することができ、平行状態(すなわち、低抵抗状態または「0」データ状態)および反平行状態(すなわち、高抵抗状態または「1」データ状態)の間でメモリユニット30を切換えるためにスピン転移トルクメモリユニット30を通して印加されることが必要とされる電流量を効果的に低減する。したがって、電気的絶縁および電子的反射層ERおよび
ER2は、スピン電子を反射してスピン電流効率を増加することができる。第2の電気的絶縁および電子的反射層ER2の追加は、スイッチング電流をさらに低減する。
いくつかの実施形態においては、電気的絶縁および電子的反射層ERおよびER2は、不均一な厚さを有する。これによりもたらされる傾斜電流は、スピン効率をさらに増加して、スイッチング電流をさらに低減し得る。不均一な電気的絶縁および電子的反射層ERおよびER2は、直列抵抗も低減して出力信号を維持し得る。
図6は、他の例示的なスピン転移トルクメモリユニット40の概略図である。この実施形態は、図3と類似しており、リファレンス層RLを形成する合成反強磁性要素を有する。スピン転移トルクメモリユニット40は、自由磁化層FLと、リファレンス磁化層RLと、自由磁化層FLをリファレンス磁化層RLから分離する電気的絶縁および非磁性トンネリングバリア層TBとを含む。電気的絶縁および電子的反射層ERは、第1の電極層E1および自由磁化層FLから分離する。第2の電気的絶縁および電子的反射層ER2は、第2の電極層E2をリファレンス磁化層RLから分離する。
図示されたリファレンス磁化層RLは、合成反強磁性要素と称される。合成反強磁性要素は、導電性および非強磁性スペーサ層SP1によって分離された、第1の強磁性層FM1および第2の強磁性層FM2を含む。導電性および非強磁性スペーサ層SP1は、第1の強磁性層FM1および第2の強磁性層FM2が反強磁性配列されるように構成され、多くの実施形態においては、第1の強磁性層FM1および第2の強磁性層FM2は、図示されるように、反平行磁化方向を有する。反強磁性層AFMは、第2の電極層E2に隣接する。反強磁性層AFMは、第1の強磁性層FM1および第2の強磁性層FM2の磁化方向の固定に役立つ。
開示されたスピン転移トルクメモリユニットにおける合成反強磁性要素を用いることの多くの利点が存在する。いくつかの利点は、自由層の静的場が低減されること、リファレンス層の温度安定性が改善されること、および、中間層拡散が低減されることを含む。
第1の強磁性層FM1および第2の強磁性層FM2は、上述のように、0.5より大きい許容スピン偏極を有する任意の有用な強磁性材料であり得る。反強磁性層AFMは、たとえば、PtMn、IrMnなどのような反強磁性に秩序付けられた材料を用いる交換バイアスの使用を通して、強磁性層を固定する。
導電性および非強磁性スペーサ層SP1は、たとえば、Ru、Pdなどのような、任意の有用な、導電性がありかつ非強磁性の材料で形成され得る。自由磁化層FLは、上述のように、許容異方性を有する任意の強磁性材料であり得る。第1の電極層E1および第2の電極層E2は、2つの対向する方向の間で、自由層FLの磁化方向を切換えることができる電子の流れを供給し、それによって、スピン転移トルクメモリユニット40は、上述のように、その流れの方向に依存して、平行状態(すなわち、低抵抗状態または「0」データ状態)および反平行状態(すなわち、高抵抗状態または「1」データ状態)の間で切換えられ得る。
電気的絶縁および電子的反射層ERは、上述のように、薄い酸化物層または窒化物層であり得、任意の有用な電気的に絶縁され、かつ電子的に反射する材料で形成され得る。電気的絶縁および電子的反射層ERの厚さは、1つの実施形態においては、3〜15オングストロームの範囲、または5〜15オングストロームの範囲であり得る。電気的絶縁および電子的反射層ERは、1つの実施形態においては、1〜50オームμm2、または1〜
20オームμm2の面積抵抗を有し得る。電気的絶縁および電子的反射層ERは、電子の
少なくとも一部が、電気的絶縁および電子的反射層ERを通過できるようにしながら、電
子の少なくとも一部を自由層FLへ反射することができる。これらの反射された電子は、スピン電流効率を拡張することができ、平行状態(すなわち、低抵抗状態または「0」データ状態)および反平行状態(すなわち、高抵抗状態または「1」データ状態)の間でメモリユニット40を切換えるためにスピン転移トルクメモリユニット40を通して印加されることが必要とされる電流量を効果的に低減する。したがって、電気的絶縁および電子的反射層ERは、スピン電子を反射してスピン電流効率を増加することができ、スイッチング電流は大幅に低減され得る。
いくつかの実施形態においては、電気的絶縁および電子的反射層ERは、上述のように、不均一な厚さを有する。これによりもたらされる傾斜電流は、スピン効率をさらに増加して、スイッチング電流をさらに低減し得る。不均一な電気的絶縁および電子的反射層ERは、直列抵抗も低減して出力信号を維持し得る。
図7は、他の例示的なスピン転移トルクメモリユニット50の概略図である。この実施形態は、図4と類似しており、リファレンス層RLを形成する合成反強磁性要素を有する。スピン転移トルクメモリユニット50は、自由磁化層FLと、リファレンス磁化層RLと、自由磁化層FLをリファレンス磁化層RLから分離する電気的絶縁および非磁性トンネリングバリア層TBとを含む。電気的絶縁および電子的反射層ERは、第1の電極層E1および自由磁化層FLから分離する。第2の電気的絶縁および電子的反射層ER2は、リファレンス層RLを形成する合成反強磁性要素内に配置される。第2の電気的絶縁および電子的反射層ER2は、リファレンス磁化層RLに隣接する。
図示されたリファレンス磁化層RLは、合成反強磁性要素と称される。合成反強磁性要素は、導電性および非強磁性スペーサ層SP1によって分離された、第1の強磁性層FM1および第2の強磁性層FM2を含む。導電性および非強磁性スペーサ層SP1は、第1の強磁性層FM1および第2の強磁性層FM2が反強磁性配列されるように構成され、多くの実施形態においては、第1の強磁性層FM1および第2の強磁性層FM2は、図示されるように、反平行磁化方向を有する。反強磁性層AFMは、第2の電極層E2に隣接する。反強磁性層AFMは、第1の強磁性層FM1および第2の強磁性層FM2の磁化方向の固定に役立つ。第3の強磁性層FM3は、第2の電気的絶縁および電子的反射層ER2によって、第2の強磁性層FM2から分離される。他の実施形態においては、第2の電気的絶縁および電子的反射層ER2は、要望通りに、合成反強磁性要素を形成する他の要素を分離する。
開示されたスピン転移トルクメモリユニットにおける合成反強磁性要素を用いることの多くの利点が存在する。いくつかの利点は、自由層の静的場が低減されること、リファレンス層の温度安定性が改善されること、および、中間層拡散が低減されることを含む。
第1の強磁性層FM1、第2の強磁性層FM2、および第3の強磁性層FM3は、上述のように、0.5より大きい許容スピン偏極を有する任意の有用な強磁性材料であり得る。反強磁性層AFMは、たとえば、PtMn、IrMnなどのような反強磁性に秩序付けられた材料を用いる交換バイアスの使用を通して、強磁性層を固定する。
導電性および非強磁性スペーサ層SP1は、たとえば、Ru、Pdなどのような、任意の有用な、導電性がありかつ非強磁性の材料で形成され得る。自由磁化層FLは、上述のように、許容異方性を有する任意の強磁性材料であり得る。第1の電極層E1および第2の電極層E2は、2つの対向する方向の間で、自由層FLの磁化方向を切換えることができる電子の流れを供給し、それによって、スピン転移トルクメモリユニット50は、上述のように、その流れの方向に依存して、平行状態(すなわち、低抵抗状態または「0」データ状態)および反平行状態(すなわち、高抵抗状態または「1」データ状態)の間で切
換えられ得る。
電気的絶縁および電子的反射層ERおよびER2は、個々に、薄い酸化物層または窒化物層であり、上述のように、任意の有用な電気的絶縁および電子的反射材料で形成され得る。電気的絶縁および電子的反射層ERおよびER2の厚さは、1つの実施形態においては、3〜15オングストローム、または5〜15オングストロームの範囲であり得る。電気的絶縁および電子的反射層ERおよびER2は、1つの実施形態においては、1〜50オームμm2または1〜20オームμm2の面積抵抗を有し得る。
電気的絶縁および電子的反射層ERおよびER2は、電子の少なくとも一部を自由層FLへ反射することができ、電子の少なくとも一部が、電気的絶縁および電子的反射層ERおよびER2を通過できるようにする。これらの反射された電子は、スピン電流効率を拡張することができ、平行状態(すなわち、低抵抗状態または「0」データ状態)および反平行状態(すなわち、高抵抗状態または「1」データ状態)の間でメモリユニット30を切換えるためにスピン転移トルクメモリユニット30を通して印加されることが必要とされる電流量を効果的に低減する。したがって、電気的絶縁および電子的反射層ERおよびER2は、スピン電子を反射してスピン電流効率を増加することができ、スイッチング電流は大幅に低減される。
いくつかの実施形態においては、電気的絶縁および電子的反射層ERおよびER2は、不均一な厚さを有する。これによりもたらされる傾斜電流は、スピン効率をさらに増加して、スイッチング電流をさらに低減し得る。不均一な電気的絶縁および電子的反射層ERおよびER2は、直列抵抗も低減して出力信号を維持し得る。
このように、「電気的反射絶縁スペーサを有するSTRAM」の実施形態が開示される。上述の実行例および他の実行例は、以下の特許請求の範囲の範囲内にある。当業者は、本開示がこれらの開示以外の実施形態で実施され得ることを理解するであろう。開示された実施形態は、限定ではなく例示の目的のために提示され、本発明は以下の特許請求の範囲によってのみ限定される。
10 セル、12,FL 自由磁化層、13 絶縁トンネリングバリア層、14,RL 磁性リファレンス層、15,16 電極、20 スピン転移トルクメモリユニット、E1,E2 電極層、ER,ER2 電子的反射層、S1 主表面、SP1 非強磁性スペーサ層。

Claims (10)

  1. スピン転移トルクメモリユニットであって、
    自由磁化層と、
    リファレンス磁化層と、
    前記自由磁化層を前記リファレンス磁化層から分離する、電気的絶縁および非磁性トンネリングバリア層と、
    電極層と、
    前記電極層および前記自由磁化層を分離する、第1の電気的絶縁および電子的反射層と、
    第2の電気的絶縁および電子的反射層とを備え、
    前記電気的絶縁および非磁性トンネリングバリア層は、前記第2の電気的絶縁および電子的反射層と前記自由磁化層との間にある、スピン転移トルクメモリユニット。
  2. 前記第1および第2の電気的絶縁および電子的反射層の少なくとも1つは、不均一な厚さを有する、請求項1に記載のスピン転移トルクメモリユニット。
  3. 前記第1および第2の電気的絶縁および電子的反射層は、3〜15オングストロームの範囲で変化する厚さ値を有する、請求項1または2に記載のスピン転移トルクメモリユニット。
  4. 前記第1および第2の電気的絶縁および電子的反射層は、AlN、TiO、MgO、ZnO、SiO、CuO、NiO、SiN、TaN、またはAlNを含む、請求項3に記載のスピン転移トルクメモリユニット。
  5. 前記第1および第2の電気的絶縁および電子的反射層は、1〜50オームμm2の面
    積抵抗を有する、請求項4に記載のスピン転移トルクメモリユニット。
  6. 前記リファレンス磁化層は、合成反強磁性要素を含む、請求項1〜5のいずれか1項に記載のスピン転移トルクメモリユニット。
  7. スピン転移トルクメモリユニットであって、
    自由磁化層と、
    合成反強磁性リファレンス磁化要素と、
    前記自由磁化層を前記合成反強磁性リファレンス磁化要素から分離する、電気的絶縁および非磁性トンネリングバリア層と、
    電極層と、
    前記電極層および前記自由磁化層を分離する、電気的絶縁および電子的反射層とを備える、スピン転移トルクメモリユニット。
  8. 前記電気的絶縁および電子的反射層は、不均一な厚さを有する、請求項7に記載のスピン転移トルクメモリユニット。
  9. 前記合成反強磁性リファレンス磁化要素内に配置された、第2の電気的絶縁および電子的反射層をさらに備える、請求項7または8に記載のスピン転移トルクメモリユニット。
  10. 前記合成反強磁性リファレンス磁化要素は、
    第1の強磁性層と、
    第2の強磁性層と、
    第3の強磁性層とを含み、
    前記第1および第2の強磁性層は、反強磁性配列されるとともに、導電性および非強磁性スペーサ層によって分離され、
    反強磁性層は前記第1の強磁性層に隣接し、
    前記第2の電気的絶縁および電子的反射層は、前記第2の強磁性層を前記第3の強磁性層から分離する、請求項9に記載のスピン転移トルクメモリユニット。
JP2013208929A 2008-09-29 2013-10-04 スピン転移トルクメモリユニット Expired - Fee Related JP5711802B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/239,887 US7940551B2 (en) 2008-09-29 2008-09-29 STRAM with electronically reflective insulative spacer
US12/239,887 2008-09-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011529332A Division JP5395181B2 (ja) 2008-09-29 2009-09-28 電気的反射絶縁スペーサを有するstram

Publications (2)

Publication Number Publication Date
JP2013258437A true JP2013258437A (ja) 2013-12-26
JP5711802B2 JP5711802B2 (ja) 2015-05-07

Family

ID=41279507

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011529332A Active JP5395181B2 (ja) 2008-09-29 2009-09-28 電気的反射絶縁スペーサを有するstram
JP2013208929A Expired - Fee Related JP5711802B2 (ja) 2008-09-29 2013-10-04 スピン転移トルクメモリユニット

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011529332A Active JP5395181B2 (ja) 2008-09-29 2009-09-28 電気的反射絶縁スペーサを有するstram

Country Status (6)

Country Link
US (3) US7940551B2 (ja)
EP (3) EP2383745B1 (ja)
JP (2) JP5395181B2 (ja)
KR (1) KR101310042B1 (ja)
CN (2) CN102216994B (ja)
WO (1) WO2010037048A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8564080B2 (en) * 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
KR101729383B1 (ko) * 2015-03-18 2017-04-25 한양대학교 산학협력단 스핀-오비트 토크를 이용한 자성소자
US10784440B2 (en) * 2017-11-10 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory with various size magnetic tunneling junction film stacks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179510A1 (en) * 2002-03-25 2003-09-25 Hitachi, Ltd. Magnetic head, magnetic head gimbal assembly, magnetic recording and reproducing apparatus, and magnetic memory
US20060060901A1 (en) * 2004-09-17 2006-03-23 Shiho Nakamura Magnetic recording element and magnetic recording device using the same
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
US20070296406A1 (en) * 2004-11-03 2007-12-27 Korea Institute Of Science And Technology Current Induced Magnetoresistance Device

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240856A (en) 1991-10-23 1993-08-31 Cellpro Incorporated Apparatus for cell separation
US6030454A (en) * 1997-03-28 2000-02-29 Advanced Technology Materials, Inc. Composition and method for forming thin film ferrite layers on a substrate
US6303218B1 (en) * 1998-03-20 2001-10-16 Kabushiki Kaisha Toshiba Multi-layered thin-film functional device and magnetoresistance effect element
JP3601690B2 (ja) * 1999-03-02 2004-12-15 松下電器産業株式会社 磁気抵抗効果素子とその製造方法、磁気抵抗効果型ヘッド、磁気記録装置、磁気抵抗効果メモリ素子
US6700753B2 (en) * 2000-04-12 2004-03-02 Seagate Technology Llc Spin valve structures with specular reflection layers
JP4149647B2 (ja) * 2000-09-28 2008-09-10 株式会社東芝 半導体記憶装置及びその製造方法
JP4896587B2 (ja) * 2000-10-20 2012-03-14 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6717851B2 (en) * 2000-10-31 2004-04-06 Sandisk Corporation Method of reducing disturbs in non-volatile memory
EP1398835A4 (en) * 2001-06-19 2006-03-29 Matsushita Electric Ind Co Ltd MAGNETIC MEMORY AND ASSOCIATED CONTROL METHOD, AND MAGNETIC MEMORY DEVICE COMPRISING THE SAME
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) * 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) * 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
JP3699954B2 (ja) * 2002-10-25 2005-09-28 株式会社東芝 磁気メモリ
CN100533589C (zh) * 2002-11-26 2009-08-26 株式会社东芝 磁单元和磁存储器
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6933155B2 (en) * 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US7245462B2 (en) * 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6956764B2 (en) * 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) * 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7233039B2 (en) * 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7411235B2 (en) * 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7224598B2 (en) * 2004-09-02 2007-05-29 Hewlett-Packard Development Company, L.P. Programming of programmable resistive memory devices
US7369427B2 (en) * 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7518835B2 (en) * 2005-07-01 2009-04-14 Grandis, Inc. Magnetic elements having a bias field and magnetic memory devices using the magnetic elements
US7230845B1 (en) * 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP2007207919A (ja) * 2006-01-31 2007-08-16 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP5210533B2 (ja) 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
JP2008117930A (ja) 2006-11-02 2008-05-22 Sony Corp 記憶素子、メモリ
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US7480173B2 (en) * 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7486551B1 (en) * 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US7999336B2 (en) * 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US20090302403A1 (en) * 2008-06-05 2009-12-10 Nguyen Paul P Spin torque transfer magnetic memory cell
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179510A1 (en) * 2002-03-25 2003-09-25 Hitachi, Ltd. Magnetic head, magnetic head gimbal assembly, magnetic recording and reproducing apparatus, and magnetic memory
JP2003281705A (ja) * 2002-03-25 2003-10-03 Hitachi Ltd 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ
US20060060901A1 (en) * 2004-09-17 2006-03-23 Shiho Nakamura Magnetic recording element and magnetic recording device using the same
JP2006114868A (ja) * 2004-09-17 2006-04-27 Toshiba Corp 磁気記録素子及びそれを用いた磁気記録装置
US20070296406A1 (en) * 2004-11-03 2007-12-27 Korea Institute Of Science And Technology Current Induced Magnetoresistance Device
JP2008519460A (ja) * 2004-11-03 2008-06-05 コリア インスティテュート オブ サイエンス アンド テクノロジー 電流印加磁気抵抗素子
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置

Also Published As

Publication number Publication date
JP2012504346A (ja) 2012-02-16
CN102216994A (zh) 2011-10-12
KR20110079822A (ko) 2011-07-08
US7940551B2 (en) 2011-05-10
EP2383745B1 (en) 2014-01-08
JP5395181B2 (ja) 2014-01-22
US20130001718A1 (en) 2013-01-03
KR101310042B1 (ko) 2013-10-04
CN102339638A (zh) 2012-02-01
EP2385529A3 (en) 2011-11-23
US20110049658A1 (en) 2011-03-03
EP2385529B1 (en) 2012-09-12
EP2383745A2 (en) 2011-11-02
US20100078743A1 (en) 2010-04-01
CN102216994B (zh) 2014-09-17
CN102339638B (zh) 2014-07-16
JP5711802B2 (ja) 2015-05-07
WO2010037048A1 (en) 2010-04-01
US8289758B2 (en) 2012-10-16
EP2385529A2 (en) 2011-11-09
EP2342715A1 (en) 2011-07-13
EP2383745A3 (en) 2011-12-14
US9030864B2 (en) 2015-05-12
EP2342715B1 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
JP5711802B2 (ja) スピン転移トルクメモリユニット
JP5667982B2 (ja) 電子的反射性絶縁スペーサを有する磁束閉鎖stram
JP5425205B2 (ja) 補償素子を有するstram

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150306

R150 Certificate of patent or registration of utility model

Ref document number: 5711802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees