CN102216994B - 具有电子反射绝缘间隔层的stram - Google Patents

具有电子反射绝缘间隔层的stram Download PDF

Info

Publication number
CN102216994B
CN102216994B CN200980143739.5A CN200980143739A CN102216994B CN 102216994 B CN102216994 B CN 102216994B CN 200980143739 A CN200980143739 A CN 200980143739A CN 102216994 B CN102216994 B CN 102216994B
Authority
CN
China
Prior art keywords
layer
electrical isolation
spin
electron reflection
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980143739.5A
Other languages
English (en)
Other versions
CN102216994A (zh
Inventor
Y·郑
D·V·季米特洛夫
W·田
D·王
Z·高
X·王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN102216994A publication Critical patent/CN102216994A/zh
Application granted granted Critical
Publication of CN102216994B publication Critical patent/CN102216994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

公开了具有镜绝缘间隔层的自旋转移矩存储器。自旋转移矩存储单元（30）包括自由磁性层（FL）、参考磁性层（RL）、将自由磁性层与参考磁性层分离的电绝缘且非磁性隧穿阻挡层（TB）、电极层（E1、E2）以及将电极层与自由磁性层分离的电绝缘且电子反射层（ER）。

Description

具有电子反射绝缘间隔层的STRAM
技术领域
本公开一般地涉及自旋转移矩存储单元。
背景技术
普及性计算和手持/通信产业的快速发展引起对大容量非易失性固态数据存储设备的爆炸式需求。相信非易失性存储器尤其是闪存将代替DRAM占据存储器市场的最大份额。然而，闪存具有若干缺陷，例如慢存取速度(～ms写和～50-100ns读)、有限的使用寿命(～103-104编程循环)以及片上系统(SoC)的集成难度。闪存(NAND或NOR)在32nm节点及以上也面对重大的等比缩放(scaling)问题。
磁阻随机存取存储器（MRAM）是未来非易失性和通用存储器的另一个有前景的候选。MRAM具有非易失、快写/读速度(＜10ns)、几乎无限的编程寿命(>1015次循环)和零待机功率的特征。MRAM的基本组件是磁性隧穿结(MTJ)。数据存储是通过在高阻态和低阻态之间切换MTJ的电阻来实现的。MRAM通过使用电流感应的磁场来切换MTJ的磁化强度从而切换MTJ电阻。随着MTJ尺寸缩小，切换磁场振幅增加且切换变化变得严重。因此，所引发的高功耗限制了传统MRAM的等比缩小。
最近，基于自旋极化电流感应的磁化切换的新型写入机制被引入到MRAM设计中。被称为自旋转移矩RAM(STRAM)的这种新型MRAM设计使用流过MTJ的(双向)电流以实现电阻切换。因此，STRAM的切换机制是局部约束的并且相信STRAM具有比传统MRAM更好的缩放特性。
然而，在STRAM进入生产阶段前必须克服许多产量限制因素。传统STRAM设计的一个考虑因素是STRAM单元的自由层厚度折衷。较厚的自由层提高热稳定性和数据保持，但也增加切换电流要求，因为切换电流与自由层的厚度成比例。因此，使STRAM单元在电阻数据状态之间切换所需的电流量很大。
发明内容
本公开涉及包括镜绝缘体间隔层的自旋转移矩存储器。镜绝缘体间隔层也被称为电绝缘且电子反射层。电绝缘且电子反射层将自旋电子反射回自由层以帮助切换自由层的磁化方向，因此减小自旋转移矩存储单元所需的切换电流。
在一个具体实施例中，自旋转移矩存储单元包括自由磁性层、参考磁性层、将自由磁性层与参考磁性层分离的电绝缘且非磁性隧穿阻挡层、电极层以及将电极层与自由磁性层分离的电绝缘且电子反射层。
通过阅读下面的详细描述，这些以及各种其它的特征和优点将会显而易见。
附图说明
考虑下面与附图相结合的本公开的各种实施例的详细描述，可以更加全面地理解本发明：
图1是处于低阻态的示例性磁性隧穿结(MTJ)的横截面示意图；
图2是处于高阻态的示例性MTJ的横截面示意图；
图3是包括电子反射绝缘间隔层的示例性自旋转移矩存储单元的示意图；
图4A是示例性不均匀电绝缘且电子反射层的横截面示意图；
图4B是另一个示例性不均匀电绝缘且电子反射层的横截面示意图；
图5是包括第二电子反射绝缘间隔层的示例性自旋转移矩存储单元的示意图；
图6是包括多层参考层的示例性自旋转移矩存储单元的示意图；以及
图7是包括替换的多层参考层的示例性自旋转移矩存储单元的示意图。
各附图不一定按比例绘制。附图中使用的类似附图标记表示类似组件。然而，应该理解，使用附图标记指代给定附图中的某个组件并不对其它附图中用相同附图标记标示的组件构成限制。
具体实施方式
在以下说明书中，参照构成说明书一部分并以示例方式示出若干特定实施方式的一组附图。应该理解，可以构想出其它实施方式，但不脱离本公开的范围或精神。因此，下面的详细说明不应理解为限定。本文提供的定义是为了便于本文频繁使用的某些术语的理解并且不旨在限定本公开的范围。
除非另行指定，在说明书和权利要求书中使用的表示特征尺寸、量和物理特征的全部数字应当理解为在任何情形下可由术语“大约”就行修饰。因此，除非明示相反情形，否则说明书之前和所附权利要求书中阐述的数字参数是近似值，这些近似值能根据由本领域内技术人员尝试利用本文披露的教导获得的所需特性而改变。
通过端点对数值范围的列举包括包容在该范围内的全部数值(例如1-5包括1、1.5、2、2.75、3、3.80、4和5)以及该范围内的任一范围。
如说明书以及所附权利要求书中所使用地，单数形式的“一”、“该”以及“所述”涵盖具有复数对象的实施方式，除非上下文明确地指出其它情形。如说明书和所附权利要求书中使用地，术语“或”通常用于包括“和/或”的语境中，除非内容明确地指出相反情形。
本公开涉及包括镜绝缘体间隔层的自旋转移矩存储器。镜绝缘体间隔层也被称为电绝缘且电子反射层。电绝缘且电子反射层将自旋电子反射回自由层以帮助切换自由层的磁化方向，因此减小自旋转移矩存储单元所需的切换电流。自旋转移矩存储单元中使用电绝缘且电子反射层可使所需切换减小至少50%或至少75%或至少90%。尽管本公开并非局限于此，然而本公开各个方面的理解可通过下面提供的示例阐述而获得。
图1是处于低阻态的示例性磁隧穿结（MTJ）单元10的横截面示意图，而图2是处于高阻态的示例性MTJ单元10的横截面示意图。MTJ单元可以是能够在高阻态和低阻态之间切换的任何有用存储单元。在很多实施例中，本文所述的可变电阻存储单元是自旋转移矩存储单元。
MTJ单元10包括铁磁体自由层12和铁磁体参考（即，钉扎）层14。铁磁体自由层12和铁磁体参考层14由氧化物阻挡层13或隧穿阻挡层分离。第一电极15与铁磁体自由层12电接触，而第二电极16与铁磁体参考层14电接触。铁磁体层12、14可由例如铁、钴、镍的任何有用铁磁(FM)合金制成，并且绝缘隧穿阻挡层13可由例如氧化物材料(例如Al2O3、MgO或TiO)的电绝缘材料制成。也可使用其它技术。
电极15、16将铁磁体层12、14电连接至提供通过铁磁体层12、14的读和写电流的控制电路。MTJ单元10两端的电阻由铁磁体层12、14的磁化矢量的相对方向或磁化方向确定。铁磁体参考层14的磁化方向被钉扎在预定方向而铁磁体自由层12的磁化方向在自旋矩影响下自由旋转。铁磁体参考层14的钉扎可通过例如使用与诸如PtMn、IrMn等反铁磁规则材料交换偏磁来实现。
图1示出处于低阻态的MTJ单元10，其中铁磁体自由层12的磁化方向是平行的并处于与铁磁体参考层14磁化方向相同的方向。这被称为低阻态或“0”数据状态。图2示出处于高阻态的MTJ单元10，其中铁磁体自由层12的磁化方向是反平行的并与铁磁体参考层14的磁化方向相反的方向。这被称为高阻态或“1”数据状态。
当流过MTJ单元10的磁性层的电流变为自旋极化并将自旋矩施加在MTJ10的自由层12上时，通过自旋转移切换电阻状态并因此切换MTJ单元10的数据状态。当将足够的自旋矩施加于自由层12时，自由层12的磁化方向可在两相反方向上切换并因此MTJ单元10可在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换，这取决于电流的方向。
示例性自旋转移矩MTJ单元10可用来构造包含多个可变电阻存储单元的存储设备，其中通过改变自由磁性层12相对于钉扎磁性层14的相对磁化状态来将数据位存储在磁性隧道结单元中。可通过测量随自由层相对于钉扎的磁性层的磁化方向改变的单元电阻而读出存储的数据位。为使自旋转移矩MTJ单元10具有非易失随机存取存储器的特征，自由层对于随机波动表现出热稳定性，从而自由层的方向仅当受到控制而作出这种改变时才会改变。该热稳定性可使用不同方法经由磁各向异性而获得，例如改变位尺寸、形状和晶态各向异性。可通过要么借助交换要么借助磁场对其它磁性层的磁耦合来获得额外的各向异性。通常来说，各向异性使得软轴和硬轴形成在薄磁性层中。硬轴和软轴是通过沿该方向完全旋转(饱和)磁化方向所需的通常以磁场形式的外部能量的量级定义的，其中硬轴要求较高的饱和磁场。
图3是示例性自旋转移矩存储单元20的示意图。自旋转移矩存储单元20包括自由磁性层FL、参考磁性层RL以及将自由磁性层FL和参考磁性层RL分离的电绝缘且非磁性隧穿阻挡层TB。电绝缘且电子反射层ER将第一电极层E1与自由磁性层FL分离。第二电极层E2与参考磁性层RL相邻。
如上所述，参考磁性层RL可以是具有大于0.5的可接受自旋极化范围的任何有用铁磁材料如上所述，自由磁性层FL可以是具有可接受各向异性的任何铁磁材料。如上所述，第一电极层E1和第二电极层E2提供能使自由层FL的磁化方向在两个相反方向之间切换的电子电流，因此自旋转移矩存储单元20能够在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换，这取决于电流的方向。
电绝缘且电子反射层ER可以是薄氧化物层或氮化物层且由诸如AlO、TiO、TaO、MgO、ZnO、SiO、NiO、CuO、AlN、TiN或SiN之类的任何有用的电绝缘且电子反射材料形成。在一个实施例中电绝缘且电子反射层ER的厚度可以在3至15埃的范围中或5至15埃的范围中。在一个实施例中电绝缘且电子反射层ER可具有从1至50欧姆μm2或从1至20欧姆μm2的面电阻。
电绝缘且电子反射层ER能够将至少一部分电子反射回自由层FL并且允许至少一部分电子穿过电绝缘且电子反射层ER。这些反射的电子能够增强自旋电流效率，有效地减小使存储单元20在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换所需施加的通过自旋转移矩存储单元20的电流量。因此，因为电绝缘且电子反射层ER能够反射自旋电子以增加自旋电流效率，所以能够显著减小切换电流。
在一些实施例中，电绝缘且电子反射层ER可具有不均匀的厚度。由此导致的扭曲电流（canted current）能进一步增加自旋效率以进一步减小切换电流。不均匀的电绝缘且电子反射层ER还能减小串联电阻以维持输出信号。尽管以下示出并描述不均匀电绝缘且电子反射层ER的两个实施例，但应理解任何不均匀电绝缘且电子反射层ER结构在本公开的范围内。
图4A是示例性不均匀电绝缘且电子反射层ER的横截面示意图.在该所示的具有不均匀厚度的电绝缘且电子反射层ER的实施例中，电绝缘且电子反射层ER具有限定峰和谷的相对主表面S1和S2，并为电绝缘且电子反射层ER提供多个变化厚度T1、T2和T3。电流沿电绝缘且电子反射层ER的厚度方向传播通过相对的非平面主表面S1和S2。
图4B是另一个示例性不均匀电绝缘且电子反射层ER的横截面示意图。在该所示的具有不均匀厚度的电绝缘且电子反射层ER的实施例中，电绝缘且电子反射层ER具有相对的平面主表面S1和S2。相对的平面主表面S1和S2限定具有第一厚度T1并减小到第二厚度T2的连续的倾斜电绝缘且电子反射层ER。电流沿电绝缘且电子反射层ER的厚度方向传播通过相对的非平面主表面S1和S2。
图5是另一个示例性自旋转移矩存储单元30的示意图。自旋转移矩存储单元30包括自由磁性层FL、参考磁性层RL以及将自由磁性层FL和参考磁性层RL分离的电绝缘且非磁性隧穿阻挡层TB。电绝缘且电子反射层ER将第一电极层E1与自由磁性层FL分离。第二电绝缘且电子反射层ER2将第二电极层E2与参考磁性层RL分离。
如上所述，参考磁性层RL可以是具有大于0.5的可接受自旋极化范围的任何有用铁磁材料。如上所述，自由磁性层FL可以是具有可接受各向异性的任何铁磁材料。如上所述，第一电极层E1和第二电极层E2提供能使自由层FL的磁化方向在两个相反方向之间切换的电子电流，因此自旋转移矩存储单元30能够在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换，这取决于电流的方向。
如上所述，电绝缘且电子反射层ER和ER2可以是独立的薄氧化物层或氮化物层且由任何有用的电绝缘且电子反射材料形成。在一个实施例中电绝缘且电子反射层ER和ER2的厚度可以在3至15埃的范围中或5至15埃的范围中。在一个实施例中电绝缘且电子反射层ER和ER2可具有从1至50欧姆μm2或从1至20欧姆μm2的面电阻。
电绝缘且电子反射层ER和ER2能够将至少一部分电子反射回自由层FL并且允许至少一部分电子穿过电绝缘且电子反射层ER和ER2。这些反射的电子能够增强自旋电流效率，有效地减小使存储单元30在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换所需施加的通过自旋转移矩存储单元30的电流量。因此，因为电绝缘且电子反射层ER和ER2能够反射自旋电子以增加自旋电流效率。第二电绝缘且电子反射层ER2的增加进一步减小切换电流。
在一些实施例中，电绝缘且电子反射层ER和ER2具有不均匀的厚度。由此导致的扭曲电流（canted current）能进一步增加自旋效率以进一步减小切换电流。不均匀的电绝缘且电子反射层ER和ER2还能减小串联电阻以维持输出信号。
图6是另一个示例性自旋转移矩存储单元40的示意图。该实施例类似于图3，且增加形成参考层RL的合成反铁磁体元件。自旋转移矩存储单元40包括自由磁性层FL、参考磁性层RL以及将自由磁性层FL和参考磁性层RL分离的电绝缘且非磁性隧穿阻挡层TB。电绝缘且电子反射层ER将第一电极层E1与自由磁性层FL分离。第二电极层E2与参考磁性层RL相邻。
所示的参考磁性层RL被称为合成反铁磁体元件。合成反铁磁体元件包括通过导电且非磁性间隔层SP1分离的第一铁磁体层FM1和第二铁磁体层FM2。导电且非磁性间隔层SP1被配置成使得第一铁磁体层FM1和第二铁磁体层FM2反铁磁地对齐，且在很多实施例中，第一铁磁体层FM1和第二铁磁体层FM2具有反平行磁化方向，如图所示。反铁磁体层AFM与第二电极层E2相邻。反铁磁体层AFM有助于钉扎第一铁磁体层FM1和第二铁磁体层FM2的磁化方向。
在所公开的自旋转移矩存储单元中使用合成反铁磁体元件具有若干优点。一些优点包括自由层的静态场减小、参考层的热稳定性改善以及层间扩散减少。
如上所述，第一铁磁体层FM1和第二铁磁体层FM2可以是具有大于0.5的可接受自旋极化范围的任何有用铁磁材料。反铁磁体层AFM通过例如使用与诸如PtMn、IrMn等反铁磁规则材料交换偏磁来钉扎铁磁体层。
导电且非磁性间隔层SP1可由诸如Ru、Pd等任何有用的导电且非铁磁材料形成。如上所述，自由磁性层FL可以是具有可接受各向异性的任何铁磁材料。如上所述，第一电极层E1和第二电极层E2提供能使自由层FL的磁化方向在两个相反方向之间切换的电子电流，因此自旋转移矩存储单元40能够在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换，这取决于电流的方向。
如上所述，电绝缘且电子反射层ER可以是薄氧化物层或氮化物层且由任何有用的电绝缘且电子反射材料形成。在一个实施例中电绝缘且电子反射层ER的厚度可以在3至15埃的范围中或5至15埃的范围中。在一个实施例中电绝缘且电子反射层ER可具有从1至50欧姆μm2或从1至20欧姆μm2的面电阻。电绝缘且电子反射层ER能够将至少一部分电子反射回自由层FL同时允许一部分电子穿过电绝缘且电子反射层ER。这些反射的电子能够增强自旋电流效率，有效地减小使存储单元40在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换所需施加的通过自旋转移矩存储单元40的电流量。因此，因为电绝缘且电子反射层ER能够反射自旋电子以增加自旋电流效率，所以能够显著减小切换电流。
在一些实施例中，如上所述，电绝缘且电子反射层ER具有不均匀的厚度。由此导致的扭曲电流（canted current）能进一步增加自旋效率以进一步减小切换电流。不均匀的电绝缘且电子反射层ER还能减小串联电阻以维持输出信号。
图7是另一个示例性自旋转移矩存储单元50的示意图。该实施例类似于图4，且增加形成参考层RL的合成反铁磁体元件。自旋转移矩存储单元50包括自由磁性层FL、参考磁性层RL以及将自由磁性层FL和参考磁性层RL分离的电绝缘且非磁性隧穿阻挡层TB。电绝缘且电子反射层ER将第一电极层E1与自由磁性层FL分离。第二电绝缘且电子反射层ER2设置在形成参考层RL的合成反铁磁元件内。第二电极层E2与参考磁性层RL相邻。
所示的参考磁性层RL被称为合成反铁磁体元件。合成反铁磁体元件包括通过导电且非磁性间隔层SP1分离的第一铁磁体层FM1和第二铁磁体层FM2。导电且非磁性间隔层SP1被配置成使得第一铁磁体层FM1和第二铁磁体层FM2反铁磁地对齐，且在很多实施例中，第一铁磁体层FM1和第二铁磁体层FM2具有反平行磁化方向，如图所示。反铁磁体层AFM与第二电极层E2相邻。反铁磁体层AFM有助于钉扎第一铁磁体层FM1和第二铁磁体层FM2的磁化方向。第三铁磁体层FM3通过第二电绝缘且电子反射层ER2与第二铁磁体层FM2分离。在其它实施例中，第二电绝缘且电子反射层ER2按需要分离形成合成反铁磁体元件的其它元件。
在所公开的自旋转移矩存储单元中使用合成反铁磁体元件具有若干优点。一些优点包括自由层的静态场减小、参考层的热稳定性改善以及层间扩散减少。
如上所述，第一铁磁体层FM1、第二铁磁体层FM2和第三铁磁体层FM3可以是具有大于0.5的可接受自旋极化范围的任何有用铁磁材料。反铁磁体层AFM通过例如使用与诸如PtMn、IrMn等反铁磁规则材料交换偏磁来钉扎铁磁体层。
导电且非磁性间隔层SP1可由诸如Ru、Pd等任何有用的导电且非铁磁材料形成。如上所述，自由磁性层FL可以是具有可接受各向异性的任何铁磁材料。如上所述，第一电极层E1和第二电极层E2提供能使自由层FL的磁化方向在两个相反方向之间切换的电子电流，因此自旋转移矩存储单元50能够在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换，这取决于电流的方向。
如上所述，电绝缘且电子反射层ER和ER2可以是独立的薄氧化物层或氮化物层且由任何有用的电绝缘且电子反射材料形成。在一个实施例中电绝缘且电子反射层ER和ER2的厚度可以在3至15埃的范围中或5至15埃的范围中。在一个实施例中电绝缘且电子反射层ER和ER2具有从1至50欧姆μm2或从1至20欧姆μm2的面电阻。
电绝缘且电子反射层ER和ER2能够将至少一部分电子反射回自由层FL并且允许至少一部分电子穿过电绝缘且电子反射层ER和ER2。这些反射的电子能够增强自旋电流效率，有效地减小使存储单元30在平行状态(即低阻态或“0”数据状态)和反平行状态(即高阻态或“1”数据状态)之间切换所需施加的通过自旋转移矩存储单元30的电流量。因此，因为电绝缘且电子反射层ER和ER2能够反射自旋电子以增加自旋电流效率，所以能够显著减小切换电流。
在一些实施例中，电绝缘且电子反射层ER和ER2具有不均匀的厚度。由此导致的扭曲电流（canted current）能进一步增加自旋效率以进一步减小切换电流。不均匀的电绝缘且电子反射层ER和ER2还能减小串联电阻以维持输出信号。
因此，公开了具有电子反射绝缘间隔层的STRAM的实施例。上述的实现和其他实现落入所附权利要求的范围内。本领域内技术人员将理解，本公开可通过这里公开以外的其它实施方式来实现。所披露的实施例以阐述而非限定为目的给出，并且本发明仅限于下面的权利要求书。

Claims (18)

1.一种自旋转移矩存储单元，包括：
自由磁性层；
参考磁性层；
将所述自由磁性层与所述参考磁性层分离的电绝缘且非磁性隧穿阻挡层；
电极层；以及
将所述电极层与所述自由磁性层分离的电绝缘且电子反射层，其中所述电绝缘且电子反射层具有不均匀的厚度。
2.如权利要求1所述的自旋转移矩存储单元，其特征在于，所述电绝缘且电子反射层具有从3至15埃范围中的厚度值。
3.如权利要求1所述的自旋转移矩存储单元，其特征在于，所述电绝缘且电子反射层包括AlO、TiO、MgO、ZnO、SiO、CuO、NiO、SiN、TaN或AlN。
4.如权利要求1所述的自旋转移矩存储单元，其特征在于，所述电绝缘且电子反射层具有从1至50欧姆μm2的面电阻。
5.如权利要求1所述的自旋转移矩存储单元，其特征在于，所述参考磁性层包括合成反铁磁体元件。
6.如权利要求5所述的自旋转移矩存储单元，其特征在于，所述合成反铁磁体元件包括反铁磁地对齐且由导电且非铁磁体间隔层分离的两个铁磁体层以及与所述铁磁体层之一相邻的反铁磁体层。
7.如权利要求4所述的自旋转移矩存储单元，其特征在于，还包括第二电绝缘且电子反射层，所述参考磁性层将所述第二电绝缘且电子反射层与所述电绝缘且非磁性隧穿阻挡层分离。
8.如权利要求7所述的自旋转移矩存储单元，其特征在于，所述第二电绝缘且电子反射层具有不均匀的厚度。
9.如权利要求7所述的自旋转移矩存储单元，其特征在于，所述第二电绝缘且电子反射层具有从3至15埃范围中的厚度值。
10.一种自旋转移矩存储单元，包括：
自由磁性层；
参考磁性层；
将所述自由磁性层与所述参考磁性层分离的电绝缘且非磁性隧穿阻挡层；
电极层；
将所述电极层与所述自由磁性层分离的第一电绝缘且电子反射层；以及
第二电绝缘且电子反射层，所述电绝缘且非磁性隧穿阻挡层在所述第二电绝缘且电子反射层和所述自由磁性层之间。
11.如权利要求10所述的自旋转移矩存储单元，其特征在于，所述第一或第二电绝缘且电子反射层中的至少一个具有不均匀的厚度。
12.如权利要求10所述的自旋转移矩存储单元，其特征在于，所述第一和第二电绝缘且电子反射层具有从3至15埃范围中的厚度值。
13.如权利要求12所述的自旋转移矩存储单元，其特征在于，所述第一和第二电绝缘且电子反射层包括AlO、TiO、MgO、ZnO、SiO、CuO、NiO、SiN、TaN或AlN。
14.如权利要求13所述的自旋转移矩存储单元，其特征在于，所述第一和第二电绝缘且电子反射层具有从1至50欧姆μm2的面电阻。
15.如权利要求10所述的自旋转移矩存储单元，其特征在于，所述参考磁性层包括合成反铁磁体元件。
16.一种自旋转移矩存储单元，包括：
自由磁性层；
合成反铁磁体参考磁性元件；
将所述自由磁性层与合成反铁磁体参考磁性元件分离的电绝缘且非磁性隧穿阻挡层；
电极层；
将所述电极层与所述自由磁性层分离的电绝缘且电子反射层，其中所述电绝缘且电子反射层具有不均匀的厚度。
17.如权利要求16所述的自旋转移矩存储单元，其特征在于，还包括设置在所述合成反铁磁体参考磁性元件内的第二电绝缘且电子反射层。
18.如权利要求17所述的自旋转移矩存储单元，其特征在于，所述合成反铁磁体参考磁性元件包括第一铁磁体层、第二铁磁体层以及第三铁磁体层，所述第一和第二铁磁体层反铁磁地对齐且由导电且非铁磁体间隔层分离并且反铁磁体层与所述第一铁磁体层相邻，而且所述第二电绝缘且电子反射层将所述第二铁磁体层与第三铁磁体层分离。
CN200980143739.5A 2008-09-29 2009-09-28 具有电子反射绝缘间隔层的stram Active CN102216994B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/239,887 2008-09-29
US12/239,887 US7940551B2 (en) 2008-09-29 2008-09-29 STRAM with electronically reflective insulative spacer
PCT/US2009/058643 WO2010037048A1 (en) 2008-09-29 2009-09-28 Stram with electronically reflective insulative spacer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110189733.0A Division CN102339638B (zh) 2008-09-29 2009-09-28 具有电子反射绝缘间隔层的stram

Publications (2)

Publication Number Publication Date
CN102216994A CN102216994A (zh) 2011-10-12
CN102216994B true CN102216994B (zh) 2014-09-17

Family

ID=41279507

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201110189733.0A Active CN102339638B (zh) 2008-09-29 2009-09-28 具有电子反射绝缘间隔层的stram
CN200980143739.5A Active CN102216994B (zh) 2008-09-29 2009-09-28 具有电子反射绝缘间隔层的stram

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201110189733.0A Active CN102339638B (zh) 2008-09-29 2009-09-28 具有电子反射绝缘间隔层的stram

Country Status (6)

Country Link
US (3) US7940551B2 (zh)
EP (3) EP2342715B1 (zh)
JP (2) JP5395181B2 (zh)
KR (1) KR101310042B1 (zh)
CN (2) CN102339638B (zh)
WO (1) WO2010037048A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8564080B2 (en) * 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) * 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
KR101729383B1 (ko) * 2015-03-18 2017-04-25 한양대학교 산학협력단 스핀-오비트 토크를 이용한 자성소자
US10784440B2 (en) * 2017-11-10 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory with various size magnetic tunneling junction film stacks

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1345091A (zh) * 2000-09-28 2002-04-17 株式会社东芝 利用隧道磁阻效应的半导体存储器及其制造方法
CN101030443A (zh) * 2006-01-31 2007-09-05 株式会社东芝 磁阻效应元件和磁存储器
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器
CN102339638A (zh) * 2008-09-29 2012-02-01 希捷科技有限公司 具有电子反射绝缘间隔层的stram

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240856A (en) 1991-10-23 1993-08-31 Cellpro Incorporated Apparatus for cell separation
US6030454A (en) * 1997-03-28 2000-02-29 Advanced Technology Materials, Inc. Composition and method for forming thin film ferrite layers on a substrate
US6303218B1 (en) * 1998-03-20 2001-10-16 Kabushiki Kaisha Toshiba Multi-layered thin-film functional device and magnetoresistance effect element
JP3601690B2 (ja) * 1999-03-02 2004-12-15 松下電器産業株式会社 磁気抵抗効果素子とその製造方法、磁気抵抗効果型ヘッド、磁気記録装置、磁気抵抗効果メモリ素子
US6700753B2 (en) * 2000-04-12 2004-03-02 Seagate Technology Llc Spin valve structures with specular reflection layers
JP4896587B2 (ja) * 2000-10-20 2012-03-14 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
US6717851B2 (en) * 2000-10-31 2004-04-06 Sandisk Corporation Method of reducing disturbs in non-volatile memory
WO2002103798A1 (fr) * 2001-06-19 2002-12-27 Matsushita Electric Industrial Co., Ltd. Memoire magnetique et procede de commande associe, ainsi qu'appareil de memoire magnetique comprenant celle-ci
JP2003281705A (ja) 2002-03-25 2003-10-03 Hitachi Ltd 磁気ヘッド、磁気ヘッドジンバルアッセンブリ、磁気記録再生装置及び磁性メモリ
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) * 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) * 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
JP3699954B2 (ja) * 2002-10-25 2005-09-28 株式会社東芝 磁気メモリ
CN101114694A (zh) * 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) * 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6933155B2 (en) * 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US7245462B2 (en) * 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6956764B2 (en) * 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) * 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7233039B2 (en) * 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7411235B2 (en) * 2004-06-16 2008-08-12 Kabushiki Kaisha Toshiba Spin transistor, programmable logic circuit, and magnetic memory
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7224598B2 (en) * 2004-09-02 2007-05-29 Hewlett-Packard Development Company, L.P. Programming of programmable resistive memory devices
US7369427B2 (en) * 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
KR100648143B1 (ko) * 2004-11-03 2006-11-24 한국과학기술연구원 전류 인가 자기 저항 소자
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7518835B2 (en) * 2005-07-01 2009-04-14 Grandis, Inc. Magnetic elements having a bias field and magnetic memory devices using the magnetic elements
US7230845B1 (en) * 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7489541B2 (en) * 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP5210533B2 (ja) 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
JP2008117930A (ja) 2006-11-02 2008-05-22 Sony Corp 記憶素子、メモリ
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US7480173B2 (en) * 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer
US7486551B1 (en) * 2007-04-03 2009-02-03 Grandis, Inc. Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
US7486552B2 (en) * 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US7999336B2 (en) * 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US20090302403A1 (en) * 2008-06-05 2009-12-10 Nguyen Paul P Spin torque transfer magnetic memory cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1345091A (zh) * 2000-09-28 2002-04-17 株式会社东芝 利用隧道磁阻效应的半导体存储器及其制造方法
CN101030443A (zh) * 2006-01-31 2007-09-05 株式会社东芝 磁阻效应元件和磁存储器
CN101266831A (zh) * 2007-03-15 2008-09-17 索尼株式会社 存储元件和存储器
CN102339638A (zh) * 2008-09-29 2012-02-01 希捷科技有限公司 具有电子反射绝缘间隔层的stram

Also Published As

Publication number Publication date
KR101310042B1 (ko) 2013-10-04
EP2383745A2 (en) 2011-11-02
JP2013258437A (ja) 2013-12-26
EP2342715B1 (en) 2012-07-04
CN102216994A (zh) 2011-10-12
US20130001718A1 (en) 2013-01-03
US9030864B2 (en) 2015-05-12
EP2383745B1 (en) 2014-01-08
JP5711802B2 (ja) 2015-05-07
JP5395181B2 (ja) 2014-01-22
EP2342715A1 (en) 2011-07-13
WO2010037048A1 (en) 2010-04-01
JP2012504346A (ja) 2012-02-16
US7940551B2 (en) 2011-05-10
CN102339638B (zh) 2014-07-16
EP2385529A3 (en) 2011-11-23
EP2385529A2 (en) 2011-11-09
EP2385529B1 (en) 2012-09-12
US20110049658A1 (en) 2011-03-03
KR20110079822A (ko) 2011-07-08
EP2383745A3 (en) 2011-12-14
US8289758B2 (en) 2012-10-16
US20100078743A1 (en) 2010-04-01
CN102339638A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
CN102216994B (zh) 具有电子反射绝缘间隔层的stram
CN102216995B (zh) 具有电子反射绝缘间隔层的通量闭合stram
CN102224546B (zh) 具有补偿元件的stram

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191125

Address after: Arizona USA

Patentee after: Everspin Technologies Inc.

Address before: California, USA

Patentee before: Seagate Technology Co., Ltd.

TR01 Transfer of patent right