JP2013254146A - ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 - Google Patents
ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 Download PDFInfo
- Publication number
- JP2013254146A JP2013254146A JP2012130718A JP2012130718A JP2013254146A JP 2013254146 A JP2013254146 A JP 2013254146A JP 2012130718 A JP2012130718 A JP 2012130718A JP 2012130718 A JP2012130718 A JP 2012130718A JP 2013254146 A JP2013254146 A JP 2013254146A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- vss
- vdd
- output
- share
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】ソースドライバの回路面積を削減する。
【解決手段】第１補助スイッチＳＷＡ１、第１出力スイッチＳＷＯ１、第１シェアスイッチＳＷＳ１は、ハイサイドアンプ３０の出力、奇数ラインＬＤ２ｋ−１、チャージシェアライン４２にスター結線される。第２補助スイッチＳＷＡ２、第２出力スイッチＳＷＯ２、第２シェアスイッチＳＷＳ２は、ハイサイドアンプ３０の出力、偶数ラインＬＤ２ｋ、チャージシェアライン４２の間にスター結線される。第３補助スイッチＳＷＡ３、第３出力スイッチＳＷＯ３、第３シェアスイッチＳＷＳ３は、ローサイドアンプ３２の出力、奇数ラインＬＤ２ｋ−１、チャージシェアライン４２にスター結線される。第４補助スイッチＳＷＡ４、第４出力スイッチＳＷＯ４、第４シェアスイッチＳＷＳ４は、ローサイドアンプ３２の出力、偶数ラインＬＤ２ｋ、チャージシェアライン４２にスター結線される。
【選択図】図４
【解決手段】第１補助スイッチＳＷＡ１、第１出力スイッチＳＷＯ１、第１シェアスイッチＳＷＳ１は、ハイサイドアンプ３０の出力、奇数ラインＬＤ２ｋ−１、チャージシェアライン４２にスター結線される。第２補助スイッチＳＷＡ２、第２出力スイッチＳＷＯ２、第２シェアスイッチＳＷＳ２は、ハイサイドアンプ３０の出力、偶数ラインＬＤ２ｋ、チャージシェアライン４２の間にスター結線される。第３補助スイッチＳＷＡ３、第３出力スイッチＳＷＯ３、第３シェアスイッチＳＷＳ３は、ローサイドアンプ３２の出力、奇数ラインＬＤ２ｋ−１、チャージシェアライン４２にスター結線される。第４補助スイッチＳＷＡ４、第４出力スイッチＳＷＯ４、第４シェアスイッチＳＷＳ４は、ローサイドアンプ３２の出力、偶数ラインＬＤ２ｋ、チャージシェアライン４２にスター結線される。
【選択図】図４
Description
本発明は、液晶パネルの駆動技術に関し、特にデータ線を反転駆動するソースドライバに関する。
液晶パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバ回路と、各データ線に輝度に応じた電圧を印加するソースドライバが設けられる。
データ線に直流電圧を連続的に印加すると液晶パネルが劣化するという問題がある。この問題を解決するために、近年では各データ線に対して極性が異なる電圧を交流的に交互に印加する方式（反転駆動方式）が主流となっている。
図１は、従来のソースドライバの出力段の構成を示す回路図である。図１には、隣接するデータラインのペアに対応する部分のみが示される。ソースドライバ１００ｒは、ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰ、スイッチＳＷ１１〜ＳＷ１６、レベルシフト回路４０ｒを備える。
ハイサイドアンプ３０の上側電源端子には、上側電源電圧ＶＤＤが、その下側電源端子にはコモン電圧ＶＣＯＭが供給される。ハイサイドアンプ３０は、第１極性の、具体的にはＶＣＯＭ〜ＶＤＤの範囲の駆動電圧ＶＤＲＶ１を生成する。ローサイドアンプ３２の上側電源端子にはコモン電圧ＶＣＯＭが、その下側電源端子には下側電源電圧ＶＳＳが供給される。ローサイドアンプ３２は、第２極性の、具体的にはＶＳＳ〜ＶＣＯＭの範囲の駆動電圧ＶＤＲＶ２を生成する。一般的には、コモン電圧ＶＣＯＭは、２つの電源電圧ＶＤＤとＶＳＳの中点電圧である。
レベルシフト回路４０ｒは、スイッチＳＷ１１〜ＳＷ１６のオン、オフ状態を制御する。
図２は、図１のソースドライバ１００ｒの動作波形図である。２つのデータ線の一方を奇数ラインＬＤ２ｋ−１、他方を偶数ラインＬＤ２ｋと称する。ソースドライバ１００ｒは、第１状態φ１において、奇数ラインＬＤ２ｋ−１に第１駆動電圧ＶＤＲＶ１を、偶数ラインＬ２ｋに第２駆動電圧ＶＤＲＶ２を供給し、第２状態φ２において、奇数ラインＬＤ２ｋ−１に第２駆動電圧ＶＤＲＶ２を、偶数ラインＬ２ｋに第１駆動電圧ＶＤＲＶ１を供給する。第１状態φ１では、スイッチＳＷ１１、ＳＷ１４がオン、スイッチＳＷ１２、ＳＷ１３がオフであり、第２状態では、スイッチＳＷ１１、ＳＷ１４がオフ、スイッチＳＷ１２、ＳＷ１３がオンである。
また、第１状態φ１と第２状態φ２の間にはチャージシェア状態φ３が挿入される。チャージシェア状態φ３では、スイッチＳＷ１５、ＳＷ１６がオン、残りのスイッチＳＷ１１〜ＳＷ１４がオフとなり、各データ線が共通のシェアライン４２に接続され、電荷が均一化される。
本発明者らは、図１のソースドライバ１００ｒについて検討を行った結果、以下の課題を認識するに至った。
ハイサイドアンプ３０やローサイドアンプ３２それぞれの出力電圧ＶＤＲＶ１、ＶＤＲＶ２の振幅は、（ＶＤＤ−ＶＳＳ）／２である。したがって、ハイサイドアンプ３０およびローサイドアンプ３２は、ソースドレイン間耐圧が（ＶＤＤ−ＶＳＳ）／２より高いトランジスタ素子（中耐圧素子：Mid Voltage）を用いて構成できる。
ハイサイドアンプ３０やローサイドアンプ３２それぞれの出力電圧ＶＤＲＶ１、ＶＤＲＶ２の振幅は、（ＶＤＤ−ＶＳＳ）／２である。したがって、ハイサイドアンプ３０およびローサイドアンプ３２は、ソースドレイン間耐圧が（ＶＤＤ−ＶＳＳ）／２より高いトランジスタ素子（中耐圧素子：Mid Voltage）を用いて構成できる。
ところが、図１の構成では、スイッチＳＷ１１〜ＳＷ１６それぞれの両端間には、最大で（ＶＤＤ−ＶＳＳ）が印加されうることから、これらのスイッチは、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧のトランジスタ素子（高耐圧素子：High Voltage）を用いて構成する必要がある。
加えて、スイッチＳＷ１１〜ＳＷ１６をオン、オフするためには、それらを構成するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）のゲートには、ＶＤＤ〜ＶＳＳの範囲でスイングするゲート電圧を供給する必要があり、したがってレベルシフト回路４０ｒも、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子を用いて構成する必要があった。
典型的なパネルでは、ＶＤＤ＝６Ｖ、ＶＳＳ＝−６Ｖ、ＶＣＯＭ＝０Ｖであり、あるいは、ＶＤＤ＝１２Ｖ、ＶＳＳ＝０Ｖ、ＶＣＯＭ＝６Ｖである。したがってこの場合、スイッチＳＷ１１〜ＳＷ１６およびレベルシフト回路４０ｒは、１２Ｖの耐圧を有するトランジスタを用いて構成する必要がある。一般的に、高耐圧素子は回路面積が大きいため、図１の構成では、回路規模が大きくなってしまう。
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ソースドライバの回路面積の削減にある。
本発明のある態様は、液晶パネルの複数のデータ線を反転駆動するソースドライバに関する。ソースドライバは、チャージシェアラインと、複数の反転駆動回路と、を備える。複数の反転駆動回路はそれぞれ、隣接するデータ線のペアごとに設けられ、データ線のペアの一方である奇数ラインに第１極性の第１駆動電圧を供給し、他方である偶数ラインに第２極性の第２駆動電圧を供給する第１状態と、奇数ラインに第２極性の第１駆動電圧を、偶数ラインに第１極性の第２駆動電圧を供給する第２状態と、複数のデータ線をチャージシェアラインを介して共通に接続するチャージシェア状態と、が切りかえ可能に構成される。
各反転駆動回路は、第１極性の第１駆動電圧を生成するハイサイドアンプと、第２極性の第２駆動電圧を生成するローサイドアンプと、ハイサイドアンプの出力端子と奇数ラインの間に順に直列に設けられた、第１補助スイッチおよび第１出力スイッチと、ハイサイドアンプの出力端子と偶数ラインの間に順に直列に設けられた、第２補助スイッチおよび第２出力スイッチと、ローサイドアンプの出力端子と奇数ラインの間に順に直列に設けられた、第３補助スイッチおよび第３出力スイッチと、ローサイドアンプの出力端子と偶数ラインの間に順に直列に設けられた、第４補助スイッチおよび第４出力スイッチと、その第１端子が第１補助スイッチと第１出力スイッチの接続点と接続され、その第２端子がチャージシェアラインと接続された第１シェアスイッチと、その第１端子が第２補助スイッチと第２出力スイッチの接続点と接続され、その第２端子がチャージシェアラインと接続された第２シェアスイッチと、その第１端子が第３補助スイッチと第３出力スイッチの接続点と接続され、その第２端子がチャージシェアラインと接続された第３シェアスイッチと、その第１端子が第４補助スイッチと第４出力スイッチの接続点と接続され、その第２端子がチャージシェアラインと接続された第４シェアスイッチと、第１から第４補助スイッチ、第１から第４出力スイッチおよび第１から第４シェアスイッチの制御信号を出力するレベルシフト回路と、を含む。
各反転駆動回路は、第１極性の第１駆動電圧を生成するハイサイドアンプと、第２極性の第２駆動電圧を生成するローサイドアンプと、ハイサイドアンプの出力端子と奇数ラインの間に順に直列に設けられた、第１補助スイッチおよび第１出力スイッチと、ハイサイドアンプの出力端子と偶数ラインの間に順に直列に設けられた、第２補助スイッチおよび第２出力スイッチと、ローサイドアンプの出力端子と奇数ラインの間に順に直列に設けられた、第３補助スイッチおよび第３出力スイッチと、ローサイドアンプの出力端子と偶数ラインの間に順に直列に設けられた、第４補助スイッチおよび第４出力スイッチと、その第１端子が第１補助スイッチと第１出力スイッチの接続点と接続され、その第２端子がチャージシェアラインと接続された第１シェアスイッチと、その第１端子が第２補助スイッチと第２出力スイッチの接続点と接続され、その第２端子がチャージシェアラインと接続された第２シェアスイッチと、その第１端子が第３補助スイッチと第３出力スイッチの接続点と接続され、その第２端子がチャージシェアラインと接続された第３シェアスイッチと、その第１端子が第４補助スイッチと第４出力スイッチの接続点と接続され、その第２端子がチャージシェアラインと接続された第４シェアスイッチと、第１から第４補助スイッチ、第１から第４出力スイッチおよび第１から第４シェアスイッチの制御信号を出力するレベルシフト回路と、を含む。
この態様によると、
（１）第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
（２）第１から第４シェアスイッチそれぞれの両端間の電圧を小さくすることにより、第１から第４シェアスイッチをそれほど高くない耐圧のトランジスタ素子で構成する、
（３）第１から第４シェアスイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
（４） 第１から第４補助スイッチそれぞれの両端間の電圧を小さくすることにより、第１から第４補助スイッチをそれほど高くない耐圧のトランジスタ素子で構成する、
（５）第１から第４補助スイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
などの設計の自由度が確保でき、ソースドライバの面積を削減できる。
（１）第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
（２）第１から第４シェアスイッチそれぞれの両端間の電圧を小さくすることにより、第１から第４シェアスイッチをそれほど高くない耐圧のトランジスタ素子で構成する、
（３）第１から第４シェアスイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
（４） 第１から第４補助スイッチそれぞれの両端間の電圧を小さくすることにより、第１から第４補助スイッチをそれほど高くない耐圧のトランジスタ素子で構成する、
（５）第１から第４補助スイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
などの設計の自由度が確保でき、ソースドライバの面積を削減できる。
ハイサイドアンプの上側電源電圧はＶＤＤ、ローサイドアンプの下側電源電圧はＶＳＳであり、第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、レベルシフト回路のうち、第１から第４出力スイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されてもよい。
この態様では、第１から第４出力スイッチをスイッチングするためのレベルシフト回路を、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧の素子で構成することができ、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子で構成する場合にくらべて、ソースドライバの面積を削減できる。
この態様では、第１から第４出力スイッチをスイッチングするためのレベルシフト回路を、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧の素子で構成することができ、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子で構成する場合にくらべて、ソースドライバの面積を削減できる。
ハイサイドアンプの上側電源電圧はＶＤＤ、ローサイドアンプの下側電源電圧はＶＳＳであり、第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するトランジスタ素子で構成されてもよい。
第１から第４出力スイッチは、ＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成されてもよい。
ＤＭＯＳトランジスタを用いることにより、ゲート電圧の振幅が小さくても、オン、オフを制御することが可能となり、それを駆動するレベルシフト回路のサイズを小さくできる。またＤＭＯＳトランジスタは、自身のソース電圧あるいはドレイン電圧を、自身のゲート電圧に応じてクランプできるため、隣接するトランジスタに印加される電圧を抑制でき、隣接するトランジスタのソースドレイン間耐圧を下げることができる。
ＤＭＯＳトランジスタを用いることにより、ゲート電圧の振幅が小さくても、オン、オフを制御することが可能となり、それを駆動するレベルシフト回路のサイズを小さくできる。またＤＭＯＳトランジスタは、自身のソース電圧あるいはドレイン電圧を、自身のゲート電圧に応じてクランプできるため、隣接するトランジスタに印加される電圧を抑制でき、隣接するトランジスタのソースドレイン間耐圧を下げることができる。
ハイサイドアンプの上側電源電圧はＶＤＤ、ローサイドアンプの下側電源電圧はＶＳＳであり、第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成されてもよい。第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、第１から第４シェアスイッチは、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタで構成されてもよい。
この態様では、第１から第４出力スイッチをＤＭＯＳトランジスタで構成することにより、第１から第４シェアスイッチの両端間に印加される電圧を低くでき、その結果、第１から第４シェアスイッチに要求される耐圧を低くでき、ソースドライバの面積を削減できる。
この態様では、第１から第４出力スイッチをＤＭＯＳトランジスタで構成することにより、第１から第４シェアスイッチの両端間に印加される電圧を低くでき、その結果、第１から第４シェアスイッチに要求される耐圧を低くでき、ソースドライバの面積を削減できる。
第１から第４シェアスイッチを構成するトランジスタのゲート電圧の振幅は（ＶＤＤ−ＶＳＳ）／２以下であり、レベルシフト回路のうち、第１から第４シェアスイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されてもよい。
この態様では、第１から第４シェアスイッチを（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子で構成する場合にくらべて、ソースドライバの面積を削減できる。
この態様では、第１から第４シェアスイッチを（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子で構成する場合にくらべて、ソースドライバの面積を削減できる。
ハイサイドアンプの上側電源電圧はＶＤＤ、ローサイドアンプの下側電源電圧はＶＳＳであり、第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成されてもよい。第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、第１から第４補助スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタで構成されてもよい。
この態様では、第１から第４補助スイッチを（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子で構成する場合にくらべて、ソースドライバの面積を削減できる。
この態様では、第１から第４補助スイッチを（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子で構成する場合にくらべて、ソースドライバの面積を削減できる。
第１から第４補助スイッチを構成するトランジスタのゲート電圧の振幅は（ＶＤＤ−ＶＳＳ）／２以下であり、レベルシフト回路のうち、第１から第４補助スイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されてもよい。
この態様によれば、レベルシフト回路の面積を小さくできる。
この態様によれば、レベルシフト回路の面積を小さくできる。
本発明の別の態様もまた、ソースドライバである。このソースドライバは、チャージシェアラインと、複数の反転駆動回路と、を備える。複数の反転駆動回路はそれぞれ、隣接するデータ線のペアごとに設けられ、データ線のペアの一方である奇数ラインに第１極性の第１駆動電圧を供給し、他方である偶数ラインに第２極性の第２駆動電圧を供給する第１状態と、奇数ラインに第２極性の第１駆動電圧を、偶数ラインに第１極性の第２駆動電圧を供給する第２状態と、複数のデータ線をチャージシェアラインを介して共通に接続するチャージシェア状態と、が切りかえ可能に構成される。各反転駆動回路は、第１極性の第１駆動電圧を生成する状態と、その出力端子がハイインピーダンスとなる状態が切りかえ可能に構成されたハイサイドアンプと、第２極性の第２駆動電圧を生成する状態と、その出力端子がハイインピーダンスとなる状態が切りかえ可能に構成されたローサイドアンプと、その第１端子に第１駆動電圧を受け、その第２端子が奇数ラインと接続された第１出力スイッチと、その第１端子に第１駆動電圧を受け、その第２端子が偶数ラインと接続された第２出力スイッチと、その第１端子に第２駆動電圧を受け、その第２端子が奇数ラインと接続された第３出力スイッチと、その第１端子に第２駆動電圧を受け、その第２端子が偶数ラインと接続された第４出力スイッチと、その第１端子が第１出力スイッチの第１端子と接続され、その第２端子がチャージシェアラインと接続された第１シェアスイッチと、その第１端子が第２出力スイッチの第１端子と接続され、その第２端子がチャージシェアラインと接続された第２シェアスイッチと、その第１端子が第３出力スイッチの第１端子と接続され、その第２端子がチャージシェアラインと接続された第３シェアスイッチと、その第１端子が第４出力スイッチの第１端子と接続され、その第２端子がチャージシェアラインと接続された第４シェアスイッチと、第１から第４出力スイッチおよび第１から第４シェアスイッチの制御信号を出力するレベルシフト回路と、ハイサイドアンプおよびローサイドアンプの状態を切りかえる制御部と、を含む。
この態様によると、
（１）第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
（２）第１から第４シェアスイッチそれぞれの両端間の電圧を小さくすることにより、第１から第４シェアスイッチをそれほど高くない耐圧のトランジスタ素子で構成する、
（３）第１から第４シェアスイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
などの設計の自由度が確保でき、ソースドライバの面積を削減できる。
（１）第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
（２）第１から第４シェアスイッチそれぞれの両端間の電圧を小さくすることにより、第１から第４シェアスイッチをそれほど高くない耐圧のトランジスタ素子で構成する、
（３）第１から第４シェアスイッチを構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする、
などの設計の自由度が確保でき、ソースドライバの面積を削減できる。
ハイサイドアンプの上側電源電圧はＶＤＤ、ローサイドアンプの下側電源電圧はＶＳＳであり、第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、レベルシフト回路のうち、第１から第４出力スイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されてもよい。
この態様では、第１から第４出力スイッチをスイッチングするためのレベルシフト回路を、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧の素子で構成することができ、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子で構成する場合にくらべて、ソースドライバの面積を削減できる。
この態様では、第１から第４出力スイッチをスイッチングするためのレベルシフト回路を、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧の素子で構成することができ、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧の素子で構成する場合にくらべて、ソースドライバの面積を削減できる。
ハイサイドアンプの上側電源電圧はＶＤＤ、ローサイドアンプの下側電源電圧はＶＳＳであり、第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するトランジスタ素子で構成されてもよい。
第１から第４出力スイッチは、ＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成されてもよい。
ハイサイドアンプの上側電源電圧はＶＤＤ、ローサイドアンプの下側電源電圧はＶＳＳであり、第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成され、第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、第１から第４シェアスイッチは、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタで構成されてもよい。
第１から第４シェアスイッチを構成するトランジスタのゲート電圧の振幅は（ＶＤＤ−ＶＳＳ）／２以下であり、レベルシフト回路のうち、第１から第４シェアスイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されてもよい。
ある態様のソースドライバは、チャージシェアラインと接続されるチャージシェアキャパシタをさらに備えてもよい。
レベルシフト回路は、複数の反転駆動回路のうち、いくつかで共有されてもよい。
本発明の別の態様は、液晶ディスプレイ装置に関する。液晶ディスプレイ装置は、液晶パネルと、液晶パネルの複数のデータ線を駆動する上述のいずれかのソースドライバと、液晶パネルの複数の走査線を駆動するゲートドライバ回路と、を備える。
本発明の別の態様は、電子機器に関する。電子機器は、液晶パネルと、液晶パネルの複数のデータ線を駆動する上述のいずれかのソースドライバと、液晶パネルの複数の走査線を駆動するゲートドライバ回路と、を備える。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、ソースドライバの回路面積を削減できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図３は、実施の形態に係るソースドライバ１００を備えた液晶ディスプレイ２００の構成を示す回路図である。液晶ディスプレイ２００は、ソースドライバ１００、ゲートドライバ１１０、液晶パネル１２０、タイミングコントローラ１３０を備える。
液晶パネル１２０は、ｍ本のデータ線ＬＤ１〜ＬＤｍと、ｎ本の走査線ＬＳ１〜ＬＳｎを備え、データ線ＬＤと走査線ＬＳの交点にはマトリクス状に配置された画素回路が設けられる。図１には画素ごとのＴＦＴのみが示される。ｉ行ｊ列目のＴＦＴｉ，ｊのゲートは、ｊ列目の走査線ＬＳｊに接続され、そのソースは、ｉ行目のデータ線ＬＤｉに接続される。
ゲートドライバ１１０は、タイミングコントローラ１３０からのデータを受け、複数の走査線ＬＳ１〜ＬＳｎに順に電圧を与え、サイクリックに選択していく。ソースドライバ１００は、タイミングコントローラ１３０からの輝度データＳ１を受け、複数のデータ線ＬＤ１〜ＬＤｍに、輝度データＳ１に応じた駆動電圧ＶＤ１〜ＶＤｍを供給する。ソースドライバ１００は、各データ線ＬＤに対して、所定の基準電圧ＶＣＯＭより高い第１極性の駆動電圧と、基準電圧ＶＣＯＭより低い第２極性の駆動電圧を交互に印加する反転駆動を行う。
（第１の実施の形態）
図４は、第１の実施の形態に係るソースドライバ１００の構成を示す回路図である。
ソースドライバ１００は一つの半導体基板上に一体集積化された機能ＩＣである。ソースドライバ１００の出力端子Ｐ１〜Ｐｍはそれぞれ、データ線ＬＤ１〜ＬＤｍと接続される。また、ソースドライバ１００のデータ入力端子１０２には、画素ごとの輝度を示す輝度データＳ１が入力される。キャパシタ端子１０４には、電荷保持用のチャージシェアキャパシタＣ１が接続される。
図４は、第１の実施の形態に係るソースドライバ１００の構成を示す回路図である。
ソースドライバ１００は一つの半導体基板上に一体集積化された機能ＩＣである。ソースドライバ１００の出力端子Ｐ１〜Ｐｍはそれぞれ、データ線ＬＤ１〜ＬＤｍと接続される。また、ソースドライバ１００のデータ入力端子１０２には、画素ごとの輝度を示す輝度データＳ１が入力される。キャパシタ端子１０４には、電荷保持用のチャージシェアキャパシタＣ１が接続される。
隣り合う２本のデータ線ＬＤはペアを形成する。すなわち、データ線ＬＤ１とＬＤ２は第１のペアをなし、データ線ＬＤ３とＬＤ４は第２のペアをなす。一般化すると、データ線ＬＤ２ｋ−１とＬＤ２ｋは第ｋ番目のペアをなしている。
ソースドライバ１００は、ロジック回路１０、複数の反転駆動回路１２＿１〜１２＿Ｌ、チャージシェアライン４２を備える。
チャージシェアライン４２は、キャパシタ端子１０４に接続されるチャージシェアキャパシタＣ１と接続される。レベルシフト回路４０は、反転駆動回路１２の一部を構成するが、複数の反転駆動回路１２によって共有されるため、便宜的に反転駆動回路１２の示している。
複数の反転駆動回路１２＿１〜１２＿Ｌはそれぞれ、隣接するデータ線のペアごとに設けられる。したがってｍ本のデータ線に対して、反転駆動回路１２はＬ＝ｍ／２個設けられる。
ｋ番目の反転駆動回路１２＿ｋは、第１状態φ１、第２状態φ２、チャージシェア状態φ３が切りかえ可能に構成される。第１状態φ１において、反転駆動回路１２＿ｋは、対応するデータ線のペアの一方である奇数ラインＬＤ２ｋ−１に第１極性（＞ＶＣＯＭ）の第１駆動電圧ＶＤＲＶ１を供給し、他方である偶数ラインＬＤ２ｋに第２極性（＜ＶＣＯＭ）の第２駆動電圧ＶＤＲＶ２を供給する。第２状態φ２において反転駆動回路１２＿ｋは、奇数ラインＬＤ２ｋ−１に第２極性（＜ＶＣＯＭ）の第１駆動電圧ＶＤＲＶ１を、偶数ラインＬＤ２ｋに第１極性（＞ＶＣＯＭ）の第２駆動電圧ＶＤＲＶ２を供給する。チャージシェア状態φ３において、反転駆動回路１２＿１〜１２＿Ｌは、複数のデータ線ＬＤ１〜ＬＤｍをチャージシェアライン４２を介して共通に接続する。
複数の反転駆動回路１２は同様に構成される。以下、反転駆動回路１２＿ｋに着目してその構成を説明する。
反転駆動回路１２＿ｋは、ハイサイドアンプ３０、ローサイドアンプ３２、第１Ｄ／Ａコンバータ３４、第２Ｄ／Ａコンバータ３６、第１出力スイッチＳＷＯ１〜第４出力スイッチＳＷＯ４、第１シェアスイッチＳＷＳ１〜第４シェアスイッチＳＷＳ４、第１補助スイッチＳＷＡ１〜第４補助スイッチＳＷＡ４およびレベルシフト回路４０を備える。
反転駆動回路１２＿ｋは、ハイサイドアンプ３０、ローサイドアンプ３２、第１Ｄ／Ａコンバータ３４、第２Ｄ／Ａコンバータ３６、第１出力スイッチＳＷＯ１〜第４出力スイッチＳＷＯ４、第１シェアスイッチＳＷＳ１〜第４シェアスイッチＳＷＳ４、第１補助スイッチＳＷＡ１〜第４補助スイッチＳＷＡ４およびレベルシフト回路４０を備える。
第１Ｄ／Ａコンバータ３４および第２Ｄ／Ａコンバータ３６はそれぞれ、ロジック回路１０から、データ線ＬＤ２ｋ−１、ＬＤ２ｋに印加すべき駆動電圧を指示する輝度データを受け、アナログ電圧に変換する。
ハイサイドアンプ３０の上側電源電圧はＶＤＤ、下側電源電圧はＶＣＯＭである。ハイサイドアンプ３０は、第１Ｄ／Ａコンバータ３４の出力電圧に応じて、第１極性（ＶＣＯＭ＜ＶＤＲＶ１＜ＶＤＤ）の第１駆動電圧ＶＤＲＶ１を生成する。
ローサイドアンプ３２の上側電源電圧はＶＣＯＭ、下側電源電圧はＶＳＳであり、ローサイドアンプ３２は、第２Ｄ／Ａコンバータ３６の出力電圧に応じて第２極性（ＶＳＳ＜ＶＤＲＶ２＜ＶＣＯＭ）の第２駆動電圧ＶＤＲＶ２を生成する。
ローサイドアンプ３２の上側電源電圧はＶＣＯＭ、下側電源電圧はＶＳＳであり、ローサイドアンプ３２は、第２Ｄ／Ａコンバータ３６の出力電圧に応じて第２極性（ＶＳＳ＜ＶＤＲＶ２＜ＶＣＯＭ）の第２駆動電圧ＶＤＲＶ２を生成する。
第１補助スイッチＳＷＡ１および第１出力スイッチＳＷＯ１は、ハイサイドアンプ３０の出力端子と奇数ラインＬＤ２ｋ−１の間に順に直列に設けられる。
第２補助スイッチＳＷＡ２および第２出力スイッチＳＷＯ２は、ハイサイドアンプ３０の出力端子と偶数ラインＬＤ２ｋの間に順に直列に設けられる。
第３補助スイッチＳＷＡ３および第３出力スイッチＳＷＯ３は、ローサイドアンプ３２の出力端子と奇数ラインＬＤ２ｋ−１の間に順に直列に設けられる。
第４補助スイッチＳＷＡ４および第４出力スイッチＳＷＯ４は、ローサイドアンプ３２の出力端子と偶数ラインＬＤ２ｋの間に順に直列に設けられる。
第２補助スイッチＳＷＡ２および第２出力スイッチＳＷＯ２は、ハイサイドアンプ３０の出力端子と偶数ラインＬＤ２ｋの間に順に直列に設けられる。
第３補助スイッチＳＷＡ３および第３出力スイッチＳＷＯ３は、ローサイドアンプ３２の出力端子と奇数ラインＬＤ２ｋ−１の間に順に直列に設けられる。
第４補助スイッチＳＷＡ４および第４出力スイッチＳＷＯ４は、ローサイドアンプ３２の出力端子と偶数ラインＬＤ２ｋの間に順に直列に設けられる。
第１シェアスイッチＳＷＳ１の第１端子は、第１補助スイッチＳＷＡ１と第１出力スイッチＳＷＯ１の接続点と接続され、その第２端子は、チャージシェアライン４２と接続される。
第２シェアスイッチＳＷＳ２の第１端子は、第２補助スイッチＳＷＡ２と第２出力スイッチＳＷＯ２の接続点と接続され、その第２端子は、チャージシェアライン４２と接続される。
第３シェアスイッチＳＷＳ３の第１端子は、第３補助スイッチＳＷＡ３と第３出力スイッチＳＷＯ３の接続点と接続され、その第２端子は、チャージシェアライン４２と接続される。
第４シェアスイッチＳＷＳ４の第１端子は、第４補助スイッチＳＷＡ４と第４出力スイッチＳＷＯ４の接続点と接続され、その第２端子は、チャージシェアライン４２と接続される。
第２シェアスイッチＳＷＳ２の第１端子は、第２補助スイッチＳＷＡ２と第２出力スイッチＳＷＯ２の接続点と接続され、その第２端子は、チャージシェアライン４２と接続される。
第３シェアスイッチＳＷＳ３の第１端子は、第３補助スイッチＳＷＡ３と第３出力スイッチＳＷＯ３の接続点と接続され、その第２端子は、チャージシェアライン４２と接続される。
第４シェアスイッチＳＷＳ４の第１端子は、第４補助スイッチＳＷＡ４と第４出力スイッチＳＷＯ４の接続点と接続され、その第２端子は、チャージシェアライン４２と接続される。
別の観点から言えば、第１補助スイッチＳＷＡ１、第１出力スイッチＳＷＯ１、第１シェアスイッチＳＷＳ１は、ハイサイドアンプ３０の出力、奇数ラインＬＤ２ｋ−１、チャージシェアライン４２にスター結線される。第２補助スイッチＳＷＡ２、第２出力スイッチＳＷＯ２、第２シェアスイッチＳＷＳ２は、ハイサイドアンプ３０の出力、偶数ラインＬＤ２ｋ、チャージシェアライン４２にスター結線される。第３補助スイッチＳＷＡ３、第３出力スイッチＳＷＯ３、第３シェアスイッチＳＷＳ３は、ローサイドアンプ３２の出力、奇数ラインＬＤ２ｋ−１、チャージシェアライン４２にスター結線される。第４補助スイッチＳＷＡ４、第４出力スイッチＳＷＯ４、第４シェアスイッチＳＷＳ４は、ローサイドアンプ３２の出力、偶数ラインＬＤ２ｋ、チャージシェアライン４２にスター結線される。
レベルシフト回路４０は、第１補助スイッチＳＷＡ１〜第４補助スイッチＳＷＡ４、第１出力スイッチＳＷＯ１〜第４出力スイッチＳＷＯ４、第１シェアスイッチＳＷＳ１〜第４シェアスイッチＳＷＳ４それぞれの制御信号を出力する。
レベルシフト回路４０は、いくつかの反転駆動回路１２で共有され、いくつかの反転駆動回路１２に設けられたスイッチを駆動する。
以上が第１の実施の形態に係るソースドライバ１００の構成である。
続いてソースドライバ１００の動作を説明する。図５は、図４のソースドライバ１００の動作波形図である。レベルシフト回路４０は、第１状態φ１、第２状態φ２、チャージシェア状態φ３それぞれにおいて、補助スイッチＳＷＡ、出力スイッチＳＷＯ、シェアスイッチＳＷＳのオン、オフ状態を切りかえる。
続いてソースドライバ１００の動作を説明する。図５は、図４のソースドライバ１００の動作波形図である。レベルシフト回路４０は、第１状態φ１、第２状態φ２、チャージシェア状態φ３それぞれにおいて、補助スイッチＳＷＡ、出力スイッチＳＷＯ、シェアスイッチＳＷＳのオン、オフ状態を切りかえる。
第１の実施の形態に係るソースドライバ１００は、図１のソースドライバ１００ｒに比べてスイッチの個数は多いが、以下の理由から、ソースドライバ１００の面積を小さくできる。
すなわち、ソースドライバ１００は、以下の（１）〜（５）のアプローチをとりうる設計の自由度を有しており、（１）〜（５）を任意に組み合わせることにより、ソースドライバ１００を小さくできる。
（１）第１出力スイッチＳＷＯ１〜第４出力スイッチＳＷＯ４（出力スイッチＳＷＯと総称する）を構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路４０のサイズを小さくする。
（２）第１シェアスイッチＳＷＳ１〜第４シェアスイッチＳＷＳ４（シェアスイッチＳＷＳと総称する）それぞれの両端間の電圧を小さくすることにより、シェアスイッチＳＷＳをそれほど高くない耐圧のトランジスタ素子で構成する。
（３）第１シェアスイッチＳＷＳ１〜第４シェアスイッチＳＷＳ４を構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする。
（４） 第１補助スイッチＳＷＡ１〜第４補助スイッチＳＷＡ４（補助スイッチＳＷＡと総称する）それぞれの両端間の電圧を小さくすることにより、補助スイッチＳＷＡをそれほど高くない耐圧のトランジスタ素子で構成する。
（５） 第１補助スイッチＳＷＡ１〜第４補助スイッチＳＷＡ４を構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする。
すなわち、ソースドライバ１００は、以下の（１）〜（５）のアプローチをとりうる設計の自由度を有しており、（１）〜（５）を任意に組み合わせることにより、ソースドライバ１００を小さくできる。
（１）第１出力スイッチＳＷＯ１〜第４出力スイッチＳＷＯ４（出力スイッチＳＷＯと総称する）を構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路４０のサイズを小さくする。
（２）第１シェアスイッチＳＷＳ１〜第４シェアスイッチＳＷＳ４（シェアスイッチＳＷＳと総称する）それぞれの両端間の電圧を小さくすることにより、シェアスイッチＳＷＳをそれほど高くない耐圧のトランジスタ素子で構成する。
（３）第１シェアスイッチＳＷＳ１〜第４シェアスイッチＳＷＳ４を構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする。
（４） 第１補助スイッチＳＷＡ１〜第４補助スイッチＳＷＡ４（補助スイッチＳＷＡと総称する）それぞれの両端間の電圧を小さくすることにより、補助スイッチＳＷＡをそれほど高くない耐圧のトランジスタ素子で構成する。
（５） 第１補助スイッチＳＷＡ１〜第４補助スイッチＳＷＡ４を構成するトランジスタのゲート電圧の振幅を小さくすることにより、レベルシフト回路のサイズを小さくする。
以下、ソースドライバ１００の具体的な構成例を説明する。
図６（ａ）〜（ｃ）は、補助スイッチＳＷＡ、出力スイッチＳＷＯ、シェアスイッチＳＷＳの構成を示す回路図である。補助スイッチＳＷＡ、出力スイッチＳＷＯ、シェアスイッチＳＷＳは、ＰチャンネルＭＯＳＦＥＴ、ＮチャンネルＭＯＳＦＥＴ、あるいはそれらの組み合わせで構成できる。また、スイッチＳＷを駆動するレベルシフト回路４０の出力段はインバータで構成される。各スイッチを、図６（ａ）〜（ｃ）のいずれの構成とすべきかは、その両端に印加される電圧の範囲に応じて選択すればよい。
出力スイッチＳＷＯを構成するトランジスタのドレインソース間には、最大で（ＶＤＤ−ＶＳＳ）が印加される。したがって出力スイッチＳＷＯは、ソースドレイン間耐圧が（ＶＤＤ−ＶＳＳ）より高いトランジスタ素子で構成される。
ここで出力スイッチＳＷＯは、ゲートソース間電圧が（ＶＤＤ−ＶＳＳ）／２以下でオン状態となるトランジスタ素子を用いて構成することが望ましい。このような性質を有するトランジスタとしては、ＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタが好適に利用できる。
たとえば、出力スイッチＳＷＯ１、ＳＷＯ２は、図６（ａ）のようにＰチャンネルのＤＭＯＳトランジスタで構成することが望ましい。出力スイッチＳＷＯ３、ＳＷＯ４は、図６（ｂ）のようにＮチャンネルのＤＭＯＳトランジスタで構成することが望ましい。ゲート電圧は、たとえばＶＤＤとＶＣＯＭの２値、あるいはＶＣＯＭとＶＳＳの２値で切りかえればよい。
この場合、出力スイッチＳＷＯを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下となり、したがって、レベルシフト回路４０のうち出力スイッチＳＷＯを駆動するブロック４０ｏにおける電圧振幅も、（ＶＤＤ−ＶＳＳ）／２以下となる。したがって、レベルシフト回路４０ｏの耐圧を、図１に比べて低くすることができ、レベルシフト回路４０を小型化できる。
出力スイッチＳＷＯをＤＭＯＳトランジスタで構成した場合、自身のソース電圧あるいはドレイン電圧を、自身のゲート電圧に応じてクランプできる。したがって、ゲート電圧を（ＶＤＤ−ＶＳＳ）／２の振幅で駆動した場合、隣接するトランジスタ、つまり補助スイッチＳＷＡおよびシェアスイッチＳＷＳに印加される電圧を抑制することができる。
具体的には、出力スイッチＳＷＯをＤＭＯＳトランジスタで構成することにより、補助スイッチＳＷＡの両端間に印加される電圧を、（ＶＤＤ−ＶＳＳ）／２以下に低減できる。したがって、補助スイッチＳＷＡを、（ＶＤＤ−ＶＳＳ）／２より高いトランジスタ素子で構成でき、（ＶＤＤ−ＶＳＳ）より高い耐圧のトランジスタで構成される図１に比べて、補助スイッチＳＷＡのサイズを小さくできる。
同様に、出力スイッチＳＷＯをＤＭＯＳトランジスタで構成することにより、シェアスイッチＳＷＳの両端間に印加される電圧を、（ＶＤＤ−ＶＳＳ）／２以下に低減できる。したがって、シェアスイッチＳＷＳを、（ＶＤＤ−ＶＳＳ）／２より高いトランジスタ素子で構成でき、（ＶＤＤ−ＶＳＳ）より高い耐圧のトランジスタで構成される図１に比べて、シェアスイッチＳＷＳのサイズを小さくできる。
さらに、補助スイッチＳＷＡの両端間に印加される電圧が（ＶＤＤ−ＶＳＳ）／２以下に低減されることにより、補助スイッチＳＷＡを構成するトランジスタのゲート電圧の振幅を、（ＶＤＤ−ＶＳＳ）／２とすることができる。その結果、レベルシフト回路４０のうち補助スイッチＳＷＡを駆動するブロック４０ａにおける電圧振幅も、（ＶＤＤ−ＶＳＳ）／２以下となる。したがって、レベルシフト回路４０ｏの耐圧を、図１に比べて低くすることができ、レベルシフト回路４０を小型化できる。
さらに、シェアスイッチＳＷＳの両端間に印加される電圧が（ＶＤＤ−ＶＳＳ）／２以下に低減されることにより、シェアスイッチＳＷＳを構成するトランジスタのゲート電圧の振幅を、（ＶＤＤ−ＶＳＳ）／２とすることができる。その結果、レベルシフト回路４０のうちシェアスイッチＳＷＳを駆動するブロック４０ｓにおける電圧振幅も、（ＶＤＤ−ＶＳＳ）／２以下となる。したがって、レベルシフト回路４０ｓの耐圧を、図１に比べて低くすることができ、レベルシフト回路４０を小型化できる。
このように、第１の実施の形態に係るソースドライバ１００によれば、図１のソースドライバ１００ｒよりも小型化できる。
一例として、チャンネル数が３８４個のソースドライバ１００を検討する。この場合、補助スイッチＳＷＡおよびシェアスイッチＳＷＳの耐圧が小さくなることにより、３８４チャンネル分の面積削減効果を得ることができる。
一例として、チャンネル数が３８４個のソースドライバ１００を検討する。この場合、補助スイッチＳＷＡおよびシェアスイッチＳＷＳの耐圧が小さくなることにより、３８４チャンネル分の面積削減効果を得ることができる。
レベルシフト回路４０が、６個の反転駆動回路１２ごとに１個設けられるとすると、レベルシフト回路４０の個数は３２個である。したがって、レベルシフト回路４０ひとつあたりの面積が小さくなると、３２個分の面積削減効果を得ることができる。
上述の（１）〜（５）のすべてのアプローチを組み合わせた場合、図１のソースドライバ１００ｒに比べて、４０％もの面積を削減することができる。
（第２の実施の形態）
図７は、第２の実施の形態に係るソースドライバ１００ａの構成を示す回路図である。
ソースドライバ１００ａは、図４のソースドライバ１００から、補助スイッチＳＷＡ１〜ＳＷＡ４が省略されている。その代わりに、ソースドライバ１００ａのハイサイドアンプ３０ａは、第１駆動電圧ＶＤＲＶ１を生成する状態と、その出力がハイインピーダンスとなる状態が切りかえ可能に構成される。同様にソースドライバ１００ａのローサイドアンプ３２ａは、第２駆動電圧ＶＤＲＶ２を生成する状態と、その出力がハイインピーダンスとなる状態が切りかえ可能に構成される。
図７は、第２の実施の形態に係るソースドライバ１００ａの構成を示す回路図である。
ソースドライバ１００ａは、図４のソースドライバ１００から、補助スイッチＳＷＡ１〜ＳＷＡ４が省略されている。その代わりに、ソースドライバ１００ａのハイサイドアンプ３０ａは、第１駆動電圧ＶＤＲＶ１を生成する状態と、その出力がハイインピーダンスとなる状態が切りかえ可能に構成される。同様にソースドライバ１００ａのローサイドアンプ３２ａは、第２駆動電圧ＶＤＲＶ２を生成する状態と、その出力がハイインピーダンスとなる状態が切りかえ可能に構成される。
図８は、ハイサイドアンプ３０ａおよびローサイドアンプ３２ａの出力段の構成例を示す回路図である。ハイサイドアンプ３０ａ、３２ａはそれぞれ、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬを含むプッシュプル出力段５０を有する。ハイサイドアンプ３０ａおよびローサイドアンプ３２ａは、その出力ＯＵＴをハイインピーダンス状態とするために、トランジスタＭＨ、ＭＬが同時にオフ可能に構成される。たとえばトランジスタＭＨ、ＭＬそれぞれのゲートソース間に、スイッチ５２、５４が設けられる。制御部５６は、スイッチ５２、５４を両方同時にオンすることにより、ハイサイドアンプ３０ａ、ローサイドアンプ３２ａをハイインピーダンスとする。なおハイサイドアンプ３０ａ、ローサイドアンプ３２ａの構成は、図８には限定されないことが当業者には理解される。
制御部５６は、レベルシフト回路４０と同様に複数の反転駆動回路１２で共有されてもよい。
以上がソースドライバ１００ａの構成である。続いてその動作を説明する。
図７のソースドライバ１００ａは、図４のソースドライバ１００と同様に、図５のタイムチャートに従って動作する。制御部４６は、チャージシェア状態φ３において、ハイサイドアンプ３０ａおよびローサイドアンプ３２ｂをハイインピーダンス状態にする。
図７のソースドライバ１００ａは、図４のソースドライバ１００と同様に、図５のタイムチャートに従って動作する。制御部４６は、チャージシェア状態φ３において、ハイサイドアンプ３０ａおよびローサイドアンプ３２ｂをハイインピーダンス状態にする。
図７のソースドライバ１００ａによっても、図４のソースドライバ１００と同様の理由により、図１のソースドライバ１００ｒよりも回路面積を削減できる。
最後に、ソースドライバ１００の用途を説明する。
図９（ａ）〜（ｃ）は、ソースドライバ１００を備えるディスプレイ装置または電子機器の構成を示す図である。図９（ａ）は、ディスプレイ装置５００であり、筐体５０２の内部に、液晶パネル１２０を駆動するためのソースドライバ１００が設けられる。
図９（ａ）〜（ｃ）は、ソースドライバ１００を備えるディスプレイ装置または電子機器の構成を示す図である。図９（ａ）は、ディスプレイ装置５００であり、筐体５０２の内部に、液晶パネル１２０を駆動するためのソースドライバ１００が設けられる。
図９（ｂ）の電子機器６００は、ノート型コンピュータであり、筐体６０２の内部に、液晶パネル１２０を駆動するためのソースドライバ１００が設けられる。
図９（ｃ）の電子機器７００は、携帯電話端末、タブレットＰＣ、デジタルカメラなどであり、筐体７０２の内部に、液晶パネル１２０を駆動するためのソースドライバ１００が設けられる。
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
（第１の変形例）
実施の形態では、走査線ＬＳの切りかえごとに、極性を反転させる場合を説明したが、本発明はそれに限定されない。
たとえば液晶パネル１２０は、いわゆるトリプルゲートパネルであってもよい。このようなパネルを用いる場合、極性の反転は、画像フレームごとに行ってもよく、具体的にはブランク期間において、シェアスイッチＳＷＳをオンしてもよい。
また、トリプルゲートパネル以外のパネルを駆動する場合であっても、画像フレームごと極性反転してもよい。
実施の形態では、走査線ＬＳの切りかえごとに、極性を反転させる場合を説明したが、本発明はそれに限定されない。
たとえば液晶パネル１２０は、いわゆるトリプルゲートパネルであってもよい。このようなパネルを用いる場合、極性の反転は、画像フレームごとに行ってもよく、具体的にはブランク期間において、シェアスイッチＳＷＳをオンしてもよい。
また、トリプルゲートパネル以外のパネルを駆動する場合であっても、画像フレームごと極性反転してもよい。
あるいは、極性反転は、複数の走査線ごとに行ってもよい。
（第２の変形例）
実施の形態では、複数の反転駆動回路１２に対して、共通のチャージシェアキャパシタＣ１を設ける場合を説明したが、ドライバアンプをセグメント化し、セグメントごとにチャージシェアキャパシタＣ１を設けてもよい。セグメント化することにより、チャージシェアキャパシタＣ１ひとつ当たりの容量を減らすことができ、ＣＲ時定数を小さくできるため、回路動作を高速化できる。
実施の形態では、複数の反転駆動回路１２に対して、共通のチャージシェアキャパシタＣ１を設ける場合を説明したが、ドライバアンプをセグメント化し、セグメントごとにチャージシェアキャパシタＣ１を設けてもよい。セグメント化することにより、チャージシェアキャパシタＣ１ひとつ当たりの容量を減らすことができ、ＣＲ時定数を小さくできるため、回路動作を高速化できる。
セグメントは、隣接するいくつかのドライバアンプを単位としてもよい。隣接する画素の輝度は確率的に近似する場合が多いため、これらをセグメント化することにより、高速動作が期待できる。さらにこの場合、回路のレイアウトの観点から有利である。あるいはセグメントを、画素の色を単位としてもよい。
（第３の変形例）
実施の形態では、チャージシェアキャパシタＣ１をソースドライバ１００の外部に外付けする場合を説明したが、これをソースドライバ１００に内蔵してもよい。
実施の形態では、チャージシェアキャパシタＣ１をソースドライバ１００の外部に外付けする場合を説明したが、これをソースドライバ１００に内蔵してもよい。
（第４の変形例）
図１０は、出力スイッチＳＷＯの変形例を示す回路図である。出力スイッチＳＷＯ１（ＳＷＯ２）は、並列に接続された２つのＰチャンネルＭＯＳＦＥＴを含む。そして、２つのＰチャンネルＭＯＳＦＥＴのゲート電圧は、それぞれ異なる電圧範囲でスイッチングされる。たとえばＶＤＤ＝１２Ｖ、ＶＣＯＭ＝６Ｖ、ＶＳＳ＝０Ｖとした場合、レベルシフト回路４０ｏは、一方のＰチャンネルＭＯＳＦＥＴのゲート電圧を、６Ｖと１２Ｖの間でスイッチングし、他方のＰチャンネルＭＯＳＦＥＴのゲート電圧を、３Ｖと９Ｖの間でスイッチングする。ゲート電圧の振幅は６Ｖであり、ＭＯＳＦＥＴのゲートソース間耐圧の範囲内である。
図１０は、出力スイッチＳＷＯの変形例を示す回路図である。出力スイッチＳＷＯ１（ＳＷＯ２）は、並列に接続された２つのＰチャンネルＭＯＳＦＥＴを含む。そして、２つのＰチャンネルＭＯＳＦＥＴのゲート電圧は、それぞれ異なる電圧範囲でスイッチングされる。たとえばＶＤＤ＝１２Ｖ、ＶＣＯＭ＝６Ｖ、ＶＳＳ＝０Ｖとした場合、レベルシフト回路４０ｏは、一方のＰチャンネルＭＯＳＦＥＴのゲート電圧を、６Ｖと１２Ｖの間でスイッチングし、他方のＰチャンネルＭＯＳＦＥＴのゲート電圧を、３Ｖと９Ｖの間でスイッチングする。ゲート電圧の振幅は６Ｖであり、ＭＯＳＦＥＴのゲートソース間耐圧の範囲内である。
同様に、出力スイッチＳＷＯ３（ＳＷＯ４）は、並列に接続された２つのＮチャンネルＭＯＳＦＥＴを含む。そして、２つのＮチャンネルＭＯＳＦＥＴのゲート電圧は、それぞれ異なる電圧範囲でスイッチングされる。
図１０の変形例によれば、出力スイッチＳＷＯ１〜ＳＷＯ４を確実にオンできる。
以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。
１０…ロジック回路、１２…反転駆動回路、３０…ハイサイドアンプ、３２…ローサイドアンプ、３４…第１Ｄ／Ａコンバータ、３６…第２Ｄ／Ａコンバータ、４０…レベルシフト回路、４２…チャージシェアライン、Ｃ１…チャージシェアキャパシタ、ＳＷＯ…出力スイッチ、ＳＷＯ１…第１出力スイッチ、ＳＷＯ２…第２出力スイッチ、ＳＷＯ３…第３出力スイッチ、ＳＷＯ４…第４出力スイッチ、ＳＷＳ…シェアスイッチ、ＳＷＳ１…第１シェアスイッチ、ＳＷＳ２…第２シェアスイッチ、ＳＷＳ３…第３シェアスイッチ、ＳＷＳ４…第４シェアスイッチ、ＳＷＡ…補助スイッチ、ＳＷＡ１…第１補助スイッチ、ＳＷＡ２…第２補助スイッチ、ＳＷＡ３…第３補助スイッチ、ＳＷＡ４…第４補助スイッチ、１００…ソースドライバ、１０２…データ入力端子、１０４…キャパシタ端子、１１０…ゲートドライバ、１２０…液晶パネル、１３０…タイミングコントローラ、２００…液晶ディスプレイ。
Claims (18)
- 液晶パネルの複数のデータ線を反転駆動するソースドライバであって、
チャージシェアラインと、
それぞれが、隣接するデータ線のペアごとに設けられ、前記データ線のペアの一方である奇数ラインに第１極性の第１駆動電圧を供給し、他方である偶数ラインに第２極性の第２駆動電圧を供給する第１状態と、前記奇数ラインに第２極性の第１駆動電圧を、前記偶数ラインに第１極性の第２駆動電圧を供給する第２状態と、前記複数のデータ線を前記チャージシェアラインを介して共通に接続するチャージシェア状態と、が切りかえ可能に構成された、複数の反転駆動回路と、
を備え、
各反転駆動回路は、
前記第１極性の第１駆動電圧を生成するハイサイドアンプと、
前記第２極性の第２駆動電圧を生成するローサイドアンプと、
前記ハイサイドアンプの出力端子と前記奇数ラインの間に順に直列に設けられた、第１補助スイッチおよび第１出力スイッチと、
前記ハイサイドアンプの出力端子と前記偶数ラインの間に順に直列に設けられた、第２補助スイッチおよび第２出力スイッチと、
前記ローサイドアンプの出力端子と前記奇数ラインの間に順に直列に設けられた、第３補助スイッチおよび第３出力スイッチと、
前記ローサイドアンプの出力端子と前記偶数ラインの間に順に直列に設けられた、第４補助スイッチおよび第４出力スイッチと、
その第１端子が前記第１補助スイッチと前記第１出力スイッチの接続点と接続され、その第２端子が前記チャージシェアラインと接続された第１シェアスイッチと、
その第１端子が前記第２補助スイッチと前記第２出力スイッチの接続点と接続され、その第２端子が前記チャージシェアラインと接続された第２シェアスイッチと、
その第１端子が前記第３補助スイッチと前記第３出力スイッチの接続点と接続され、その第２端子が前記チャージシェアラインと接続された第３シェアスイッチと、
その第１端子が前記第４補助スイッチと前記第４出力スイッチの接続点と接続され、その第２端子が前記チャージシェアラインと接続された第４シェアスイッチと、
前記第１から第４補助スイッチ、前記第１から第４出力スイッチおよび前記第１から第４シェアスイッチの制御信号を出力するレベルシフト回路と、
を含むことを特徴とするソースドライバ。 - 前記ハイサイドアンプの上側電源電圧はＶＤＤ、前記ローサイドアンプの下側電源電圧はＶＳＳであり、
前記第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、
前記レベルシフト回路のうち、前記第１から第４出力スイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されることを特徴とする請求項１に記載のソースドライバ。 - 前記ハイサイドアンプの上側電源電圧はＶＤＤ、前記ローサイドアンプの下側電源電圧はＶＳＳであり、
前記第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するトランジスタ素子で構成されることを特徴とする請求項１に記載のソースドライバ。 - 前記第１から第４出力スイッチは、ＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成されることを特徴とする請求項１から３のいずれかに記載のソースドライバ。
- 前記ハイサイドアンプの上側電源電圧はＶＤＤ、前記ローサイドアンプの下側電源電圧はＶＳＳであり、
前記第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成され、
前記第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、
前記第１から第４シェアスイッチは、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタで構成されることを特徴とする請求項１に記載のソースドライバ。 - 前記第１から第４シェアスイッチを構成するトランジスタのゲート電圧の振幅は（ＶＤＤ−ＶＳＳ）／２以下であり、
前記レベルシフト回路のうち、前記第１から第４シェアスイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されることを特徴とする請求項５に記載のソースドライバ。 - 前記ハイサイドアンプの上側電源電圧はＶＤＤ、前記ローサイドアンプの下側電源電圧はＶＳＳであり、
前記第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成され、
前記第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、
前記第１から第４補助スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタで構成されることを特徴とする請求項１に記載のソースドライバ。 - 前記第１から第４補助スイッチを構成するトランジスタのゲート電圧の振幅は（ＶＤＤ−ＶＳＳ）／２以下であり、
前記レベルシフト回路のうち、前記第１から第４補助スイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されることを特徴とする請求項７に記載のソースドライバ。 - 液晶パネルの複数のデータ線を反転駆動するソースドライバであって、
チャージシェアラインと、
それぞれが、隣接するデータ線のペアごとに設けられ、前記データ線のペアの一方である奇数ラインに第１極性の第１駆動電圧を供給し、他方である偶数ラインに第２極性の第２駆動電圧を供給する第１状態と、前記奇数ラインに第２極性の第１駆動電圧を、前記偶数ラインに第１極性の第２駆動電圧を供給する第２状態と、前記複数のデータ線を前記チャージシェアラインを介して共通に接続するチャージシェア状態と、が切りかえ可能に構成された、複数の反転駆動回路と、
を備え、
各反転駆動回路は、
前記第１極性の第１駆動電圧を生成する状態と、その出力端子がハイインピーダンスとなる状態が切りかえ可能に構成されたハイサイドアンプと、
前記第２極性の第２駆動電圧を生成する状態と、その出力端子がハイインピーダンスとなる状態が切りかえ可能に構成されたローサイドアンプと、
その第１端子に前記第１駆動電圧を受け、その第２端子が前記奇数ラインと接続された第１出力スイッチと、
その第１端子に前記第１駆動電圧を受け、その第２端子が前記偶数ラインと接続された第２出力スイッチと、
その第１端子に前記第２駆動電圧を受け、その第２端子が前記奇数ラインと接続された第３出力スイッチと、
その第１端子に前記第２駆動電圧を受け、その第２端子が前記偶数ラインと接続された第４出力スイッチと、
その第１端子が前記第１出力スイッチの前記第１端子と接続され、その第２端子が前記チャージシェアラインと接続された第１シェアスイッチと、
その第１端子が前記第２出力スイッチの前記第１端子と接続され、その第２端子が前記チャージシェアラインと接続された第２シェアスイッチと、
その第１端子が前記第３出力スイッチの前記第１端子と接続され、その第２端子が前記チャージシェアラインと接続された第３シェアスイッチと、
その第１端子が前記第４出力スイッチの前記第１端子と接続され、その第２端子が前記チャージシェアラインと接続された第４シェアスイッチと、
前記第１から第４出力スイッチおよび前記第１から第４シェアスイッチの制御信号を出力するレベルシフト回路と、
前記ハイサイドアンプおよび前記ローサイドアンプの状態を切りかえる制御部と、
を含むことを特徴とするソースドライバ。 - 前記ハイサイドアンプの上側電源電圧はＶＤＤ、前記ローサイドアンプの下側電源電圧はＶＳＳであり、
前記第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、
前記レベルシフト回路のうち、前記第１から第４出力スイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されることを特徴とする請求項９に記載のソースドライバ。 - 前記ハイサイドアンプの上側電源電圧はＶＤＤ、前記ローサイドアンプの下側電源電圧はＶＳＳであり、
前記第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するトランジスタ素子で構成されることを特徴とする請求項９に記載のソースドライバ。 - 前記第１から第４出力スイッチは、ＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成されることを特徴とする請求項９から１１のいずれかに記載のソースドライバ。
- 前記ハイサイドアンプの上側電源電圧はＶＤＤ、前記ローサイドアンプの下側電源電圧はＶＳＳであり、
前記第１から第４出力スイッチは、（ＶＤＤ−ＶＳＳ）／２より高いゲート耐圧と、（ＶＤＤ−ＶＳＳ）より高いソースドレイン間耐圧を有するＤＭＯＳ（Double Diffused Metal Oxide Semiconductor）トランジスタで構成され、
前記第１から第４出力スイッチを構成するトランジスタのゲート電圧の振幅は、（ＶＤＤ−ＶＳＳ）／２以下であり、
前記第１から第４シェアスイッチは、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタで構成されることを特徴とする請求項９に記載のソースドライバ。 - 前記第１から第４シェアスイッチを構成するトランジスタのゲート電圧の振幅は（ＶＤＤ−ＶＳＳ）／２以下であり、
前記レベルシフト回路のうち、前記第１から第４シェアスイッチを駆動する部分は、（ＶＤＤ−ＶＳＳ）／２より高いソースドレイン間耐圧を有するトランジスタ素子で構成されることを特徴とする請求項１３に記載のソースドライバ。 - 前記チャージシェアラインと接続されるチャージシェアキャパシタをさらに備えることを特徴とする請求項１から１４のいずれかに記載のソースドライバ。
- 前記レベルシフト回路は、前記複数の反転駆動回路のうち、いくつかで共有されることを特徴とする請求項１から１５のいずれかに記載のソースドライバ。
- 液晶パネルと、
前記液晶パネルの複数のデータ線を駆動する請求項１から１６のいずれかに記載のソースドライバと、
前記液晶パネルの複数の走査線を駆動するゲートドライバ回路と、
を備えることを特徴とする液晶ディスプレイ装置。 - 液晶パネルと、
前記液晶パネルの複数のデータ線を駆動する請求項１から１６のいずれかに記載のソースドライバと、
前記液晶パネルの複数の走査線を駆動するゲートドライバ回路と、
を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012130718A JP6205112B2 (ja) | 2012-06-08 | 2012-06-08 | ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012130718A JP6205112B2 (ja) | 2012-06-08 | 2012-06-08 | ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013254146A true JP2013254146A (ja) | 2013-12-19 |
| JP6205112B2 JP6205112B2 (ja) | 2017-09-27 |
Family
ID=49951662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012130718A Expired - Fee Related JP6205112B2 (ja) | 2012-06-08 | 2012-06-08 | ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6205112B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016018197A (ja) * | 2014-07-11 | 2016-02-01 | シナプティクス・ディスプレイ・デバイス合同会社 | 電圧伝送回路、電圧送信回路、及び、電圧受信回路 |
| JP2021117488A (ja) * | 2020-01-27 | 2021-08-10 | ラピスセミコンダクタ株式会社 | 出力回路、表示ドライバ及び表示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202072A (ja) * | 1993-01-08 | 1994-07-22 | Fuji Electric Co Ltd | 表示パネル駆動用集積回路装置 |
| JP2006178356A (ja) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | 表示装置の駆動回路 |
| JP2006292807A (ja) * | 2005-04-06 | 2006-10-26 | Renesas Technology Corp | 液晶表示駆動用半導体集積回路 |
| JP2008015038A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 表示制御装置及びその駆動制御方法 |
| US20080291598A1 (en) * | 2007-05-23 | 2008-11-27 | Faraday Technology Corporation | Output stage and related logic control method applied to source driver/chip |
| JP2009517975A (ja) * | 2005-11-30 | 2009-04-30 | アナログ デバイセス インコーポレーテッド | 大信号出力ブースト段を備えた小信号増幅器 |
-
2012
- 2012-06-08 JP JP2012130718A patent/JP6205112B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202072A (ja) * | 1993-01-08 | 1994-07-22 | Fuji Electric Co Ltd | 表示パネル駆動用集積回路装置 |
| JP2006178356A (ja) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | 表示装置の駆動回路 |
| JP2006292807A (ja) * | 2005-04-06 | 2006-10-26 | Renesas Technology Corp | 液晶表示駆動用半導体集積回路 |
| JP2009517975A (ja) * | 2005-11-30 | 2009-04-30 | アナログ デバイセス インコーポレーテッド | 大信号出力ブースト段を備えた小信号増幅器 |
| JP2008015038A (ja) * | 2006-07-03 | 2008-01-24 | Nec Electronics Corp | 表示制御装置及びその駆動制御方法 |
| US20080291598A1 (en) * | 2007-05-23 | 2008-11-27 | Faraday Technology Corporation | Output stage and related logic control method applied to source driver/chip |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016018197A (ja) * | 2014-07-11 | 2016-02-01 | シナプティクス・ディスプレイ・デバイス合同会社 | 電圧伝送回路、電圧送信回路、及び、電圧受信回路 |
| JP2021117488A (ja) * | 2020-01-27 | 2021-08-10 | ラピスセミコンダクタ株式会社 | 出力回路、表示ドライバ及び表示装置 |
| JP7250745B2 (ja) | 2020-01-27 | 2023-04-03 | ラピスセミコンダクタ株式会社 | 出力回路、表示ドライバ及び表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6205112B2 (ja) | 2017-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1848232B (zh) | 用于驱动液晶显示的半导体集成电路 | |
| US6977635B2 (en) | Image display device | |
| US7173614B2 (en) | Power supply circuit, display driver, and voltage supply method | |
| US8405596B2 (en) | Display device having dual scanning signal line driver circuits | |
| US7391399B2 (en) | Display device | |
| JP5358082B2 (ja) | ソースドライバおよびそれを用いた液晶ディスプレイ装置 | |
| US8384643B2 (en) | Drive circuit and display device | |
| JP2008292837A (ja) | 表示装置 | |
| KR19990078310A (ko) | 평면표시장치 | |
| TWI490841B (zh) | 自我偵測電荷分享模組 | |
| JP2018511832A (ja) | ソースドライバ、及び液晶ディスプレイ | |
| EP2219175B1 (en) | Driving circuit and voltage generating circuit and display using the same | |
| JP4831657B2 (ja) | 液晶表示駆動用半導体集積回路 | |
| US20110032245A1 (en) | Source driver | |
| US20120032941A1 (en) | Liquid crystal display device with low power consumption and method for driving the same | |
| JP4984337B2 (ja) | 表示パネルの駆動回路及び表示装置 | |
| JP6205112B2 (ja) | ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 | |
| JP4832100B2 (ja) | 表示装置 | |
| US20110148945A1 (en) | D/a converter circuit and its voltage supply control method | |
| JP2009003243A (ja) | 基準電圧選択回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP5721444B2 (ja) | ソースドライバおよびそれを用いた液晶ディスプレイ装置 | |
| KR20070042242A (ko) | 게이트 구동 회로 및 이를 구비한 표시 장치 | |
| US10515596B2 (en) | Display apparatus | |
| TWI484471B (zh) | 閘極驅動器及其電路緩衝器 | |
| JP5650297B2 (ja) | 駆動回路及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6205112 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |