JP2013247204A - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP2013247204A
JP2013247204A JP2012119066A JP2012119066A JP2013247204A JP 2013247204 A JP2013247204 A JP 2013247204A JP 2012119066 A JP2012119066 A JP 2012119066A JP 2012119066 A JP2012119066 A JP 2012119066A JP 2013247204 A JP2013247204 A JP 2013247204A
Authority
JP
Japan
Prior art keywords
wafer
insulating film
soi
bond
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012119066A
Other languages
English (en)
Other versions
JP5978764B2 (ja
Inventor
Koji Aga
浩司 阿賀
Toru Ishizuka
徹 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012119066A priority Critical patent/JP5978764B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP13794721.4A priority patent/EP2858092B1/en
Priority to SG11201406680PA priority patent/SG11201406680PA/en
Priority to CN201380026585.8A priority patent/CN104364880B/zh
Priority to US14/394,598 priority patent/US9029240B2/en
Priority to KR1020147031656A priority patent/KR101914755B1/ko
Priority to PCT/JP2013/002651 priority patent/WO2013175705A1/ja
Priority to TW102115892A priority patent/TWI594323B/zh
Publication of JP2013247204A publication Critical patent/JP2013247204A/ja
Application granted granted Critical
Publication of JP5978764B2 publication Critical patent/JP5978764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】ベースウェーハに絶縁膜を形成して貼り合わせを行う際に、テラス幅を制御し、ＳＯＩ島の発生を防止するとともに、ＳＯＩウェーハの反りを抑制できるＳＯＩウェーハの製造方法を提供することを目的とする。
【解決手段】絶縁膜を少なくともベースウェーハの全面に形成し、イオン注入層でボンドウェーハを剥離する前の貼り合わせウェーハを、ベースウェーハの貼り合わせ面とは反対側の背面の絶縁膜を保護しつつ、絶縁膜を溶解可能な液体に接触させるか、絶縁膜を溶解可能な気体に曝すことによって、ボンドウェーハとベースウェーハの間に位置する絶縁膜を、貼り合わせウェーハの外周端から中心方向へエッチングする工程を有するＳＯＩウェーハの製造方法。
【選択図】図１

Description

本発明は、イオン注入剥離法によりＳＯＩウェーハを製造する方法に関する。
従来、イオン注入剥離法により作製されたＳＯＩウェーハの外周部では、ＳＯＩ層が転写されず、ベースウェーハ表面が露出したテラスが生じる。これは、ウェーハ外周部では、研磨ダレによりウェーハの平坦度が悪くなるため貼り合わせたウェーハ間の結合力が弱く、ＳＯＩ層がベースウェーハ側に転写されにくいことが主要因である。
このＳＯＩウェーハのテラス部を光学顕微鏡で観察すると、ＳＯＩ層とテラス部の境界に、ＳＯＩ層が島状に孤立したＳＯＩ島が観察される。これは、ＳＯＩ層の転写される平坦度と転写されない平坦度の遷移領域で発生すると考えられる。このようなＳＯＩ島は、デバイス作製プロセスでウェーハから剥がれ、シリコンパーティクルとなってデバイス作製領域に再付着して、デバイスの不良の原因となってしまうことが懸念される（特許文献１参照）。
また、イオン注入剥離法においては、上記テラス部の幅（テラス幅）は貼り合わせるウェーハのテラス部の平坦度によって決まるため、貼り合わせた後でテラス幅を制御することは困難である。例えばＳＯＩウェーハのテラス部にレーザーマーク等をデバイス工程で作成する場合には、テラス幅が狭すぎるとレーザーマークを作成できないことが懸念されていた。
このようなＳＯＩ島を改善し、テラス幅を制御する方法として、貼り合わせ後のウェーハをＨＦ含有水溶液に浸漬させ、ボンドウェーハとベースウェーハの間に位置する絶縁膜を外周からエッチングする方法がある（特許文献２）。
特開２００２−３０５２９２号公報 特開２０１０−１９９３５３号公報 特開２００６−２７００３９号公報 特開２００６−２１６６６２号公報 特表２００８−５２６０３８号公報
例えば埋め込み絶縁膜の厚いＳＯＩウェーハをイオン注入剥離法で作製する場合においては、剥離できる膜厚がイオン注入機の加速電圧により制限されるため、ベースウェーハ側に絶縁膜を形成して貼り合わせる方法が用いられる。
この場合、ベースウェーハに絶縁膜を形成した貼り合わせウェーハを、特許文献２に記載した方法によりテラス部の改善を行うと、ボンドウェーハとベースウェーハの間のみならず、ベースウェーハ背面の絶縁膜も除去されるため、剥離後のＳＯＩウェーハで反りが大きくなるという問題が発生する。
これは、絶縁膜がベースウェーハの貼り合わせ面側のみに残るためであり、絶縁膜とシリコンとの熱膨張率の違いによって発生する。この絶縁膜に起因する反りは絶縁膜の膜厚に比例して大きくなるため、厚い絶縁膜をベースウェーハに形成する場合では反りの抑制が特に重要な課題の１つとなる。
ベースウェーハ背面の酸化膜を除去せずにＳＯＩウェーハの表面側のみの酸化膜を除去する方法として、特許文献３に開示されるスピンエッチングによる方法がある。
しかし、剥離後のＳＯＩウェーハにスピンエッチングを適応してもテラス部のＳＯＩ島は削減できないし、埋め込み酸化膜端面からのエッチングによってＳＯＩ層の外周端がオーバーハング形状になり剥がれ易くなる。
特許文献４には、イオン注入剥離法によるＳＯＩウェーハのテラス部のＳＯＩ島を防止するため、貼り合わせ前のボンドウェーハ又はベースウェーハに形成した酸化膜の外周部を予め除去した後に貼り合わせることが記載されている。しかし、特許文献４は、貼り合わせ前に酸化膜の外周部を除去するため、この除去工程が複雑であるという欠点がある。
また、特許文献５に開示された技術は、貼り合わせを行った状態で酸化膜のエッチングを行う点では特許文献２と同一であるが、その酸化膜の除去は、トリミングと称するシリコンのエッチングを行うための前処理である点で相違する。また、イオン注入剥離法に特有の問題であるＳＯＩ島に関する記載はない。
本発明は、上記問題点に鑑みてなされたものであって、ベースウェーハに絶縁膜を形成して貼り合わせを行う際に、テラス幅を制御し、ＳＯＩ島の発生を防止するとともに、ＳＯＩウェーハの反りを抑制できるＳＯＩウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコン単結晶からなるボンドウェーハの表面から水素または希ガスのうち少なくとも１種類のガスイオンをイオン注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することによりＳＯＩウェーハを作製する方法において、前記絶縁膜を少なくとも前記ベースウェーハの全面に形成し、前記イオン注入層で前記ボンドウェーハを剥離する前の貼り合わせウェーハを、前記ベースウェーハの貼り合わせ面とは反対側の背面の前記絶縁膜を保護しつつ、前記絶縁膜を溶解可能な液体に接触させるか、前記絶縁膜を溶解可能な気体に曝すことによって、前記ボンドウェーハと前記ベースウェーハの間に位置する前記絶縁膜を、前記貼り合わせウェーハの外周端から中心方向へエッチングする工程を有することを特徴とするＳＯＩウェーハの製造方法を提供する。
このように、ボンドウェーハとベースウェーハの間に位置する絶縁膜を、貼り合わせウェーハの外周端から中心方向へエッチングすることにより、剥離後のテラス幅を制御することができ、イオン注入剥離法に特有の欠陥であるＳＯＩ島の発生を防止することができる。同時に、絶縁膜のエッチングの際にベースウェーハの背面の絶縁膜を保護することで、ＳＯＩウェーハの反りを抑制することができる。
このとき、前記ボンドウェーハと前記ベースウェーハの貼り合わせを室温で行い、その後、熱処理を行うことなく、前記絶縁膜のエッチングを行うことが好ましい。
このように、熱処理を行うことなく絶縁膜のエッチングを行うことによって、絶縁膜のエッチング前にイオン注入層でボンドウェーハが剥離してしまうことを防ぐことができ、また、より正確にテラス幅を制御することができ、ＳＯＩ島の発生を防止することができる。
このとき、前記ボンドウェーハと前記ベースウェーハの貼り合わせを室温で行い、その後、前記イオン注入層において剥離が発生しない低温熱処理を行った後に、前記絶縁膜のエッチングを行うことが好ましい。
このように低温熱処理であれば、ボンドウェーハが剥離してしまうことを防ぎながら結合強度を向上させることができ、より正確にテラス幅を制御することができ、ＳＯＩ島の発生を防止することができる。
このとき、前記絶縁膜のエッチングを、前記貼り合わせウェーハの外周端から中心方向へ０．３ｍｍ以上１０ｍｍ以下の位置まで行うことが好ましい。
このような範囲で絶縁膜のエッチングを行うことによって、テラス部にレーザーマーク等をデバイス工程で作製する場合に、適当なテラス幅を得ることができ、また、ＳＯＩ島の発生を確実に防止することができる。
このとき、前記絶縁膜のエッチングにおける前記ベースウェーハの貼り合わせ面とは反対側の背面の前記絶縁膜を保護する範囲を、前記ベースウェーハの外周端から中心方向へ０ｍｍ以上２０ｍｍ以下の位置より内側とすることが好ましい。
このような範囲を保護することで、剥離後の反りを効果的に抑制することができる。
このとき、前記ベースウェーハの貼り合わせ面とは反対側の背面の前記絶縁膜の保護を、オーリング（Ｏ−ｒｉｎｇ）を用いて行うことが好ましい。
このようなオーリングを用いれば、簡易な方法で、確実に背面の絶縁膜を保護することができる。
このとき、前記絶縁膜を、酸化膜、窒化膜、又はこれらの積層膜とし、前記絶縁膜を溶解可能な液体を、ＨＦ含有水溶液とすることが好ましい。
このような絶縁膜を形成してＨＦ含有水溶液を用いることで、より効率的に絶縁膜のエッチングを行うことができる。
このとき、前記絶縁膜のエッチングが行われた前記貼り合わせウェーハを、単結晶シリコンを溶解可能な液体に浸漬するか、単結晶シリコンを溶解可能な気体に曝すことによって、前記ボンドウェーハの外周部を、前記ボンドウェーハの貼り合わせ面側から少なくとも前記イオン注入層の深さまでエッチングした後、前記ボンドウェーハの剥離を行うことが好ましい。
このようなＳｉエッチングにより、デバイス作製工程で異物となりうる部分を予め除去することができる。
以上のように、本発明によれば、ベースウェーハに絶縁膜を形成して貼り合わせを行う場合に、テラス幅を制御して、ＳＯＩ島の発生を防止するとともに、ＳＯＩウェーハの反りを抑制することができる。
本発明のＳＯＩウェーハの製造方法の実施態様の一例を示すフロー図である。 従来のＳＯＩウェーハの製造方法のフロー図である。
本発明者らは、イオン注入剥離法によってＳＯＩウェーハを作製する際に発生する特有の欠陥であるＳＯＩ島を抑制するための方法を検討した。その結果、ボンドウェーハの剥離を行う前に、ボンドウェーハとベースウェーハの間に位置する絶縁膜を、外周端から中心方向へある程度の範囲までエッチング除去すれば、ＳＯＩ島の発生原因となる結合強度の弱い領域がなくなるため、ＳＯＩ島が発生しやすい領域において、中途半端なＳＯＩ層の転写を防止して、当該領域では確実にＳＯＩ層の転写が起こらないようにすることができ、その結果、ＳＯＩ島の発生を防ぐことができると考えた。
そのためには、ボンドウェーハの剥離を行う前に、貼り合わせウェーハを、フッ酸等の絶縁膜用エッチング液に浸漬する必要がある。従来は、結合強度が弱い状態で結合界面をエッチング液に浸漬するとエッチング液による結合界面の浸食が生じてしまうという懸念があるため、例えば特開平１０−７００５４号公報に記載されている様に、エッチング液に浸漬する前に、高温（例えば１０００℃以上）の結合熱処理を行う必要があると考えられていた。
ところが、イオン注入剥離法の場合、エッチング前にこのような高温熱処理を行うとイオン注入層においてボンドウェーハの剥離が発生してしまうため、結果的に前述のＳＯＩ島を防ぐことはできない。そこで、本発明者らは、室温で貼り合わせを行った状態でエッチング液に浸漬した場合に、結合界面のシリコン酸化膜のエッチングがどの程度進行するか調査したところ、シリコン酸化膜とベアシリコンの結合界面では、５０％ＨＦ含有水溶液に１日（２４時間）浸漬しても、結合界面のエッチングは、外周から１０ｍｍ程度に留まっていることを見出した。
ただし、特許文献２に示すような方法では、ベースウェーハ側に絶縁膜を形成し、上記エッチングを行った場合、剥離後のＳＯＩウェーハに反りが発生することが分かった。図２に示すように、イオン注入層１０３を形成したボンドウェーハ１０２と、絶縁膜１０１を形成したベースウェーハ１００を貼り合わせ（図２（ａ））、ＨＦ含有水溶液１０４に浸漬させて結合界面の絶縁膜１０１をエッチングした場合（図２（ｂ））、ベースウェーハ１００の背面の絶縁膜まで除去されてしまい、ボンドウェーハ１０２をイオン注入層１０３で剥離してＳＯＩ層１０５を形成した後にはベースウェーハ１００の背面の絶縁膜が除去されたＳＯＩウェーハ１０６が作製される（図２（ｃ））。
この場合には、上記したように絶縁膜とシリコンとの熱膨張率の違いにより反りが発生してしまう。
このような反りを抑制するためには、ベースウェーハの背面の絶縁膜も残す必要がある。反りの発生を抑制しつつ、テラス部のＳＯＩ島の発生を防止する方法を検討した結果、ボンドウェーハを剥離する前にベースウェーハ背面の絶縁膜を保護しつつ、ボンドウェーハとベースウェーハの間の絶縁膜をエッチングすることによりＳＯＩ島の発生防止と反りの抑制を同時に達成できることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図１は、本発明のＳＯＩウェーハの製造方法のフロー図である。
まず、シリコン単結晶からなるボンドウェーハの表面から水素または希ガスのうち少なくとも１種類のガスイオンをイオン注入してイオン注入層を形成する。また、少なくともベースウェーハの全面に絶縁膜を形成する。本発明では、絶縁膜を、ベースウェーハのみに形成してもよいし、ベースウェーハとボンドウェーハの両方に形成してもよい。
形成する絶縁膜としては、特に限定されないが、酸化膜や窒化膜が一般的であり、または、これらの積層膜とすることもできる。
その後、図１（ａ）に示すように、室温において、イオン注入層１１が形成されたボンドウェーハ１０のイオン注入した表面とベースウェーハ１２の表面とを絶縁膜１３を介して貼り合わせて、貼り合わせウェーハ１４を形成する。
このような貼り合わせ前に、少なくとも一方のウェーハの貼り合わせ面にプラズマ処理を行うことによって、室温での貼り合わせ強度を向上させることもできる。
このような貼り合わせ後、熱処理を行わずに、又は、イオン注入層１１においてボンドウェーハ１０の剥離が発生しない低温熱処理（例えば、２００〜３５０℃）を行った後に、次工程のエッチングを行うことが好ましい。
これにより、従来イオン注入剥離法を用いる際に懸念されていた、エッチング前の段階でのボンドウェーハの剥離を防ぐことができ、また、より正確にテラス幅を制御することができる。
その後、図１（ｂ）に示すように、貼り合わせウェーハ１４を、ベースウェーハ１２の貼り合わせ面とは反対側の背面の絶縁膜１３ｂを保護しつつ、絶縁膜を溶解可能な液体に接触させるか、絶縁膜を溶解可能な気体に曝すことによって、ボンドウェーハ１０とベースウェーハ１２の間に位置する絶縁膜１３ａを、貼り合わせウェーハ１４の外周端から中心方向へエッチングする。
エッチングする方法としては、貼り合わせたウェーハを、図１（ｂ）のようにエッチング液（絶縁膜を溶解可能な液体）１５に浸漬する方法や、絶縁膜を溶解可能な蒸気に曝すことによりエッチングする方法でも良い。
絶縁膜が酸化膜の場合、エッチング液１５としてはＨＦ含有水溶液が好適であるが、バッファードフッ酸、ＨＦ／Ｈ２Ｏ２／ＣＨ３ＣＯＯＨ水溶液、ＨＦ／ＨＮＯ３水溶液なども適用できる。また、窒化膜の場合は、リン酸を用いることが好ましい。
ベースウェーハ１２の背面の絶縁膜１３ｂの保護は、図１（ｂ）に示すように、ベースウェーハ１２の背面の外周近傍の周方向全体にリング状のゴム（オーリング１９）を接触させ、エッチング液やエッチングガスを遮断する処理を行っても良いし、ＰＶＣ等の保護シートをベースウェーハ１２の背面の絶縁膜１３ｂ上に付けても良い。また、ベースウェーハ１２の背面側を吸着保持して、貼り合わせウェーハ１４を水平に回転させた状態でボンドウェーハ１０の上部からエッチング液やエッチングガスを供給しつつ、ベースウェーハ１２の背面側に非エッチングガスを供給することによって、貼り合わせウェーハ１４の回転による遠心力や非エッチングガスの風圧によりベースウェーハ背面にエッチング液やエッチングガスが回りこまないようにしても良い。
このようなエッチングにより、貼り合わせ界面の絶縁膜は外周端から浸食される。絶縁膜が浸食されると、その浸食部分では、ボンドウェーハとベースウェーハが結合していないために、ボンドウェーハを剥離した際、当該浸食部分はＳＯＩ層の転写が起こらずにテラス部となる。一方、絶縁膜が残った領域では、剥離によりＳＯＩ層が転写される。つまり、上記エッチングによる浸食幅がテラス幅となる。一方、ベースウェーハ背面の絶縁膜については、オーリング等により保護されるため、エッチングは生じない。
ＳＯＩ島はＳＯＩ層とテラス部の境界部分に発生する。この境界部分は、貼り合わせるウェーハの外周部で平坦度が悪いために、結合強度が弱く、ＳＯＩ層が部分的にしか転写しない領域である。ＳＯＩ島の発生を防止するためには、上記の絶縁膜のエッチングによって、ＳＯＩ島が発生する領域にまで絶縁膜の浸食幅を広げて、上記結合強度の弱くなる領域までエッチングすることで、当該領域ではＳＯＩ層の転写が起こらないようにすれば、ＳＯＩ島は確実に発生しない。
上記エッチングにおける絶縁膜の外周からの浸食幅は、絶縁膜の種類やエッチング液、エッチングガスの種類・濃度・温度によって変わってくるが、同一の条件下では、エッチング時間によって浸食幅が制御できるため、これらの条件の調節によりＳＯＩ層転写後のテラス幅が制御可能となる。
このような絶縁膜１３ａのエッチングを、例えば、貼り合わせウェーハ１４の外周端から中心方向へ０．３ｍｍ以上１０ｍｍ以下の位置まで行うことが好ましい。
このような浸食幅に調節することで、上記したようにＳＯＩ島が発生しやすい領域をエッチング除去することができ、テラス幅を制御して、ＳＯＩ島の発生を確実に防止することができる。この際、貼り合わせウェーハ１４を形成するボンドウェーハ１０及びベースウェーハ１２の外周端部には、一般的に数１００μｍ程度の幅の面取り部が形成されており、その部分は結合されず、ＳＯＩ島も発生しないので、浸食幅は０．５ｍｍ以上とすることがより好ましく、また、ＳＯＩ層の有効面積を考慮すると３ｍｍ以下とすることがより好ましい。
また、ベースウェーハ１２の背面の保護範囲としては、特に限定されないが、ベースウェーハ１２の反りの発生が抑制できるように、外周から数ｍｍ程度が望ましいが、許容可能な反りのレベルによっては、さらに内側の範囲で保護しても良い。保護範囲を、例えば、ベースウェーハ１２の外周端から中心方向へ０ｍｍ以上２０ｍｍ以下の位置より内側とすることが好ましい。当該保護範囲は、例えば、ベースウェーハ１２の外周端から中心方向へ０ｍｍ以上２０ｍｍ以下の位置にオーリング１９を設置することで調節することができる。
このような範囲の絶縁膜を保護して残すことで、ＳＯＩウェーハ製造後の反りを確実に抑制することができる。
その後、図１（ｃ）に示すように、上記のように絶縁膜１３ａのエッチングが行われた貼り合わせウェーハ１４を、シリコン単結晶が溶解可能な液体に浸漬するか、シリコン単結晶が溶解可能な気体に曝すことによって、ボンドウェーハ１０の貼り合わせ面側から少なくともイオン注入層１１の深さまでの外周部１８をエッチングすることも好ましい。
このようにボンドウェーハの外周部をＳｉエッチングすることによって、デバイス作製工程で異物となりうる箇所を予め除去することができる。これにより、ＳＯＩ島の発生がより確実に防止されることとなる。また、ボンドウェーハ外周部のイオン注入層が除去されることになるため、後工程で熱処理が加わっても外周部でのブリスタリング（膨れが生じる現象）が発生しなくなる。従って、当該ブリスタリングに起因して発生するＳｉ屑（くず）がＳＯＩウェーハのテラス部に付着することを防ぐことができる。尚、付着したＳｉ屑はＳＯＩ島の様にベースウェーハに結合したものではないため、一般的な洗浄によってある程度除去することができるが、完全に除去することは困難であるため、上記のような外周部のＳｉエッチングによりＳｉ屑の付着もできる限り抑制することが望ましい。
シリコン単結晶が溶解可能な液体としては、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液などが挙げられるが、シリコン単結晶が溶解可能な液体、又は、シリコン単結晶が溶解可能な気体であれば、これに限られない。
また、このようなＳｉエッチングを行う前に、当該Ｓｉエッチングを施す所望範囲以外のボンドウェーハ及びベースウェーハの外周が余計にエッチングされないように、予めマスクして保護しておくことが好ましい。
その後、図１（ｄ）に示すように、例えば、４００℃以上の剥離熱処理により、イオン注入層１１でボンドウェーハ１０を剥離することにより、ＳＯＩ層１６が絶縁膜（埋め込み絶縁膜）１３ａ上に形成されたＳＯＩウェーハ１７を作製する。
以上のような本発明であれば、テラス部の幅を制御して、ＳＯＩ島の発生を防止できるとともに、剥離後の反りの増大も抑制でき、高品質なＳＯＩウェーハを製造することができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１，２、比較例１，２）
実施例１として、直径３００ｍｍのシリコン単結晶ウェーハ（ボンドウェーハ）と、直径３００ｍｍのシリコン単結晶ウェーハ全面に厚さ１５０ｎｍの熱酸化膜を形成したベースウェーハとを室温（２５℃）で貼り合わせた。貼り合わせ後に、ベースウェーハの背面の酸化膜をオーリングで保護した状態でＨＦ処理（５０％ＨＦ水溶液への浸漬）を行い（図１（ｂ）の工程）、その後、剥離熱処理してボンドウェーハを剥離し、ＳＯＩウェーハを作製した。
また、実施例２として、実施例１と同様に、ただし、ＨＦ処理後に、ＴＭＡＨによるボンドウェーハ外周部のＳｉエッチングを追加して（図１（ｃ）の工程）、ＳＯＩウェーハを作製した。
比較例１として、実施例１と同様に、ただし、貼り合わせた後、ＨＦ処理を行わずに剥離熱処理してボンドウェーハを剥離し、ＳＯＩウェーハを作製した。
比較例２として、実施例１と同様に、ただし、貼り合わせた後、ベースウェーハ背面の保護を行わずにＨＦ処理（５０％ＨＦ水溶液への浸漬）を行い（図２（ｂ）の工程）、その後、剥離熱処理してボンドウェーハを剥離し、ＳＯＩウェーハを作製した。
上記実施例１，２、比較例１，２の条件、評価結果を表１に示す。
Figure 2013247204
表１に示すように、本発明のエッチングにより、ＳＯＩ島の発生を防止でき、さらに、ベースウェーハ背面の酸化膜を残して反りを抑制できた。一方、ＨＦ処理を行わなかった比較例１では、ＳＯＩ島が検出され、ベースウェーハ背面の酸化膜を保護せずにＨＦ処理を行った比較例２では、反りが大きくなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…ボンドウェーハ、 １１…イオン注入層、 １２…ベースウェーハ、
１３、１３ａ、１３ｂ…絶縁膜、 １４…貼り合わせウェーハ、
１５…エッチング液、 １６…ＳＯＩ層、 １７…ＳＯＩウェーハ、
１８…ボンドウェーハ外周部、 １９…オーリング。

Claims (8)

  1. シリコン単結晶からなるボンドウェーハの表面から水素または希ガスのうち少なくとも１種類のガスイオンをイオン注入してイオン注入層を形成し、該ボンドウェーハのイオン注入した表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記イオン注入層で前記ボンドウェーハを剥離することによりＳＯＩウェーハを作製する方法において、
    前記絶縁膜を少なくとも前記ベースウェーハの全面に形成し、前記イオン注入層で前記ボンドウェーハを剥離する前の貼り合わせウェーハを、前記ベースウェーハの貼り合わせ面とは反対側の背面の前記絶縁膜を保護しつつ、前記絶縁膜を溶解可能な液体に接触させるか、前記絶縁膜を溶解可能な気体に曝すことによって、前記ボンドウェーハと前記ベースウェーハの間に位置する前記絶縁膜を、前記貼り合わせウェーハの外周端から中心方向へエッチングする工程を有することを特徴とするＳＯＩウェーハの製造方法。
  2. 前記ボンドウェーハと前記ベースウェーハの貼り合わせを室温で行い、その後、熱処理を行うことなく、前記絶縁膜のエッチングを行うことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記ボンドウェーハと前記ベースウェーハの貼り合わせを室温で行い、その後、前記イオン注入層において剥離が発生しない低温熱処理を行った後に、前記絶縁膜のエッチングを行うことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  4. 前記絶縁膜のエッチングを、前記貼り合わせウェーハの外周端から中心方向へ０．３ｍｍ以上１０ｍｍ以下の位置まで行うことを特徴とする請求項１乃至請求項３のいずれか一項に記載のＳＯＩウェーハの製造方法。
  5. 前記絶縁膜のエッチングにおける前記ベースウェーハの貼り合わせ面とは反対側の背面の前記絶縁膜を保護する範囲を、前記ベースウェーハの外周端から中心方向へ０ｍｍ以上２０ｍｍ以下の位置より内側とすることを特徴とする請求項１乃至請求項４のいずれか一項に記載のＳＯＩウェーハの製造方法。
  6. 前記ベースウェーハの貼り合わせ面とは反対側の背面の前記絶縁膜の保護を、オーリング（Ｏ−ｒｉｎｇ）を用いて行うことを特徴とする請求項１乃至請求項５のいずれか一項に記載のＳＯＩウェーハの製造方法。
  7. 前記絶縁膜を、酸化膜、窒化膜、又はこれらの積層膜とし、前記絶縁膜を溶解可能な液体を、ＨＦ含有水溶液とすることを特徴とする請求項１乃至請求項６のいずれか一項に記載のＳＯＩウェーハの製造方法。
  8. 前記絶縁膜のエッチングが行われた前記貼り合わせウェーハを、単結晶シリコンを溶解可能な液体に浸漬するか、単結晶シリコンを溶解可能な気体に曝すことによって、前記ボンドウェーハの外周部を、前記ボンドウェーハの貼り合わせ面側から少なくとも前記イオン注入層の深さまでエッチングした後、前記ボンドウェーハの剥離を行うことを特徴とする請求項１乃至請求項７のいずれか一項に記載のＳＯＩウェーハの製造方法。
JP2012119066A 2012-05-24 2012-05-24 Ｓｏｉウェーハの製造方法 Active JP5978764B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012119066A JP5978764B2 (ja) 2012-05-24 2012-05-24 Ｓｏｉウェーハの製造方法
SG11201406680PA SG11201406680PA (en) 2012-05-24 2013-04-19 Method for manufacturing soi wafer
CN201380026585.8A CN104364880B (zh) 2012-05-24 2013-04-19 Soi晶片的制造方法
US14/394,598 US9029240B2 (en) 2012-05-24 2013-04-19 Method for manufacturing SOI wafer
EP13794721.4A EP2858092B1 (en) 2012-05-24 2013-04-19 Method for manufacturing soi wafer
KR1020147031656A KR101914755B1 (ko) 2012-05-24 2013-04-19 Soi 웨이퍼의 제조방법
PCT/JP2013/002651 WO2013175705A1 (ja) 2012-05-24 2013-04-19 Ｓｏｉウェーハの製造方法
TW102115892A TWI594323B (zh) 2012-05-24 2013-05-03 SOI wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012119066A JP5978764B2 (ja) 2012-05-24 2012-05-24 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2013247204A true JP2013247204A (ja) 2013-12-09
JP5978764B2 JP5978764B2 (ja) 2016-08-24

Family

ID=49623420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012119066A Active JP5978764B2 (ja) 2012-05-24 2012-05-24 Ｓｏｉウェーハの製造方法

Country Status (8)

Country Link
US (1) US9029240B2 (ja)
EP (1) EP2858092B1 (ja)
JP (1) JP5978764B2 (ja)
KR (1) KR101914755B1 (ja)
CN (1) CN104364880B (ja)
SG (1) SG11201406680PA (ja)
TW (1) TWI594323B (ja)
WO (1) WO2013175705A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102067713B1 (ko) * 2016-05-31 2020-01-17 주식회사 엘지화학 배터리 모듈 및 이를 포함하는 배터리 팩, 자동차
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3076393A1 (fr) * 2017-12-28 2019-07-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法
JPH1116861A (ja) * 1997-06-20 1999-01-22 Toshiba Corp 半導体装置の製造方法
JP2004022838A (ja) * 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2008526038A (ja) * 2004-12-28 2008-07-17 コミツサリア タ レネルジー アトミーク ２枚のウェハのアセンブリによって得られる構造体をトリミングする方法
JP2010199353A (ja) * 2009-02-26 2010-09-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2011071193A (ja) * 2009-09-24 2011-04-07 Sumco Corp 貼合せｓｏｉウェーハ及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405518A (en) * 1994-04-26 1995-04-11 Industrial Technology Research Institute Workpiece holder apparatus
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JP4304879B2 (ja) 2001-04-06 2009-07-29 信越半導体株式会社 水素イオンまたは希ガスイオンの注入量の決定方法
KR100577627B1 (ko) * 2002-05-20 2006-05-10 주식회사 사무코 접합기판과 그 제조방법 및 그것에 사용되는 웨이퍼 외주가압용 지그류
JP2006216662A (ja) 2005-02-02 2006-08-17 Sumco Corp 貼合せｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP4398934B2 (ja) 2005-02-28 2010-01-13 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP5194508B2 (ja) 2007-03-26 2013-05-08 信越半導体株式会社 Ｓｏｉウエーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法
JPH1116861A (ja) * 1997-06-20 1999-01-22 Toshiba Corp 半導体装置の製造方法
JP2004022838A (ja) * 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2008526038A (ja) * 2004-12-28 2008-07-17 コミツサリア タ レネルジー アトミーク ２枚のウェハのアセンブリによって得られる構造体をトリミングする方法
JP2010199353A (ja) * 2009-02-26 2010-09-09 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2011071193A (ja) * 2009-09-24 2011-04-07 Sumco Corp 貼合せｓｏｉウェーハ及びその製造方法

Also Published As

Publication number Publication date
CN104364880B (zh) 2017-09-26
TWI594323B (zh) 2017-08-01
JP5978764B2 (ja) 2016-08-24
KR101914755B1 (ko) 2018-11-05
EP2858092B1 (en) 2019-10-09
EP2858092A4 (en) 2016-03-02
SG11201406680PA (en) 2014-12-30
CN104364880A (zh) 2015-02-18
EP2858092A1 (en) 2015-04-08
US9029240B2 (en) 2015-05-12
KR20150013164A (ko) 2015-02-04
WO2013175705A1 (ja) 2013-11-28
US20150064875A1 (en) 2015-03-05
TW201401369A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
JP5244650B2 (ja) Ｓｏｉウェーハの製造方法
US8505197B2 (en) Methods of fabricating multilayer substrates
KR101901872B1 (ko) Soi웨이퍼의 제조방법
JP2009032972A (ja) 貼り合わせウエーハの製造方法
KR101910100B1 (ko) Soi 웨이퍼의 제조방법
JP5978764B2 (ja) Ｓｏｉウェーハの製造方法
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法
JP5862521B2 (ja) Ｓｏｉウェーハの製造方法
JP2008262992A (ja) 貼り合わせウエーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2009252948A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160711

R150 Certificate of patent or registration of utility model

Ref document number: 5978764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250