JP2013232506A - Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム - Google Patents
Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム Download PDFInfo
- Publication number
- JP2013232506A JP2013232506A JP2012103413A JP2012103413A JP2013232506A JP 2013232506 A JP2013232506 A JP 2013232506A JP 2012103413 A JP2012103413 A JP 2012103413A JP 2012103413 A JP2012103413 A JP 2012103413A JP 2013232506 A JP2013232506 A JP 2013232506A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- package
- lead
- region
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】LED素子搭載用リードフレーム10は、枠体領域13と、枠体領域13内に多列および多段に配置された多数のパッケージ領域14とを備えている。パッケージ領域14は、各々、ダイパッド25とリード部26とを含むとともに、互いにダイシング領域15を介して接続されている。一のパッケージ領域14内のダイパッド25とリード部26とは、補強片56によって連結されている。補強片56は、当該パッケージ領域14の外方に位置する中間部56aと、中間部56aから当該パッケージ領域14内のダイパッド25に延びる第1連結部56bと、中間部56aから当該パッケージ領域14内のリード部26に延びる第2連結部56cとを有する。
【選択図】図2
Description
以下、図面を参照して本発明の第1の実施の形態について説明する。図1乃至図10は本発明の第1の実施の形態を示す図である。
まず、図1乃至図4により、本実施の形態によるLED素子搭載用リードフレームの概略について説明する。図1は、本実施の形態によるリードフレームの全体平面図であり、図2は、図1のA部拡大図である。また、図3は、図2のB−B線断面図であり、図4(a)−(b)は、補強片の変形例を示す図である。
次に、図5および図6により、図1乃至図4に示すリードフレームを用いて作製されたLEDパッケージの一実施の形態について説明する。図5および図6は、それぞれLEDパッケージ(SONタイプ)を示す断面図および平面図である。
次に、図1乃至図4に示すリードフレーム10の製造方法について、図7(a)−(f)を用いて説明する。
次に、図5および図6に示すLEDパッケージ20の製造方法について、図8(a)−(d)、図9(a)−(e)、および図10(a)−(b)を用いて説明する。
以下、本実施の形態によるリードフレームの各種変形例(変形例1−1〜変形例1−4)について、図11乃至図14を参照して説明する。図11乃至図14は、それぞれリードフレームの変形例を示す部分拡大平面図(図2に対応する図)である。図11乃至図14において、図1乃至図10に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図11は、本実施の形態の一変形例(変形例1−1)によるリードフレーム10Aを示している。図11に示すリードフレーム10Aにおいて、図1乃至図10に示す実施の形態と異なり、ダイパッド25同士を連結するダイパッド連結部53は設けられていない。
図12は、本実施の形態の一変形例(変形例1−2)によるリードフレーム10Bを示している。図12に示すリードフレーム10Bにおいて、図1乃至図10に示す実施の形態と異なり、リード部26同士を連結するリード連結部52は設けられていない。
図13は、本実施の形態の一変形例(変形例1−3)によるリードフレーム10Cを示している。図13に示すリードフレーム10Cにおいて、図1乃至図10に示す実施の形態と異なり、各パッケージ領域14は、1つのダイパッド25と、ダイパッド25の両側に位置する一対のリード部26a、26b(以下、第1のリード部26a、第2のリード部26bともいう)とを有している(3pinタイプ)。
図14は、本実施の形態の一変形例(変形例1−4)によるリードフレーム10Dを示している。図14に示すリードフレーム10Dにおいて、図13に示す変形例1−3と異なり、第1補強片56Aと第2補強片56Bとは、対応するパッケージ領域14に対して互いに反対側に位置している。
次に、本実施の形態によるLEDパッケージの変形例(変形例A〜変形例C)について、図15乃至図17を参照して説明する。図15乃至図17は、それぞれLEDパッケージの変形例を示す断面図(図5に対応する図)である。図15乃至図17において、図5および図6に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図15は、本実施の形態の一変形例(3pinタイプ)によるLEDパッケージ20Aを示している。図15に示すLEDパッケージ20Aにおいて、リードフレーム10は、1つのダイパッド25と、ダイパッド25の両側に位置する一対のリード部26a、26b(第1のリード部26a、第2のリード部26b)とを有している。
図16は、本実施の形態の一変形例(レンズ付一括モールドタイプ)によるLEDパッケージ20Bを示している。図16に示すLEDパッケージ20Bにおいて、反射樹脂23は、ダイパッド25とリード部26との間に充填されている。他方、図5および図6に示すLEDパッケージ20と異なり、リードフレーム10上には反射樹脂23が設けられていない。
図17は、本実施の形態の一変形例(一括モールドタイプ)によるLEDパッケージ20Cを示している。図17に示すLEDパッケージ20Cにおいて、反射樹脂23を用いることなく、封止樹脂24のみによってLED素子21とボンディングワイヤ22とが一括封止されている。また、ダイパッド25とリード部26との間には、封止樹脂24が充填されている。
次に、図18乃至図20を参照して本発明の第2の実施の形態について説明する。図18乃至図20は本発明の第2の実施の形態を示す図である。図18乃至図20に示す第2の実施の形態は、LED素子21に代えてダイオード等の半導体素子45を用いる点が主として異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図18乃至図20において、第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
図18は、本実施の形態によるリードフレーム60を示す断面図である。本実施の形態によるリードフレーム60は、LED素子21に代えてダイオード等の半導体素子45(図18参照)を搭載するためのものであり、めっき層12がリード部26の一部(ボンディングワイヤ22が接続される部分)のみに形成されている。このほかの構成は、図1乃至図3に示すリードフレーム10と同一である。
図19は、本実施の形態による半導体装置65を示している。半導体装置65は、図18に示すリードフレーム60を用いて作製されたものであり、(個片化された)リードフレーム60と、リードフレーム60のダイパッド25に載置された半導体素子45とを備えている。半導体素子45は、例えばダイオード等のディスクリート半導体素子からなっていても良い。また、半導体素子45の端子部45aと、リード部26上に設けられためっき層12とは、ボンディングワイヤ22によって電気的に接続されている。さらに、半導体素子45とボンディングワイヤ22とが封止樹脂24によって封止されている。
次に、図19に示す半導体装置65の製造方法について、図20(a)−(f)を用いて説明する。図20(a)−(f)は、本実施の形態による半導体装置の製造方法を示す図である。
11 リードフレーム本体
12 めっき層
13 枠体領域
14 パッケージ領域
15 ダイシング領域
20、20A〜20C LEDパッケージ
21 LED素子
22 ボンディングワイヤ(導電部)
23 反射樹脂
24 封止樹脂
25 ダイパッド
26 リード部
30 樹脂付リードフレーム
40 多面付LEDパッケージ
45 半導体素子
52 リード連結部
53 ダイパッド連結部
54 パッケージ領域連結部
56、56A、56B 補強片
56a、56a1、56a2 中間部
56b、56b1、56b2 第1連結部
56c、56c1、56c2 第2連結部
65 半導体装置
Claims (16)
- LED素子搭載用リードフレームにおいて、
枠体領域と、
枠体領域内に多列および多段に配置され、各々がLED素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを備え、
一のパッケージ領域内のダイパッドとリード部とは、補強片によって連結され、
補強片は、当該パッケージ領域の外方に位置する中間部と、中間部から当該パッケージ領域内のダイパッドに延びる第1連結部と、中間部から当該パッケージ領域内のリード部に延びる第2連結部とを有することを特徴とするリードフレーム。 - 中間部は、ダイシング領域内に位置することを特徴とする請求項1記載のリードフレーム。
- 中間部は、前記一のパッケージ領域に隣接する他のパッケージ領域内に位置することを特徴とする請求項1記載のリードフレーム。
- 枠体領域は矩形形状を有し、中間部は、枠体領域の一辺に対して平行であることを特徴とする請求項1乃至3のいずれか一項記載のリードフレーム。
- 前記一のパッケージ領域内のリード部は、前記一のパッケージ領域に隣接する他のパッケージ領域内のリード部とリード連結部により連結されていることを特徴とする請求項1乃至4のいずれか一項記載のリードフレーム。
- 前記一のパッケージ領域内のダイパッドは、前記一のパッケージ領域に隣接する他のパッケージ領域内のダイパッドとダイパッド連結部により連結されていることを特徴とする請求項1乃至5のいずれか一項記載のリードフレーム。
- 樹脂付リードフレームにおいて、
請求項1乃至6のいずれか一項記載のリードフレームと、
リードフレームの各パッケージ領域周縁上に配置された反射樹脂とを備えたことを特徴とする樹脂付リードフレーム。 - 多面付LEDパッケージにおいて、
枠体領域と、枠体領域内に多列および多段に配置され、各々がLED素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを有するリードフレームであって、一のパッケージ領域内のダイパッドとリード部とは、補強片によって連結され、補強片は、当該パッケージ領域の外方に位置する中間部と、中間部から当該パッケージ領域内のダイパッドに延びる第1連結部と、中間部から当該パッケージ領域内のリード部に延びる第2連結部とを有する、リードフレームと、
リードフレームの各パッケージ領域周縁上に配置された反射樹脂と、
リードフレームの各パッケージ領域のダイパッド上に搭載されたLED素子と、
LED素子と各パッケージ領域のリード部とを接続する導電部と、
LED素子と導電部とを封止する封止樹脂とを備えたことを特徴とする多面付LEDパッケージ。 - 樹脂付リードフレームの製造方法において、
枠体領域と、枠体領域内に多列および多段に配置され、各々がLED素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを有するリードフレームであって、一のパッケージ領域内のダイパッドとリード部とは、補強片によって連結され、補強片は、当該パッケージ領域の外方に位置する中間部と、中間部から当該パッケージ領域内のダイパッドに延びる第1連結部と、中間部から当該パッケージ領域内のリード部に延びる第2連結部とを有する、リードフレームを作製する工程と、
リードフレームの各パッケージ領域周縁上に反射樹脂を設ける工程とを備えたことを特徴とする樹脂付リードフレームの製造方法。 - LEDパッケージの製造方法において、
請求項9記載の樹脂付リードフレームの製造方法により樹脂付リードフレームを作製する工程と、
樹脂付リードフレームの各ダイパッド上にそれぞれLED素子を搭載する工程と、
各LED素子と各リード部とをそれぞれ導電部により接続する工程と、
封止樹脂により各LED素子と各導電部とをそれぞれ封止する工程と、
反射樹脂およびリードフレームを切断することにより、反射樹脂およびリードフレームをLED素子毎に分離する工程とを備えたことを特徴とするLEDパッケージの製造方法。 - 半導体素子搭載用リードフレームにおいて、
枠体領域と、
枠体領域内に多列および多段に配置され、各々が半導体素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含むとともに、互いにダイシング領域を介して接続された多数のパッケージ領域とを備え、
一のパッケージ領域内のダイパッドとリード部とは、補強片によって連結され、
補強片は、当該パッケージ領域の外方に位置する中間部と、中間部から当該パッケージ領域内のダイパッドに延びる第1連結部と、中間部から当該パッケージ領域内のリード部に延びる第2連結部とを有することを特徴とするリードフレーム。 - 中間部は、ダイシング領域内に位置することを特徴とする請求項11記載のリードフレーム。
- 中間部は、前記一のパッケージ領域に隣接する他のパッケージ領域内に位置することを特徴とする請求項11記載のリードフレーム。
- 枠体領域は矩形形状を有し、中間部は、枠体領域の一辺に対して平行であることを特徴とする請求項11乃至13のいずれか一項記載のリードフレーム。
- 前記一のパッケージ領域内のリード部は、前記一のパッケージ領域に隣接する他のパッケージ領域内のリード部とリード連結部により連結されていることを特徴とする請求項11乃至14のいずれか一項記載のリードフレーム。
- 前記一のパッケージ領域内のダイパッドは、前記一のパッケージ領域に隣接する他のパッケージ領域内のダイパッドとダイパッド連結部により連結されていることを特徴とする請求項11乃至15のいずれか一項記載のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012103413A JP6071034B2 (ja) | 2012-04-27 | 2012-04-27 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012103413A JP6071034B2 (ja) | 2012-04-27 | 2012-04-27 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017001202A Division JP6350683B2 (ja) | 2017-01-06 | 2017-01-06 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013232506A true JP2013232506A (ja) | 2013-11-14 |
JP6071034B2 JP6071034B2 (ja) | 2017-02-01 |
Family
ID=49678706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012103413A Expired - Fee Related JP6071034B2 (ja) | 2012-04-27 | 2012-04-27 | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6071034B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150244A (ja) * | 2013-01-11 | 2014-08-21 | Kaneka Corp | 発光素子実装用リードフレーム、樹脂成型体及び表面実装型発光装置 |
JP2016184656A (ja) * | 2015-03-26 | 2016-10-20 | Shマテリアル株式会社 | リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 |
US10305007B2 (en) | 2016-07-27 | 2019-05-28 | Ohkuchi Materials Co., Ltd. | Multi-row LED wiring member and method for manufacturing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223634A (ja) * | 1999-01-28 | 2000-08-11 | Hitachi Ltd | 半導体装置 |
JP2007184475A (ja) * | 2006-01-10 | 2007-07-19 | Aisan Ind Co Ltd | 半導体装置 |
JP2011119557A (ja) * | 2009-12-07 | 2011-06-16 | Sony Corp | 発光装置及びその製造方法 |
JP2011146524A (ja) * | 2010-01-14 | 2011-07-28 | Dainippon Printing Co Ltd | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP2011159837A (ja) * | 2010-02-01 | 2011-08-18 | Apic Yamada Corp | リードフレーム及びledパッケージ用基板 |
-
2012
- 2012-04-27 JP JP2012103413A patent/JP6071034B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223634A (ja) * | 1999-01-28 | 2000-08-11 | Hitachi Ltd | 半導体装置 |
JP2007184475A (ja) * | 2006-01-10 | 2007-07-19 | Aisan Ind Co Ltd | 半導体装置 |
JP2011119557A (ja) * | 2009-12-07 | 2011-06-16 | Sony Corp | 発光装置及びその製造方法 |
JP2011146524A (ja) * | 2010-01-14 | 2011-07-28 | Dainippon Printing Co Ltd | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
JP2011159837A (ja) * | 2010-02-01 | 2011-08-18 | Apic Yamada Corp | リードフレーム及びledパッケージ用基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150244A (ja) * | 2013-01-11 | 2014-08-21 | Kaneka Corp | 発光素子実装用リードフレーム、樹脂成型体及び表面実装型発光装置 |
JP2016184656A (ja) * | 2015-03-26 | 2016-10-20 | Shマテリアル株式会社 | リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 |
US10305007B2 (en) | 2016-07-27 | 2019-05-28 | Ohkuchi Materials Co., Ltd. | Multi-row LED wiring member and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP6071034B2 (ja) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5177316B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム | |
JP5971552B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP5904001B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP2013161870A (ja) | リードフレーム部材、樹脂付リードフレーム部材および半導体装置 | |
JP6071034B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6202153B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP5888098B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6350683B2 (ja) | Led素子搭載用リードフレーム、樹脂付リードフレーム、多面付ledパッケージ、ledパッケージの製造方法および半導体素子搭載用リードフレーム | |
JP6414405B2 (ja) | リードフレーム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6071034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
LAPS | Cancellation because of no payment of annual fees |