JP2013229358A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2013229358A
JP2013229358A JP2012098493A JP2012098493A JP2013229358A JP 2013229358 A JP2013229358 A JP 2013229358A JP 2012098493 A JP2012098493 A JP 2012098493A JP 2012098493 A JP2012098493 A JP 2012098493A JP 2013229358 A JP2013229358 A JP 2013229358A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip component
lead frame
bsc
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012098493A
Other languages
Japanese (ja)
Inventor
Yuji Kawashima
裕史 川島
Shingo Sudo
進吾 須藤
Junichi Murai
淳一 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012098493A priority Critical patent/JP2013229358A/en
Publication of JP2013229358A publication Critical patent/JP2013229358A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of stably ensuring an insulation distance between a chip component and a lead frame, and to provide a method of manufacturing the same.SOLUTION: A semiconductor device includes a lead frame, a chip component, and a semiconductor element, and is resin-sealed. The lead frame has a projection portion 110 opposed to a non-electrode portion 20b of the chip component and projecting from the lead frame, the projection portion having a projection height over the height h of an electrode portion 20a of the chip component.

Description

本発明は、半導体装置及びその製造方法に関し、特にリードフレーム上にチップ部品を搭載した半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device in which a chip component is mounted on a lead frame and a manufacturing method thereof.

電力用半導体装置では、ＭＯＳＦＥＴやＩＧＢＴなどの電力用半導体素子を基板等に搭載し、装置信頼性を高めるため、これら全体を、エポキシ樹脂などの熱硬化性樹脂を用いてトランスファーモールドにて封止することが多い。また近年では、電力用半導体装置の機能性をさらに高めるために、電力用半導体素子とともに、制御素子やチップ抵抗、チップコンデンサなどを搭載するものも増えている。一方、市場での競争激化により低コスト化が必要とされるため、ダイパッド、電気回路及び端子を一体化できるリードフレームを用いることが多くなっている。
これらの要因を両立させるため、リードフレームに複数の部品を搭載する構成となるが、フレーム配線の自由度は基板の場合に比べて低いため、効率良く部品を配置する必要がある。特に電力用半導体装置は、電力用半導体素子に高電圧を印加するため、他の低耐圧素子に影響しない配置が必要となる。 In power semiconductor devices, power semiconductor elements such as MOSFETs and IGBTs are mounted on a substrate and the like, and the whole is sealed with a transfer mold using a thermosetting resin such as an epoxy resin in order to improve device reliability. Often to do. In recent years, in order to further enhance the functionality of the power semiconductor device, a control element, a chip resistor, a chip capacitor, and the like are mounted along with the power semiconductor element. On the other hand, since cost reduction is required due to intensifying competition in the market, a lead frame that can integrate a die pad, an electric circuit, and a terminal is often used.
In order to achieve both of these factors, the lead frame has a configuration in which a plurality of components are mounted. However, since the degree of freedom of frame wiring is lower than that of the substrate, it is necessary to efficiently arrange the components. In particular, since a power semiconductor device applies a high voltage to a power semiconductor element, an arrangement that does not affect other low breakdown voltage elements is required.

そこで、効率よく配線及び部品配置を行うために、例えば特許文献１では、電力用半導体素子と、フィルム状の絶縁フィルムをチップ裏面に貼り付けたチップ部品とを、同電位上に載置する旨が開示されている。即ち、チップ裏面の絶縁フィルムによって、チップ部品とフレームとを絶縁することで、同電位上に異種の素子を搭載可能としている。   Therefore, in order to efficiently perform wiring and component placement, for example, in Patent Document 1, a power semiconductor element and a chip component having a film-like insulating film attached to the back surface of the chip are placed on the same potential. Is disclosed. That is, by isolating the chip component and the frame with the insulating film on the back surface of the chip, different elements can be mounted on the same potential.

また特許文献２では、チップ部品とフレームとの間の絶縁フィルムの厚さを調整するために、絶縁フィルムに無機物の充填材粒（絶縁フィラー）を混合することで、この充填材粒をスペーサとし、チップ部品とフレームとの間において粒径分だけ絶縁距離を確保する旨が開示されている。   Further, in Patent Document 2, in order to adjust the thickness of the insulating film between the chip part and the frame, the filler particles are used as spacers by mixing inorganic filler particles (insulating filler) with the insulating film. In addition, it is disclosed that an insulation distance is ensured between the chip part and the frame by the particle size.

特開２００９−２６７０７１号公報JP 2009-267071 A 特開２００８−４５１３９号公報JP 2008-45139 A

しかしながら、チップ抵抗やチップコンデンサなどの表面実装用部品は、その電極に接合用のめっきを形成している。例えばチップコンデンサでは、めっき部分は、その厚さ分だけ母体のセラミックから突出している。このため、上記特許文献１に開示された方法で部品を搭載すると、電極の突出しためっき部分が絶縁フィルム内へ埋没する。その結果、実質的にチップコンデンサとフレームとの間の絶縁耐圧が低下する可能性がある。   However, surface mounting components such as chip resistors and chip capacitors have bonding plating formed on their electrodes. For example, in a chip capacitor, the plated portion protrudes from the base ceramic by the thickness. For this reason, when a component is mounted by the method disclosed in Patent Document 1, the plated portion from which the electrode protrudes is buried in the insulating film. As a result, the withstand voltage between the chip capacitor and the frame may be substantially reduced.

また、上記特許文献２の技術においても、チップコンデンサを用いる場合では、実装時に電極の突出しためっき部分が絶縁フィラーを排斥してしまい、所定の絶縁距離を確保できず耐圧が不十分になってしまう。   Also, in the technique of Patent Document 2 described above, in the case of using a chip capacitor, the plated portion where the electrode protrudes during mounting eliminates the insulating filler, and a predetermined insulation distance cannot be secured, resulting in insufficient withstand voltage. End up.

本発明は、上述したような問題点を解決するためになされたものであり、表面実装用の電極を有したチップ部品とリードフレームとの間で、安定して絶縁距離が確保可能となる半導体装置及びその製造方法を提供することを目的とする。   The present invention has been made in order to solve the above-described problems, and a semiconductor in which an insulating distance can be secured stably between a chip part having a surface mounting electrode and a lead frame. An object is to provide an apparatus and a method for manufacturing the same.

上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、金属からなるリードフレームと、電極部及び非電極部を有し、上記リードフレームの第１面に絶縁体を介して固定される表面実装タイプのチップ部品と、上記リードフレームの第１面に固定される半導体素子と、を備え、上記チップ部品及び上記半導体素子が樹脂材にて樹脂封止されて成形される半導体装置であって、上記リードフレームは、上記チップ部品の非電極部に対向して第１面から突出する突出部を有し、この突出部は、上記非電極部に対する上記電極部の高さを超える突出高さを有することを特徴とする。 In order to achieve the above object, the present invention is configured as follows.
That is, a semiconductor device according to an embodiment of the present invention includes a lead frame made of metal, an electrode portion, and a non-electrode portion, and is a surface mount type chip fixed to the first surface of the lead frame via an insulator. A semiconductor device comprising: a component; and a semiconductor element fixed to the first surface of the lead frame, wherein the chip component and the semiconductor element are molded by resin sealing with a resin material, wherein the lead frame Has a protruding portion that protrudes from the first surface facing the non-electrode portion of the chip component, and the protruding portion has a protruding height that exceeds the height of the electrode portion relative to the non-electrode portion. Features.

本発明の一態様における半導体装置によれば、チップ部品に対向してリードフレームの第１面には突出部を設けたことにより、突出部の突出高さによってチップ部品の電極部とリードフレームとの間に絶縁距離を安定して確保することができる。   According to the semiconductor device of one aspect of the present invention, the protruding portion is provided on the first surface of the lead frame so as to face the chip component, so that the electrode portion of the chip component and the lead frame are formed by the protruding height of the protruding portion. The insulation distance can be stably secured during the interval.

本発明の各実施の形態における半導体装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor device in each embodiment of this invention. 図１に示す半導体装置の平面図である。FIG. 2 is a plan view of the semiconductor device shown in FIG. 1. 図２ａに示す半導体装置におけるパワーリード側の側面図である。It is a side view by the side of the power lead in the semiconductor device shown in FIG. 2a. 図２ａに示す半導体装置における制御用リード側の側面図である。FIG. 2B is a side view of the control lead side in the semiconductor device shown in FIG. 2A. 本発明の実施の形態１における半導体装置の制御用リード部分の平面図である。It is a top view of the control lead part of the semiconductor device in Embodiment 1 of the present invention. 図３に示す制御用リードに形成された突出部を説明するための平面図である。It is a top view for demonstrating the protrusion part formed in the control lead shown in FIG. 図３に示す半導体装置の制御用リードのＡ−Ｂ部の断面であり制御用リードに形成された突出部を示す断面図である。FIG. 4 is a cross-sectional view of the control lead of the semiconductor device shown in FIG. 3 taken along line A-B and showing a protrusion formed on the control lead. 図３に示す半導体装置の制御用リードの突出部に絶縁フィルムを介してＢＳＣが固定された状態を示す断面図である。FIG. 4 is a cross-sectional view illustrating a state in which a BSC is fixed to a protruding portion of a control lead of the semiconductor device illustrated in FIG. 3 via an insulating film. 図３に示す半導体装置の制御用リードの突出部に絶縁フィルムを介してＢＳＣを実装するときの状態を示す断面図である。FIG. 4 is a cross-sectional view showing a state when a BSC is mounted on an protruding portion of a control lead of the semiconductor device shown in FIG. 3 via an insulating film. 図３に示す半導体装置の制御用リードに突出部を形成する方法を説明するための図である。FIG. 4 is a diagram for explaining a method of forming a protrusion on a control lead of the semiconductor device shown in FIG. 3. 本発明の実施の形態２における半導体装置の制御用リード部分の平面図である。It is a top view of the control lead part of the semiconductor device in Embodiment 2 of the present invention. 図９に示す半導体装置の制御用リードの突出部に絶縁フィルムを介してＢＳＣが固定された状態を示す断面図である。FIG. 10 is a cross-sectional view illustrating a state in which a BSC is fixed to a protruding portion of a control lead of the semiconductor device illustrated in FIG. 9 via an insulating film. 本発明の実施の形態３における半導体装置の制御用リードに形成された突出部を示す断面図である。It is sectional drawing which shows the protrusion part formed in the control lead of the semiconductor device in Embodiment 3 of this invention. 図１１に示す制御用リードに形成された突出部を説明するための平面図である。It is a top view for demonstrating the protrusion part formed in the control lead shown in FIG. 本発明の実施の形態４における半導体装置の制御用リードに形成された突出部を示す断面図である。It is sectional drawing which shows the protrusion part formed in the control lead of the semiconductor device in Embodiment 4 of this invention.

本発明の実施形態である半導体装置及びその製造方法について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。   A semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals.

実施の形態１．
図１から図８を参照して、本発明の実施の形態１における半導体装置１０１について、以下に説明する。
実施の形態１における半導体装置１０１は、図１に示すように、トランスファーモールド型のモジュールであり、基本的構成部分として、金属製のリードフレーム１０と、チップ部品２０と、半導体素子３０とを備える。また、リードフレーム１０に固定されているチップ部品２０及び半導体素子３０は、リードフレーム１０の一部分を除いて封止樹脂材５０にて樹脂封止され、これによって半導体装置１０１が成型されている。 Embodiment 1 FIG.
A semiconductor device 101 according to the first embodiment of the present invention will be described below with reference to FIGS.
As shown in FIG. 1, the semiconductor device 101 according to the first embodiment is a transfer mold type module, and includes a metal lead frame 10, a chip component 20, and a semiconductor element 30 as basic components. . Further, the chip component 20 and the semiconductor element 30 fixed to the lead frame 10 are resin-sealed with a sealing resin material 50 except for a part of the lead frame 10, whereby the semiconductor device 101 is molded.

リードフレーム１０は、本実施形態では銅にてなり、打ち抜きプレス加工によって成型され、パワーリード１１と制御用リード１２とを有する。パワーリード１１及び制御用リード１２は、図２ａから図２ｃに示すように、半導体装置１０１の長手方向の各側面からそれぞれ突出し配列されている。
チップ部品２０は、表面実装タイプの電子部品であり、本実施形態ではＢＳＤ（ブートストラップダイオード）２１と、ＢＳＣ（ブートストラップコンデンサ）２２とが相当する。 半導体素子３０は、本実施形態では電力用半導体素子のＭＯＳＦＥＴ３１と制御用半導体素子のＩＣ３２とを有する。
本実施形態では、ＢＳＤ２１、ＢＳＣ２２、電力用半導体素子のＭＯＳＦＥＴ３１、及び制御用半導体素子のＩＣ３２で、３相インバータ回路を構成している。 The lead frame 10 is made of copper in the present embodiment, is formed by punching press processing, and includes a power lead 11 and a control lead 12. As shown in FIGS. 2a to 2c, the power lead 11 and the control lead 12 are arranged so as to protrude from the respective side surfaces of the semiconductor device 101 in the longitudinal direction.
The chip component 20 is a surface-mount type electronic component, and corresponds to a BSD (bootstrap diode) 21 and a BSC (bootstrap capacitor) 22 in this embodiment. In the present embodiment, the semiconductor element 30 includes a MOSFET 31 as a power semiconductor element and an IC 32 as a control semiconductor element.
In the present embodiment, the BSD 21, BSC 22, the power semiconductor element MOSFET 31 and the control semiconductor element IC 32 form a three-phase inverter circuit.

さらに、図１に示すように、電力用半導体素子のＭＯＳＦＥＴ３１がパワーリード１１の第１面１１ａに、はんだ６１によって接合されている。また、制御用半導体素子のＩＣ３２及びＢＳＤ２１は、制御用リード１２の第１面１２ａに導電性接着剤６２で固定されており、ＢＳＣ２２は、制御用リード１２の第１面１２ａに、絶縁体の一例に相当する絶縁フィルム６３を介して固定されている。ここでＢＳＣ２２は、表面実装タイプのチップ部品に相当し、図６に示すように、電極部２０ａ及び非電極部に相当するセラミックス部２０ｂ（非電極部２０ｂと記す場合もある）から構成されるチップコンデンサに相当する。   Further, as shown in FIG. 1, the MOSFET 31 of the power semiconductor element is joined to the first surface 11 a of the power lead 11 by solder 61. The IC 32 and the BSD 21 of the control semiconductor element are fixed to the first surface 12a of the control lead 12 with a conductive adhesive 62, and the BSC 22 is formed of an insulator on the first surface 12a of the control lead 12. It is fixed via an insulating film 63 corresponding to an example. Here, the BSC 22 corresponds to a surface-mount type chip component, and as shown in FIG. 6, is composed of an electrode portion 20a and a ceramic portion 20b corresponding to a non-electrode portion (sometimes referred to as non-electrode portion 20b). It corresponds to a chip capacitor.

また、図１に示すように、電力用半導体素子のＭＯＳＦＥＴ３１は、Ａｌからなる第１金属細線６４でパワーリード１１と電気的に接続され、ＭＯＳＦＥＴ３１のゲートと制御用リード１２とは、Ａｌからなる第２金属細線６５で電気的に接続されている。ＩＣ３２、ＢＳＤ２１、及びＢＳＣ２２と、制御用リード１２とは、Ａｕからなる第３金属細線６６で電気的に接続されている。
また、絶縁フィルム６３は、熱硬化性で絶縁性を有する有機成分から構成されており、封止樹脂材５０は、無機物の充填剤と熱硬化性のエポキシ樹脂とを主成分とした有機成分から構成される。 Further, as shown in FIG. 1, the MOSFET 31 of the power semiconductor element is electrically connected to the power lead 11 by a first metal thin wire 64 made of Al, and the gate of the MOSFET 31 and the control lead 12 are made of Al. They are electrically connected by a second metal thin wire 65. The IC 32, the BSD 21, and the BSC 22 and the control lead 12 are electrically connected by a third thin metal wire 66 made of Au.
The insulating film 63 is composed of a thermosetting and insulating organic component, and the sealing resin material 50 is composed of an organic component mainly composed of an inorganic filler and a thermosetting epoxy resin. Composed.

上述したＢＳＤ２１やＢＳＣ２２のような表面実装タイプのチップ部品２０が実装されるリードフレーム１０（本実施形態では制御用リード１２）は、以下のように構成されている。
図３及び図４は、制御用リード１２の一部分を平面図にて示している。ここで、ＢＳＣ２２が実装される制御用リード１２の第１面１２ａには、ＢＳＣ２２の非電極部２０ｂつまりセラミックス部２０ｂに対向する場所に、突出部１１０が形成されている。 The lead frame 10 (control lead 12 in the present embodiment) on which the surface mount type chip component 20 such as the BSD 21 or BSC 22 described above is mounted is configured as follows.
3 and 4 show a part of the control lead 12 in a plan view. Here, on the first surface 12a of the control lead 12 on which the BSC 22 is mounted, a protruding portion 110 is formed at a location facing the non-electrode portion 20b of the BSC 22, that is, the ceramic portion 20b.

突出部１１０は、図５に示すように、制御用リード１２の第１面１２ａに形成され、二つの支持端１１１が溝１１２を挟む形で構成されている。このような突出部１１０は、図３及び図４に示すように、チップ部品２０の非電極部２０ｂつまりセラミックス部２０ｂに対応する位置に、セラミックス部２０ｂを横断するように線状に形成される。制御用リード１２の第１面１２ａには、このように形成された突出部１１０上に絶縁フィルム６３が設けられ、その上にチップ部品２０が載置される。このとき突出部１１０は、チップ部品２０の各電極２０ａ間の中心部分、つまりチップ部品２０の重心部分に位置している。また、本実施形態における突出部１１０を構成する２つの支持端１１１は、ＢＳＣ２２の軸方向２０ｄに沿って配列されている。このとき、チップ部品２０の重心部分は、２つの支持端１１１の間に位置する。   As shown in FIG. 5, the protruding portion 110 is formed on the first surface 12 a of the control lead 12, and has two support ends 111 sandwiching the groove 112. As shown in FIGS. 3 and 4, the protruding portion 110 is formed in a linear shape so as to cross the ceramic portion 20 b at a position corresponding to the non-electrode portion 20 b of the chip component 20, that is, the ceramic portion 20 b. . On the first surface 12a of the control lead 12, an insulating film 63 is provided on the protruding portion 110 formed in this way, and the chip component 20 is placed thereon. At this time, the protruding portion 110 is located at the center portion between the electrodes 20 a of the chip component 20, that is, at the center of gravity of the chip component 20. Further, the two support ends 111 constituting the protrusion 110 in the present embodiment are arranged along the axial direction 20d of the BSC 22. At this time, the center of gravity of the chip component 20 is located between the two support ends 111.

さらに、このような突出部１１０は、図５に示す突出高さＨを有する。この突出高さ「Ｈ」は、制御用リード１２の板厚方向１２ｂにおいて、制御用リード１２の第１面１２ａから支持端１１１の頂点までの長さである。
一方、チップ部品２０ここではＢＳＣ２２は、図６に示すように、一般にセラミックス部２０ｂの両端に電極部２０ａを有しており、電極部２０ａは、めっきによって形成されている。よって、チップ部品２０の厚み方向２０ｃにおいて、セラミックス部２０ｂに対してめっきの厚み分だけ、電極部２０ａは突出することになる。この突出量は、チップ部品２０のセラミックス部２０ｂである非電極部２０ｂに対する電極部高さに相当する。ここで、この電極部高さを「ｈ」とする。 Furthermore, such a protrusion 110 has a protrusion height H shown in FIG. This protrusion height “H” is the length from the first surface 12 a of the control lead 12 to the apex of the support end 111 in the plate thickness direction 12 b of the control lead 12.
On the other hand, as shown in FIG. 6, the chip component 20 here, the BSC 22, generally has electrode portions 20a at both ends of the ceramic portion 20b, and the electrode portions 20a are formed by plating. Therefore, in the thickness direction 20c of the chip component 20, the electrode portion 20a protrudes from the ceramic portion 20b by the plating thickness. This protrusion amount corresponds to the electrode part height with respect to the non-electrode part 20b which is the ceramic part 20b of the chip part 20. Here, the height of the electrode part is “h”.

これら突出部１１０の突出高さ「Ｈ」と、チップ部品２０の電極部高さを「ｈ」との関係は、以下の理由から、突出高さ「Ｈ」＞電極部高さ「ｈ」の関係を有する。
即ち、上述したように、例えばＢＳＣ２２は、制御用リード１２の第１面１２ａに、絶縁フィルム６３を介して固定される。このとき絶縁フィルム６３は、予め熱していた制御用リード１２からの加熱によって軟化し、制御用リード１２に形成した突出部１１０は、絶縁フィルム６３に埋め込まれる。その後、ＢＳＣ２２は絶縁フィルム６３上に熱圧着されるが、このとき、ＢＳＣ２２のセラミック部２０ｂは、突出部１１０の支持端１１１に接触する。その結果、ＢＳＣ２２と制御用リード１２との間に、突出部１１０の突出高さＨに相当する間隔が確保できる。
よって、突出高さ「Ｈ」＞電極部高さ「ｈ」の関係を満足させることで、ＢＳＣ２２が絶縁フィルム６３上に熱圧着され、ＢＳＣ２２の電極部２０ａが絶縁フィルム６３内へ進入したときでも、電極部２０ａが制御用リード１２に接触することはない。よって、ＢＳＣ２２と制御用リード１２との間で必要な安定した絶縁耐圧を確保することが可能となる。 The relationship between the protrusion height “H” of these protrusions 110 and the electrode part height “h” of the chip component 20 is as follows: protrusion height “H”> electrode part height “h” Have a relationship.
That is, as described above, for example, the BSC 22 is fixed to the first surface 12 a of the control lead 12 via the insulating film 63. At this time, the insulating film 63 is softened by heating from the control lead 12 heated in advance, and the protrusion 110 formed on the control lead 12 is embedded in the insulating film 63. Thereafter, the BSC 22 is thermocompression bonded onto the insulating film 63. At this time, the ceramic portion 20b of the BSC 22 is in contact with the support end 111 of the protruding portion 110. As a result, an interval corresponding to the protrusion height H of the protrusion 110 can be ensured between the BSC 22 and the control lead 12.
Therefore, by satisfying the relationship of the protruding height “H”> the electrode portion height “h”, the BSC 22 is thermocompression bonded onto the insulating film 63, and even when the electrode portion 20a of the BSC 22 enters the insulating film 63. The electrode portion 20a does not contact the control lead 12. Therefore, it is possible to ensure the necessary stable withstand voltage between the BSC 22 and the control lead 12.

また図７に示すように、例えばＢＳＣ２２であるチップ部品２０の軸方向２０ｄにおいて、突出部１１０における２つの支持端１１１の間の距離１１３は、例えばＢＳＣ２２であるチップ部品２０を制御用リード１２へ実装する際の吸着ノズル７５の先端幅７５ａよりも大きいことが好ましい。このように構成することで、チップ部品２０を制御用リード１２へより安定して実装することができる。   Further, as shown in FIG. 7, for example, in the axial direction 20 d of the chip component 20 that is the BSC 22, the distance 113 between the two support ends 111 in the projecting portion 110 is, for example, It is preferable that the tip width 75a of the suction nozzle 75 when mounting is larger. With this configuration, the chip component 20 can be more stably mounted on the control lead 12.

次に、以上のように構成される半導体装置１０１の製造方法について、以下に説明する。
リードフレーム１０は、打ち抜きプレス加工にて、パワーリード１１と制御用リード１２とが一体で成型される。このとき制御用リード１２には、プレス加工と同時にコイニングすることで突出部１１０が形成される。
即ち、図８に示すように、プレス金型７０には、突出部１１０における溝１１２を形成する凸部７１と、支持端１１１を形成する凹部７２とが設けられている。このようなプレス金型７０をリードフレーム１０の制御用リード１２へ押圧することで、凸部７１が制御用リード１２へ進入し溝１１２を形成していくときに、溝１１２の部分にあった銅が外側に排斥され、排斥された銅が凹部７２に進入して支持端１１１を形成する。このとき、突出部１１０の突出高さＨは、プレス金型７０の、ニガシ部分に相当する凹部７２の深さによって制御する。 Next, a method for manufacturing the semiconductor device 101 configured as described above will be described below.
In the lead frame 10, the power lead 11 and the control lead 12 are integrally formed by punching press processing. At this time, the control lead 12 is coined simultaneously with the press working to form the protruding portion 110.
That is, as shown in FIG. 8, the press die 70 is provided with a convex portion 71 that forms the groove 112 in the protruding portion 110 and a concave portion 72 that forms the support end 111. By pressing such a press die 70 against the control lead 12 of the lead frame 10, when the convex portion 71 entered the control lead 12 and formed the groove 112, it was in the groove 112 portion. Copper is discharged to the outside, and the discharged copper enters the recess 72 to form the support end 111. At this time, the protrusion height H of the protrusion 110 is controlled by the depth of the recess 72 corresponding to the negative portion of the press die 70.

このような打ち抜きプレス加工によって、パワーリード１１と制御用リード１２とが一体となり形成されたリードフレーム１０には、ＩＣ３２及びＢＳＤ２１が導電性接着剤６２にて制御用リード１２の第１面１２ａに固着される。
次に、予め加熱しておいた制御用リード１２の突出部１１０を含む第１面１２ａに絶縁フィルム６３を熱接着し、その上にＢＳＣ２２を一定の荷重を加えて熱圧着する。 In the lead frame 10 in which the power lead 11 and the control lead 12 are integrally formed by such punching press processing, the IC 32 and the BSD 21 are formed on the first surface 12 a of the control lead 12 by the conductive adhesive 62. It is fixed.
Next, the insulating film 63 is thermally bonded to the first surface 12a including the protruding portion 110 of the control lead 12 that has been heated in advance, and the BSC 22 is thermocompression-bonded thereon with a certain load applied.

次に、導電性接着剤６２及び絶縁フィルム６３を熱キュアした後、パワーリード１１に対してＭＯＳＦＥＴ３１をはんだ６１によって接合し、さらにＭＯＳＦＥＴ３１と、パワーリード１１及び制御用リード１２とを、各金属細線を用いてワイヤボンディングによって電気的に接続する。
次に、上述のようにＩＣ３２、ＢＳＤ２１、ＢＳＣ２２、及びＭＯＳＦＥＴ３１が固定されたリードフレーム１０を高温の成型用金型にのせて、トランスファーモールド技術を用いて、ＩＣ３２、ＭＯＳＦＥＴ３１、ボンディングワイヤ等を含めた全体が封止樹脂材５０にて封止される。
最後にパワーリード１１及び制御用リード１２が所定の形にリード加工されて、半導体装置１０１が製造される。 Next, after the conductive adhesive 62 and the insulating film 63 are thermally cured, the MOSFET 31 is joined to the power lead 11 with the solder 61, and the MOSFET 31, the power lead 11 and the control lead 12 are connected to each thin metal wire. Is electrically connected by wire bonding.
Next, the lead frame 10 to which the IC 32, the BSD 21, the BSC 22, and the MOSFET 31 are fixed as described above is placed on a high-temperature molding die, and the IC 32, the MOSFET 31, the bonding wire, and the like are included using a transfer molding technique. The whole is sealed with a sealing resin material 50.
Finally, the power lead 11 and the control lead 12 are processed into a predetermined shape, and the semiconductor device 101 is manufactured.

尚、既に説明したが、上述の製造工程において、絶縁フィルム６３は、予め熱していた制御用リード１２に置かれて軟化し、突出部１１０は、絶縁フィルム６３に埋め込まれる。そして絶縁フィルム６３上にＢＳＣ２２が熱圧着されるが、突出部１１０を設けたことで、ＢＳＣ２２の電極部２０ａと制御用リード１２との間には、隙間を確保することができ、必要な絶縁耐圧を得ることができる。   As described above, in the above-described manufacturing process, the insulating film 63 is placed on the control lead 12 heated in advance and softened, and the protruding portion 110 is embedded in the insulating film 63. The BSC 22 is thermocompression-bonded on the insulating film 63. By providing the protruding portion 110, a gap can be secured between the electrode portion 20a of the BSC 22 and the control lead 12, and necessary insulation is achieved. A breakdown voltage can be obtained.

以上説明しように、本実施形態の半導体装置１０１によれば、制御用リード１２に突出部１１０を設けたことで、チップ部品２０の電極部２０ａと制御用リード１２との間隔を調整することができる。即ち、チップ部品２０と制御用リード１２との絶縁耐圧に必要な高さを突出部１１０に設定することで、チップ部品２０と制御用リード１２との間で安定して絶縁耐圧を確保でき、製品の歩留まり及び信頼性を向上させるという効果が得られる。   As described above, according to the semiconductor device 101 of the present embodiment, the protrusion 110 is provided on the control lead 12 so that the distance between the electrode portion 20a of the chip component 20 and the control lead 12 can be adjusted. it can. That is, by setting the height necessary for the dielectric strength between the chip component 20 and the control lead 12 in the protruding portion 110, the dielectric strength can be stably secured between the chip component 20 and the control lead 12. The effect of improving the yield and reliability of the product can be obtained.

また本実施形態の半導体装置１０１によれば、突出部１１０を設けたことで、電極部２０ａ直下の絶縁フィルム６３の膜厚を増やすことができる。これにより温度サイクルが半導体装置１０１に作用したときに発生する、絶縁フィルム６３へのひずみを緩和することができる。この点からも、製品の信頼性を向上することが可能となる。   Further, according to the semiconductor device 101 of the present embodiment, the protrusion 110 is provided, so that the film thickness of the insulating film 63 immediately below the electrode portion 20a can be increased. Thereby, the distortion to the insulating film 63 generated when the temperature cycle acts on the semiconductor device 101 can be reduced. From this point, it is possible to improve the reliability of the product.

さらにまた、突出部１１０を設けたことで、ＢＳＣ２２等のチップ部品２０を搭載するときに、その押し込み荷重を増しても絶縁耐圧が低下する問題は生じないことから、チップ部品２０のマウント荷重を制御せずにストローク制御でチップ部品２０を搭載可能となる。つまり、一般的にはリードフレーム１０の歪みに起因してマウント荷重の制御が必要となるが、突出部１１０を設けたことで、マウント荷重を制御しなくても、安定して実装が可能となり、生産性の向上を図ることができる。   Furthermore, since the protrusion 110 is provided, when the chip component 20 such as the BSC 22 is mounted, there is no problem that the withstand voltage is lowered even if the pushing load is increased. The chip component 20 can be mounted by stroke control without control. That is, in general, it is necessary to control the mount load due to the distortion of the lead frame 10, but the provision of the protrusion 110 enables stable mounting without controlling the mount load. , Productivity can be improved.

尚、実施の形態１では、ＢＳＣ２２としてチップコンデンサを用いたが、ゲート抵抗としてのチップ抵抗など、他の表面実装用のチップ部品を用いても良い。   Although the chip capacitor is used as the BSC 22 in the first embodiment, other surface mounting chip components such as a chip resistor as a gate resistor may be used.

実施の形態２．
図９及び図１０を参照して、本発明の実施の形態２における半導体装置１０２について説明する。
実施の形態２における半導体装置１０２は、上述した半導体装置１０１と比較して突出部１１０の形態のみで相違する。よって以下では、この相違点のみについて説明を行う。 Embodiment 2. FIG.
A semiconductor device 102 according to the second embodiment of the present invention will be described with reference to FIGS.
The semiconductor device 102 according to the second embodiment is different from the semiconductor device 101 described above only in the form of the protruding portion 110. Therefore, only this difference will be described below.

実施の形態１では、突出部１１０は、平面において線状に形成した。これに対して実施の形態２における半導体装置１０２では、図９に示すように、突出部１２０は、点もしくはそれに近い線状で形成している。平面上の投影面において、突出部１２０の面積は、チップ部品２０のセラミックス部２０ｂつまり非電極部２０ｂの面積よりも小さい。このように構成することで、突出部１２０は、画像認識用の認識点して利用することができ、チップ部品２０の搭載位置精度を向上させることができ、安定してチップ部品２０を実装可能となり、生産性の向上を図ることができる。   In Embodiment 1, the protrusion part 110 was formed in the linear form in the plane. On the other hand, in the semiconductor device 102 according to the second embodiment, as shown in FIG. 9, the protruding portion 120 is formed as a dot or a line close to it. On the projection surface on the plane, the area of the protrusion 120 is smaller than the area of the ceramic part 20b of the chip component 20, that is, the non-electrode part 20b. With this configuration, the protruding portion 120 can be used as a recognition point for image recognition, the mounting position accuracy of the chip component 20 can be improved, and the chip component 20 can be mounted stably. Thus, productivity can be improved.

このような突出部１２０は、リードフレーム１０の加工時に形成するのではなく、制御用リード１２を打ち抜きプレス加工した後、制御用リード１２上に、リードフレーム１０とは別の部材にて形成される。例えば図１０に示すように、リードフレーム１０の制御用リード１２にワイヤバンプにて形成する方法や、樹脂材を塗布することで、突出部１１０と同様の効果を奏する突出部１２０を形成することができる。   Such a protrusion 120 is not formed when the lead frame 10 is processed, but is formed on the control lead 12 by a member different from the lead frame 10 after the control lead 12 is punched and pressed. The For example, as shown in FIG. 10, a protruding portion 120 having the same effect as the protruding portion 110 can be formed by forming a wire bump on the control lead 12 of the lead frame 10 or by applying a resin material. it can.

図９、図１０では、支持端１１１に対応する、突出部１２０における支持端１２１は、一つの突出部１２０あたり一つとなる。よって、一つのチップ部品２０に対する支持端１２１の数は、本実施形態では一つとなる。このとき、一つの突出部１２０は、チップ部品２０の重心部分に位置させるのが好ましい。
尚、一つのチップ部品２０に対する突出部１２０の支持端１２１の数は、一つに限定するものではなく、複数の支持端１２１を設けても良い。 9 and 10, there is one support end 121 in the protrusion 120 corresponding to the support end 111 per protrusion 120. Therefore, the number of support ends 121 for one chip component 20 is one in this embodiment. At this time, it is preferable that one protrusion 120 be positioned at the center of gravity of the chip component 20.
Note that the number of support ends 121 of the protrusion 120 for one chip component 20 is not limited to one, and a plurality of support ends 121 may be provided.

尚、突出部１２０におけるその他の構成は、上述した突出部１１０に同じである。よって、突出部１２０においても、上述の突出部１１０が奏する効果を得ることができる。   In addition, the other structure in the protrusion part 120 is the same as the protrusion part 110 mentioned above. Therefore, also in the protrusion part 120, the effect which the above-mentioned protrusion part 110 show | plays can be acquired.

実施の形態３．
図１１及び図１２を参照して、本発明の実施の形態３における半導体装置１０３について説明する。
実施の形態３における半導体装置１０３は、上述した半導体装置１０１と比較して突出部１１０の形態のみで相違する。よって以下では、この相違点のみについて説明を行う。 Embodiment 3 FIG.
A semiconductor device 103 according to the third embodiment of the present invention will be described with reference to FIGS.
The semiconductor device 103 according to the third embodiment differs from the semiconductor device 101 described above only in the form of the protruding portion 110. Therefore, only this difference will be described below.

実施の形態１では、一つのチップ部品２０に対して一つの突出部１１０を設ける形態であるが、実施の形態３における半導体装置１０３では、一つのＢＳＣ２２のようなチップ部品２０に対して、二つの突出部１１０を設けている。これら二つの突出部１１０は、一つのＢＳＣ２２のようなチップ部品２０を加圧する際の荷重中心を挟んで配置する。
図１２に示すチップ部品２０のＢＳＣ２２Ａでは、図１１に示すように二つの突出部１１０を設けた構成を図示している。 In the first embodiment, one protrusion 110 is provided for one chip component 20, but in the semiconductor device 103 in the third embodiment, two chip components 20 such as one BSC 22 are provided. Two protrusions 110 are provided. These two protrusions 110 are arranged across the center of load when the chip component 20 such as one BSC 22 is pressurized.
The BSC 22A of the chip component 20 shown in FIG. 12 shows a configuration in which two protrusions 110 are provided as shown in FIG.

このように構成することで、実施の形態３における半導体装置１０３は、制御用リード１２の第１面１２ａに対するＢＳＣ２２の平面度を安定させて、制御用リード１２にＢＳＣ２２を載置することができる。よって、ＢＳＣ２２の両側の電極部２０ａについて、よりばらつき無く絶縁距離を確保することができる。したがって、さらに製品の歩留まりを向上させることができるという効果を得ることができる。   With this configuration, the semiconductor device 103 according to the third embodiment can place the BSC 22 on the control lead 12 while stabilizing the flatness of the BSC 22 with respect to the first surface 12 a of the control lead 12. . Therefore, the insulation distance can be ensured more evenly for the electrode portions 20a on both sides of the BSC 22. Therefore, the effect that the yield of a product can be improved further can be acquired.

また、制御用リード１２に対するＢＳＣ２２の平行度が向上することにより、電極部２０ａへのワイヤボンディングを安定して行うことができ、ワイヤボンディング時の不良発生を低減することができるという効果も得られる。   Further, since the parallelism of the BSC 22 with respect to the control lead 12 is improved, wire bonding to the electrode portion 20a can be performed stably, and the effect of reducing defects during wire bonding can also be obtained. .

尚、一つのＢＳＣ２２などのチップ部品２０に対して、３つ以上の突出部１１０を設けても良い。この構成でも上述と同様の効果を得ることができる。図１２に示すチップ部品２０のＢＳＣ２２Ｂでは、３つの突出部１１０を設けた構成を図示している。
また、図１２に示すように、チップ部品２０を横断する方向２０ｅにおいて、各突出部１１０は、連続して無くても良い。図１２に示すチップ部品２０のＢＳＣ２２Ｃでは、突出部１１０が断続的に並び、一つのチップ部品２０について、結果的に４つの突出部１１０を配置した構成を図示している。
さらにまた、上述の実施の形態２と組み合わせて、点もしくはそれに近い線状にて突出部１１０を形成してもよく、ワイヤバンプや樹脂材で形成しても良い。 Note that three or more projecting portions 110 may be provided for a chip component 20 such as one BSC 22. With this configuration, the same effect as described above can be obtained. In the BSC 22B of the chip component 20 shown in FIG. 12, a configuration in which three protrusions 110 are provided is illustrated.
Further, as shown in FIG. 12, the protrusions 110 may not be continuous in the direction 20 e across the chip component 20. In the BSC 22C of the chip component 20 shown in FIG. 12, a configuration in which the protruding portions 110 are intermittently arranged and as a result, four protruding portions 110 are arranged for one chip component 20 is illustrated.
Furthermore, in combination with the above-described second embodiment, the protruding portion 110 may be formed as a dot or a line close to it, or may be formed of a wire bump or a resin material.

実施の形態４．
図１３を参照して、本発明の実施の形態４における半導体装置１０４について説明する。
実施の形態４における半導体装置１０４は、上述した半導体装置１０１と比較して突出部１１０の形態のみで相違する。よって以下では、この相違点のみについて説明を行う。 Embodiment 4 FIG.
A semiconductor device 104 according to the fourth embodiment of the present invention will be described with reference to FIG.
The semiconductor device 104 according to the fourth embodiment is different from the semiconductor device 101 described above only in the form of the protruding portion 110. Therefore, only this difference will be described below.

実施の形態１では、突出部１１０の支持端１１１は、折り曲げられることなく直立している。これに対して、実施の形態４における半導体装置１０４の突出部１４０の支持端１４１は、図示するように、チップ部品２０のＢＳＣ２２の例えば電極部２０ａの方へ折り曲げられている。   In the first embodiment, the support end 111 of the protruding portion 110 stands upright without being bent. On the other hand, the support end 141 of the protruding portion 140 of the semiconductor device 104 in the fourth embodiment is bent toward, for example, the electrode portion 20a of the BSC 22 of the chip component 20 as illustrated.

このように折り曲げることで、突出部１４０は、チップ部品２０であるＢＳＣ２２における厚み方向２０ｃ（図６）の荷重に対してバネ性を有する構造となる。この構造により、ＢＳＣ２２を熱圧着する際の荷重を突出部１４０におけるバネ性によって緩和することができる。その結果、熱圧着時におけるＢＳＣ２２へのダメージを軽減することができ、製品寿命を増加させることができる。   By bending in this way, the protrusion 140 has a structure having a spring property with respect to the load in the thickness direction 20c (FIG. 6) in the BSC 22 that is the chip component 20. With this structure, the load at the time of thermocompression bonding the BSC 22 can be relaxed by the spring property of the protrusion 140. As a result, damage to the BSC 22 during thermocompression bonding can be reduced, and the product life can be increased.

また、このように突出部１４０の支持端１４１を折り曲げることで、突出部１４０と、チップ部品２０である例えばＢＳＣ２２の非電極部２０ｂとを面接触させることができる。換言すると、突出部１４０は、チップ部品２０と面接触する平面１４３を有する。平面１４３を有することで、半導体装置１０４に温度サイクルが作用したとき、突出部１４０からチップ部品２０との接点部分への応力集中を軽減することができる。よって、チップ部品２０の製品寿命をさらに延ばすことができるという効果が得られる。   Further, by bending the support end 141 of the protruding portion 140 in this way, the protruding portion 140 and the non-electrode portion 20b of the BSC 22, which is the chip component 20, can be brought into surface contact. In other words, the protrusion 140 has a flat surface 143 that is in surface contact with the chip component 20. By having the flat surface 143, stress concentration from the protrusion 140 to the contact portion with the chip component 20 can be reduced when a temperature cycle acts on the semiconductor device 104. Therefore, the effect that the product life of the chip component 20 can be further extended is obtained.

尚、突出部１４０において、折り曲げられた支持端１４１は、弾性域であるバネ変形で無く塑性変形でもよく、この場合でも、チップ部品２０である例えばＢＳＣ２２に対する搭載荷重によるＢＳＣ２２へのダメージを防止することが可能である。   It should be noted that the bent support end 141 of the protrusion 140 may be plastically deformed instead of spring deformation, which is an elastic region, and even in this case, damage to the BSC 22 due to a load on the chip component 20 such as the BSC 22 is prevented. It is possible.

上述した各実施形態を組み合わせた構成を採ることも可能である。この場合、組み合わせた各実施形態が奏する効果の組み合わせ効果を得ることができる。   It is also possible to adopt a configuration in which the above-described embodiments are combined. In this case, it is possible to obtain a combined effect of the effects exhibited by the combined embodiments.

１０ リードフレーム、１２ 制御用リード、１２ａ 第１面、
２０ チップ部品、２０ａ 電極部、２０ｂ 非電極部、
２１ ＢＳＤ、２２ ＢＳＣ、３０ 半導体素子、３１ ＭＯＳＦＥＴ３１、
３２ 制御用半導体素子のＩＣ、５０ 樹脂材、６３ 絶縁フィルム、
１０１〜１０４ 半導体装置、１１０ 突出部、１１１ 支持端、
１１３ 距離、１２０ 突出部、
１４０ 突出部、１４１ 支持端、１４３ 平面。 10 lead frame, 12 control lead, 12a first surface,
20 chip parts, 20a electrode part, 20b non-electrode part,
21 BSD, 22 BSC, 30 semiconductor element, 31 MOSFET 31,
32 IC of control semiconductor element, 50 resin material, 63 insulating film,
101-104 semiconductor device, 110 protrusion, 111 support end,
113 distance, 120 protrusion,
140 Projection, 141 Support end, 143 plane.

Claims (8)

金属からなるリードフレームと、
電極部及び非電極部を有し、上記リードフレームの第１面に絶縁体を介して固定される表面実装タイプのチップ部品と、
上記リードフレームの第１面に固定される半導体素子と、を備え、上記チップ部品及び上記半導体素子が樹脂材にて樹脂封止されて成形される半導体装置であって、
上記リードフレームは、上記チップ部品の非電極部に対向して第１面から突出する突出部を有し、この突出部は、上記非電極部に対する上記電極部の高さを超える突出高さを有することを特徴とする半導体装置。 A lead frame made of metal,
A surface-mount type chip component having an electrode portion and a non-electrode portion and fixed to the first surface of the lead frame via an insulator;
A semiconductor device fixed to the first surface of the lead frame, and the chip component and the semiconductor element are molded by resin sealing with a resin material,
The lead frame has a protruding portion that protrudes from the first surface facing the non-electrode portion of the chip component, and the protruding portion has a protruding height that exceeds the height of the electrode portion with respect to the non-electrode portion. A semiconductor device comprising: 上記突出部は、チップ部品の重心部分に位置する、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the protrusion is located at a center of gravity of the chip part. 上記突出部は、一つのチップ部品の軸方向に沿って上記非電極部と接触し当該チップ部品を支持する複数の支持端を有する、請求項１又は２に記載の半導体装置。   3. The semiconductor device according to claim 1, wherein the protruding portion has a plurality of support ends that contact the non-electrode portion along the axial direction of one chip component and support the chip component. 上記支持端間の距離は、チップ部品を吸着する吸着ノズルの先端幅よりも大きい、請求項３に記載の半導体装置。   The semiconductor device according to claim 3, wherein a distance between the support ends is larger than a tip width of a suction nozzle that sucks a chip component. 少なくとも２つの上記支持端は、チップ部品の重心位置を間に挟んで位置する、請求項３又は４に記載の半導体装置。   5. The semiconductor device according to claim 3, wherein at least two of the support ends are positioned with a center of gravity of the chip component interposed therebetween. 上記突出部は、上記チップ部品の非電極部と接触し当該チップ部品を支持する支持端を有し、この支持端は、折り曲げられている、請求項１から５のいずれか１項に記載の半導体装置。   The said protrusion part has a support end which contacts the non-electrode part of the said chip component, and supports the said chip component, This support end is bent, The any one of Claim 1 to 5 characterized by the above-mentioned. Semiconductor device. 上記折り曲げられた支持端は、チップ部品に対して面接触する平面を有する、請求項６に記載の半導体装置。   The semiconductor device according to claim 6, wherein the bent support end has a flat surface in surface contact with the chip component. 請求項１から７のいずれか１項に記載の半導体装置の製造方法であって、
リードフレームは、打ち抜きプレス加工により作製され、リードフレームの第１面に有する突出部は、リードフレームの打ち抜きプレス加工のときにコイニングによって形成されることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device according to any one of claims 1 to 7,
The lead frame is manufactured by a punching press process, and the protrusions on the first surface of the lead frame are formed by coining during the punching press process of the lead frame.
JP2012098493A 2012-04-24 2012-04-24 Semiconductor device and method of manufacturing the same Pending JP2013229358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012098493A JP2013229358A (en) 2012-04-24 2012-04-24 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098493A JP2013229358A (en) 2012-04-24 2012-04-24 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013229358A true JP2013229358A (en) 2013-11-07

Family

ID=49676733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098493A Pending JP2013229358A (en) 2012-04-24 2012-04-24 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2013229358A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018088448A (en) * 2016-11-28 2018-06-07 三菱電機株式会社 Semiconductor device and manufacturing method of the same
JP2021518052A (en) * 2018-01-23 2021-07-29 テキサス インスツルメンツ インコーポレイテッド Integrated trench capacitor formed in the epitaxial layer
CN114072928A (en) * 2019-07-12 2022-02-18 株式会社日本显示器 LED module and display device including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247701A (en) * 1997-03-05 1998-09-14 Hitachi Ltd Semiconductor device and lead frame for manufacturing the same
JP2001127233A (en) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp Resin-sealed semiconductor device
JP2011216916A (en) * 2011-08-01 2011-10-27 Fujitsu Semiconductor Ltd Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247701A (en) * 1997-03-05 1998-09-14 Hitachi Ltd Semiconductor device and lead frame for manufacturing the same
JP2001127233A (en) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp Resin-sealed semiconductor device
JP2011216916A (en) * 2011-08-01 2011-10-27 Fujitsu Semiconductor Ltd Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018088448A (en) * 2016-11-28 2018-06-07 三菱電機株式会社 Semiconductor device and manufacturing method of the same
JP2021518052A (en) * 2018-01-23 2021-07-29 テキサス インスツルメンツ インコーポレイテッド Integrated trench capacitor formed in the epitaxial layer
CN114072928A (en) * 2019-07-12 2022-02-18 株式会社日本显示器 LED module and display device including the same
CN114072928B (en) * 2019-07-12 2024-05-03 株式会社日本显示器 LED module and display device comprising same

Similar Documents

Publication Publication Date Title
CN107039297B (en) Electrode terminal, semiconductor device, and power conversion device
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US9129931B2 (en) Power semiconductor module and power unit device
US20140029201A1 (en) Power package module and manufacturing method thereof
US9029995B2 (en) Semiconductor device and method of manufacturing the same
KR101354894B1 (en) Semiconductor package and method for manufacturing the same and semiconductor package module having the same
CN105981170A (en) Dc-dc converter having terminals of semiconductor chips
US20090179315A1 (en) Semiconductor Die Packages Having Solder-free Connections, Systems Using the Same, and Methods of Making the Same
US9666557B2 (en) Small footprint semiconductor package
JP2013229358A (en) Semiconductor device and method of manufacturing the same
JP2008192984A (en) Semiconductor device and method of manufacturing the same
WO2007057954A1 (en) Semiconductor device and method for manufacturing same
JP2009206406A (en) Power semiconductor device
US9252086B2 (en) Connector and resin-sealed semiconductor device
JP2011204863A (en) Semiconductor device, and method of manufacturing the same
JP5112972B2 (en) Semiconductor device and manufacturing method thereof
JP2004221460A (en) Semiconductor component, semiconductor device, and method of manufacturing semiconductor device
JP2012238737A (en) Semiconductor module and manufacturing method therefor
JP5972158B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2012209444A (en) Method of manufacturing semiconductor device and semiconductor device
JP2004349300A (en) Semiconductor device and its manufacturing method
JP2005277168A (en) Semiconductor device, its assembling method, and conductive adhesive for semiconductor device
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
CN112805827A (en) Semiconductor device and method for manufacturing semiconductor device
US12080692B2 (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160112