JP2011216916A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2011216916A
JP2011216916A JP2011167919A JP2011167919A JP2011216916A JP 2011216916 A JP2011216916 A JP 2011216916A JP 2011167919 A JP2011167919 A JP 2011167919A JP 2011167919 A JP2011167919 A JP 2011167919A JP 2011216916 A JP2011216916 A JP 2011216916A
Authority
JP
Japan
Prior art keywords
semiconductor device
passive component
die pad
electrode terminals
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011167919A
Other languages
Japanese (ja)
Other versions
JP5375891B2 (en
Inventor
Takao Nishimura
隆雄 西村
Tetsuya Hiraoka
哲也 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2011167919A priority Critical patent/JP5375891B2/en
Publication of JP2011216916A publication Critical patent/JP2011216916A/en
Application granted granted Critical
Publication of JP5375891B2 publication Critical patent/JP5375891B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

PROBLEM TO BE SOLVED: To surely perform wire bonding to an electrode terminal while preventing contact between an electrode terminal and a die pad.SOLUTION: In a passive component 15, vertical heights of electrode terminals 16, 16 are formed higher than the height of an element 17. More specifically, cross-sectional areas of the electrode terminals 16, 16 are formed slightly larger than a cross-sectional area of the element 17. Consequently, upper and lower portions of the electrode terminals 16, 16 are located so as to be slightly higher than (protruding from) the element 17. In the passive component 15, the element 17 is bonded substantially in parallel with a substrate surface to a high position 28 through an adhesive 33, and a part (lower end portion) of the electrode terminals 16, 16 is located in the space within recesses 27, 27, respectively. Accordingly, a predetermined gap is formed between the electrode terminals 16, 16 and a die pad 21.

Description

本発明は半導体装置に関し、特に、電子部品と受動部品とがボンディングワイヤにより電気的に接続されて構成される半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device configured by electrically connecting electronic components and passive components by bonding wires.

ＬＳＩ（Large Scale Integration）等の半導体チップ（半導体素子）では、例えば半導体チップ内の回路の同時スイッチングにより生じる電源バウンスまたはＧＮＤ（グラウンド）バウンスを抑制するために、電源回路と接地回路との間にキャパシタ（コンデンサ）を接続する。これにより安定した給電を行うことができる。このようなキャパシタはバイパスコンデンサ（以下パスコンという）と称される。   In a semiconductor chip (semiconductor element) such as an LSI (Large Scale Integration), for example, in order to suppress a power bounce or a GND (ground) bounce caused by simultaneous switching of circuits in the semiconductor chip, a gap between a power circuit and a ground circuit Connect the capacitor (capacitor). Thereby, stable power feeding can be performed. Such a capacitor is called a bypass capacitor (hereinafter referred to as a bypass capacitor).

また、電源ラインに入ってくる高周波ノイズをカットするために、電源ラインに対して直列にインダクタを接続することも行われる。このようなインダクタは電源フィルタと称される。   In addition, an inductor is connected in series with the power supply line in order to cut high-frequency noise entering the power supply line. Such an inductor is called a power supply filter.

このようにパスコンまたは電源フィルタ等の受動素子を、半導体チップを搭載した半導体装置に内蔵して半導体チップと接続することにより、半導体チップ内の回路に、より近接してパスコンや電源フィルタを配置することができ、半導体チップの動作を安定させ、電気特性を向上させることができる。また、半導体装置を搭載するシステムボードに個別にパスコンまたは電源フィルタ等の受動素子を搭載する必要がなくなり、システムボード上の部品点数を低減することができ、係るシステムの小形化を図ることができる。   In this way, a passive element such as a bypass capacitor or a power supply filter is built in a semiconductor device mounted with a semiconductor chip and connected to the semiconductor chip, so that the bypass capacitor and the power supply filter are arranged closer to the circuit in the semiconductor chip. Therefore, the operation of the semiconductor chip can be stabilized and the electrical characteristics can be improved. In addition, it is not necessary to separately mount a passive element such as a bypass capacitor or a power supply filter on the system board on which the semiconductor device is mounted, the number of parts on the system board can be reduced, and the size of the system can be reduced. .

このような半導体装置において、内蔵される受動素子としてチップ部品状の受動部品を用いて、半導体チップと受動部品との接続をボンディングワイヤにより行う構成が知られている。   In such a semiconductor device, a configuration is known in which a chip-shaped passive component is used as a built-in passive element, and the semiconductor chip and the passive component are connected by a bonding wire.

チップ部品状の受動部品を用いることで、例えば、いわゆる１００５部品、０６０３部品、０４０２部品と称されるような外形寸法が規格化されたチップコンデンサやチップインダクタ等の汎用のチップ部品を利用できるため、半導体装置を安価に製造することができる。なお、１００５部品は外形寸法が１．０ｍｍ×０．５ｍｍ×０．５ｍｍであり、０６０３部品は外形寸法が０．６ｍｍ×０．３ｍｍ×０．３ｍｍであり、０４０２部品は外形寸法が０．４ｍｍ×０．２ｍｍ×０．２ｍｍであり、いずれも長手方向の両端部に電極端子を設けた形状を有する。   By using a passive component in the form of a chip component, for example, general-purpose chip components such as a so-called 1005 component, 0603 component, and 0402 component that have standardized external dimensions such as a chip capacitor and a chip inductor can be used. A semiconductor device can be manufactured at low cost. In addition, 1005 parts have an outer dimension of 1.0 mm × 0.5 mm × 0.5 mm, 0603 parts have an outer dimension of 0.6 mm × 0.3 mm × 0.3 mm, and 0402 parts have an outer dimension of 0.2 mm. 4 mm × 0.2 mm × 0.2 mm, each having a shape in which electrode terminals are provided at both ends in the longitudinal direction.

ここで、受動部品と半導体チップとをボンディングワイヤを用いて相互に接続する方法が知られている（例えば、特許文献１、２参照）。
これにより、導体パターン部の面積を縮小でき、半導体装置を小型化することができる。また、導体パターンを介することなくボンディングワイヤにより半導体チップと受動部品とを相互に接続するため、半導体装置の動作をより安定させ、電気特性を向上させることができる。 Here, a method of connecting a passive component and a semiconductor chip to each other using a bonding wire is known (for example, see Patent Documents 1 and 2).
Thereby, the area of a conductor pattern part can be reduced and a semiconductor device can be reduced in size. Further, since the semiconductor chip and the passive component are connected to each other by the bonding wire without using the conductor pattern, the operation of the semiconductor device can be further stabilized and the electrical characteristics can be improved.

特開平８−１６２６０７号公報（図２）JP-A-8-162607 (FIG. 2) 特開２００４−４７８１１号公報（第１８頁、図６、図７）JP 2004-47811 A (page 18, FIG. 6, FIG. 7)

ところで、このようなチップ部品状の受動部品は、一般に半田または導電性接着剤等を用いてリードフレームのインナーリード部や配線基板の電極パッド等の導体パターン部に搭載されることが多いが、この場合、半田や導電性接着剤の濡れ広がる領域を考慮した面積の導体パターンが必要となり、さらにはこの導体パターンと半導体チップとの間をボンディングワイヤによって接続を行うためのボンディング領域が必要となる。   By the way, such a passive component in the form of a chip component is generally mounted on a conductor pattern portion such as an inner lead portion of a lead frame or an electrode pad of a wiring board using solder or a conductive adhesive. In this case, a conductor pattern having an area in consideration of the area where the solder or the conductive adhesive spreads is required, and further, a bonding area for connecting the conductor pattern and the semiconductor chip with a bonding wire is required. .

ここで特許文献１にあっては、リードフレームのダイパッド上に半導体チップとコンデンサとが近接して搭載・固着され、係る半導体チップ、コンデンサおよびリードフレーム間がワイヤにより相互に接続されて、モールド樹脂により封止された構成が開示されている。なお、半導体チップ、コンデンサ等の固着手段については詳述されていない。   Here, in Patent Document 1, a semiconductor chip and a capacitor are mounted and fixed in proximity to each other on a die pad of a lead frame, and the semiconductor chip, the capacitor, and the lead frame are connected to each other by a wire. The structure sealed by is disclosed. It should be noted that fixing means such as a semiconductor chip and a capacitor are not described in detail.

一方、特許文献２にあっては、リードフレームのダイパッド（ステージ）上に、半導体チップと受動部品を並んで搭載し、半導体チップと受動部品とをボンディングワイヤで接続した構成が開示されている。ダイパッドの受動部品を搭載部位には、エッチング等により凹部を形成し、受動部品の全体が、この凹部内に絶縁テープを介して搭載されている。   On the other hand, Patent Document 2 discloses a configuration in which a semiconductor chip and a passive component are mounted side by side on a die pad (stage) of a lead frame, and the semiconductor chip and the passive component are connected by a bonding wire. A concave portion is formed by etching or the like at a portion where the passive component of the die pad is mounted, and the entire passive component is mounted in the concave portion via an insulating tape.

このような構成とすることで、絶縁テープを介して受動部品を搭載するため受動部品の両端の電極端子がダイパッドに接触することを防止し、受動部品は半導体チップの回路に近い部分に配置されることで半導体装置の電気特性を向上させ、動作を安定させることができる。また、ダイパッドに凹部を構成して、この内部に収まるように受動部品を搭載しているため、受動部品を搭載する高さを低くすることができる。   By adopting such a configuration, the passive component is mounted via the insulating tape, so that the electrode terminals at both ends of the passive component are prevented from coming into contact with the die pad, and the passive component is disposed in a portion close to the circuit of the semiconductor chip. Thus, the electrical characteristics of the semiconductor device can be improved and the operation can be stabilized. Moreover, since the recessed part is comprised in the die pad and the passive component is mounted so that it may be settled in this, the height which mounts a passive component can be made low.

しかしながら、これらの先行例にあっては、受動部品をダイパッドに搭載・固着する際、接着物として絶縁テープを用いているが、所定の大きさに加工されたテープ部材を準備し、テープ部材を凹部に貼り付ける工程を要するため工程が複雑化する。   However, in these preceding examples, when mounting and fixing the passive component to the die pad, an insulating tape is used as an adhesive. However, a tape member processed to a predetermined size is prepared, and the tape member is Since a process of attaching to the recess is required, the process becomes complicated.

前記絶縁テープ部材に代えて、ペースト状の絶縁性接着剤を用いる方法も考えられるが、この方法は半導体装置の製造時に次のような問題が生じる可能性が大きい。
（１）ダイパッド上にディスペンサ等により塗布供給されたペースト状の絶縁性接着剤上に、受動部品を載置する際、係る受動部品に付与する荷重が過大になった場合には、受動部品の電極端子とダイパッドとが接触してショートしてしまう場合がある。 A method of using a paste-like insulating adhesive instead of the insulating tape member is also conceivable, but this method is highly likely to cause the following problems during the manufacture of a semiconductor device.
(1) When a passive component is placed on a paste-like insulating adhesive applied and supplied onto a die pad by a dispenser or the like, if the load applied to the passive component is excessive, There is a case where the electrode terminal and the die pad come into contact with each other to cause a short circuit.

（２）逆に受動部品に付与する荷重が過少になった場合には、受動部品がダイパッド上に傾斜して搭載されてしまう場合があり、この状態で受動部品の電極端子にワイヤボンディングを行うと、ワイヤ先端が電極端子に確実に接続されない場合がある。   (2) On the contrary, when the load applied to the passive component becomes too small, the passive component may be inclined and mounted on the die pad. In this state, wire bonding is performed on the electrode terminal of the passive component. In some cases, the wire tip is not securely connected to the electrode terminal.

本発明はこのような点に鑑みてなされたものであり、電極端子とダイパッドとの接触を防止するとともに、電極端子にワイヤボンディングを確実に行うことができる半導体装置を提供することを目的とする。   The present invention has been made in view of these points, and an object of the present invention is to provide a semiconductor device capable of preventing contact between an electrode terminal and a die pad and reliably performing wire bonding to the electrode terminal. .

本発明では上記課題を解決するために、電気絶縁性の封止材により封止された半導体装置において、絶縁性を備える柱状の本体部と、前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子とを有する受動部品と、少なくとも１つの前記電極端子にボンディングワイヤを介して接続された半導体素子と、前記受動部品と前記半導体素子とがそれぞれ接着層を介して載置され、前記本体部を基板面と略平行になるように支持しているベース基板と、を備え、前記ベース基板の前記本体部に対応する部位に、前記電極端子に対応する部位よりも高さが高い凸部が形成されていることを特徴とする半導体装置が提供される。   In the present invention, in order to solve the above-described problem, in a semiconductor device sealed with an electrically insulating sealing material, a columnar main body portion having insulation properties and both end portions in the axial direction of the main body portion are provided. A passive component having a pair of electrode terminals, a semiconductor element connected to at least one of the electrode terminals via a bonding wire, and the passive component and the semiconductor element are mounted via an adhesive layer, respectively. A base substrate that supports the main body so as to be substantially parallel to the substrate surface, and a portion corresponding to the main body of the base substrate is higher than a portion corresponding to the electrode terminal. Provided is a semiconductor device in which convex portions are formed.

本発明は、受動部品がベース基板と略平行になるように支持され、かつ電極端子はベース基板との接触が防止されるよう構成したので、電極端子とベース基板との接触を防止するとともに、受動部品にワイヤボンディングを確実に行うことができる。   In the present invention, since the passive component is supported so as to be substantially parallel to the base substrate, and the electrode terminal is configured to prevent contact with the base substrate, the contact between the electrode terminal and the base substrate is prevented, Wire bonding can be reliably performed on the passive component.

実施の形態の半導体装置を示す斜視図である。It is a perspective view which shows the semiconductor device of embodiment. 第１の実施の形態の半導体装置の内部を示す平面図である。It is a top view which shows the inside of the semiconductor device of 1st Embodiment. 受動部品を示す斜視図である。It is a perspective view which shows a passive component. 第１の実施の形態の半導体装置のリードフレームを示す図である。1 is a diagram illustrating a lead frame of a semiconductor device according to a first embodiment. 図２に示す半導体装置のＡ−Ａ線での断面図である。It is sectional drawing in the AA of the semiconductor device shown in FIG. 図２に示す半導体装置のＢ−Ｂ線での断面図である。It is sectional drawing in the BB line of the semiconductor device shown in FIG. 第１の実施の形態の半導体装置のリードフレームの変形例を示す図である。It is a figure which shows the modification of the lead frame of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device of 1st Embodiment. 第１の実施の形態の半導体装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the semiconductor device of 1st Embodiment. 第２の実施の形態の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of 2nd Embodiment. 第３の実施の形態の半導体装置のリードフレームを示す図である。It is a figure which shows the lead frame of the semiconductor device of 3rd Embodiment. 第３の実施の形態の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of 3rd Embodiment. 第４の実施の形態の半導体装置のリードフレームを示す図である。It is a figure which shows the lead frame of the semiconductor device of 4th Embodiment. 第４の実施の形態の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of 4th Embodiment. 第５の実施の形態の半導体装置のリードフレームを示す図である。It is a figure which shows the lead frame of the semiconductor device of 5th Embodiment. 第５の実施の形態の半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device of 5th Embodiment. 第５の実施の形態の半導体装置の受動部品の配置を説明する平面図である。It is a top view explaining arrangement | positioning of the passive component of the semiconductor device of 5th Embodiment. 第６の実施の形態の半導体装置のリードフレームを示す図である。It is a figure which shows the lead frame of the semiconductor device of 6th Embodiment. 第６の実施の形態の半導体装置の受動部品の配置を説明する平面図である。It is a top view explaining arrangement | positioning of the passive component of the semiconductor device of 6th Embodiment. 第７の実施の形態の半導体装置の内部を示す平面図である。It is a top view which shows the inside of the semiconductor device of 7th Embodiment. 図２１に示す半導体装置のリードフレームを示す図である。FIG. 22 is a diagram showing a lead frame of the semiconductor device shown in FIG. 21. 第８の実施の形態の半導体装置の内部を示す平面図である。It is a top view which shows the inside of the semiconductor device of 8th Embodiment. 図２３の半導体装置のＡ−Ａ線での断面図である。FIG. 24 is a cross-sectional view taken along line AA of the semiconductor device of FIG. 23. 図２３の半導体装置のＢ−Ｂ線での断面図である。FIG. 24 is a cross-sectional view of the semiconductor device of FIG. 23 taken along line BB. 第９の実施の形態の半導体装置の内部を示す平面図である。It is a top view which shows the inside of the semiconductor device of 9th Embodiment. 図２６に示す半導体装置のリードフレームを示す図である。FIG. 27 is a diagram showing a lead frame of the semiconductor device shown in FIG. 26.

以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は、実施の形態の半導体装置を示す斜視図である。
半導体装置１０は、ＳＯＰ（Small Outline Package）タイプのＬＳＩパッケージであり、後述する半導体素子をリードフレームに設置して電気絶縁性を備える封止部材３０にて封止されている。また、封止部材３０の両側面には、それぞれ半導体素子に電気的に接続された４本のアウターリード２３が設けられている。封止部材３０の構成材料としては、例えばエポキシ樹脂等が挙げられる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a perspective view illustrating a semiconductor device according to an embodiment.
The semiconductor device 10 is an SOP (Small Outline Package) type LSI package, and a semiconductor element described later is placed on a lead frame and sealed with a sealing member 30 having electrical insulation. Further, four outer leads 23 that are electrically connected to the semiconductor elements are provided on both side surfaces of the sealing member 30. Examples of the constituent material of the sealing member 30 include an epoxy resin.

図２は、第１の実施の形態の半導体装置の内部を示す平面図である。
なお、以下では図２中の上側を「上」、下側を「下」、右側を「右」という。
半導体装置１０は、半導体素子１１と、受動部品１５と、複数のワイヤ（ボンディングワイヤ）１８と、ダイパッド（ベース基板）２１とダイパッド２１の周囲に設けられた複数のインナーリード２２とアウターリード２３と一対の支持部２４、２４とを備えるリードフレーム２０とを有している。 FIG. 2 is a plan view showing the inside of the semiconductor device according to the first embodiment.
In the following, the upper side in FIG. 2 is referred to as “upper”, the lower side is referred to as “lower”, and the right side is referred to as “right”.
The semiconductor device 10 includes a semiconductor element 11, a passive component 15, a plurality of wires (bonding wires) 18, a die pad (base substrate) 21, a plurality of inner leads 22 and outer leads 23 provided around the die pad 21. The lead frame 20 includes a pair of support portions 24 and 24.

リードフレーム２０の構成材料としては特に限定されないが、例えば鉄（Ｆｅ）−ニッケル合金、銅（Ｃｕ）および銅合金の導体等が挙げられる。また、リードフレーム２０の板厚は例えば０．１２５ｍｍ、０．１５ｍｍ、０．２ｍｍまたは０．２５ｍｍ程度である。   The constituent material of the lead frame 20 is not particularly limited, and examples thereof include iron (Fe) -nickel alloy, copper (Cu), and copper alloy conductors. The lead frame 20 has a plate thickness of, for example, about 0.125 mm, 0.15 mm, 0.2 mm, or 0.25 mm.

各インナーリード２２は、それぞれ１つのアウターリード２３に電気的に接続されている。
半導体素子１１は、ダイパッド２１上に層状の接着剤３２を介して配置されている。また、半導体素子１１は、その表面上に配設された複数の電極パッド１２を備えている。 Each inner lead 22 is electrically connected to one outer lead 23.
The semiconductor element 11 is disposed on the die pad 21 via a layered adhesive 32. The semiconductor element 11 includes a plurality of electrode pads 12 disposed on the surface thereof.

接着剤３２の構成材料としては特に限定されないが、例えばエポキシ樹脂、ポリイミド樹脂等からなる熱硬化性または熱可塑性の樹脂が挙げられる。また、これらに銀（Ａｇ）、ニッケル（Ｎｉ）、カーボン（Ｃ）等の導電性粒子が含まれていてもよい。   Although it does not specifically limit as a constituent material of the adhesive agent 32, For example, the thermosetting or thermoplastic resin which consists of an epoxy resin, a polyimide resin, etc. is mentioned. Moreover, conductive particles such as silver (Ag), nickel (Ni), and carbon (C) may be included in these.

電極パッド１２は、それぞれワイヤ１８により複数のインナーリード２２にそれぞれ電気的に接続されている。
図３は、受動部品を示す斜視図である。 The electrode pads 12 are electrically connected to the plurality of inner leads 22 by wires 18 respectively.
FIG. 3 is a perspective view showing a passive component.

図３に示すように、受動部品１５は、半導体素子１１の近傍（図２中右側）に配置されている。この受動部品１５は、ダイパッド２１上に絶縁性を備える接着剤（接着層）３３を介して配置されている。接着剤３３の構成材料としては特に限定されないが、例えばエポキシ樹脂、ポリイミド樹脂等からなる熱硬化性の樹脂で構成されている。   As shown in FIG. 3, the passive component 15 is disposed in the vicinity of the semiconductor element 11 (right side in FIG. 2). The passive component 15 is disposed on the die pad 21 via an adhesive (adhesive layer) 33 having insulating properties. Although it does not specifically limit as a constituent material of the adhesive agent 33, For example, it is comprised with the thermosetting resin which consists of an epoxy resin, a polyimide resin, etc.

受動部品１５は柱状（直方体）をなしており、絶縁性を備え、中央に設けられた素体部（本体部）１７と、素体部１７の両端部にそれぞれ設けられた電極端子１６、１６とを有している。そして受動部品１５は、電極端子１６、１６およびワイヤ１８、１８を介して半導体素子１１上の電極パッド１２に接続されている。   The passive component 15 has a columnar shape (cuboid), has an insulating property, and has an element body portion (main body portion) 17 provided at the center, and electrode terminals 16 and 16 provided at both ends of the element body portion 17, respectively. And have. The passive component 15 is connected to the electrode pad 12 on the semiconductor element 11 through the electrode terminals 16 and 16 and the wires 18 and 18.

この受動部品１５としては、特に限定されないが例えばバイパスコンデンサ（パスコン）として機能するコンデンサやノイズフィルタとしてのインダクタや抵抗等が挙げられる。   The passive component 15 is not particularly limited, and examples thereof include a capacitor that functions as a bypass capacitor (pass capacitor), an inductor as a noise filter, a resistor, and the like.

なお、受動部品１５とインナーリード２２とがワイヤ１８を用いて電気的に接続されていてもよい。
ワイヤ１８は、例えば金、アルミニウム等の金属で構成されている。 The passive component 15 and the inner lead 22 may be electrically connected using the wire 18.
The wire 18 is made of a metal such as gold or aluminum.

図４は、第１の実施の形態の半導体装置のリードフレームを示す図であり、図４（ａ）は、リードフレームを示す部分平面図であり、図４（ｂ）は、図４（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図４（ｃ）は、図４（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。   FIG. 4 is a diagram showing a lead frame of the semiconductor device of the first embodiment, FIG. 4 (a) is a partial plan view showing the lead frame, and FIG. 4 (b) is a diagram of FIG. 4A is a cross-sectional view taken along line AA of FIG. 4A, and FIG. 4C is a cross-sectional view taken along line BB of the lead frame shown in FIG.

これらの図に示すように、ダイパッド２１の電極端子１６、１６に対応する部位には電極端子１６、１６の形状（大きさ）に対応する凹部２７、２７が設けられている。これらの凹部２７、２７に挟まれたダイパッド２１の部位が高位部２８を構成している。なお、凹部２７の深さとしては、電極端子１６の形状等に応じて形成され特に限定されないが、例えば５μｍ〜８０μｍ程度である。   As shown in these drawings, concave portions 27 and 27 corresponding to the shapes (sizes) of the electrode terminals 16 and 16 are provided at portions corresponding to the electrode terminals 16 and 16 of the die pad 21. A portion of the die pad 21 sandwiched between the concave portions 27 and 27 constitutes a high-order portion 28. The depth of the recess 27 is formed according to the shape of the electrode terminal 16 and the like and is not particularly limited, but is, for example, about 5 μm to 80 μm.

図５は、図２に示す半導体装置のＡ−Ａ線での断面図であり、図６は、図２に示す半導体装置のＢ−Ｂ線での断面図である。
図６に示すように受動部品１５は、電極端子１６、１６の図６中上下方向の長さ（以下、高さという）が、素体部１７の高さよりも高く形成されている。より詳しくは、電極端子１６、１６の断面積は、素体部１７の断面積よりも若干大きく形成されている。これにより電極端子１６、１６の上部および下部が、素体部１７よりも若干高くなるように（はみだすように）位置している。 5 is a cross-sectional view taken along line AA of the semiconductor device shown in FIG. 2, and FIG. 6 is a cross-sectional view taken along line BB of the semiconductor device shown in FIG.
As shown in FIG. 6, the passive component 15 is formed such that the length of the electrode terminals 16, 16 in the vertical direction (hereinafter referred to as height) in FIG. 6 is higher than the height of the element body portion 17. More specifically, the cross-sectional area of the electrode terminals 16, 16 is slightly larger than the cross-sectional area of the element body portion 17. Accordingly, the upper and lower portions of the electrode terminals 16 and 16 are positioned so as to be slightly higher than the element body portion 17 (so as to protrude).

受動部品１５は、素体部１７が接着剤３３を介して高位部２８に基板面と略平行になるように固着されており、電極端子１６、１６の一部（下端部）は、凹部２７、２７内の空間にそれぞれ位置する。これにより、電極端子１６、１６とダイパッド２１との間に所定の間隙が形成されている。このため、半導体装置１０によれば、簡易な構成で受動部品１５とダイパッド２１との接触を容易かつ確実に防止することができる。また、半導体装置１０の小型化（薄型化）を図ることができる。   The passive component 15 is fixed to the high-order part 28 with the base part 17 via the adhesive 33 so as to be substantially parallel to the substrate surface, and a part (lower end part) of the electrode terminals 16, 16 is formed in the concave part 27. , 27, respectively. Thereby, a predetermined gap is formed between the electrode terminals 16 and 16 and the die pad 21. For this reason, according to the semiconductor device 10, it is possible to easily and reliably prevent the contact between the passive component 15 and the die pad 21 with a simple configuration. In addition, the semiconductor device 10 can be downsized (thinned).

なお、本実施の形態では、凹部２７、２７は、別個のものとしたがこれに限らず、凹部が一体的に形成されていてもよい。以下、半導体装置１０の変形例を示す。
図７は、第１の実施の形態の半導体装置のリードフレームの変形例を示す図であり、図７（ａ）は、半導体装置のリードフレームを示す平面図であり、図７（ｂ）は、図７（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図７（ｃ）は、図７（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。 In the present embodiment, the recesses 27 are separate, but the present invention is not limited to this, and the recesses may be integrally formed. Hereinafter, modifications of the semiconductor device 10 will be described.
FIG. 7 is a view showing a modification of the lead frame of the semiconductor device of the first embodiment, FIG. 7A is a plan view showing the lead frame of the semiconductor device, and FIG. 7A is a cross-sectional view taken along line AA of the lead frame shown in FIG. 7A, and FIG. 7C is a cross-sectional view taken along line BB of the lead frame shown in FIG.

図７に示すように、半導体装置１０は、ダイパッド２１上に、平面視で受動部品１５を囲むように環状の凹部２７が形成され、凹部２７の内部に、その高さが凹部２７の深さと略等しい高位部２８（凸部）が形成された構成となっていてもよい。   As shown in FIG. 7, in the semiconductor device 10, an annular recess 27 is formed on the die pad 21 so as to surround the passive component 15 in a plan view, and the height of the recess 27 is equal to the depth of the recess 27. The configuration may be such that approximately the same high-order part 28 (convex part) is formed.

次に、本発明の半導体装置の製造方法について図２〜図６に示す半導体装置１０を製造する場合を一例として説明する。
図８〜図１０は、第１の実施の形態の半導体装置の製造方法を示す断面図である。 Next, the manufacturing method of the semiconductor device of the present invention will be described by taking as an example the case of manufacturing the semiconductor device 10 shown in FIGS.
8 to 10 are cross-sectional views illustrating the method of manufacturing the semiconductor device according to the first embodiment.

まず、図８に示すように、薄板の金属を加工して受動部品１５の電極端子１６、１６の形状に対応する凹部２７、２７が形成されたダイパッド２１、インナーリード２２、アウターリード２３、支持部２４、および外枠３１（周辺フレーム部分）を有するリードフレーム２０を用意する。   First, as shown in FIG. 8, a die pad 21 in which concave portions 27 and 27 corresponding to the shapes of the electrode terminals 16 and 16 of the passive component 15 are formed by processing a thin metal plate, the inner lead 22, the outer lead 23, and the support A lead frame 20 having a portion 24 and an outer frame 31 (peripheral frame portion) is prepared.

凹部２７、２７の製造方法は特に限定されないが、例えばエッチング（ハーフエッチング）等により化学的に製造する方法やスタンピング／金型による型押し整形やバイト研削等の機械的な加工により製造する方法等が挙げられる。   The manufacturing method of the recesses 27 and 27 is not particularly limited. For example, a method of manufacturing chemically by etching (half-etching) or the like, a method of manufacturing by stamping / molding using a die or mechanical processing such as bite grinding, etc. Is mentioned.

次に、図９（ａ）に示すように、ダイパッド２１の半導体素子１１を配置する部位にノズル２００から接着剤３２を吐出する。
次に、図９（ｂ）に示すように、接着剤３２を介してダイパッド２１と半導体素子１１とを接着（固着）する。 Next, as illustrated in FIG. 9A, the adhesive 32 is discharged from the nozzle 200 to a portion of the die pad 21 where the semiconductor element 11 is disposed.
Next, as shown in FIG. 9B, the die pad 21 and the semiconductor element 11 are bonded (fixed) via an adhesive 32.

次に、図９（ｃ）に示すように、凹部２７、２７および高位部２８にノズル２１０から接着剤３３を吐出する。
次に、図９（ｄ）および図９（ｄ１）に示すように、受動部品１５を、素体部１７が高位部２８上に位置し、電極端子１６、１６がそれぞれ凹部２７、２７上に位置するように配設し、受動部品１５とダイパッド２１とを未硬化の接着剤３３を介して仮接着する。このとき受動部品１５に図中矢印で示す方向に所定の圧力を加えることにより、受動部品１５が安定する。ここで、受動部品１５に加える圧力は、接着剤３３の粘度に応じて適宜調整され、例えば０．５Ｎ〜４Ｎ程度である。 Next, as shown in FIG. 9C, the adhesive 33 is discharged from the nozzle 210 into the concave portions 27 and 27 and the high-order portion 28.
Next, as shown in FIG. 9 (d) and FIG. 9 (d1), the passive component 15 has the element body portion 17 positioned on the high-order portion 28, and the electrode terminals 16 and 16 on the concave portions 27 and 27, respectively. The passive component 15 and the die pad 21 are temporarily bonded via an uncured adhesive 33. At this time, the passive component 15 is stabilized by applying a predetermined pressure to the passive component 15 in the direction indicated by the arrow in the drawing. Here, the pressure applied to the passive component 15 is appropriately adjusted according to the viscosity of the adhesive 33 and is, for example, about 0.5N to 4N.

次に、図１０（ｅ）に示すように、所定温度で加熱して接着剤３３を硬化させることにより、受動部品１５が接着剤３３を介してダイパッド２１に固着する。
次に、図１０（ｆ）に示すように、ワイヤ１８を用いて半導体素子１１と各電極端子１６とをそれぞれ接続する。 Next, as shown in FIG. 10E, the passive component 15 is fixed to the die pad 21 via the adhesive 33 by heating at a predetermined temperature to cure the adhesive 33.
Next, as shown in FIG. 10 (f), the semiconductor element 11 and each electrode terminal 16 are connected using wires 18.

次に、図１０（ｇ）に示すように、封止部材３０を用いて封止する。
次に、図示しないアウターリードの整形加工を行う。
以上で半導体装置１０が完成する。 Next, as shown in FIG. 10G, the sealing member 30 is used for sealing.
Next, shaping of an outer lead (not shown) is performed.
Thus, the semiconductor device 10 is completed.

この半導体装置１０の製造方法によれば、受動部品１５の電極端子１６、１６に対応する部位に凹部２７、２７を設け、高位部２８にて素体部１７をダイパッド２１と略平行に支持するようにしたので受動部品１５をダイパッド２１に対して傾くことなく配置することができる。よって、受動部品１５に対してワイヤボンディングを容易かつ確実に行うことができ、また、ダイパッド２１上に配設された未硬化の接着剤３３上に受動部品１５を載置する際、受動部品１５に付与する荷重が過大になった場合でも電極端子１６とダイパッド２１との間に所定の間隙が形成されているため電極端子１６とダイパッド２１への接触を防止することができる。これにより、簡易な工程で電極端子１６とダイパッド２１とのショートを防止することができる。   According to the method for manufacturing the semiconductor device 10, the recesses 27 are provided in the portions corresponding to the electrode terminals 16, 16 of the passive component 15, and the element body portion 17 is supported substantially parallel to the die pad 21 by the high-order portion 28. Since it did in this way, the passive component 15 can be arrange | positioned without inclining with respect to the die pad 21. FIG. Therefore, wire bonding can be easily and reliably performed on the passive component 15, and when the passive component 15 is placed on the uncured adhesive 33 disposed on the die pad 21, the passive component 15 Even when the load applied to the electrode is excessive, a predetermined gap is formed between the electrode terminal 16 and the die pad 21, so that contact between the electrode terminal 16 and the die pad 21 can be prevented. Thereby, a short circuit between the electrode terminal 16 and the die pad 21 can be prevented by a simple process.

なお、前述した半導体装置１０の製造方法ではダイパッド２１と半導体素子１１とを接着した後に、接着剤３３を配設しているが、接着剤３３をダイパッド２１に配設した後に、ダイパッド２１と半導体素子１１とを接着してもよい。また、接着剤３２としてペースト状のものを用いたが、これに限らずフィルム状の接着剤を用いてもよく、例えば予めフィルム状の接着剤３２を半導体素子１１の下面に貼り付けておいてもよい。   In the manufacturing method of the semiconductor device 10 described above, the adhesive 33 is disposed after the die pad 21 and the semiconductor element 11 are bonded. However, after the adhesive 33 is disposed on the die pad 21, the die pad 21 and the semiconductor are disposed. The element 11 may be bonded. Moreover, although the paste-like thing was used as the adhesive agent 32, not only this but a film-like adhesive agent may be used, for example, the film-like adhesive agent 32 is previously stuck on the lower surface of the semiconductor element 11. Also good.

次に、半導体装置の第２の実施の形態について説明する。
図１１は、第２の実施の形態の半導体装置を示す断面図である。
なお、以下の図面では、図面を見やすくするため封止部材３０の図示を省略している。 Next, a second embodiment of the semiconductor device will be described.
FIG. 11 is a cross-sectional view showing the semiconductor device of the second embodiment.
In the following drawings, the sealing member 30 is not shown for easy viewing of the drawings.

以下、第２の実施の形態の半導体装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ａは、リードフレーム２０ａ（ダイパッド２１ａ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。 Hereinafter, the semiconductor device according to the second embodiment will be described focusing on the differences from the first embodiment described above, and description of similar matters will be omitted.
The semiconductor device 10a is different from the lead frame 20 (die pad 21) of the first embodiment in the configuration of the lead frame 20a (die pad 21a).

ダイパッド２１ａには、図１１中左側の電極端子１６（電極端子１６、１６のうちのいずれか一方）に対応する部位のみに凹部２７が設けられている。
そしてダイパッド２１ａの、右側の（他方の）電極端子１６に対応する部位はグラウンド電位に接続されている。よって、右側の電極端子１６がグラウンド電位に接続されている場合は、右側の電極端子１６がダイパッド２１ａに接触した場合でも凹部２７によってダイパッド２１ａと左側の電極端子１６とは離間されているため、右側の電極端子１６と左側の電極端子１６とのショートを防止することができ、受動部品１５の動作機能が損なわれることを防止できる。 The die pad 21a is provided with a recess 27 only in a portion corresponding to the left electrode terminal 16 (any one of the electrode terminals 16 and 16) in FIG.
A portion of the die pad 21a corresponding to the right (other) electrode terminal 16 is connected to the ground potential. Therefore, when the right electrode terminal 16 is connected to the ground potential, the die pad 21a and the left electrode terminal 16 are separated by the recess 27 even when the right electrode terminal 16 contacts the die pad 21a. A short circuit between the right electrode terminal 16 and the left electrode terminal 16 can be prevented, and the operation function of the passive component 15 can be prevented from being impaired.

この第２の実施の形態の半導体装置１０ａによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。
次に、半導体装置の第３の実施の形態について説明する。 According to the semiconductor device 10a of the second embodiment, the same effect as that of the semiconductor device 10 of the first embodiment can be obtained.
Next, a third embodiment of the semiconductor device will be described.

図１２は、第３の実施の形態の半導体装置のリードフレームを示す図であり、図１２（ａ）は、半導体装置のリードフレームを示す平面図であり、図１２（ｂ）は、図１２（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図１２（ｃ）は、図１２（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。   FIG. 12 is a view showing a lead frame of the semiconductor device of the third embodiment, FIG. 12A is a plan view showing the lead frame of the semiconductor device, and FIG. It is sectional drawing in the AA line of the lead frame shown to (a), FIG.12 (c) is sectional drawing in the BB line of the lead frame shown to Fig.12 (a).

以下、第３の実施の形態の半導体装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｂは、リードフレーム２０ｂ（ダイパッド２１ｂ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。 Hereinafter, the semiconductor device according to the third embodiment will be described focusing on the differences from the first embodiment described above, and description of similar matters will be omitted.
The semiconductor device 10b is different from the lead frame 20 (die pad 21) of the first embodiment in the configuration of the lead frame 20b (die pad 21b).

ダイパッド２１ｂには、素体部１７に対応する部位に、ダイパッド２１ｂの他の部分よりも高さの高い高位部２８ａが設けられている。この高位部２８ａは、例えばエッチング等により形成することができる。   The die pad 21b is provided with a high portion 28a having a height higher than that of other portions of the die pad 21b at a portion corresponding to the element body portion 17. This high-order part 28a can be formed by etching etc., for example.

図１３は、第３の実施の形態の半導体装置を示す断面図である。
図１３に示すように、素体部１７が接着剤３３を介して高位部２８ａに支持されることにより電極端子１６、１６とダイパッド２１ｂの電極端子１６、１６にそれぞれ対応する部位２７ａ、２７ａとの間に所定の間隙が形成されている。 FIG. 13 is a cross-sectional view showing a semiconductor device according to the third embodiment.
As shown in FIG. 13, when the element body portion 17 is supported by the high-order portion 28a through the adhesive 33, the electrode terminals 16, 16 and the portions 27a, 27a corresponding to the electrode terminals 16, 16 of the die pad 21b, A predetermined gap is formed between the two.

この第３の実施の形態の半導体装置１０ｂによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。
次に、半導体装置の第４の実施の形態について説明する。 According to the semiconductor device 10b of the third embodiment, the same effect as that of the semiconductor device 10 of the first embodiment can be obtained.
Next, a fourth embodiment of the semiconductor device will be described.

図１４は、第４の実施の形態の半導体装置のリードフレームを示す図であり、図１４（ａ）は、半導体装置のリードフレームを示す平面図であり、図１４（ｂ）は、図１４（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図１４（ｃ）は、図１４（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。   FIG. 14 is a view showing a lead frame of the semiconductor device according to the fourth embodiment, FIG. 14A is a plan view showing the lead frame of the semiconductor device, and FIG. 14A is a cross-sectional view taken along line AA of the lead frame shown in FIG. 14A, and FIG. 14C is a cross-sectional view taken along line BB of the lead frame shown in FIG.

以下、第４の実施の形態の半導体装置について、前述した第３の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｃは、リードフレーム２０ｃ（ダイパッド２１ｃ）の構成が第３の実施の形態のリードフレーム２０ｂ（ダイパッド２１ｂ）と異なっている。 Hereinafter, the semiconductor device according to the fourth embodiment will be described focusing on the differences from the above-described third embodiment, and description of similar matters will be omitted.
The semiconductor device 10c differs from the lead frame 20b (die pad 21b) of the third embodiment in the configuration of the lead frame 20c (die pad 21c).

ダイパッド２１ｃには、素体部１７に対応する部位に他の部分よりも高さの高い複数（本実施の形態では２つ）の高位部（凸部）２８ｂが設けられている。
図１５は、第４の実施の形態の半導体装置を示す断面図である。 The die pad 21 c is provided with a plurality of (two in the present embodiment) high-order parts (convex parts) 28 b having a height higher than that of other parts at a part corresponding to the element body part 17.
FIG. 15 is a cross-sectional view showing the semiconductor device of the fourth embodiment.

この高位部２８ｂは、例えばダイパッド２１ｃの図１５中下側からのパンチング等により形成することができる。
素体部１７が接着剤３３を介して高位部２８ｂ、２８ｂに支持されることにより電極端子１６、１６とダイパッド２１ｃの電極端子１６、１６にそれぞれ対応する部位２７ｂ、２７ｂとの間に所定の間隙が形成されている。 This high-order part 28b can be formed, for example, by punching from the lower side of the die pad 21c in FIG.
The element body portion 17 is supported by the high-order portions 28b and 28b via the adhesive 33, whereby a predetermined amount is provided between the electrode terminals 16 and 16 and the portions 27b and 27b corresponding to the electrode terminals 16 and 16 of the die pad 21c, respectively. A gap is formed.

この第４の実施の形態の半導体装置１０ｃによれば、第３の実施の形態の半導体装置１０ｂと同様の効果が得られる。そして、第４の実施の形態の半導体装置１０ｃによれば、高位部２８ｂ、２８ｂによって受動部品１５をより安定して支持することができる。また、製造時においてもワイヤボンディングを容易かつ確実に行うことができる。   According to the semiconductor device 10c of the fourth embodiment, the same effect as the semiconductor device 10b of the third embodiment can be obtained. And according to the semiconductor device 10c of 4th Embodiment, the passive component 15 can be supported more stably by the high level part 28b and 28b. In addition, wire bonding can be easily and reliably performed during manufacturing.

次に、半導体装置の第５の実施の形態について説明する。
図１６は、第５の実施の形態の半導体装置のリードフレームを示す図であり、図１６（ａ）は、半導体装置のリードフレームを示す平面図であり、図１６（ｂ）は、図１６（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図１６（ｃ）は、図１６（ａ）に示すリードフレームのＢ−Ｂ線での断面図であり、図１６（ｄ）は、図１６（ａ）に示すリードフレームのＣ−Ｃ線での断面図である。 Next, a fifth embodiment of the semiconductor device will be described.
FIG. 16 is a view showing a lead frame of the semiconductor device of the fifth embodiment, FIG. 16 (a) is a plan view showing the lead frame of the semiconductor device, and FIG. 16 (b) is FIG. FIG. 16C is a cross-sectional view taken along line AA of the lead frame shown in FIG. 16A, and FIG. 16C is a cross-sectional view taken along line BB of the lead frame shown in FIG. FIG. 16D is a cross-sectional view taken along line CC of the lead frame shown in FIG.

以下、第５の実施の形態の半導体装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｄは、リードフレーム２０ｄ（ダイパッド２１ｄ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。 Hereinafter, the semiconductor device according to the fifth embodiment will be described focusing on the differences from the first embodiment described above, and description of similar matters will be omitted.
The semiconductor device 10d differs from the lead frame 20 (die pad 21) of the first embodiment in the configuration of the lead frame 20d (die pad 21d).

ダイパッド２１ｄには、電極端子１６、１６に対応する部位に、それぞれ凹部２７ｃ、２７ｃが設けられており、素体部１７に対応する部位に、凹部２７ｃよりも高くダイパッド２１の他の部位よりも低い（凹部２７ｃの深さよりも低い）高位部２８ｃが設けられている。高位部２８ｃの図１６（ａ）中左右方向の端部が、それぞれガイド部２９、２９を構成している。   The die pad 21d is provided with recesses 27c and 27c at portions corresponding to the electrode terminals 16 and 16, respectively. The portion corresponding to the element body portion 17 is higher than the recess 27c and higher than the other portions of the die pad 21. A high level portion 28c that is low (lower than the depth of the recess 27c) is provided. End portions in the left-right direction in FIG. 16A of the high-order portion 28c constitute guide portions 29 and 29, respectively.

この高位部２８ｃは、例えばパンチングにより形成することができる。
図１７は、第５の実施の形態の半導体装置を示す断面図であり、図１８は、第５の実施の形態の半導体装置の受動部品の配置を説明する平面図である。 This high-order part 28c can be formed by punching, for example.
FIG. 17 is a cross-sectional view showing the semiconductor device of the fifth embodiment, and FIG. 18 is a plan view for explaining the arrangement of passive components of the semiconductor device of the fifth embodiment.

図１７に示すように、素体部１７が接着剤３３を介して高位部２８ｃにより支持され、電極端子１６、１６と凹部２７ｃ、２７ｃとの間にそれぞれ間隙が形成される。また、図１８に示すように、ガイド部２９、２９により素体部１７が挟み込まれることにより、受動部品１５の左右方向の移動が規制される。   As shown in FIG. 17, the element body part 17 is supported by the high-order part 28c via the adhesive 33, and gaps are formed between the electrode terminals 16 and 16 and the recesses 27c and 27c, respectively. Further, as shown in FIG. 18, the movement of the passive component 15 in the left-right direction is restricted by the element portion 17 being sandwiched between the guide portions 29 and 29.

この第５の実施の形態の半導体装置１０ｄによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。そして、第５の実施の形態の半導体装置１０ｄによれば、受動部品１５の位置決めが容易になり、製造時の生産性および製造歩留まりを向上させることができる。   According to the semiconductor device 10d of the fifth embodiment, the same effect as that of the semiconductor device 10 of the first embodiment can be obtained. Then, according to the semiconductor device 10d of the fifth embodiment, the positioning of the passive component 15 is facilitated, and the productivity at the time of manufacturing and the manufacturing yield can be improved.

次に、半導体装置の第６の実施の形態について説明する。
図１９は、第６の実施の形態の半導体装置のリードフレームを示す図であり、図１９（ａ）は、半導体装置のリードフレームを示す平面図であり、図１９（ｂ）は、図１９（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図１９（ｃ）は、図１９（ａ）に示すリードフレームのＢ−Ｂ線での断面図であり、図１９（ｄ）は、図１９（ａ）に示すリードフレームのＣ−Ｃ線での断面図である。 Next, a sixth embodiment of the semiconductor device will be described.
FIG. 19 is a view showing a lead frame of the semiconductor device of the sixth embodiment, FIG. 19A is a plan view showing the lead frame of the semiconductor device, and FIG. FIG. 19C is a cross-sectional view taken along line AA of the lead frame shown in FIG. 19A, and FIG. 19C is a cross-sectional view taken along line BB of the lead frame shown in FIG. FIG. 19D is a cross-sectional view taken along line CC of the lead frame shown in FIG.

以下、第６の実施の形態の半導体装置１０ｅについて、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｅは、リードフレーム２０ｅ（ダイパッド２１ｅ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。 Hereinafter, the semiconductor device 10e of the sixth embodiment will be described focusing on the differences from the first embodiment described above, and the description of the same matters will be omitted.
The semiconductor device 10e differs from the lead frame 20 (die pad 21) of the first embodiment in the configuration of the lead frame 20e (die pad 21e).

ダイパッド２１ｅには、高位部２８の近傍に、素体部１７を図１９中左右方向から挟み込むためのガイド部２９ａ、２９ａが形成されている。
図２０は、第６の実施の形態の半導体装置の受動部品の配置を説明する平面図である。 In the die pad 21e, guide portions 29a, 29a for sandwiching the element body portion 17 from the left and right directions in FIG.
FIG. 20 is a plan view for explaining the arrangement of passive components of the semiconductor device according to the sixth embodiment.

このように、素体部１７が接着剤３３を介して高位部２８により支持され、ガイド部２９ａ、２９ａの間に位置している。ガイド部２９ａ、２９ａにより素体部１７が挟み込まれることにより、受動部品１５の図２０中左右方向の移動が規制される。   In this manner, the element body portion 17 is supported by the high-order portion 28 via the adhesive 33, and is positioned between the guide portions 29a and 29a. When the element body portion 17 is sandwiched between the guide portions 29a and 29a, the movement of the passive component 15 in the left-right direction in FIG. 20 is restricted.

この第６の実施の形態の半導体装置１０ｅによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。そして、第６の実施の形態の半導体装置１０ｅによれば、受動部品１５の位置決めが容易になり、製造時の生産性および製造歩留まりを向上させることができる。   According to the semiconductor device 10e of the sixth embodiment, the same effect as that of the semiconductor device 10 of the first embodiment can be obtained. And according to the semiconductor device 10e of 6th Embodiment, the positioning of the passive component 15 becomes easy and the productivity at the time of manufacture and a manufacturing yield can be improved.

ところで、半導体装置の動作を安定させて電気特性を向上させるために、半導体素子を、導電性接着剤を介してダイパッド上に搭載・固着する半導体装置においては、エポキシ系樹脂をバインダとして銀の粒子を含んだような導電性接着剤が、製造時の作業性の観点では扱いやすく、ある程度の接着力が得られやすいために広く用いられている。   By the way, in order to stabilize the operation of the semiconductor device and improve the electrical characteristics, in the semiconductor device in which the semiconductor element is mounted / fixed on the die pad through the conductive adhesive, silver particles using an epoxy resin as a binder Such a conductive adhesive containing s is widely used because it is easy to handle from the viewpoint of workability at the time of manufacture and it is easy to obtain a certain degree of adhesive force.

しかし導電性接着剤は、導電性を確保するために導電粒子を多数含むため、導電粒子を含まない絶縁性接着剤に比べて一般に接着力が低い場合が多い。このため導電性接着剤を用いて半導体チップをダイパッドに接続搭載した半導体装置においては、熱応力が加わった場合または半導体装置が高湿度の環境下に置かれた場合に、導電性接着剤と半導体チップとの界面、または導電性接着剤とダイパッドとの界面において剥離が生じる場合がある。とりわけ、近年、環境対応の要請から、半導体装置をシステムボード等にリフローソルダリング等によって実装する際には、錫（Ｓｎ）−銀（Ａｇ）半田或いは錫−銀−銅（Ｃｕ）半田等鉛（Ｐｂ）を含有しない半田が使用されるため、従来の錫−鉛半田のような鉛を含有する半田を用いて実装する場合に比べて、実装する際の温度がより高くなることから、この温度に耐える高い信頼性を有する半導体装置が望まれている。   However, since the conductive adhesive contains a large number of conductive particles in order to ensure conductivity, in general, the adhesive strength is often lower than that of an insulating adhesive that does not include conductive particles. For this reason, in a semiconductor device in which a semiconductor chip is connected and mounted on a die pad using a conductive adhesive, the conductive adhesive and the semiconductor are subjected to heat stress or when the semiconductor device is placed in a high humidity environment. Separation may occur at the interface with the chip or at the interface between the conductive adhesive and the die pad. In particular, in recent years, when a semiconductor device is mounted on a system board or the like by reflow soldering or the like due to a demand for environment, lead such as tin (Sn) -silver (Ag) solder or tin-silver-copper (Cu) solder. Since solder not containing (Pb) is used, the temperature at the time of mounting becomes higher than when mounting using lead-containing solder such as conventional tin-lead solder. A highly reliable semiconductor device that can withstand temperature is desired.

次に説明する第７の実施の形態の半導体装置は、このような点を鑑みた装置である。
図２１は、第７の実施の形態の半導体装置の内部を示す平面図であり、図２２は、図２１に示す半導体装置のリードフレームを示す図であり、図２２（ａ）は、半導体装置のリードフレームを示す平面図であり、図２２（ｂ）は、図２２（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図２２（ｃ）は、図２２（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。 A semiconductor device according to a seventh embodiment to be described next is a device that takes such points into consideration.
FIG. 21 is a plan view showing the inside of the semiconductor device of the seventh embodiment, FIG. 22 is a diagram showing a lead frame of the semiconductor device shown in FIG. 21, and FIG. 22 (b) is a cross-sectional view of the lead frame shown in FIG. 22 (a) taken along line AA, and FIG. 22 (c) is a plan view of FIG. 22 (a). It is sectional drawing in the BB line of the lead frame shown in FIG.

以下、第７の実施の形態の半導体装置１０ｆについて、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図２１に示す半導体装置１０ｆは、リードフレーム２０ｆ（ダイパッド２１ｆ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。 Hereinafter, the semiconductor device 10f according to the seventh embodiment will be described focusing on the differences from the first embodiment described above, and description of similar matters will be omitted.
A semiconductor device 10f shown in FIG. 21 is different from the lead frame 20 (die pad 21) of the first embodiment in the configuration of the lead frame 20f (die pad 21f).

図２１および図２２に示すように、リードフレーム２０ｆのダイパッド２１ｆには凹部２７以外のダイパッド２１ｆの略全面に、に所定の深さ（本実施の形態では凹部２７と略同じ深さ）を有する複数の凹部（段差部）２１１が行列状に形成されている。この凹部２１１は、ダイパッド２１ｆの下面（凹部２７を有する面の反対側の面）にも形成されている。凹部２１１は例えばエッチングで形成することができる。   As shown in FIGS. 21 and 22, the die pad 21f of the lead frame 20f has a predetermined depth (substantially the same depth as the recess 27 in the present embodiment) on substantially the entire surface of the die pad 21f other than the recess 27. A plurality of concave portions (stepped portions) 211 are formed in a matrix. The recess 211 is also formed on the lower surface of the die pad 21f (the surface opposite to the surface having the recess 27). The recess 211 can be formed by etching, for example.

このように規則的に凹部２１１が配置されることにより、図２２（ｂ）および図２２（ｃ）に示すように、ダイパッド２１ｆの表面に凹凸が交互に現れる。そして、この凹凸の上に接着剤３２を介して半導体素子１１が配置されている。   By regularly arranging the concave portions 211 in this way, as shown in FIGS. 22B and 22C, irregularities appear alternately on the surface of the die pad 21f. And the semiconductor element 11 is arrange | positioned through the adhesive agent 32 on this unevenness | corrugation.

この第７の実施の形態の半導体装置１０ｆによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。そして、第７の実施の形態の半導体装置１０ｆによれば、投錨効果（アンカー効果）により、半導体素子１１と接着剤３２との接着強度が向上することにより、半導体素子１１とダイパッド２１ｆとがより強固に固着される。また、凹部２１１は、ダイパッド２１ｆの下面にも形成されているため、封止部材３０とダイパッド２１ｆとの接着強度も向上する。   According to the semiconductor device 10f of the seventh embodiment, the same effect as that of the semiconductor device 10 of the first embodiment can be obtained. According to the semiconductor device 10f of the seventh embodiment, the bonding strength between the semiconductor element 11 and the adhesive 32 is improved by the anchoring effect (anchor effect), so that the semiconductor element 11 and the die pad 21f are more Firmly fixed. Moreover, since the recessed part 211 is also formed in the lower surface of the die pad 21f, the adhesive strength between the sealing member 30 and the die pad 21f is also improved.

次に、半導体装置の第８の実施の形態について説明する。
図２３は、第８の実施の形態の半導体装置の内部を示す平面図である。
以下、第８の実施の形態の半導体装置１０ｇについて、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。 Next, an eighth embodiment of the semiconductor device will be described.
FIG. 23 is a plan view showing the inside of the semiconductor device according to the eighth embodiment.
Hereinafter, the semiconductor device 10g according to the eighth embodiment will be described with a focus on differences from the first embodiment described above, and description of similar matters will be omitted.

半導体装置１０ｇは、リードフレーム２０ｇ（ダイパッド２１ｇ）の構成が第１の実施の形態のリードフレーム２０（ダイパッド２１）と異なっている。
ダイパッド２１ｇの電極端子１６、１６に対応する部位には、それぞれ開口２６、２６が設けられている。 The semiconductor device 10g differs from the lead frame 20 (die pad 21) of the first embodiment in the configuration of the lead frame 20g (die pad 21g).
Openings 26 and 26 are provided in portions corresponding to the electrode terminals 16 and 16 of the die pad 21g, respectively.

図２４は、図２３の半導体装置のＡ−Ａ線での断面図であり、図２５は、図２３の半導体装置のＢ−Ｂ線での断面図である。
ダイパッド２１ｇの下面には開口２６、２６を覆うように樹脂製のフィルム部材３５が接着されている。そして本実施の形態の受動部品１５は、素体部１７が高位部２８上に位置するように、フィルム部材３５上に配設された接着剤３３を介してダイパッド２１ｇ上に固着されている。 24 is a cross-sectional view taken along line AA of the semiconductor device of FIG. 23, and FIG. 25 is a cross-sectional view taken along line BB of the semiconductor device of FIG.
A resin film member 35 is bonded to the lower surface of the die pad 21g so as to cover the openings 26, 26. And the passive component 15 of this Embodiment is being fixed on the die pad 21g via the adhesive agent 33 arrange | positioned on the film member 35 so that the element | base_body part 17 may be located on the high-order part 28. FIG.

フィルム部材３５の構成材料としては特に限定されないが、樹脂が好ましく、例えばポリイミド等が挙げられる。また、半導体装置１０ｇを製造する際には、フィルム部材３５をダイパッド２１ｇに固着させた後に接着剤３３を配設してもよいし、フィルム部材３５をダイパッド２１ｇに仮接着させた後に接着剤３３を配設し、その後接着剤３３と受動部品１５との本接着工程においてフィルム部材３５とダイパッド２１ｇとを固着させてもよい。また、封止部材３０での封止の前工程で固着させてもよい。   Although it does not specifically limit as a constituent material of the film member 35, Resin is preferable and a polyimide etc. are mentioned, for example. Further, when manufacturing the semiconductor device 10g, the adhesive 33 may be disposed after the film member 35 is fixed to the die pad 21g, or the adhesive 33 is temporarily bonded to the die pad 21g. Then, the film member 35 and the die pad 21g may be fixed in the main bonding step between the adhesive 33 and the passive component 15. Further, it may be fixed in the previous process of sealing with the sealing member 30.

この第８の実施の形態の半導体装置１０ｇによれば、第１の実施の形態の半導体装置１０と同様の効果が得られる。そして、第８の実施の形態の半導体装置１０ｇによれば、接着剤３３とフィルム部材３５とがともに樹脂で構成されている場合、界面のはがれが生じにくいという利点がある。   According to the semiconductor device 10g of the eighth embodiment, the same effect as the semiconductor device 10 of the first embodiment can be obtained. Then, according to the semiconductor device 10g of the eighth embodiment, when both the adhesive 33 and the film member 35 are made of resin, there is an advantage that peeling of the interface hardly occurs.

次に、半導体装置の第９の実施の形態について説明する。
図２６は、第９の実施の形態の半導体装置の内部を示す平面図であり、図２７は、図２６に示す半導体装置のリードフレームを示す図であり、図２７（ａ）は、半導体装置のリードフレームを示す平面図であり、図２７（ｂ）は、図２７（ａ）に示すリードフレームのＡ−Ａ線での断面図であり、図２７（ｃ）は、図２７（ａ）に示すリードフレームのＢ−Ｂ線での断面図である。 Next, a ninth embodiment of the semiconductor device will be described.
26 is a plan view showing the inside of the semiconductor device according to the ninth embodiment, FIG. 27 is a view showing a lead frame of the semiconductor device shown in FIG. 26, and FIG. 27 (b) is a cross-sectional view of the lead frame shown in FIG. 27 (a) taken along line AA, and FIG. 27 (c) is a cross-sectional view of FIG. 27 (a). It is sectional drawing in the BB line of the lead frame shown in FIG.

以下、第９の実施の形態の半導体装置１０ｈについて、前述した第２の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
半導体装置１０ｈは、リードフレーム２０ｈ（ダイパッド２１ｈ）の構成が第２の実施の形態のリードフレーム２０ａ（ダイパッド２１ａ）と異なっている。 Hereinafter, the semiconductor device 10h according to the ninth embodiment will be described focusing on differences from the above-described second embodiment, and description of similar matters will be omitted.
The semiconductor device 10h is different from the lead frame 20a (die pad 21a) of the second embodiment in the configuration of the lead frame 20h (die pad 21h).

図２６および図２７に示すように、ダイパッド２１ｈは、下側の電極端子１６（受動部品１５の一方の電極端子１６）に対応する部位に、第１の実施の形態のダイパッド２１を切り欠いた形状の切り欠き部２５が設けられている。そして、下側の電極端子１６は、ダイパッド２１ｈから平面視で切り欠き部２５に突出している。   As shown in FIGS. 26 and 27, the die pad 21h is formed by cutting out the die pad 21 of the first embodiment at a portion corresponding to the lower electrode terminal 16 (one electrode terminal 16 of the passive component 15). A cutout portion 25 having a shape is provided. The lower electrode terminal 16 protrudes from the die pad 21h into the cutout portion 25 in plan view.

この第９の実施の形態の半導体装置１０ｈによれば、第２の実施の形態の半導体装置１０ａと同様の効果が得られる。
以上、本発明の半導体装置および半導体装置の製造方法を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。 According to the semiconductor device 10h of the ninth embodiment, the same effect as that of the semiconductor device 10a of the second embodiment can be obtained.
As described above, the semiconductor device and the method for manufacturing the semiconductor device of the present invention have been described based on the illustrated embodiments. However, the present invention is not limited to this, and the configuration of each part is arbitrary having the same function. It can be replaced with the configuration of Moreover, other arbitrary structures and processes may be added to the present invention.

また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
なお、前述した各実施の形態ではＳＯＰタイプのＬＳＩパッケージについて説明したが、本発明はこれに限らずＳＯＪ（Small Out-line J-leaded Package）やＱＦＰ（Quad Flat Package）タイプのＬＳＩパッケージに対しても適用することができる。さらに、本発明はリードフレーム型の半導体装置に限らず半導体チップおよび受動部品を搭載（設置）するダイパッド部が導体で構成される半導体装置全般に適用することができる。 Further, the present invention may be a combination of any two or more configurations (features) of the above-described embodiments.
In each of the above-described embodiments, the SOP type LSI package has been described. However, the present invention is not limited to this, and the present invention is not limited to the SOJ (Small Out-line J-leaded Package) or QFP (Quad Flat Package) type LSI package. Even can be applied. Furthermore, the present invention can be applied not only to lead frame type semiconductor devices but also to all semiconductor devices in which a die pad portion on which a semiconductor chip and passive components are mounted (installed) is formed of a conductor.

また、前述した各実施の形態では、受動部品１５にワイヤ１８を介して半導体素子１１が接続される構成としたが、本発明はこれに限定されず、受動部品にワイヤを介して別個の半導体パッケージや発光素子等が接続される構成としてもよい。   In each of the above-described embodiments, the semiconductor element 11 is connected to the passive component 15 via the wire 18. However, the present invention is not limited to this, and a separate semiconductor is connected to the passive component via the wire. A configuration in which a package, a light emitting element, or the like is connected may be employed.

また、本発明は、導電性を有するダイパッドを備える種々の半導体装置に対して適用することができる。
（付記１） 電気絶縁性の封止材により封止された半導体装置において、
絶縁性を備える柱状の本体部と、前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子とを有する受動部品と、
少なくとも１つの前記電極端子にボンディングワイヤを介して接続された半導体素子と、
前記受動部品と前記半導体素子とがそれぞれ接着層を介して載置され、前記本体部が基板面と略平行になるように支持し、かつ、前記電極端子に接触しないように形成された部位を有するベース基板と、
を備えることを特徴とする半導体装置。 Further, the present invention can be applied to various semiconductor devices including a conductive die pad.
(Supplementary note 1) In a semiconductor device sealed with an electrically insulating sealing material,
A passive component having a columnar main body having insulating properties and a pair of electrode terminals provided at both ends of the main body in the axial direction;
A semiconductor element connected to at least one of the electrode terminals via a bonding wire;
The passive component and the semiconductor element are respectively placed via an adhesive layer, the body is supported so as to be substantially parallel to the substrate surface, and the portion formed so as not to contact the electrode terminal A base substrate having
A semiconductor device comprising:

（付記２） 前記ベース基板の前記電極端子に対応する部位に凹部が形成されていることを特徴とする付記１記載の半導体装置。
（付記３） 前記凹部は、前記電極端子のそれぞれに対応する部位に複数形成されていることを特徴とする付記２記載の半導体装置。 (Additional remark 2) The recessed part is formed in the site | part corresponding to the said electrode terminal of the said base substrate, The semiconductor device of Additional remark 1 characterized by the above-mentioned.
(Additional remark 3) The said recessed part is formed in multiple numbers in the site | part corresponding to each of the said electrode terminal, The semiconductor device of Additional remark 2 characterized by the above-mentioned.

（付記４） 前記凹部は、前記電極端子のいずれか一方に形成されていることを特徴とする付記２記載の半導体装置。
（付記５） 前記ベース基板の前記本体部に対応する部位に凸部が形成されていることを特徴とする付記１記載の半導体装置。 (Additional remark 4) The said recessed part is formed in any one of the said electrode terminal, The semiconductor device of Additional remark 2 characterized by the above-mentioned.
(Additional remark 5) The convex part is formed in the site | part corresponding to the said main-body part of the said base substrate, The semiconductor device of Additional remark 1 characterized by the above-mentioned.

（付記６） 前記凸部は、前記本体部の長手方向に沿って複数形成されていることを特徴とする付記５記載の半導体装置。
（付記７） 前記ベース基板の前記受動部品に対応する部位に凹部が形成され、前記凹部内の前記本体部に対応する部位に前記凹部の深さよりも高さの低い凸部が形成されていることを特徴とする付記１記載の半導体装置。 (Additional remark 6) The said convex part is formed in multiple numbers along the longitudinal direction of the said main-body part, The semiconductor device of Additional remark 5 characterized by the above-mentioned.
(Additional remark 7) The recessed part is formed in the site | part corresponding to the said passive component of the said base substrate, and the convex part whose height is lower than the depth of the said recessed part is formed in the site | part corresponding to the said main-body part in the said recessed part. 2. The semiconductor device according to appendix 1, wherein:

（付記８） 前記受動部品の長手方向に略直交する方向への移動を規制するガイド部が設けられていることを特徴とする付記２記載の半導体装置。
（付記９） 前記ベース基板の略全面に亘って複数の凹凸が形成されていることを特徴とする付記１記載の半導体装置。 (Additional remark 8) The semiconductor device of Additional remark 2 characterized by the above-mentioned. The guide part which controls the movement to the direction substantially orthogonal to the longitudinal direction of the said passive component is provided.
(Additional remark 9) The semiconductor device of Additional remark 1 characterized by the several unevenness | corrugation being formed over the substantially whole surface of the said base substrate.

（付記１０） 前記複数の凹凸は、規則的に配置されていることを特徴とする付記９記載の半導体装置。
（付記１１） 前記複数の凹凸は、前記ベース基板の前記半導体素子が載置される面の反対面側にも形成されていることを特徴とする付記９記載の半導体装置。 (Supplementary note 10) The semiconductor device according to supplementary note 9, wherein the plurality of irregularities are regularly arranged.
(Supplementary note 11) The semiconductor device according to supplementary note 9, wherein the plurality of irregularities are also formed on a side of the base substrate opposite to a surface on which the semiconductor element is placed.

（付記１２） 前記ベース基板の前記電極端子に対応する部位に開口が形成されていることを特徴とする付記１記載の半導体装置。
（付記１３） 前記ベース基板の前記半導体素子が載置される面の反対面側に前記開口を覆うように形成された樹脂部材が配設されていることを特徴とする付記１２記載の半導体装置。 (Supplementary note 12) The semiconductor device according to supplementary note 1, wherein an opening is formed in a portion corresponding to the electrode terminal of the base substrate.
(Additional remark 13) The semiconductor device of Additional remark 12 characterized by the resin member formed so that the said opening might be covered on the surface opposite to the surface where the said semiconductor element is mounted of the said base substrate. .

（付記１４） 前記受動部品の一方の前記電極端子が、平面視で前記ベース基板から突出していることを特徴とする付記１記載の半導体装置。
（付記１５） 柱状の本体部と前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子を備える受動部品と、半導体素子とをワイヤボンディングにて接続して構成される半導体装置の製造方法であって、
ベース基板用基材に凹部を形成してベース基板を得る工程と、
前記凹部に接着部材を供給する工程と、
前記本体部が前記接着部材を介して前記ベース基板上に位置し、前記電極端子がそれぞれ前記接着部材を介して前記凹部に対応する部位に位置するように前記受動部品を配設する工程と、
前記受動部品に所定の圧力を加えることにより前記受動部品と前記ベース基板とを仮接着する工程と、
前記接着部材を硬化させて前記受動部品と前記ベース基板とを本接着する工程と、
を有することを特徴とする半導体装置の製造方法。 (Supplementary note 14) The semiconductor device according to supplementary note 1, wherein one of the electrode terminals of the passive component protrudes from the base substrate in a plan view.
(Supplementary Note 15) A semiconductor device configured by connecting a passive element including a columnar main body and a pair of electrode terminals provided at both ends in the axial direction of the main body, and a semiconductor element by wire bonding. A manufacturing method comprising:
Forming a recess in the base substrate substrate to obtain a base substrate;
Supplying an adhesive member to the recess;
Disposing the passive component such that the main body portion is located on the base substrate via the adhesive member, and the electrode terminals are located at portions corresponding to the recesses via the adhesive member;
Temporarily bonding the passive component and the base substrate by applying a predetermined pressure to the passive component;
Curing the adhesive member to fully bond the passive component and the base substrate;
A method for manufacturing a semiconductor device, comprising:

１０、１０ａ〜１０ｈ 半導体装置
１１ 半導体素子
１２ 電極パッド
１５ 受動部品
１６ 電極端子
１７ 素体部
１８ ワイヤ
２０、２０ａ〜２０ｈ リードフレーム
２１、２１ａ〜２１ｈ ダイパッド（ベース基板）
２２ インナーリード
２３ アウターリード
２４ 支持部
２５ 切り欠き部
２６ 開口
２７、２７ｃ 凹部
２７ａ、２７ｂ 部位
２８、２８ａ〜２８ｃ 高位部
２９、２９ａ ガイド部
３０ 封止部材
３２ 接着剤
３３ 接着剤（絶縁性接着剤）
３５ フィルム部材
２００、２１０ ノズル
２１１ 凹部（段差部） DESCRIPTION OF SYMBOLS 10, 10a-10h Semiconductor device 11 Semiconductor element 12 Electrode pad 15 Passive component 16 Electrode terminal 17 Element part 18 Wire 20, 20a-20h Lead frame 21, 21a-21h Die pad (base substrate)
22 Inner lead 23 Outer lead 24 Support part 25 Notch part 26 Opening 27, 27c Recessed part 27a, 27b Part 28, 28a-28c Higher part 29, 29a Guide part 30 Sealing member 32 Adhesive 33 Adhesive (insulating adhesive) )
35 Film member 200, 210 Nozzle 211 Recess (step)

Claims (4)

電気絶縁性の封止材により封止された半導体装置において、
絶縁性を備える柱状の本体部と、前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子とを有する受動部品と、
少なくとも１つの前記電極端子にボンディングワイヤを介して接続された半導体素子と、
前記受動部品と前記半導体素子とがそれぞれ接着層を介して載置され、前記本体部を基板面と略平行になるように支持しているベース基板と、
を備え、
前記ベース基板の前記本体部に対応する部位に、前記電極端子に対応する部位よりも高さが高い凸部が形成されていることを特徴とする半導体装置。 In a semiconductor device sealed with an electrically insulating sealing material,
A passive component having a columnar main body having insulating properties and a pair of electrode terminals provided at both ends of the main body in the axial direction;
A semiconductor element connected to at least one of the electrode terminals via a bonding wire;
A base substrate on which the passive component and the semiconductor element are respectively placed via an adhesive layer and supporting the main body so as to be substantially parallel to the substrate surface;
With
A semiconductor device, wherein a convex portion having a height higher than a portion corresponding to the electrode terminal is formed at a portion corresponding to the main body portion of the base substrate. 前記凸部は、前記本体部の長手方向に沿って複数形成されていることを特徴とする請求項１記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a plurality of the convex portions are formed along a longitudinal direction of the main body portion. 電気絶縁性の封止材により封止された半導体装置において、
絶縁性を備える柱状の本体部と、前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子とを有する受動部品と、
少なくとも１つの前記電極端子にボンディングワイヤを介して接続された半導体素子と、
前記受動部品と前記半導体素子とがそれぞれ接着層を介して載置され、前記本体部を基板面と略平行になるように支持しているベース基板と、
を備え、
前記ベース基板の前記受動部品に対応する部位に凹部が形成され、前記凹部内の前記本体部に対応する部位に前記凹部の深さよりも高さの低い凸部が形成されていることを特徴とする半導体装置。 In a semiconductor device sealed with an electrically insulating sealing material,
A passive component having a columnar main body having insulating properties and a pair of electrode terminals provided at both ends of the main body in the axial direction;
A semiconductor element connected to at least one of the electrode terminals via a bonding wire;
A base substrate on which the passive component and the semiconductor element are respectively placed via an adhesive layer and supporting the main body so as to be substantially parallel to the substrate surface;
With
A concave portion is formed in a portion corresponding to the passive component of the base substrate, and a convex portion having a height lower than the depth of the concave portion is formed in a portion corresponding to the main body portion in the concave portion. Semiconductor device. 電気絶縁性の封止材により封止された半導体装置において、
絶縁性を備える柱状の本体部と、前記本体部の軸方向の両端部にそれぞれ設けられた一対の電極端子とを有する受動部品と、
少なくとも１つの前記電極端子にボンディングワイヤを介して接続された半導体素子と、
前記受動部品と前記半導体素子とがそれぞれ接着層を介して載置され、前記本体部を基板面と略平行になるように支持しているベース基板と、
を備え、
前記ベース基板の前記電極端子に対応する部位に開口が形成されていることを特徴とする半導体装置。 In a semiconductor device sealed with an electrically insulating sealing material,
A passive component having a columnar main body having insulating properties and a pair of electrode terminals provided at both ends of the main body in the axial direction;
A semiconductor element connected to at least one of the electrode terminals via a bonding wire;
A base substrate on which the passive component and the semiconductor element are respectively placed via an adhesive layer and supporting the main body so as to be substantially parallel to the substrate surface;
With
An opening is formed in a portion corresponding to the electrode terminal of the base substrate.
JP2011167919A 2011-08-01 2011-08-01 Semiconductor device Expired - Fee Related JP5375891B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011167919A JP5375891B2 (en) 2011-08-01 2011-08-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011167919A JP5375891B2 (en) 2011-08-01 2011-08-01 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006015610A Division JP4814639B2 (en) 2006-01-24 2006-01-24 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011216916A true JP2011216916A (en) 2011-10-27
JP5375891B2 JP5375891B2 (en) 2013-12-25

Family

ID=44946273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011167919A Expired - Fee Related JP5375891B2 (en) 2011-08-01 2011-08-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JP5375891B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229358A (en) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
JP2013232550A (en) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd Semiconductor device and measurement instrument
JP2013232622A (en) * 2013-01-21 2013-11-14 Lapis Semiconductor Co Ltd Semiconductor device and measurement instrument
US8921987B2 (en) 2012-04-27 2014-12-30 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device having an oscillator
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP7121922B2 (en) 2018-07-06 2022-08-19 東芝ライテック株式会社 Power supply circuit and lighting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047811A (en) * 2002-07-12 2004-02-12 Fujitsu Ltd Semiconductor device with built-in passive element
JP2005197422A (en) * 2004-01-07 2005-07-21 Renesas Technology Corp Semiconductor device and electronic apparatus
JP2005286057A (en) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd Circuit device and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047811A (en) * 2002-07-12 2004-02-12 Fujitsu Ltd Semiconductor device with built-in passive element
JP2005197422A (en) * 2004-01-07 2005-07-21 Renesas Technology Corp Semiconductor device and electronic apparatus
JP2005286057A (en) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd Circuit device and its manufacturing method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229358A (en) * 2012-04-24 2013-11-07 Mitsubishi Electric Corp Semiconductor device and method of manufacturing the same
US9787250B2 (en) 2012-04-27 2017-10-10 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US8921987B2 (en) 2012-04-27 2014-12-30 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device having an oscillator
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US9257377B2 (en) 2012-04-27 2016-02-09 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device having an oscillator
JP2013232550A (en) * 2012-04-27 2013-11-14 Lapis Semiconductor Co Ltd Semiconductor device and measurement instrument
US10243515B2 (en) 2012-04-27 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10615108B2 (en) 2012-04-27 2020-04-07 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US10622944B2 (en) 2012-04-27 2020-04-14 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US20200235046A1 (en) * 2012-04-27 2020-07-23 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US11309234B2 (en) 2012-04-27 2022-04-19 Lapis Semiconductor Co., Ltd. Semiconductor device having an oscillator and an associated integrated circuit
US11854952B2 (en) 2012-04-27 2023-12-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2013232622A (en) * 2013-01-21 2013-11-14 Lapis Semiconductor Co Ltd Semiconductor device and measurement instrument
JP7121922B2 (en) 2018-07-06 2022-08-19 東芝ライテック株式会社 Power supply circuit and lighting device

Also Published As

Publication number Publication date
JP5375891B2 (en) 2013-12-25

Similar Documents

Publication Publication Date Title
JP4814639B2 (en) Semiconductor device and manufacturing method of semiconductor device
US7261596B2 (en) Shielded semiconductor device
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US7466012B2 (en) Power semiconductor package
JP5375891B2 (en) Semiconductor device
US9240367B2 (en) Semiconductor package with cantilever leads
JP4494175B2 (en) Semiconductor device
JPH10294418A (en) Semiconductor device
US10186366B2 (en) Electrode structure and the corresponding electrical component using the same and the fabrication merhod thereof
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
US20090102029A1 (en) Semiconductor Device
US20110108967A1 (en) Semiconductor chip grid array package and method for fabricating same
GB2555289A (en) Semiconductor device, and method for manufacturing same
JP4852276B2 (en) Manufacturing method of semiconductor device
CN102412241B (en) Semiconductor chip encapsulating piece and manufacturing method thereof
KR20110092779A (en) Semiconductor power module pakage and methods of fabricating the same
US20080006937A1 (en) Solderability Improvement Method for Leaded Semiconductor Package
US10903147B2 (en) Semiconductor device
KR20070103591A (en) Semiconductor package having insulator interposed between leads and method of fabricating semiconductor device having the same
US9018775B2 (en) Semiconductor device
CN114743950A (en) Double-sided packaging product and processing method thereof
CN104157627A (en) Semiconductor Assembly
JP2005228967A (en) Semiconductor package with supporting metallic reinforcing plate and tab used therefor
KR20140039650A (en) Improved structure of the binding affinity of the semiconductor substrate, bonding method of the semiconductor substrate, a semiconductor package
JP2012164862A (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees