JP2013223240A5 - - Google Patents

Download PDF

Info

Publication number
JP2013223240A5
JP2013223240A5 JP2013043156A JP2013043156A JP2013223240A5 JP 2013223240 A5 JP2013223240 A5 JP 2013223240A5 JP 2013043156 A JP2013043156 A JP 2013043156A JP 2013043156 A JP2013043156 A JP 2013043156A JP 2013223240 A5 JP2013223240 A5 JP 2013223240A5
Authority
JP
Japan
Prior art keywords
data
processing system
data block
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013043156A
Other languages
English (en)
Other versions
JP2013223240A (ja
Filing date
Publication date
Priority claimed from US13/445,858 external-priority patent/US8826105B2/en
Application filed filed Critical
Publication of JP2013223240A publication Critical patent/JP2013223240A/ja
Publication of JP2013223240A5 publication Critical patent/JP2013223240A5/ja
Pending legal-status Critical Current

Links

Claims (20)

  1. データ処理システムであって、
    入力データブロックを処理して、対応する処理済みの出力データブロックを得るように動作可能なデータプロセッサであって、該処理済みの出力データブロックのそれぞれが該処理が完了した順序で識別子と共に該データプロセッサから出力され、該処理済みの出力データブロックの出力順序が、該入力データブロックの入力順序と異なることが可能である、データプロセッサと、
    該入力データブロックの処理優先度要求を受信し、処理優先度要求に従って該データプロセッサ内の処理リソースを割り当てるように動作可能なスケジューラーと
    を備える、データ処理システム。
  2. 前記スケジューラーが、前記入力データブロックの順序要求を受信し、該順序要求に従って入力データブロックを処理するように更に動作可能である、請求項1に記載のデータ処理システム。
  3. 前記データプロセッサ、低密度パリティチェックアルゴリズムを実施するように動作可能なデータ復号化器からなる、請求項1に記載のデータ処理システム。
  4. 前記スケジューラー、復号化が失敗した前記入力データブロックに対し、再試行動作数を設定するように動作可能である、請求項3に記載のデータ処理システム。
  5. 前記入力データブロックにおけるデータ値を検出するように動作可能なデータ検出器を更に備える、請求項3に記載のデータ処理システム。
  6. 前記スケジューラー前記処理優先度要求に基づいて、前記データ復号化器におけるローカル反復数、並びに前記データ検出器及び該データ復号化器におけるグローバル反復数を設定するように動作可能である、請求項5に記載のデータ処理システム。
  7. 前記入力データブロックを格納するように動作可能なメモリを更に備え、前記データ処理システムが、前記処理済みの出力データブロックが前記データプロセッサから出力される際に、該出力される処理済みの出力データブロックに対応する該入力データブロックを該メモリから消去するように動作可能である、請求項1に記載のデータ処理システム。
  8. 前記データ処理システム前記入力データブロックのうちの1つ対応する出力データブロックが前記データプロセッサから出力されたときに該1つの入力データブロックが前記メモリから消去された際に、該1つの入力データブロックの次の1つの入力データブロックを受け入れるように動作可能である、請求項7に記載のデータ処理システム。
  9. 前記識別子が、前記処理済みの出力データブロックが前記データプロセッサから出力されるときに該処理済みの出力データブロックを識別するように動作可能なデータブロック識別出力からなる、請求項1に記載のデータ処理システム。
  10. 前記データ処理システム集積回路として実施される、請求項1に記載のデータ処理システム。
  11. 前記データ処理システム記憶デバイスに組み込まれる、請求項1に記載のデータ処理システム。
  12. 前記データ処理システム、独立ディスクの冗長アレイを備える記憶システム内に組み込まれる、請求項1に記載のデータ処理システム。
  13. 前記データ処理システム送信システムに組み込まれる、請求項1に記載のデータ処理システム。
  14. データを処理するための方法であって、
    データ入力からデータブロックを処理するための複数の要求を受信するステップであって、該要求、該データブロックのうちの少なくとも幾つかの処理順序を指定するものである、受信ステップと、
    該データブロックを処理するステップと、
    処理が完了した際に該データブロックのそれぞれを処理済みのデータブロックとして識別子と共に出力するステップであって、該処理済みのデータブロックの出力順序前記データ入力からの前記データブロックの入力順序と異なることが可能である出力ステップ
    からなる、データを処理するための方法。
  15. 前記データブロックのうちの少なくとも幾つかの処理優先度を指定する要求を受信するステップと、該処理優先度を指定する要求に少なくとも部分的に基づいて、該データブロックの該処理用いられる処理リソースを割り当てるステップとを更に含む、請求項14に記載の方法。
  16. 前記処理、データ検出器で前記データブロックのデータ値を検出するステップと、データ復号化器該データブロックの誤り訂正を実行するステップとを含む、請求項14に記載の方法。
  17. 前記複数の要求において指定される前記処理順序に基づいて、前記データ復号化器におけるローカル復号化反復数、並びに前記データ検出器及び該データ復号化器におけるグローバル反復数を設定するステップを更に含む、請求項16に記載の方法。
  18. 前記データ復号化器においてデータ値が収束した際に前記データブロックのうちの1つについて処理が完了したと判断するステップを更に含む、請求項16に記載の方法。
  19. 制限された数の復号化反復を実行した後に前記データ復号化器においてデータ値が収束に失敗した際に前記データブロックのうちの1つについて処理が完了したと判断するステップを更に含む、請求項16に記載の方法。
  20. 記憶システムであって、
    データセットを維持する記憶媒体と、
    該記憶媒体上の該データセットを検知し及び該データセットに対応するアナログ出力を提供するように動作可能な読取り/書込みヘッドアセンブリと、
    連続信号をサンプリングしてデジタル出力を得るように動作可能なアナログ/デジタル変換器と、
    データ処理システムであって、
    該デジタル出力内の入力データブロックを処理し、対応する処理済みの出力データブロックを得るように動作可能なデータプロセッサであって、該処理済みの出力データブロックのそれぞれが該処理が完了した順序で識別子と共に該データプロセッサから出力され、該処理済みの出力データブロックの出力順序が、該入力データブロックの入力順序と異なることが可能である、データプロセッサと、
    該入力データブロックの処理優先度要求を受信し、該処理優先度要求に従って該データプロセッサ内の処理リソースを割り当てるように動作可能なスケジューーと
    を備える、データ処理システムと
    を備える、記憶システム。
JP2013043156A 2012-04-12 2013-03-05 非順序型転送を用いたデータ処理システム Pending JP2013223240A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/445,858 2012-04-12
US13/445,858 US8826105B2 (en) 2012-04-12 2012-04-12 Data processing system with out of order transfer

Publications (2)

Publication Number Publication Date
JP2013223240A JP2013223240A (ja) 2013-10-28
JP2013223240A5 true JP2013223240A5 (ja) 2016-04-21

Family

ID=47832899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013043156A Pending JP2013223240A (ja) 2012-04-12 2013-03-05 非順序型転送を用いたデータ処理システム

Country Status (6)

Country Link
US (1) US8826105B2 (ja)
EP (1) EP2650773A3 (ja)
JP (1) JP2013223240A (ja)
KR (1) KR20130116014A (ja)
CN (1) CN103377007A (ja)
TW (1) TW201407464A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760780B1 (en) * 2012-03-22 2014-06-24 Amazon Technologies, Inc. System and method for disk sector failure prediction
US9385756B2 (en) * 2012-06-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Data processing system with retained sector reprocessing
US9135112B2 (en) * 2012-12-11 2015-09-15 Seagate Technology Llc Policy for read operations addressing on-the-fly decoding failure in non-volatile memory
US9384778B2 (en) * 2014-03-07 2016-07-05 Avago Technologies General Ip (Singapore) Pte Ltd. Online iteration resource allocation for large sector format drive
TWI554945B (zh) * 2015-08-31 2016-10-21 晨星半導體股份有限公司 例行工作的分配方法及應用其之多核心電腦
US11403134B2 (en) * 2020-01-31 2022-08-02 Hewlett Packard Enterprise Development Lp Prioritizing migration of data associated with a stateful application based on data access patterns

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
JPH09282108A (ja) * 1996-04-16 1997-10-31 Hitachi Ltd ディスク装置
KR100321978B1 (ko) * 1998-12-31 2002-07-02 윤종용 통신시스템에서반복복호장치및방법
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
DE10085214T1 (de) 1999-11-22 2002-10-31 Seagate Technology Llc Verfahren und Vorrichtung für Data-Error-Recovery mit Defekt-Schwellwertdetektor und Viterbi-Verstärkungsfaktor
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
JP2007006382A (ja) * 2005-06-27 2007-01-11 Matsushita Electric Ind Co Ltd 受信装置および反復復号方法
KR100728221B1 (ko) * 2005-12-08 2007-06-13 한국전자통신연구원 터보부호 ofdm 시스템용 반복적 잔류 주파수 위상 보정장치 및 그 방법
JP4443518B2 (ja) * 2006-01-25 2010-03-31 ローム株式会社 復号装置および復号方法
JP4253332B2 (ja) * 2006-07-03 2009-04-08 株式会社東芝 復号装置、方法およびプログラム
US8028214B2 (en) * 2006-08-17 2011-09-27 Mobile Techno Corp. Low density parity check codes decoder and method thereof
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8085786B2 (en) * 2007-03-16 2011-12-27 Qualcomm Incorporated H-ARQ throughput optimization by prioritized decoding
US8359522B2 (en) * 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
JP4353295B2 (ja) * 2007-10-03 2009-10-28 ソニー株式会社 再生装置および再生方法
KR101434267B1 (ko) * 2007-12-14 2014-08-27 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
US8161357B2 (en) * 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US8245104B2 (en) * 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US8225183B2 (en) * 2008-09-30 2012-07-17 Lsi Corporation Methods and apparatus for selective data retention decoding in a hard disk drive
WO2010059264A1 (en) 2008-11-20 2010-05-27 Lsi Corporation Systems and methods for noise reduced data detection
JP4799637B2 (ja) * 2009-04-15 2011-10-26 株式会社モバイルテクノ 低密度パリティチェック符号復号装置及び方法
US7990642B2 (en) 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8176404B2 (en) 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8504887B1 (en) * 2009-12-24 2013-08-06 Marvell International Ltd. Low power LDPC decoding under defects/erasures/puncturing
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) * 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8677218B2 (en) * 2010-01-27 2014-03-18 Sk Hynix Memory Solutions Inc. LDPC decoding with on the fly error recovery
CN101820542A (zh) * 2010-03-04 2010-09-01 上海大学 一种不均等功耗有效控制的视频传输方法
US20110280133A1 (en) * 2010-05-11 2011-11-17 Qualcomm Incorporated Scalable scheduler architecture for channel decoding
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing

Similar Documents

Publication Publication Date Title
JP2013223240A5 (ja)
TWI646783B (zh) 解碼方法及儲存控制器
US9535777B2 (en) Defect management policies for NAND flash memory
US9916199B2 (en) Method and apparatus for an error tolerance aware data retention scheme in a storage device for multi-scale error tolerant data
US9558852B2 (en) Method and apparatus for defect repair in NAND memory device
US20220406395A1 (en) Defective memory unit screening in a memory system
US8583987B2 (en) Method and apparatus to perform concurrent read and write memory operations
TWI612527B (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
JP2013255221A5 (ja)
US20180173438A1 (en) Efficient data consistency verification for flash storage
TW201546815A (zh) 解碼方法、記憶體儲存裝置及記憶體控制電路單元
US9754682B2 (en) Implementing enhanced performance with read before write to phase change memory
US11237760B2 (en) Measuring performance metrics for data storage devices
WO2016022156A1 (en) Error counters on a memory device
TWI564904B (zh) 資料處理方法、記憶體控制電路單元以及記憶體儲存裝置
US10824554B2 (en) Method and apparatus for efficiently sorting iteration with small sorting set
JP2015138372A (ja) 書込検査プログラム,情報処理装置,及び書込検査方法
US9286156B2 (en) Data storage device and method for processing error correction code thereof
KR102440704B1 (ko) 예측 메모리 관리
TWI594253B (zh) 非依電性記憶體裝置及其空頁偵測方法
US20150067192A1 (en) System and method for adjusting sas addresses of sas expanders
US11422921B2 (en) Debug systems for deterministic validation of data storage devices
TWI662553B (zh) 記憶體測試方法與記憶體測試系統
US10176043B2 (en) Memory controller
JP2013125542A5 (ja)