TWI594253B

TWI594253B - 非依電性記憶體裝置及其空頁偵測方法

Info

Publication number: TWI594253B
Application number: TW105125912A
Authority: TW
Inventors: 穎煜戴; 江力朱
Original assignee: 威盛電子股份有限公司
Priority date: 2016-03-28
Filing date: 2016-08-15
Publication date: 2017-08-01
Also published as: US20170277589A1; US10372533B2; TW201735049A

Description

非依電性記憶體裝置及其空頁偵測方法

本發明是有關於一種非依電性記憶體，且特別是有關於一種非依電性記憶體裝置及其空頁偵測方法。

與傳統的硬碟設備相比，配置了快閃記憶體（FLASH memory）的固態硬碟（Solid State Drive，SSD）具有快速讀/寫性能和低功耗等特性。固態硬碟是一種常用的資料儲存設備。在固態硬碟的操作過程中，固態硬碟的系統（韌體與硬體）需要維持許多經更新的管理資訊，例如位址映射資訊、快閃記憶體條件資訊（conditions information）與其他資訊。所述快閃記憶體條件資訊包含程式化/抹除計數值（programing/erasing count）、有效頁計數值（valid page count）與其他條件資訊。這些經更新的管理資訊會在非預期的斷電事件中消失。在系統復電時，固態硬碟的系統須把斷電前的狀態（經更新的管理資訊）恢復回來。其中，固態硬碟的系統需要去判斷在快閃記憶體中哪些記憶頁被寫過，或是哪些記憶頁未曾寫過（空頁）。

對於一些快閃記憶體產品類型而言，經抹除的記憶胞的每一個位元的邏輯值是1。因此，經抹除的記憶頁（沒有資料的記憶頁，即空頁）的每一個位元應該全為1。於是，習知空頁偵測方法可以去計數某一目標記憶頁的內容中位元為1的位元數量。若此目標記憶頁的內容中所有位元均為1，則表示此目標記憶頁為空頁。

在另一些快閃記憶體產品類型中，快閃記憶體裝置內配置有擾亂器(scrambler)。藉由擾亂器的操作，記憶頁的內容是近似隨機（random）的。因此，空頁的每一個位元不是全為1。可以想見，上述習知空頁偵測方法無法適用於具有擾亂器的快閃記憶體裝置，因為習知空頁偵測方法無法依據所讀出的目標記憶頁的內容來正確判斷此目標記憶頁是否為空頁。

本發明提供一種非依電性記憶體裝置及其空頁偵測方法，其可以正確判斷記憶頁是否為空頁。

本發明的實施例提供一種非依電性記憶體裝置。非依電性記憶體裝置包括非依電性記憶體以及控制器。控制器耦接至非依電性記憶體。控制器用以進行空頁偵測方法，來檢查非依電性記憶體的記憶頁是否為空頁。其中，所述空頁偵測方法包括：由控制器讀取記憶頁的內容；由控制器對記憶頁的至少一碼字進行低密度奇偶檢查（Low-Density Parity-Check，以下稱LDPC）解碼而獲得經解碼碼字與檢查結果向量；當所述至少一碼字的LDPC解碼為成功時，由控制器判定該記憶頁不是空頁；當所述至少一碼字的LDPC解碼為失敗時，由控制器計數在所述檢查結果向量中位元為1的位元數量，或計數在所述檢查結果向量中位元為0的位元數量；以及依據在所述檢查結果向量中位元為1的位元數量，或依據在所述檢查結果向量中位元為0的位元數量，由控制器判定所述記憶頁是否為空頁。

本發明的實施例提供一種非依電性記憶體裝置的空頁偵測方法，用以檢查該非依電性記憶體的記憶頁是否為空頁。此非依電性記憶體裝置包括非依電性記憶體以及控制器。所述空頁偵測方法包括：由控制器讀取記憶頁的內容；由控制器對記憶頁的至少一碼字進行LDPC解碼而獲得經解碼碼字與檢查結果向量；當所述至少一碼字的LDPC解碼為成功時，由控制器判定所述記憶頁不是空頁；當所述至少一碼字的LDPC解碼為失敗時，由控制器計數在所述檢查結果向量中位元為1的位元數量，或計數在所述檢查結果向量中位元為0的位元數量；以及依據在所述檢查結果向量中位元為1的位元數量，或依據在所述檢查結果向量中位元為0的位元數量，由控制器判定所述記憶頁是否為空頁。

基於上述，本發明的實施例所提供非依電性記憶體裝置與空頁偵測方法利用了LDPC解碼過程中的檢查結果向量。當記憶頁的所述至少一碼字的LDPC解碼為失敗時，控制器可以計數在所述檢查結果向量中位元為1（或0）的位元數量。依據在所述檢查結果向量中位元為1（或0）的位元數量，控制器可以正確判定所述記憶頁是否為空頁。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖1是依照本發明實施例所繪示一種非依電性記憶體裝置100的電路方塊示意圖。依照設計需求，非依電性記憶體裝置100可以是隨身碟、固態硬碟（solid state disc, SSD）或是其他儲存裝置。非依電性記憶體裝置100可以耦接至主機（host）10。此主機10可以是電腦、手持式電話、多媒體播放器、相機或是其他電子裝置。當主機10發出一個讀取命令（read command）給非依電性記憶體裝置100時，非依電性記憶體裝置100可以依據此讀取命令的定址來回傳對應資料給主機10。

於圖1所示實施例中，非依電性記憶體裝置100包括非依電性記憶體110以及控制器120。依照設計需求，非依電性記憶體110可以是反及快閃記憶體（NAND flash memory）或是其他非依電性儲存電路/元件。控制器120耦接至非依電性記憶體110。在主機10發出一個讀取命令後，控制器120可以依據該讀取命令來定址非依電性記憶體110，以便從非依電性記憶體110中讀取一筆對應碼字111，然後對此對應碼字111進行低密度奇偶檢查（Low-Density Parity-Check，以下稱LDPC）解碼，以獲得經解碼碼字。LDPC解碼可以更正傳輸過程中發生的錯誤。LDPC解碼為習知技藝，故不再贅述。 = = 等式1

一次LDPC解碼完成後，控制器120可以獲得一個經解碼碼字 v。控制器120可以使用等式1來檢查此經解碼碼字 v，而獲得檢查結果向量。等式1中的 H為具有稀疏矩陣性質的奇偶檢查矩陣。奇偶檢查矩陣 H內的元素為1或0，且1的元素數量遠少於0的元素數量。奇偶檢查矩陣 H為習知技藝，故不再贅述。若檢查結果向量不為0向量（0矩陣，即矩陣中所有元素 c ₀～ c _m-1均為0），則控制器120可以對此經解碼碼字 v進行疊代運算（再一次進行LDPC解碼），以獲得新的經解碼碼字 v。控制器120可以再一次使用等式1來檢查所述新的經解碼碼字 v，而獲得新的檢查結果向量。如此進行多次疊代運算，直到檢查結果向量為0向量（0矩陣），即終止疊代運算（亦即所述對應碼字111的LDPC解碼為成功）。當所述對應碼字111的LDPC解碼為成功時，經解碼碼字124（最後一次進行LDPC解碼所獲得的經解碼碼字 v）可以被回傳給主機10。

當所述多次疊代運算的次數已達預設的門檻次數時，檢查結果向量仍為不為0向量，則控制器120可以決定所述對應碼字111的LDPC解碼為失敗。所述門檻次數可以依照設計需求來決定。

圖2是依照本發明一實施例說明一種非依電性記憶體裝置的空頁偵測方法的流程示意圖。此空頁偵測方法可以檢查非依電性記憶體110的一個記憶頁是否為空頁。請參照圖1與圖2，控制器120於步驟S210中可以讀取非依電性記憶體110的一個記憶頁的內容。一般而言，一個記憶頁包含一個或多個碼字（codeword）。控制器120於步驟S220中可以對所述記憶頁的至少一個碼字進行LDPC解碼，而獲得經解碼碼字 v與檢查結果向量。控制器120於步驟S230中可以檢查所述碼字的LDPC解碼是否成功。當所述記憶頁的一個或多個碼字的LDPC解碼為成功時，控制器120可以判定所述記憶頁不是空頁（步驟S240）。

當步驟S230判定所述碼字的LDPC解碼為失敗時，控制器120可以於步驟S250中計數在檢查結果向量中位元為1（或0）的位元數量，亦即計數元素 c ₀～ c _m-1中有幾個元素（位元）的值為1（或0）。舉例來說（以8位元為範例，但不限於此），假設檢查結果向量為[10011111]，則在檢查結果向量中位元為1的位元數量為6個（或0的位元數量為2個）。假設檢查結果向量為[00001000]，則在檢查結果向量中位元為1的位元數量為1個（或位元為0的位元數量為7個）。依據在檢查結果向量中位元為1（或0）的位元數量，控制器120可以判定所述記憶頁是否為空頁（步驟S250）。舉例來說，在一些實施例中，當在檢查結果向量中位元為1的位元數量大於第一門檻值Th1時，控制器120在步驟S250中可以判定所述記憶頁為空頁。所述第一門檻值Th1可以依照設計需求來決定。在另一些實施例中，當在檢查結果向量中位元為0的位元數量小於第二門檻值Th2時，控制器120在步驟S250中可以判定所述記憶頁為空頁。所述第二門檻值Th2可以依照設計需求來決定。

在圖1所示實施例中，控制器120可以包括中央處理單元121、隨機存取記憶體122與LDPC解碼器123。在主機10發出一個讀取命令後，中央處理單元121可以依據該讀取命令來定址非依電性記憶體110，以便從非依電性記憶體110中讀取一筆對應碼字111。LDPC解碼器123耦接至非依電性記憶體110，以接收非依電性記憶體110的記憶頁的內容（例如碼字111）。LDPC解碼器123可以對所述記憶頁的碼字111進行LDPC解碼，而獲得經解碼碼字 v與該檢查結果向量。

在一些實施例中，隨機存取記憶體122耦接至LDPC解碼器123以儲存檢查結果向量。中央處理單元121耦接至隨機存取記憶體122以讀取檢查結果向量。當所述碼字的LDPC解碼為成功時，中央處理單元121可以判定所述記憶頁不是空頁。當所述碼字的LDPC解碼為失敗時，中央處理單元121可以計數在檢查結果向量中位元為1（或0）的位元數量。依據在檢查結果向量中位元為1（或0）的位元數量，中央處理單元121可以判定所述記憶頁是否為空頁。舉例來說，當在檢查結果向量中位元為1的位元數量大於第一門檻值Th1時，中央處理單元121可以判定所述記憶頁為空頁。或者，當在檢查結果向量中位元為0的位元數量小於第二門檻值Th2時，中央處理單元121亦可以判定所述記憶頁為空頁。

在另一些實施例中，當所述碼字的LDPC解碼為失敗時，LDPC解碼器123可以計數在檢查結果向量中位元為1（或0）的位元數量。隨機存取記憶體122耦接至LDPC解碼器123，以儲存在檢查結果向量中位元為1（或0）的位元數量。舉例來說（以8位元為範例，但不限於此），假設檢查結果向量為[10011111]，則在檢查結果向量中位元為1的位元數量為6個（或0的位元數量為2個）。檢查結果向量[10011111]不會被存放於隨機存取記憶體122，而位元為1的位元數量「6」（或位元為0的位元數量「2」）會被存放於隨機存取記憶體122。中央處理單元121耦接至隨機存取記憶體122，以讀取在檢查結果向量中位元為1（或0）的位元數量。當所述碼字的LDPC解碼為成功時，中央處理單元121可以判定所述記憶頁不是空頁。當所述碼字的LDPC解碼為失敗時，依據在檢查結果向量中位元為1（或0）的位元數量，中央處理單元121可以判定所述記憶頁是否為空頁。

圖3是依照本發明實施例說明圖1所示LDPC解碼器123的範例電路方塊圖。於圖3所示實施例中，LDPC解碼器123包括計數器310、檢查器320以及解碼器330。解碼器330耦接至非依電性記憶體110，以接收所述記憶頁的內容。解碼器330可以對所述記憶頁的碼字進行LDPC解碼，而獲得經解碼碼字 v。LDPC解碼為習知技藝，故不再贅述。

檢查器320耦接至解碼器330，以接收經解碼碼字 v。檢查器320可以使用等式1對經解碼碼字 v進行檢查運算，而產生檢查結果向量。計數器310耦接至檢查器320，以接收檢查結果向量。計數器310可以計數在檢查結果向量中位元為1（或0）的位元數量。所述位元為1（或0）的位元數量會被存放於隨機存取記憶體122，以供中央處理單元121取用。

圖4是依照本發明一實施例說明圖2所示空頁偵測方法的範例流程示意圖。於圖4所示實施例中，步驟S250包括子步驟S251與S252。當步驟S230判定所述碼字的LDPC解碼為失敗時，控制器120可以於步驟S251中計數在檢查結果向量中位元為1的位元數量，亦即計數元素 c ₀～ c _m-1中有幾個元素（位元）的值為1。當步驟S251判定在檢查結果向量中位元為1的位元數量不大於第一門檻值Th1時，控制器120可以執行步驟S240以判定所述記憶頁不是空頁。所述第一門檻值Th1可以依照設計需求來決定。當步驟S251判定在檢查結果向量中位元為1的位元數量大於第一門檻值Th1時，控制器120可以執行步驟S252以判定所述記憶頁為空頁。

圖5是依照本發明另一實施例說明圖2所示空頁偵測方法的範例流程示意圖。於圖5所示實施例中，步驟S250包括子步驟S253與S252。當步驟S230判定所述碼字的LDPC解碼為失敗時，控制器120可以於步驟S253中計數在檢查結果向量中位元為0的位元數量，亦即計數元素 c ₀～ c _m-1中有幾個元素（位元）的值為0。當步驟S253判定在檢查結果向量中位元為0的位元數量不小於第二門檻值Th2時，控制器120可以執行步驟S240以判定所述記憶頁不是空頁。所述第二門檻值Th2可以依照設計需求來決定。當步驟S253判定在檢查結果向量中位元為0的位元數量小於第二門檻值Th2時，控制器120可以執行步驟S252以判定所述記憶頁為空頁。

圖6是依照本發明另一實施例說明一種空頁偵測方法的流程示意圖。圖6所示步驟S210、步驟S220、步驟S240與步驟S250可以參照圖2所示步驟S210、步驟S220、步驟S240與步驟S250的相關說明，故不再贅述。控制器120於步驟S220中可以對所述記憶頁的所有碼字進行LDPC解碼。控制器120於步驟S630中可以檢查所述記憶頁的所有碼字的LDPC解碼是否成功。當步驟S630判定所述記憶頁的這些碼字中有一個或多個碼字的LDPC解碼為成功時，控制器120可以判定所述記憶頁不是空頁（步驟S240）。當步驟S630判定所述記憶頁的所有碼字的LDPC解碼均為失敗時，控制器120可以執行步驟S250以判定所述記憶頁是否為空頁。於圖6所示實施例中，步驟S250包括子步驟S251與S252。步驟S250的子步驟S251與S252可以參照圖4所示子步驟S251與S252的相關說明，故不再贅述。

圖7是依照本發明又一實施例說明一種空頁偵測方法的流程示意圖。圖7所示步驟S210、步驟S220、步驟S240與步驟S250可以參照圖2所示步驟S210、步驟S220、步驟S240與步驟S250的相關說明，圖7所示步驟S220與步驟S630可以參照圖6所示步驟S220與步驟S630的相關說明，故不再贅述。當步驟S630判定所述記憶頁的所有碼字的LDPC解碼均為失敗時，控制器120可以執行步驟S250以判定所述記憶頁是否為空頁。於圖7所示實施例中，步驟S250包括子步驟S253與S252。步驟S250的子步驟S253與S252可以參照圖5所示子步驟S253與S252的相關說明，故不再贅述。

值得注意的是，在不同的應用情境中，控制器120、中央處理單元121、LDPC解碼器123、計數器310、檢查器320及/或解碼器330的相關功能可以利用一般的編程語言（programming languages，例如C或C++）、硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為軟體、韌體或硬體。可執行所述相關功能的軟體（或韌體）可以被佈置為任何已知的計算機可存取媒體（computer-accessible medias），例如磁帶（magnetic tapes）、半導體（semiconductors）記憶體、磁盤（magnetic disks）或光盤（compact disks，例如CD-ROM或DVD-ROM），或者可通過互聯網（Internet）、有線通信（wired communication）、無線通信（wireless communication）或其它通信介質傳送所述軟體（或韌體）。所述軟體（或韌體）可以被存放在計算機的可存取媒體中，以便於由計算機的處理器來存取/執行所述軟體（或韌體）的編程碼（programming codes）。另外，本發明的裝置和方法可以通過硬體和軟體的組合來實現。

綜上所述，本發明諸實施例所述非依電性記憶體裝置與空頁偵測方法利用了LDPC解碼過程中的檢查結果向量。當記憶頁的所述至少一碼字的LDPC解碼為失敗時，控制器可以計數在所述檢查結果向量中位元為1（或0）的位元數量。依據在所述檢查結果向量中位元為1（或0）的位元數量，控制器可以正確判定所述記憶頁是否為空頁。在配置有擾亂器(scrambler)的非依電性記憶體裝置中，藉由擾亂器的操作，空頁的每一個位元不是全為1。本發明諸實施例所述空頁偵測方法可以適用於具有擾亂器的非依電性記憶體裝置。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧主機
100‧‧‧非依電性記憶體裝置
110‧‧‧非依電性記憶體
111‧‧‧碼字
120‧‧‧控制器
121‧‧‧中央處理單元
122‧‧‧隨機存取記憶體
123‧‧‧LDPC解碼器
124‧‧‧經解碼碼字
310‧‧‧計數器
320‧‧‧檢查器
330‧‧‧解碼器
S210～S253、S630‧‧‧步驟

圖1是依照本發明實施例所繪示一種非依電性記憶體裝置的電路方塊示意圖。圖2是依照本發明一實施例說明一種非依電性記憶體裝置的空頁偵測方法的流程示意圖。圖3是依照本發明實施例說明圖1所示LDPC解碼器的範例電路方塊圖。圖4是依照本發明一實施例說明圖2所示空頁偵測方法的範例流程示意圖。圖5是依照本發明另一實施例說明圖2所示空頁偵測方法的範例流程示意圖。圖6是依照本發明另一實施例說明一種空頁偵測方法的流程示意圖。圖7是依照本發明又一實施例說明一種空頁偵測方法的流程示意圖。

S210~S250‧‧‧步驟

Claims

一種非依電性記憶體裝置，包括：一非依電性記憶體；以及一控制器，耦接至該非依電性記憶體，用以進行一空頁偵測方法來檢查該非依電性記憶體的一記憶頁是否為一空頁，其中該空頁偵測方法包括：由該控制器讀取該記憶頁的內容；由該控制器對該記憶頁的至少一碼字進行一低密度奇偶檢查（以下稱LDPC）解碼而獲得一經解碼碼字與一檢查結果向量；當所述至少一碼字的該LDPC解碼為成功時，由該控制器判定該記憶頁不是一空頁；當所述至少一碼字的該LDPC解碼為失敗時，由該控制器計數在該檢查結果向量中位元為1的位元數量或計數在該檢查結果向量中位元為0的位元數量；以及依據在該檢查結果向量中位元為1的該位元數量，或依據在該檢查結果向量中位元為0的該位元數量，由該控制器判定該記憶頁是否為一空頁。
如申請專利範圍第1項所述的非依電性記憶體裝置，其中該非依電性記憶體為快閃記憶體。
如申請專利範圍第1項所述的非依電性記憶體裝置，其中該控制器包括：一LDPC解碼器，耦接至該非依電性記憶體以接收該記憶頁的該內容，用以對該記憶頁的所述至少一碼字進行該LDPC解碼而獲得該經解碼碼字與該檢查結果向量；一隨機存取記憶體，耦接至該LDPC解碼器以儲存該檢查結果向量；以及一中央處理單元，耦接至該隨機存取記憶體以讀取該檢查結果向量；其中當所述至少一碼字的該LDPC解碼為成功時，該中央處理單元判定該記憶頁不是一空頁；當所述至少一碼字的該LDPC解碼為失敗時，該中央處理單元計數在該檢查結果向量中位元為1的該位元數量或計數在該檢查結果向量中位元為0的該位元數量；以及依據在該檢查結果向量中位元為1的該位元數量，或依據在該檢查結果向量中位元為0的該位元數量，該中央處理單元判定該記憶頁是否為一空頁。
如申請專利範圍第1項所述的非依電性記憶體裝置，其中該控制器包括：一LDPC解碼器，耦接至該非依電性記憶體以接收該記憶頁的該內容，用以對該記憶頁的所述至少一碼字進行該LDPC解碼而獲得該經解碼碼字與該檢查結果向量，其中當所述至少一碼字的該LDPC解碼為失敗時，該LDPC解碼器計數在該檢查結果向量中位元為1的該位元數量或計數在該檢查結果向量中位元為0的該位元數量；一隨機存取記憶體，耦接至該LDPC解碼器以儲存在該檢查結果向量中位元為1的該位元數量或在該檢查結果向量中位元為0的該位元數量；以及一中央處理單元，耦接至該隨機存取記憶體以讀取在該檢查結果向量中位元為1的該位元數量或在該檢查結果向量中位元為0的該位元數量；其中當所述至少一碼字的該LDPC解碼為成功時，該中央處理單元判定該記憶頁不是一空頁；以及當所述至少一碼字的該LDPC解碼為失敗時，依據在該檢查結果向量中位元為1的該位元數量，或依據在該檢查結果向量中位元為0的該位元數量，該中央處理單元判定該記憶頁是否為一空頁。
如申請專利範圍第4項所述的非依電性記憶體裝置，其中該LDPC解碼器包括：一解碼器，耦接至該非依電性記憶體以接收該記憶頁的該內容，用以對該記憶頁的所述至少一碼字進行該LDPC解碼而獲得該經解碼碼字；一檢查器，耦接至該解碼器以接收該經解碼碼字，用以對該經解碼碼字進行一檢查運算而產生該檢查結果向量；以及一計數器，耦接至該檢查器以接收該檢查結果向量，用以計數在該檢查結果向量中位元為1的該位元數量，或計數在該檢查結果向量中位元為0的該位元數量。
如申請專利範圍第1項所述的非依電性記憶體裝置，其中，當在該檢查結果向量中位元為1的該位元數量大於一第一門檻值時，該控制器判定該記憶頁為一空頁；或是當在該檢查結果向量中位元為0的該位元數量小於一第二門檻值時，該控制器判定該記憶頁為一空頁。
一種非依電性記憶體裝置的空頁偵測方法，用以檢查一非依電性記憶體的一記憶頁是否為一空頁，其中該非依電性記憶體裝置包括該非依電性記憶體以及一控制器，而所述空頁偵測方法包括：由該控制器讀取該記憶頁的內容；由該控制器對該記憶頁的至少一碼字進行一低密度奇偶檢查（以下稱LDPC）解碼而獲得一經解碼碼字與一檢查結果向量；當所述至少一碼字的該LDPC解碼為成功時，由該控制器判定該記憶頁不是一空頁；當所述至少一碼字的該LDPC解碼為失敗時，由該控制器計數在該檢查結果向量中位元為1的位元數量或計數在該檢查結果向量中位元為0的位元數量；以及依據在該檢查結果向量中位元為1的該位元數量，或依據在該檢查結果向量中位元為0的該位元數量，由該控制器判定該記憶頁是否為一空頁。
如申請專利範圍第7項所述的空頁偵測方法，其中該非依電性記憶體為快閃記憶體。
如申請專利範圍第7項所述的空頁偵測方法，其中所述判定該記憶頁是否為一空頁之步驟包括：當在該檢查結果向量中位元為1的該位元數量大於一第一門檻值時，由該控制器判定該記憶頁為一空頁；或是當在該檢查結果向量中位元為0的該位元數量小於一第二門檻值時，該控制器判定該記憶頁為一空頁。