JP2013222853A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2013222853A
JP2013222853A JP2012094077A JP2012094077A JP2013222853A JP 2013222853 A JP2013222853 A JP 2013222853A JP 2012094077 A JP2012094077 A JP 2012094077A JP 2012094077 A JP2012094077 A JP 2012094077A JP 2013222853 A JP2013222853 A JP 2013222853A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
adhesive
elastic member
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012094077A
Other languages
English (en)
Other versions
JP5821765B2 (ja
Inventor
Takuya Sato
卓哉 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012094077A priority Critical patent/JP5821765B2/ja
Publication of JP2013222853A publication Critical patent/JP2013222853A/ja
Application granted granted Critical
Publication of JP5821765B2 publication Critical patent/JP5821765B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】基板上の電子部品の傾きを防止することで、電子部品および基板の一面に対する接着剤の濡れ性を確保し、電子部品と基板との間隔を精度良く制御する。
【解決手段】接着剤30中に弾性変形可能な弾性部材40を含有させた状態で、接着剤30を基板10の一面11と電子部品20との間に介在させ、次に、電子部品20に第1の荷重F1を印加して、接着剤30および弾性部材40を介して電子部品20を基板10に押し付け、弾性部材40を弾性変形によって縮ませ、電子部品20と基板10の一面11との距離が所定間隔L1よりも狭くする。続いて、第1の荷重F1よりも小さい第2の荷重F2を電子部品20に印加しながら、弾性部材40の復元弾性力F3により、電子部品20と基板10の一面11との距離を所定間隔L1まで戻す。その後、接着剤30を硬化させる。
【選択図】図2

Description

本発明は、接着剤を介して基板と電子部品とを接続してなる電子装置の製造方法に関する。
従来より、基板と、基板の一面上に所定間隔を介して搭載された電子部品と、基板の一面と電子部品との間に介在し基板と電子部品とを接着する接着剤と、を備える電子装置の製造方法が提案されている(たとえば特許文献1参照)。
上記特許文献1の方法では、基板の一面に突起を設け、基板と電子部品との間に、当該突起および接着剤を介在させた状態で、電子部品に荷重を印加して、接着剤および突起を介して電子部品を基板に押し付ける。これにより、電子部品によって突起が塑性変形することで、電子部品と基板との間の間隔が精度良く設定できるとされている。
特開2001−351948号公報
しかしながら、上記特許文献1に記載の方法では、突起が塑性変形するものであるため、突起が潰れすぎるような場合が、多々発生する。この場合、電子部品と基板との距離を狙いの所定間隔に戻すため、再び電子部品を当該所定間隔まで引き上げて、接着を行うことが考えられる。
しかし、上記従来方法の場合、塑性変形して潰れすぎた突起は復元せず、当該所定間隔まで引き上げるときには突起から電子部品が離れる状態となるため、電子部品は接着剤とは接触しているが突起に支持された状態ではなくなる。
そうすると、基板上において電子部品の傾きが発生し、基板に対する電子部品の平行度が維持できない、ひいては、電子部品と基板との距離を狙いの所定間隔に制御できない、という問題が生じる。
また、電子部品の傾きにより、たとえば電子部品と基板との間隔が過大となった部分では、電子部品および基板の一面の少なくとも一方において接着剤の濡れが不十分となりやすく、接着信頼性が低下する等の可能性もある。
本発明は、上記問題に鑑みてなされたものであり、接着剤を介して基板と電子部品とを接続してなる電子装置の製造方法において、基板上の電子部品の傾きを防止することで、電子部品および基板の一面に対する接着剤の濡れ性を確保し、電子部品と基板との間隔を精度良く制御することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、基板(10)と、基板の一面(11)上に所定間隔(L1)を介して搭載された電子部品(20)と、基板の一面と電子部品との間に介在し基板と電子部品とを接着する接着剤(30)と、を備える電子装置の製造方法であって、
基板、電子部品、および接着剤を用意する用意工程と、接着剤中に弾性変形可能な弾性部材(40)を含有させた状態で、接着剤を基板の一面と電子部品との間に介在させる接着剤配置工程と、次に、電子部品に第1の荷重(F1)を印加して、接着剤および弾性部材を介して電子部品を基板に押し付け、弾性部材を弾性変形によって縮ませることにより、電子部品と基板の一面との距離が所定間隔よりも狭くなるようにする押し付け工程と、続いて、第1の荷重よりも小さい第2の荷重(F2)を電子部品に印加しながら、弾性部材が復元しようとする弾性力(F3)により、電子部品を基板の一面から離れる方向に移動させ、電子部品と基板の一面との距離を所定間隔まで戻す復元工程と、しかる後、電子部品と基板の一面との距離が所定間隔となった状態で、接着剤を硬化させる硬化工程と、を備えることを特徴とする。
このような本発明の製造方法によれば、電子部品に第1の荷重を印加して、狙いの値である所定間隔よりもせまい間隔まで、いったん電子部品を押し込む。その後、電子部品に印加する荷重を第2の荷重に弱めることで、電子部品に対して第2の荷重および当該第2の荷重に反抗する弾性部材からの弾性力を作用させながら電子部品を所定間隔まで戻すことになる。
つまり、当該電子部品を戻す動作を行う際には、電子部品は、外面側が第2の荷重で支持され、内面側が弾性部材の弾性力で支持された状態となるから、電子部品の傾きは極力抑制され、基板の一面に対して極力平行を維持したまま、電子部品が所定間隔まで移動することになる。
よって、本発明によれば、基板上の電子部品の傾きを防止することで、電子部品および基板の一面に対する接着剤の濡れ性を確保し、電子部品と基板との間隔を精度良く制御することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
(a)は本発明の第1実施形態にかかる電子装置の概略断面図であり、(b)は(a)中の上視概略平面図である。 図1に示される電子装置の製造方法を示す工程図である。 本発明の第2実施形態にかかる電子装置の製造方法の要部を示す工程図である。 上記第2実施形態において基板に弾性部材を形成する形成方法を示す工程図である。 本発明の第3実施形態にかかる電子装置の製造方法の要部を示す工程図である。 上記第3実施形態において電子部品に弾性部材を形成する形成方法を示す工程図である。 本発明の他の実施形態にかかる電子装置の製造方法の要部を示す工程図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態に係る電子装置S1について、図1を参照して説明する。この電子装置S1は、たとえば自動車に搭載されるECU(電子制御装置)の構成要素等として適用されるものである。
本実施形態の電子装置S1は、大きくは、基板10と、基板10の一面11上に所定間隔L1を介して搭載された電子部品20と、基板10の一面11と電子部品20との間に介在し基板10と電子部品20とを接着する接着剤30と、を備える。
基板10は、電子部品20が搭載される一面11が平坦面であるものであれば特に限定するものではないが、典型的には、セラミック基板やプリント基板等の配線基板、樹脂等よりなるケース、リードフレーム等が挙げられる。
電子部品20としては、たとえば半導体やセラミック等よりなるICチップ、センサチップ、回路チップや、その他の表面実装部品、さらには、セラミック基板やプリント基板等の回路基板等が挙げられる。
また、接着剤30は、塗布して配置した後、熱や紫外線等の光により硬化されるものであればよく、たとえばエポキシ樹脂やシリコーン樹脂、あるいはUV硬化性樹脂等が挙げられる。ここで、本実施形態では、接着剤30中には、弾性変形可能な弾性部材40が含有されている。
この弾性部材40は、たとえば平均粒径が数十μm以上100μm以下程度の粒状のものであり、接着剤30全体に分散した状態とされている。このような弾性部材40は、電子部品20の接着時に印加される荷重によって弾性変形する樹脂等よりなるものであり、たとえば芳香族系の高分子樹脂や、低弾性のエポキシ系樹脂等よりなる。
そして、この弾性部材40が、スペーサとして機能し、電子部品20と基板10の一面11との間隔が所定間隔L1に維持されている。この所定間隔L1は、弾性部材40の粒径により実質的に規定されるため、本実施形態では、たとえば数十μm以上100μm以下程度のものとされる。
次に、図2を参照して、本電子装置S1の製造方法を述べる。なお、図2では、各工程におけるワークの状態を、図1(a)に対応した断面にて示している。まず、用意工程にて、基板10、電子部品20、および接着剤30を用意する。
次に、図2(a)に示される接着剤配置工程では、接着剤30中に弾性変形可能な弾性部材40を含有させた状態で、接着剤30を基板10の一面11と電子部品20との間に介在させる。
具体的には、予め弾性部材40を接着剤30中に混合させ、この弾性部材40が混合された接着剤30をシリンジ等により、基板10の一面11に塗布する。あるいは、接着剤30を基板10の一面11上に塗布しておき、その上から弾性部材40を散布するようにしてもよい。
こうして、弾性部材40を分散状態で含有する接着剤30が、基板10の一面11上に載置された状態とされ、続いて、その接着剤30上に電子部品20を搭載する。具体的には、接着剤30が塗布された基板10を、ステージ100上に載置し、このステージ100によって基板10を支持、固定する。
そして、コレット200に保持された電子部品20を、接着剤30を介して基板10の一面11上に載置する。なお、このコレット200は、たとえば吸着力により電子部品20を脱着可能に保持するものである。これにより、弾性部材40を含有する接着剤30が、基板10の一面11と電子部品20との間に介在した状態となる。ここまでが接着剤配置工程である。
次に、図2(b)に示される押し付け工程では、電子部品20に第1の荷重F1を印加して、接着剤30および接着剤30中の弾性部材40を介して電子部品20を基板10に押し付け、弾性部材40を弾性変形によって縮ませる。これにより、電子部品20と基板10の一面11との距離が所定間隔L1よりも狭い間隔L2となるようにする。
具体的には、この押し付け工程において、電子部品20に印加される荷重は、コレット200を介して行われ、当該荷重の大きさは所望の値に制御されるようになっている。ここまでが、押し付け工程である。
続いて、図2(c)に示される復元工程を行う。この復元工程では、第1の荷重F1よりも小さい第2の荷重F2を電子部品20に印加しながら、弾性部材40が復元しようとする弾性力F3により、電子部品20を基板10の一面11から離れる方向に移動させる。これにより、電子部品20と基板10の一面11との距離を所定間隔L1まで戻すようにする。
具体的には、復元工程では、コレット200によって、電子部品20を基板10側に押し付ける荷重を第2の荷重F2まで弱めることにより、弾性部材40が復元しようとする弾性力F3(以下、復元弾性力F3という)と第2の荷重F2とが均衡した状態とする。そして、この状態にて、電子部品20を基板10から離していくことで、所定間隔L1とする。ここまでが復元工程である。
次に、図2(d)に示される硬化工程では、電子部品20と基板10の一面11との距離が所定間隔L1となった状態で、接着剤30を硬化させる。具体的に、この硬化は、加熱や紫外線等の光照射等により行う。
ここで、加熱硬化の場合は、コレット200自身を通電発熱するものとしたり、ステージ100を、ヒータを備える熱板としたりすればよい。あるいは、ベルト炉等により加熱硬化を行ってもよい。こうして、硬化工程にて、接着剤30が加熱硬化されることにより、電子部品20と基板10とが接着剤30を介して固定され、本実施形態の電子装置S1ができあがる。
ところで、本実施形態の製造方法によれば、押し付け工程によって、電子部品20に第1の荷重F1を印加して、狙いの値である所定間隔L1よりもせまい間隔L2となるまで、電子部品20を基板10側へ押し込むようにしている。
電子部品20の押し込みを所定間隔L1で止めた場合には、弾性部材40による接着剤30表面の凹凸により、電子部品20における接着面と接着剤30との間に部分的に隙間が生じる可能性がある。その点、本製造方法によれば、弾性部材40を弾性変形によって縮ませて狭い間隔L2まで押し込むことにより、電子部品20における接着面の全体と接着剤30とが隙間なく密着する。
その後、本実施形態では、復元工程によって、電子部品20に印加する荷重を第2の荷重F2に弱めることで、電子部品20に対して第2の荷重F2および当該第2の荷重F2に反抗する弾性部材40からの復元弾性力F3を作用させながら電子部品20を所定間隔L1まで戻すようにしている。
つまり、この復元工程において、当該電子部品20を戻す動作を行う際には、電子部品20の外面側が第2の荷重F2で支持され、内面側が弾性部材40の復元弾性力Fで支持された状態となる。
そして、この状態では、電子部品20は内外の両面側から両力F2、F3で挟み付けられて支持されつつ、変位するから、電子部品20の傾きは極力抑制され、基板10の一面11に対して極力平行を維持したまま、電子部品20が所定間隔L1まで移動することになる。
なお、製造工程中において、上記した電子部品20と基板10の一面11との間隔L1、L2のモニタを行うが、このモニタは、たとえばカメラ等により当該間隔を監視することにより行えばよい。
また、本実施形態の製造方法では、上記した電子部品20と基板10の一面11との間隔L1、L2は、実質的に接着剤30の厚さに相当する。
そこで、本製造方法を接着剤30の厚さの点から言うと、押し付け工程では、電子部品20に第1の荷重F1を印加することで、接着剤30を所定厚さL1よりも薄い厚さL2まで押し込んだ後、復元工程では、上記第2の荷重F2および復元弾性力F3で電子部品20を内外両面側から保持しつつ、所定厚さL1まで戻すことになる。
このように、本実施形態によれば、接着剤30を介して基板10と電子部品20とを接続してなる電子装置の製造方法において、基板10上の電子部品20の傾きを防止することで、電子部品20および基板10の一面11に対する接着剤30の濡れ性を確保し、電子部品20と基板10との間隔を精度良く制御することができる。
(第2実施形態)
本発明の第2実施形態にかかる電子装置の製造方法について、図3、図4を参照して述べる。ここでは、本実施形態の製造方法と上記第1実施形態との相違点を中心に述べることとする。
図3に示されるように、本実施形態の製造方法では、接着剤配置工程において、予め弾性部材40を基板10の一面11に固定しておき、その後、接着剤30を基板10の一面11上に塗布し、続いて基板10の一面11上に電子部品20を載置する。これにより、弾性部材40を含有する接着剤30が、基板10の一面11と電子部品20との間に介在するようにしている。
このように、予め基板10に弾性部材40を形成する方法としては、まず、図4(a)に示されるように、用意された基板10の一面11上に、弾性部材40を構成する上記樹脂等の材料によりなる素材層40aを形成する。この素材層40aは、たとえばスピンコート、印刷等により形成可能である。
そして、この素材層40aを、フォトリソグラフ技術等を用いてエッチングすることにより、図4(b)に示されるように、残し部を島状に形成し、この残し部を弾性部材40とする。これにより、弾性部材40が基板10の一面11に固定されて形成された状態となる。
その後は、基板10の一面11上にシリンジ等により接着剤30を塗布し、弾性部材40が接着剤30中に埋まるようにする。これにより、弾性部材40を分散状態で含有する接着剤30が、基板10の一面11上に載置された状態となる。続いては、上記第1実施形態と同様にして、接着剤30上に電子部品20を搭載する。ここまでが、本実施形態の接着剤配置工程である。
その後は、本実施形態においても、上記第1実施形態と同様に、押し付け工程、復元工程、硬化工程を行うことで、電子装置ができあがる。本実施形態の電子装置は、弾性部材40が基板10の一面11に固定されたものであるが、実質的には上記第1実施形態のものと同様である。
(第3実施形態)
本発明の第3実施形態にかかる電子装置の製造方法について、図5、図6を参照して述べる。ここでは、本実施形態の製造方法と上記第1実施形態との相違点を中心に述べることとする。
図5に示されるように、本実施形態の製造方法では、接着剤配置工程において、予め弾性部材40を電子部品20に固定しておき、その後、接着剤30を基板10の一面11上に塗布し、続いて基板10の一面11上に電子部品20を載置する。これにより、弾性部材40を含有する接着剤30が、基板10の一面11と電子部品20との間に介在するようにしている。
このように、予め電子部品20に弾性部材40を形成する方法としては、上記第2実施形態における基板10の場合と同様の方法を適用することが可能である。具体的には、まず、図6(a)に示されるように、用意された電子部品20における接着面上に、上記同様の素材層40aをスピンコート、印刷等により形成する。
そして、この素材層40aを、上記同様にエッチングすることにより、図6(b)に示されるように、島状に分散した弾性部材40を形成する。これにより、弾性部材40が電子部品20の接着面に固定されて形成された状態となる。
その後は、上記同様、基板10の一面11上に接着剤30を塗布する。続いて、本実施形態では、弾性部材40が接着剤30中に埋まるように、接着剤30上に電子部品20を搭載する。これにより、弾性部材40を含有する接着剤30が、基板10の一面11と電子部品20との間に介在した状態となる。ここまでが、本実施形態の接着剤配置工程である。
その後は、本実施形態においても、上記第1実施形態と同様に、押し付け工程、復元工程、硬化工程を行うことで、電子装置ができあがる。なお、本実施形態の電子装置は、弾性部材40が電子部品20の接着面に固定されたものであるが、実質的には上記第1実施形態のものと同様である。
なお、第2実施形態および第3実施形態の製造方法によれば、実質的に一定膜厚の素材層40aをエッチングすることで、弾性部材40を形成するので、各々の弾性部材40は、素材層40aの膜厚を高さとするものとなり、各弾性部材40の高さが揃いやすいという効果が期待できる。
(他の実施形態)
なお、上記各実施形態では、電子部品20の全体が接着剤30を介して基板10に支持された構成であった。
それに対して、図7に示されるように、電子部品20の一端側のみが接着剤30を介して基板10に支持され、電子部品20の他端側は基板10より浮いた状態、いわゆる電子部品20は片持ち支持状態であってもよい。このような電子部品20としては、たとえばフローセンサ等のセンサチップが挙げられる。
この場合、電子部品20のうち支持される一端側とは反対の他端側は、基板10上に浮いているため、上記製造方法における押し付け工程や復元工程の際に、電子部品20の傾きが生じやすい。そこで、この場合には、当該傾きを防止するため、電子部品20とコレット200とは単なる接触にとどまらず、電子部品20が吸着力等によりコレット200に固定されていることが望ましい。
また、上記各実施形態は、基板10の一面11上に接着剤30を介して電子部品20が搭載された構成の電子装置に適用できるが、さらに、当該構成に他の構成要素を付加した構成であってもかまわない。たとえば電子部品20の上に接着剤30を介して別の電子部品が積層された構成としてもよい。
また、1個の基板10の一面11上に、複数個の電子部品20が接着剤30を介して搭載された構成の場合、各電子部品20の搭載について、上記各実施形態を適用できることはもちろんである。
また、弾性部材40としては、電子部品20の接着時に印加される荷重によって弾性変形するものであれば、上記した樹脂よりなるものに限定されるものではない。たとえば、弾性部材40としては、バネ形状を有することにより、バネ弾性を発揮するものであってもよい。
また、上記した各実施形態同士の組み合わせ以外にも、上記各実施形態は、可能な範囲で適宜組み合わせてもよい。
10 基板
11 基板の一面
20 電子部品
30 接着剤
40 弾性部材
F1 第1の荷重
F2 第2の荷重
L1 所定間隔
L2 所定間隔よりも狭い間隔

Claims (3)

  1. 基板(10)と、前記基板の一面(11)上に所定間隔(L1)を介して搭載された電子部品(20)と、前記基板の一面と前記電子部品との間に介在し前記基板と前記電子部品とを接着する接着剤(30)と、を備える電子装置の製造方法であって、
    前記基板、前記電子部品、および前記接着剤を用意する用意工程と、
    前記接着剤中に弾性変形可能な弾性部材(40)を含有させた状態で、前記接着剤を前記基板の一面と前記電子部品との間に介在させる接着剤配置工程と、
    次に、前記電子部品に第1の荷重(F1)を印加して、前記接着剤および前記弾性部材を介して前記電子部品を前記基板に押し付け、前記弾性部材を弾性変形によって縮ませることにより、前記電子部品と前記基板の一面との距離が前記所定間隔よりも狭くなるようにする押し付け工程と、
    続いて、前記第1の荷重よりも小さい第2の荷重(F2)を前記電子部品に印加しながら、前記弾性部材が復元しようとする弾性力(F3)により、前記電子部品を前記基板の一面から離れる方向に移動させ、前記電子部品と前記基板の一面との距離を前記所定間隔まで戻す復元工程と、
    しかる後、前記電子部品と前記基板の一面との距離が前記所定間隔となった状態で、前記接着剤を硬化させる硬化工程と、を備えることを特徴とする電子装置の製造方法。
  2. 前記接着剤配置工程では、予め前記弾性部材を前記基板の一面に固定しておき、その後、前記接着剤を前記基板の一面上に塗布し、続いて前記基板の一面上に前記電子部品を載置することにより、
    前記弾性部材を含有する前記接着剤を前記基板の一面と前記電子部品との間に介在させるようにすることを特徴とする請求項1に記載の電子装置の製造方法。
  3. 前記接着剤配置工程では、予め前記弾性部材を前記電子部品に固定しておき、その後、前記接着剤を前記基板の一面上に塗布し、続いて前記基板の一面上に前記電子部品を載置することにより、
    前記弾性部材を含有する前記接着剤を前記基板の一面と前記電子部品との間に介在させるようにすることを特徴とする請求項1に記載の電子装置の製造方法。
JP2012094077A 2012-04-17 2012-04-17 電子装置の製造方法 Expired - Fee Related JP5821765B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012094077A JP5821765B2 (ja) 2012-04-17 2012-04-17 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012094077A JP5821765B2 (ja) 2012-04-17 2012-04-17 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013222853A true JP2013222853A (ja) 2013-10-28
JP5821765B2 JP5821765B2 (ja) 2015-11-24

Family

ID=49593617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012094077A Expired - Fee Related JP5821765B2 (ja) 2012-04-17 2012-04-17 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP5821765B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351948A (ja) * 2000-06-09 2001-12-21 Matsushita Electric Works Ltd 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
WO2007066559A1 (ja) * 2005-12-06 2007-06-14 Toray Engineering Co., Ltd. チップ実装装置およびチップ実装方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351948A (ja) * 2000-06-09 2001-12-21 Matsushita Electric Works Ltd 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
WO2007066559A1 (ja) * 2005-12-06 2007-06-14 Toray Engineering Co., Ltd. チップ実装装置およびチップ実装方法

Also Published As

Publication number Publication date
JP5821765B2 (ja) 2015-11-24

Similar Documents

Publication Publication Date Title
JP6518461B2 (ja) 実装装置および実装方法
JP4251185B2 (ja) 半導体集積回路カードの製造方法
JP6931311B2 (ja) 異方性導電膜またはペーストを用いて高さの異なる複数のチップを可撓性基板上に同時に接着する方法
US10276592B2 (en) Display substrate, method of fabricating the same, display panel and pressure welding device
TWI378749B (en) Semiconductor device producing method, semiconductor device producing apparatus and pin
JP7335085B2 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
JPWO2005036633A1 (ja) 電子部材の製造方法、及び、接着材付icチップ
JP5285144B2 (ja) チップ部品実装構造、チップ部品実装方法および液晶表示装置
JP5821765B2 (ja) 電子装置の製造方法
US20170079141A1 (en) Anisotropic conductive film and production method of the same
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
KR20070077087A (ko) 복합 시트
KR20100098661A (ko) 광전 소자의 제조 방법 및 광전 소자
JP2013153007A (ja) 電子部品およびその製造方法
TW201345724A (zh) 連接體之製造方法、及電子零件之連接方法
JP2014225563A (ja) 半導体装置の製造方法
JP2005129757A (ja) 半導体装置の接続方法
JP6752722B2 (ja) 実装装置および実装方法
JP7453035B2 (ja) 圧着ヘッド、これを用いた実装装置および実装方法
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP2014063905A (ja) 半導体装置の製造方法、半導体装置
KR100951884B1 (ko) 인쇄회로기판 제조방법
JP2010225924A (ja) 電子部品の実装装置及び実装方法
JP2016189427A (ja) 実装方法および実装装置
JP2004327531A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150921

R151 Written notification of patent or utility model registration

Ref document number: 5821765

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees