JP2013219203A - 柱状構造体の製造方法 - Google Patents
柱状構造体の製造方法 Download PDFInfo
- Publication number
- JP2013219203A JP2013219203A JP2012088821A JP2012088821A JP2013219203A JP 2013219203 A JP2013219203 A JP 2013219203A JP 2012088821 A JP2012088821 A JP 2012088821A JP 2012088821 A JP2012088821 A JP 2012088821A JP 2013219203 A JP2013219203 A JP 2013219203A
- Authority
- JP
- Japan
- Prior art keywords
- catalyst
- semiconductor
- fixing portion
- substrate
- columnar structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000003054 catalyst Substances 0.000 claims abstract description 92
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 34
- 230000005496 eutectics Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims description 61
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 229910052742 iron Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 4
- 229910052748 manganese Inorganic materials 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052762 osmium Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 239000002245 particle Substances 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052702 rhenium Inorganic materials 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052713 technetium Inorganic materials 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052716 thallium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 238000005259 measurement Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 230000002776 aggregation Effects 0.000 abstract description 7
- 238000004220 aggregation Methods 0.000 abstract description 6
- 239000000126 substance Substances 0.000 abstract description 5
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000000956 alloy Substances 0.000 description 13
- 229910045601 alloy Inorganic materials 0.000 description 13
- 239000002585 base Substances 0.000 description 12
- 239000002070 nanowire Substances 0.000 description 12
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000010894 electron beam technology Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 229920000049 Carbon (fiber) Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004917 carbon fiber Substances 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- -1 SWCNT or MWCNT Chemical compound 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- SWXVUIWOUIDPGS-UHFFFAOYSA-N diacetone alcohol Natural products CC(=O)CC(C)(C)O SWXVUIWOUIDPGS-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000002048 multi walled nanotube Substances 0.000 description 1
- 239000002121 nanofiber Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 238000010587 phase diagram Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002109 single walled nanotube Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00111—Tips, pillars, i.e. raised structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
- H01L21/02645—Seed materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02653—Vapour-liquid-solid growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Analytical Chemistry (AREA)
- Catalysts (AREA)
Abstract
【課題】 VLS法を用いて所望の柱状構造体を得る際に、共晶状態の触媒の基体表面拡散や触媒粒同士の凝集を抑制する方法を提供する。
【解決手段】 固定部を有する基体を用意する工程と、
前記固定部の上に触媒を配置する工程と、
前記触媒と前記固定部との間で半導体を成長させる工程と、を有し、
前記触媒と前記半導体との共晶温度は、前記固定部と前記基体との共晶温度よりも低いことを特徴とする半導体の製造方法。
【選択図】 図1
【解決手段】 固定部を有する基体を用意する工程と、
前記固定部の上に触媒を配置する工程と、
前記触媒と前記固定部との間で半導体を成長させる工程と、を有し、
前記触媒と前記半導体との共晶温度は、前記固定部と前記基体との共晶温度よりも低いことを特徴とする半導体の製造方法。
【選択図】 図1
Description
本発明は、柱状構造体の製造方法に関する。
半導体のナノワイヤは、伝達特性の良いトランジスタを得られる可能性などから注目を集めている。加えて、非常に大きな表面体積比を有するので、センサへの応用が注目されている。
ナノワイヤの作製技術としては、リソグラフィーとエッチングを用いて作製するトップダウン法と、VLS(気相−液相−固相)法に代表されるボトムアップ法が挙げられる。
ボトムアップ法を用いる場合、直径が小さい断面積を有し、結晶欠陥密度が低いナノワイヤが得られる。このようなナノワイヤを得ることは、トップダウン法を用いた場合には作製が困難である。
ボトムアップ法のひとつであるVLS成長法は、触媒金属と半導体種が共晶状態を形成し、更に半導体種が供給されることによって過飽和に至った半導体種が析出することによって構造体の成長が進行する方法である。
このVLS法を用いれば、結晶性や形状の再現性が高いワイヤが得られる。しかしながら、単結晶基板上に触媒を形成しVLS成長させる場合、触媒金属と半導体種が形成する共晶状態の液滴の凝集や基板上での拡散、移動が起こりやすい。
ナノワイヤの径は成長開始時の液滴の径に近いものとなるため、液滴の凝集や拡散によって成長後のナノワイヤ径のばらつきが生じる。
これらの問題を解決するために、触媒形成部位以外のSi基板表面をH終端することで触媒金属の拡散を抑制する技術が特許文献1に開示されている。また、基板にテクスチャを設けることで、液滴の凝集を抑制する技術が特許文献2に開示されている。
Ferralis et.al、Physical Review Letters 103,256102,2009
Schmidt et.al、Nano Letters、vol.5、No.5、931−935、2005
特許文献1に記載の製造方法は、Hの除去に電子ビームを用いるなど、プロセスが複雑で汎用性に乏しい。また、構造体の成長温度がHの脱離温度以下に限定されるという制約がある。
特許文献2に記載の製造方法は、基板上にテクスチャを設けることで触媒の拡散を抑制しているが、テクスチャを設けるのみでは隣接のAu触媒粒からの拡散の抑制が不十分である。このことは、非特許文献1に、代表的なSi、Geを用いたVLS成長の触媒に用いられるAuは、Si基板表面での拡散が起こることが記載されている。
そこで、本発明は、触媒金属と基板との間に金属層を設けることで、触媒間の凝集や触媒の移動を抑制し、径や長さのばらつきの少ないナノワイヤを得る方法を提供することを目的とする。
よって、本発明は、
固定部を有する基体を用意する工程と、
前記固定部の上に触媒を配置する工程と、
前記触媒と前記固定部との間で半導体を成長させる工程と、を有し、
前記触媒と前記半導体との共晶温度は、前記固定部と前記基体との共晶温度よりも低いことを特徴とする半導体の製造方法を提供する。
固定部を有する基体を用意する工程と、
前記固定部の上に触媒を配置する工程と、
前記触媒と前記固定部との間で半導体を成長させる工程と、を有し、
前記触媒と前記半導体との共晶温度は、前記固定部と前記基体との共晶温度よりも低いことを特徴とする半導体の製造方法を提供する。
本発明によれば、触媒と基板との間に固定部を設け、触媒と固定部と共晶温度が基体と固定部との共晶温度よりも低いため、触媒の移動を抑制し、触媒同士の凝集、径や長さのばらつきの少ないナノワイヤを得る方法を提供できる。
本発明は、
固定部を有する基体を用意する工程と、
前記固定部の上に触媒を配置する工程と、
前記触媒と前記固定部との間で半導体を成長させる工程と、を有し、
前記触媒と前記半導体との共晶温度は、前記固定部と前記基体との共晶温度よりも低いことを特徴とする半導体の製造方法である。
固定部を有する基体を用意する工程と、
前記固定部の上に触媒を配置する工程と、
前記触媒と前記固定部との間で半導体を成長させる工程と、を有し、
前記触媒と前記半導体との共晶温度は、前記固定部と前記基体との共晶温度よりも低いことを特徴とする半導体の製造方法である。
本実施形態において柱状構造体とは、所謂ナノワイヤ、ナノワイア、ナノウィスカ、ウィスカと呼称されるものを含むものである。
本実施形態において、触媒に接して設けられる固定部は、触媒の基体上の拡散を抑制するものなので、拡散抑制層とも呼ぶことができる。
この固定部は、触媒が基体上を移動しないように設けられるものである。そのため、触媒位置固定層とも呼ぶことができる。
固定部を有するため、半導体の成長時に、触媒が基板上を移動せずに固定される。そのため、半導体の径を所望の径に形成することができる。
固定部は、半導体の成長工程の温度で触媒と共晶状態にならない材料である。そのような材料であれば形状は特に限定されない。例えば基板上に配置された粒子や粒子状の形状でもよい。
共晶温度は、二つの物質の関係から一意に決まる温度であり、相図から読み取ることができる。
(第1の実施形態)
図1の(a)−(c)を用いて本実施形態を説明する。
図1の(a)−(c)を用いて本実施形態を説明する。
図1(a)は、固定部12および触媒13が基体11を部分的に被覆するように形成され、固定部12と触媒13とは基体11の同一領域を被覆している。そして、反応種14がそれらに供給されている工程を示した図である。
基体11は、結晶性を有し、かつ面方位による表面エネルギーの差異を有する材料が好ましい。より具体的にはSi等が強度や平坦性が高いので好ましい。基体11が結晶性を有する場合、形成される柱状構造は、特定の方向に向かって成長することができる。
さらには、基体の面方位と柱を形成する半導体の面方位が同一となるエピタキシャル成長することが好ましい。エピタキシャル成長を用いることで、柱の成長する方向を制御することができる。
尚、VLS法で基板上に柱状構造体を形成する場合、ナノワイヤは表面エネルギーの低い面方位に向かって成長することが、非特許文献2に記載に記載されている。
例えば20nm以上の径のSiの柱状構造体を形成する場合、<111>方位に優位に成長する。よって、基体に対して垂直に柱状構造体を成長させたい場合には(111)Si基板を用いればよい。
固定部12を構成する金属は、柱状構造体成長温度域において、基体11と合金をなす材料であり、基体11と共晶を形成する等の溶解状態に至る材料ではない。
具体的にはTi、V、Cr、Mn、Fe、Co、Ni、Cu、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Hf、Ta、W、Re、Os、Ir、Pt等を固定部として用いることができる。柱状構造体の成長時に、固定部と触媒との間に合金が適正に形成されるためには、固定部12の層厚は1nm以上50nm以下であることが好ましい。より好ましくは1nm以上10nmm以下である。
このように固定部12の厚さを薄くすることは、Tiの様な応力の大きい金属からの剥がれ発生を低減する上でも好適である。
固定部12は、後述の反応種14の導入と基体の昇温と同時、もしくはそれよりも前に基体11と合金を形成するように熱処理がなされるのが好ましい。合金は、固定部と触媒の間に形成される。
例えばTiを固定部に用いた場合、300℃以上の処理により合金化が始まる。合金化、及び柱状構造体成長の熱処理の条件や時系列順は、触媒13や固定部12の材料、それぞれの厚さ等によって適正に設定することができる。
固定部12は、触媒13が基体11に接することの無いように形成されていればよい。
触媒13は、固定部に接して設けられていればよい。基体を下とした場合、固定部上の少なくとも一部に触媒が設けられればよい。
例えば、図1に示すように、触媒13と固定部12が同じ領域のみ被覆している状態でも良い。また、図2に示すように触媒23のみ領域限定されており、固定部22は領域限定されない状態でも良い。また、図3に示すように触媒33、固定部32のいずれも領域限定されない状態でも良い。
触媒13は反応種14と共晶を為す材料から選択される。例えばAu、Al、Sn、Pb、Ni、Fe、Ag等が用いられる。反応種14はSiやGeやその化合物等から選択される。
触媒13にAuを用い、反応種14にSiを用いる組み合わせが低温で共晶を形成する材料の組み合わせである。そのため、この組み合わせは柱状構造体の成長条件の自由度が高い好適な例である。
触媒13の領域を限定した場合、形成される柱状構造の径の大きさを制御することができる。
本実施形態に係る固定部は、基体面内に離間して、複数配置されていてよい。
以上のいずれの構成でも本発明の効果を得ることができる。さらに触媒と基体との間に固定部を設ける限りは、どのような構成を用いてもよい。
尚、図1(a)と図2、図3は触媒13と固定部12の領域が異なるのみであり、いずれの構成においても柱状構造体は、合金部の形成領域が異なる以外は図1(b)、図1(c)と同様に成長させることができる。
触媒13を図1、図2に示すように領域限定した場合、触媒の径によって、形成される柱状構造の径が決まるので、触媒の領域および触媒の厚さを制御することが好ましい。
本実施形態で用いるVLS成長法では、10nm乃至200nmの径の柱状構造体を好適に得ることができる。それを考慮するに、触媒の領域の径は、加工精度や層形成の下限の観点から10nm以上200nm以下であることが好ましい。
触媒の領域の形状は、円形に限定されない。円形でない場合は、上記の面積に相当する面積の触媒の領域とすることが好ましい。
固定部12を図1に示すように領域限定する場合は、触媒13は固定部12と同じ領域を被覆する様に加工される。固定部12を図2に示すように領域限定する場合は、触媒13のみ領域を限定するように加工される。
触媒13および固定部12を同様に領域限定する場合、同時に加工しても良いし別々に加工しても良い。
本実施形態に係る固定部や触媒は公知のリソグラフィー技術を用いることで作成することができる。例えば微小サイズの加工に好適なi線、KrF、ArF、F2等の光源を有するステッパーや電子ビーム描画装置を用いれば、上記加工精度は得られる。
このようにして得られたリソグラフィーレジストパターンにエッチングプロセスやリフトオフプロセスを適用すれば上述の構成を得ることができる。
また、FIB(フォーカスイオンビーム)等の装置を用いて、所望の金属を所望の部分に付着させる技術なども適用可能である。
図1(c)に示す柱状構造体17は、反応種14と触媒13の組み合わせにより、形成される柱状構造体の構成が変化する。柱状構造の構成として、例えば半導体、金属、誘電体、もしくはそれらの複合体からなるものが挙げられる。
半導体としては、Si、Ge、SiGe、GaAs、InP、InGaAs、SiC等が挙げられる。触媒としては、Au、Ag、Al、Zn、Ga、In、Sn、Tl、Pb、Bi等を挙げることができる。誘電体としては、SiO2、SiN、HfO2、Al2O3等を挙げることができる。
例えばシリコンやゲルマニウムの柱状構造体を得ようとする場合、反応種14としては、SiH4、SiF4、SiCl4、SiHCl3、SiH2Cl2、GeH4等などの柱状構造体を構成する原子を含むガスを用いることができる。また、PLDやスパッタなどの手法による反応種の供給も適用可能である。
次に、図1(a)に示す状態において、触媒13に反応種15が溶解する温度に基体温度を設定する。例えば触媒Auによるシリコンナノワイヤ成長では363℃の共晶温度よりも高い温度とする。
この熱処理によって固定部12と基体11とが合金を形成しても良いし、この熱処理よりも前に合金が形成されていてもよい。
このように、半導体原料の供給により半導体種が触媒に溶け込み、図1(b)に示すように共晶状態の溶融液滴16を形成する。そして、反応種15を供給し続けることによって溶融液滴16中の反応種15の組成比が過飽和に達し、柱状構造体17が成長する、いわゆるVLS機構による成長が起こり、柱状構造体が得られる。
固定部を形成することで、触媒が基体上を拡散することを抑制できる。そして、形成される柱状構造の径のばらつきや柱状構造の高さのばらつきを抑制することができる。
固定部が基体と結晶性を有する合金部を形成した場合には、柱状構造体は触媒と基体が直接接している構成と同様に、特定の面方位に成長することができる。
更には、合金部が基体の結晶方位を反映した結晶方位を形成した場合には、触媒と基体が直接接している構成と同方向に、柱状構造体が成長することができるため、成長方位の制御性を損なうことなく、径や長さの再現性を改善することができる。
本実施形態に係る製造方法における半導体を炭素に変更し、触媒をFe、FeSとすることで、炭素繊維を製造することもできる。
本実施形態において炭素繊維とは、SWCNTやMWCNT等のカーボンナノチューブ、グラファイトナノファイバー等の炭素繊維を指す。カーボンナノチューブはその中心に空間を有するか否かを問わない。
本実施形態に係る構造体は、基体と、前記基体の上に固定部を有し、前記固定部の上に半導体を有する構造体であって、
前記固定部は、前記半導体よりも融点が高いことを特徴とする構造体である。
前記固定部は、前記半導体よりも融点が高いことを特徴とする構造体である。
固定部は、基体の表面に設けられている。
本実施形態に係る構造体は、基体が有する半導体を基体面内の正確な位置に設けることができる。さらに基体面外に伸びる半導体を所望の方向に伸ばすことができるので、互いに離間した半導体を接触することなく配置することができる。
また、本実施形態に係る構造体が有する半導体は、基体面内の所望の位置に設けることができるので、半導体を所望の形に配置することができる。
所望の形とは、例えば、円形、楕円形、三角形、正方形、長方形、星形等が挙げられる。
本実施形態に係る構造体が有する半導体は、触媒を有したま間の状態でもよい。その場合は、半導体の一端に触媒を有し、他端は固定部材に固定されている。構造体を製造後、その触媒を取り除き、構造体のみとしてもよいし、触媒を取り除かなくてもよい。
触媒を取り除く方法は、例えば、酸やアルカリ等で処理する化学的処理方法や、物理的に取り除く等の物理的方法が挙げられる。
本実施形態に係る構造体が有する半導体を構造体から切り離すこともできる。
本実施形態に係る柱状構造体は、デバイスに用いることができる。
デバイスに用いるとは、例えばトランジスタを用いたセンサのゲート部分に柱状構造体を配置する構成が考えられる。デバイス自体は、FET等の公知のセンサデバイスを用いることができる。
また、デバイスに用いる形態として、例えば3次元構造を有するデバイスの層間導通を得るための貫通配線材料として用いることができる。
本実施形態に係る柱状構造を有するデバイスは柱状構造体の径や長さの作成再現性が改善されるため、特性、アウトプットの再現性が良好となるので、デバイス応用の観点からも好ましい。
また本実施形態に係る柱状構造を有するデバイスは、大きな表面体積比の構造体を作成再現性良く得られることが考えられる。構造体をセンサ部位に有する高感度なセンサデバイスへ応用することができる。
センサデバイスは、センシング部とこのセンシング部に接続されている電極を有し、センシング部は本実施形態に係る構造体を有している。センサデバイスは、測定対象物が構造体に付着した場合に、その電気特性が変化することでセンシングすることができる。
変化する電気特性は、電流特性でも電圧特性でもその他の特性でもよく、特に限定されない。
このようなセンサデバイスは、高感度な検出が期待できる。
(実施例1)
本実施例では、図1の(a)−(d)を用いて、基体上の所定の位置に柱状構造体を形成する手法について説明する。本実施例では基体としてSi基板を用いた。
本実施例では、図1の(a)−(d)を用いて、基体上の所定の位置に柱状構造体を形成する手法について説明する。本実施例では基体としてSi基板を用いた。
まず、(111)Si基体の表面を、アンモニア水と過酸化水素水の混合液で洗浄することによってパーティクル除去し、更に塩酸と過酸化水素水の混合液で金属汚染を除去する、所謂RCA洗浄を用いてSi基体を洗浄する。
その後、5%希釈フッ化水素酸に30秒浸漬することで酸化膜を除去する。その後、100℃で1分間Si基板をベークする。
次に、電子線レジストZEP520A(日本ゼオン株式会社製):電子線レジスト用シンナーZEP−A(日本ゼオン株式会社製)が1:1である液体でSi基板をコーティングする。スピンコーターで4000rpm 1min程度スピンコートすることで、100nm程度の均一なレジスト塗布が可能である。
その後、500μC/cm2のドーズ量で所望の位置に40nmの円形領域に電子線照射を行う。その後電子線レジスト用現像液ZED−N50(日本ゼオン株式会社製)で2分間現像後、イソプロピルアルコールで1分間リンスし、N2ブローすることで電子線照射した箇所の40nmの円形のレジストが除去される。
その後、ただちに電子線蒸着装置に基板を導入し、Tiを3nm、Auを7nm、この順でそれぞれ製膜する。その後、超音波を照射しながら電子線レジスト剥離液ZDMACに3分間浸漬し、その後同じく超音波洗浄しながらアセトン、イソプロピルアルコールにそれぞれ3分間浸漬する。
以上の工程で、図1(a)に示すように、(111)基板Si上に、固定部Ti、触媒Auが同じ領域にのみ形成される。
その後、基板をCVD成長装置に搬送し、真空チャンバー内でArガスで500℃でアニールすることで、Si基板11と固定部Ti12とが図1(b)に示すように合金部15を形成する。固定部のすべてが合金になったように図示しているが、合金化されない金属が残っていてもよい。
更に、反応種Si14をシランガスにより導入する。その結果、触媒13のAuと反応種14のSiが共晶状態となり溶融し、液滴16を形成する。更に反応種14を供給することで、過飽和分の半導体種14が液滴16の下方に析出し、所謂VLS過程により柱状構造体17が形成される。
上述の条件にて、シランガスを40分間導入することにより図4に示すような成長位置が制御され、かつ長さや径ばらつきが少ないナノサイズのシリコン柱状構造体が形成できた。
図5には、上述の条件にて成長したシリコン柱状構造体のシリコン基板との界面の断面の透過電子顕微鏡観察結果を示す。シリコンの柱状構造体とシリコン基板の間に、シリコンとTiとの合金部が形成していることが確認できる。
(実施例2)
本実施例では、図2を用いて説明する。固定部22を基板上の全面に形成すること以外は、実施例1と同様である。
本実施例では、図2を用いて説明する。固定部22を基板上の全面に形成すること以外は、実施例1と同様である。
まず、実施例1と同様に洗浄したSi基板21上に、固定部22としてTiを3nm全面製膜する。その後、実施例1と同様に電子ビーム描画を行い、触媒23としてAu7nmを40nmの円形領域に形成する。
その後、実施例1と同様に基板を昇温、反応種24を導入することで、合金部形成領域以外は実施例1と同様に柱状構造体が所望位置に得られる。
(実施例3)
本実施例では、図3を用いて説明する。固定部32および触媒33を基板上の全面に形成する以外は実施例1と同様である。
本実施例では、図3を用いて説明する。固定部32および触媒33を基板上の全面に形成する以外は実施例1と同様である。
まず、実施例1と同様に洗浄したSi基板31上に、固定部22としてTiを3nm、触媒33としてAuを7nmそれぞれ全面製膜する。
その後、実施例1と同様に基板を昇温、反応種34を導入することで、合金部上に溶融液滴が形成され、柱状構造体が得られる。
実施例3を用いた場合には、実施例1または2のような柱状構造体の位置制御は困難であるが、触媒同士の凝集抑制、基板への触媒層拡散の抑制の効果を得ることができる。
デバイスへの応用を考慮した場合、径のばらつきを抑制することが好ましく、本実施形態に係る製造方法により製造した構造体は、デバイスに好適に応用される。
さらに、製造したナノタイヤをそのままデバイスに組み込むことを想定すると成長位置を制御することが好ましいので、実施例1または2を用いることが好ましい。
11、21、31 基体
12、22、32 固定部
13、23、33 触媒
14、24、34 反応種
15、25、35 合金部
16、26、36 溶解液滴
17、27、37 柱状構造体
12、22、32 固定部
13、23、33 触媒
14、24、34 反応種
15、25、35 合金部
16、26、36 溶解液滴
17、27、37 柱状構造体
Claims (16)
- 固定部を有する基体を用意する工程と、
前記固定部の上に触媒を配置する工程と、
前記触媒と前記固定部との間で半導体を成長させる工程と、を有し、
前記触媒と前記半導体との共晶温度は、前記固定部と前記基体との共晶温度よりも低いことを特徴とする半導体の製造方法。 - 前記触媒と前記固定部との共晶温度は、前記触媒と前記半導体との共晶温度よりも高いことを特徴とする請求項1に記載の半導体の製造方法。
- 前記固定部の融点は、前記触媒の融点よりも高いことを特徴とする請求項1または2に記載の半導体の製造方法。
- 前記固定部は、前記基体の表面に配置された粒子からなることを特徴とする請求項1乃至3のいずれか一項に記載の半導体の製造方法。
- 前記半導体はSi、Ge、SiGe、GaAs、InP、InGaAs、SiCの群から選択された少なくともいずれか一つを含み、
前記触媒は、Au、Ag、Al、Zn、Ga、In、Sn、Tl、Pb、Biの群から選択された少なくともいずれか一つを含み、
前記固定部はTi、V、Cr、Mn、Fe、Co、Ni、Cu、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Hf、Ta、W、Re、Os、Ir、Ptの群から選択された少なくともいずれか一つを含むことを特徴とする請求項1乃至4のいずれか一項に記載の半導体の製造方法。 - 前記半導体は、Siであり、
前記触媒は、Auであり、
前記固定部は、Tiであることを特徴とする請求項1乃至5のいずれか一項に記載の半導体の製造方法。 - 前記基体の面内に複数の前記固定部が設けられており、前記複数の固定部は互いに離間して設けられていることを特徴とする請求項1乃至6のいずれか一項に記載の半導体の製造方法。
- 基体と、前記基体の上に固定部を有し、前記固定部の上に半導体を有する構造体であって、
前記固定部は、前記半導体よりも融点が高いことを特徴とする構造体。 - 基体と、前記基体の上に固定部を有し、前記固定部の上に半導体を有する構造体であって、
前記半導体の一端に触媒が設けられており、
前記半導体の他端は前記基体の表面に設けられた固定部に固定されており、
前記触媒と前記半導体との共晶温度は、前記固定部と前記基体との共晶温度よりも低いことを特徴とする構造体。 - 前記触媒と前記固定部との共晶温度は、前記触媒と前記半導体との共晶温度よりも高いことを特徴とする請求項9に記載の構造体。
- 前記半導体はSi、Ge、SiGe、GaAs、InP、InGaAs、SiCの群から選択された少なくともいずれか一つを含み、
前記固定部はTi、V、Cr、Mn、Fe、Co、Ni、Cu、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Hf、Ta、W、Re、Os、Ir、Ptの群から選択された少なくともいずれか一つを含むことを特徴とする請求項8乃至10のいずれか一項に記載の構造体の製造方法。 - 前記半導体はSiであり、
前記固定部はTiであることを特徴とする請求項8乃至11のいずれか一項に記載の構造体。 - 前記半導体はSi、Ge、SiGe、GaAs、InP、InGaAs、SiCの群から選択された少なくともいずれか一つを含み、
前記触媒は、Au、Ag、Al、Zn、Ga、In、Sn、Tl、Pb、Biの群から選択された少なくともいずれか一つを含み、
前記固定部はTi、V、Cr、Mn、Fe、Co、Ni、Cu、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Hf、Ta、W、Re、Os、Ir、Ptの群から選択された少なくともいずれか一つを含むことを特徴とする請求項9または10に記載の構造体。 - 前記半導体は、Siであり、
前記触媒は、Auであり、
前記固定部は、Tiであることを特徴とする請求項13に記載の構造体。 - 複数の前記半導体を有し、前記複数の半導体は互いに離間して配置されていることを特徴とする請求項8乃至14のいずれか一項に記載の構造体。
- センシング部と前記センシング部と接続されている電極とを有し、
前記センシング部に測定対象物が付着することで、電気特性が変化するセンサデバイスであって、
前記センシング部は請求項8乃至15のいずれか一項に記載の構造体を有することを特徴とするセンサデバイス。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012088821A JP2013219203A (ja) | 2012-04-09 | 2012-04-09 | 柱状構造体の製造方法 |
US13/841,032 US20130264687A1 (en) | 2012-04-09 | 2013-03-15 | Method for producing columnar structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012088821A JP2013219203A (ja) | 2012-04-09 | 2012-04-09 | 柱状構造体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013219203A true JP2013219203A (ja) | 2013-10-24 |
Family
ID=49291646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012088821A Pending JP2013219203A (ja) | 2012-04-09 | 2012-04-09 | 柱状構造体の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130264687A1 (ja) |
JP (1) | JP2013219203A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9453283B2 (en) | 2014-08-14 | 2016-09-27 | Samsung Display Co., Ltd. | Method for manufacturing nanowires |
JP2017203771A (ja) * | 2016-05-12 | 2017-11-16 | エフ・イ−・アイ・カンパニー | ビームによって付着させた構造体へのナノオブジェクトの取付け |
JP2020198399A (ja) * | 2019-06-04 | 2020-12-10 | 国立大学法人 東京大学 | ナノワイヤ製造方法、ナノワイヤ製造装置、及びナノワイヤ |
JP2021009984A (ja) * | 2019-06-28 | 2021-01-28 | 株式会社東芝 | 結晶成長方法及び半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104377279A (zh) * | 2014-10-09 | 2015-02-25 | 中国科学院半导体研究所 | 大失配体系硅基无位错异质外延方法 |
CN111430221B (zh) * | 2020-04-02 | 2022-08-05 | 中国科学院半导体研究所 | 锡自催化生长的锗锡合金硅基材料及定向异质外延方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6831017B1 (en) * | 2002-04-05 | 2004-12-14 | Integrated Nanosystems, Inc. | Catalyst patterning for nanowire devices |
KR100785347B1 (ko) * | 2006-07-27 | 2007-12-18 | 한국과학기술연구원 | 금속전극 위에서의 반도체 나노선의 정렬방법 |
JP2011187901A (ja) * | 2010-03-11 | 2011-09-22 | Canon Inc | 半導体デバイスの製造方法 |
-
2012
- 2012-04-09 JP JP2012088821A patent/JP2013219203A/ja active Pending
-
2013
- 2013-03-15 US US13/841,032 patent/US20130264687A1/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9453283B2 (en) | 2014-08-14 | 2016-09-27 | Samsung Display Co., Ltd. | Method for manufacturing nanowires |
JP2017203771A (ja) * | 2016-05-12 | 2017-11-16 | エフ・イ−・アイ・カンパニー | ビームによって付着させた構造体へのナノオブジェクトの取付け |
JP2020198399A (ja) * | 2019-06-04 | 2020-12-10 | 国立大学法人 東京大学 | ナノワイヤ製造方法、ナノワイヤ製造装置、及びナノワイヤ |
JP7298822B2 (ja) | 2019-06-04 | 2023-06-27 | 国立大学法人 東京大学 | ナノワイヤ製造方法、及びナノワイヤ製造装置 |
JP2021009984A (ja) * | 2019-06-28 | 2021-01-28 | 株式会社東芝 | 結晶成長方法及び半導体装置 |
JP7245467B2 (ja) | 2019-06-28 | 2023-03-24 | 株式会社東芝 | 結晶成長方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130264687A1 (en) | 2013-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Schmidt et al. | Silicon nanowires: a review on aspects of their growth and their electrical properties | |
Mandl et al. | Au-free epitaxial growth of InAs nanowires | |
JP2013219203A (ja) | 柱状構造体の製造方法 | |
JP5329800B2 (ja) | 触媒ナノ粒子の制御および選択的な形成 | |
CN103374751B (zh) | 具有微构造的外延结构体的制备方法 | |
TWI588875B (zh) | 半導體奈米線及其製造方法 | |
US10669647B2 (en) | Network of nanostructures as grown on a substrate | |
Mandl et al. | Self-seeded, position-controlled InAs nanowire growth on Si: A growth parameter study | |
CN103378239B (zh) | 外延结构体 | |
US20100261339A1 (en) | Single crystal growth on a mis-matched substrate | |
CN103378236B (zh) | 具有微构造的外延结构体 | |
CN102976264A (zh) | 一种自支撑多层微纳米结构的制备方法 | |
US20150318352A1 (en) | Nanoscale chemical templating with oxygen reactive materials | |
US8269257B2 (en) | Nanowire synthesis | |
JP2013128107A (ja) | ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ(tft) | |
JPS58500609A (ja) | 播種固化による横方向エピタキシ−成長 | |
CN111893454B (zh) | 一种常压下锗锡纳米材料的制备方法 | |
US8420551B2 (en) | Methods of fabricating semiconductor devices and semiconductor devices fabricated by the same | |
KR20090018743A (ko) | 실리콘계 나노선 표면의 선택적 금속규화물화 방법 및 이에의해 제조된 반도체 소자 | |
Zhang et al. | Selective-area growth of InAs nanowire arrays on Si3N4/Si (111) by molecular beam epitaxy | |
Prongjit et al. | Effect of SiO2 thickness on GaAs nanowires on Si (111) substrates grown by molecular beam epitaxy | |
Hutagalung et al. | Growth of silicon nanostructures by thermal evaporation using nickel catalyst | |
WO2018228543A1 (zh) | 一种可拉伸晶体半导体纳米线及其制备方法 | |
KR101001150B1 (ko) | 나노 소재 형성 방법 | |
Dowdy | Planar Gallium arsenide nanowire arrays for nanoelectronics: Controlled growth, doping, characterization, and devices |