KR100785347B1 - 금속전극 위에서의 반도체 나노선의 정렬방법 - Google Patents

금속전극 위에서의 반도체 나노선의 정렬방법 Download PDF

Info

Publication number
KR100785347B1
KR100785347B1 KR1020060070528A KR20060070528A KR100785347B1 KR 100785347 B1 KR100785347 B1 KR 100785347B1 KR 1020060070528 A KR1020060070528 A KR 1020060070528A KR 20060070528 A KR20060070528 A KR 20060070528A KR 100785347 B1 KR100785347 B1 KR 100785347B1
Authority
KR
South Korea
Prior art keywords
nanowires
catalyst layer
gold catalyst
zinc oxide
silicon
Prior art date
Application number
KR1020060070528A
Other languages
English (en)
Inventor
박경수
권석준
박재관
박재환
최영진
강해용
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020060070528A priority Critical patent/KR100785347B1/ko
Priority to DE112006003964T priority patent/DE112006003964T5/de
Priority to PCT/KR2006/005054 priority patent/WO2008013341A1/en
Priority to US12/374,750 priority patent/US20090317943A1/en
Application granted granted Critical
Publication of KR100785347B1 publication Critical patent/KR100785347B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Catalysts (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 금속전극 위에서의 반도체 나노선의 정렬방법에 관한 것으로서, 반도체 공정에서 널리 사용되고 있는 알루미늄, 티타늄, 백금 등의 금속전극 위에 일부 영역에만 국한하여 산화아연 및 실리콘 나노선의 합성이 이루어지도록 하여 웨이퍼 스케일에서 나노선의 합성과 동시에 나노선의 정렬이 이루어지도록 함으로써, 적은 공정 비용으로 다중의 나노선 소자를 일괄적으로 제조할 수 있어 궁극적으로 전자소자, 광전자소자, 레이져, 화학센서 등의 다양한 나노소자의 대량 생산에 효과적으로 활용할 수 있는 금속전극 위에서의 반도체 나노선의 정렬방법에 관한 것이다.
반도체, 나노선, 웨이퍼, 전도성 전극, 촉매층

Description

금속전극 위에서의 반도체 나노선의 정렬방법{Alignment of semiconducting nanowires on metal electrodes}
도 1은 본 발명에 따른 웨이퍼 상에 주기적으로 배열된 소자 및 전도성 전극 위에 임의의 패턴으로 정렬하여 성장된 나노선을 나타내는 도면,
도 2는 본 발명에 따른 마스크(mask)를 사용하여 전도성 전극과 금 촉매층을 패터닝시키는 과정을 나타내는 도면,
도 3은 본 발명에 따른 반응가스(gas) 분율 및 반응관 온도 변화에 따른 산화아연(ZnO) 나노선과 실리콘(Si) 나노선의 성장을 돕는 금속의 종류를 나타내는 도면,
도 4는 본 발명에 따른 전도성 전극인 알루미늄 위에는 산화아연 (ZnO) 나노선이 성장하지 않고 금 촉매 위에서만 나노선이 성장하는 것을 나타내는 사진,
도 5는 본 발명에 따른 전도성 전극인 티타늄 위에는 실리콘 (Si) 나노선이 성장하지 않고 금 촉매 위에서만 나노선이 성장하는 것을 나타내는 사진,
도 6은 본 발명에 따른 전도성 전극인 백금과 촉매인 금 위에 모두 산화아연 나노선이 성장하는 것을 나타내는 사진이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 웨이퍼 11 : 전도성 전극
12 : 금 촉매층 20 : 마스크
본 발명은 금속전극 위에서의 반도체 나노선의 정렬방법에 관한 것으로서, 더욱 상세하게는 Al, Ti, Pt 등의 전극 위에 일부 영역에만 국한하여 산화아연 나노선 및 실리콘 나노선의 합성이 이루어지도록 하는 공정을 제시하고, 이를 통해 웨이퍼 스케일에서 나노선의 합성과 동시에 나노선 정렬이 이루어지게 하는 금속전극 위에서의 반도체 나노선의 정렬방법에 관한 것이다.
최근 반도체 기술의 발달로 인하여 전자 부품 소자들은 그 크기가 매우 집적화 되어가고 있다.
특히 CMOS 등의 소자는 초집적회로 분야에 널리 사용되고 있는데, 집적화가 높아짐에 따라 소자들의 선 폭은 미세하게 줄어들고 있는 추세이다.
이와 같이, 소자들의 크기가 작아지면서, 이들을 전기적으로 연결해주는 나노선의 중요성은 날로 증대되고 있다.
이러한 나노선은 물질에 따라 발수광 소자 등의 광학적 용도, 복합재에 첨가되는 기계적 용도 등 그 응용 분야가 매우 넓다.
일반적으로, 사용되는 나노선 물질은 GaAs, GaN, InP, ZnO 등이 사용되어지고, 발광 소자로서도 활발하게 연구되어 지고 있다.
특히, GaN, GaAs, ZnO 등은 Blue Emitting 발광 소자의 개발에 활용되고 있으며, InAs, InP는 1.3 ~ 1.5 mm 영역에서 활용되고 있다.
이러한 반도체 나노선은 나노사이즈의 직경에서 발현되는 여러 가지 특성과 우수한 결정성 등의 장점으로 인해 다양한 전자소자, 광전자소자, 센서 등에 응용이 가능하다.
가장 널리 연구되어온 반도체 나노선으로는 산화아연(ZnO)을 들 수 있는 바, 탄소열환원법(carbothermal reduction method), 화학기상증착법(Chemical Vapor Deposition), 습식 합성법(Wet chemical method), 펄스 레이저 증착법(pulsed laser deposition: PLD) 등의 공정방법을 이용하여 다양한 형태의 1차원 나노구조체(나노선, 나노로드, 나노쉬트 등)들이 합성된 바 있고, 광전자소자, 레이저, 화학센서 등으로 응용가능성이 확인된 바 있다.
한편, 실리콘(Silicon) 나노선은 여러 가지 전자소자로 응용이 가능한데, 주로 금 촉매와 화학기상 원료(예컨대 silane)을 이용하여 화학 증착 방법으로 실리콘 나노선을 합성한다.
그러나, 이러한 나노선 기반의 소자의 경우, 박막기술을 기반으로 하는 종래의 반도체 기술에 비하여 나노선 정렬 문제가 대두되어 산업화의 큰 걸림돌이 되고 있다.
즉, 이미 합성된 나노선 하나 하나에 대하여 먼저 나노선을 합성하고 나서 개별적인 전자선 리쏘그라피 등의 공정을 실시한 후, 전극을 부착하여야만 하나의 소자로 동작하게 된다.
이것은 매우 번거로울 뿐 아니라, 고비용을 초래하므로 저가격 대량생산에는 부적합한 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 발명한 것으로서, 반도체 공정에서 널리 사용되고 있는 알루미늄, 티타늄, 백금 등의 금속전극 위에 일부 영역에만 국한하여 산화아연 및 실리콘 나노선의 합성이 이루어지도록 하여 웨이퍼 스케일에서 나노선의 합성과 동시에 나노선의 정렬이 이루어지도록 함으로써, 적은 공정 비용으로 다중의 나노선 소자를 일괄적으로 제조할 수 있어 궁극적으로 전자소자, 광전자소자, 레이져, 화학센서 등의 다양한 나노소자의 대량 생산에 효과적으로 활용할 수 있는 금속전극 위에서의 반도체 나노선의 정렬방법을 제공하는데 그 목적이 있다.
이하, 상기와 같은 목적을 달성하기 위한 본 발명의 특징에 대해 설명하면 다음과 같다.
본 발명에 따른 금속전극 위에서의 반도체 나노선의 정렬방법은 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와;
상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명에 대해 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 웨이퍼 상에 주기적으로 배열된 소자 및 전도성 전극 위에 임의의 패턴으로 정렬하여 성장된 나노선을 나타내는 도면이며, 도 2는 본 발명에 따른 마스크(mask)를 사용하여 전도성 전극과 금 촉매층을 패터닝시키는 과정을 나타내는 도면이다.
도 1에 도시된 바와 같이, 본 발명의 바람직한 구현예에 있어서, 반도체의 웨이퍼(10) 상에 하부 전도성 전극(11)의 재료로 알루미늄(Al), 티타늄(Ti), 백금(Pt) 등으로 이루어진 금속물질을 적용하게 된다.
이와 같은 하부 전도성 전극(11) 위에 금 촉매층(12)을 패터닝하는 바, 도 2에 도시된 바와 같이, 먼저 쉐도우 마스크(20)를 이용하여 두께 3000 ~ 8000Å, 선폭 100㎛의 전도성 전극(11)을 RF 스퍼터링 공정에 의해 제조하게 된다.
이때, 상기 통상적인 RF 스퍼터링 공정에서 출력 범위는 30 ~ 80W, 분위기는 아르곤(Ar) 가스, 압력은 10 ~ 20 mTorr로 패터닝하게 된다.
이와 같이 RF 스퍼터링 공정을 통해 제조된 전도성 전극(11)에 금 촉매층(12)을 형성하는 바, 상기 전도성 전극(Al, Ti, Pt)(11) 상에서 원하는 일부 영역에서만 나노선이 성장하도록 하기 위해 선택적으로 금 촉매층(12)을 패터닝하는 방법을 사용하게 된다.
이때, 상기 금으로 촉매층(12)을 사용하게 될 경우, 산화아연(ZnO) 및 실리콘(Si) 기판 상에서 원하는 위치에 나노선이 정렬하여 성장할 수 있다는 것은 주지의 사실이다.
이는 기체-액체-고체 결정성장법(Vapor-Liquid-Solid process)으로 알려져 있는 바, 원료소스와 금 촉매가 서로 반응하여 공용 합금(eutectic alloy)을 이루는 것이 그 원리이다.
본 발명에서는 이온 스퍼터링 공정에 의해 금 촉매층(12)을 원하는 형태로 20 ~ 100Å 두께로 패터닝하게 된다.
이와 같이 이온 스퍼터링 공정을 통해 금 촉매층(12)을 일정한 두께로 상기 전도성 전극(11)에 패터닝한 다음, 이 상태에서 나노선이 합성 가능토록 하는 바, 상기 산화아연 나노선의 경우는 기존에 알려져 있는 탄소열환원법을 사용하여 이루어지게 된다.
여기서, 원료로서는 산화아연과 흑연 분말(순도는 99.9%, 입자크기는 325mesh, 산화아연과 흑연 분말의 혼합비는 1:1 중량비)을 사용하며, 반응온도는 800 ~ 1000℃, 유지시간은 1 ~ 120분으로 설정하게 된다.
이때, 상기 반응온도가 800℃ 미만일 경우, 원료소스와 금 촉매간의 고용체의 형성에 어려움이 있어 나노선의 합성에 문제가 발생하며, 1000℃를 초과하게 되면, 1D 나노선이 아닌 3D 형상의 큰 Plate가 합성되는 문제가 발생하여 바람직하지 않으며, 상기 유지시간도 상기한 범위를 벗어나게 되면 1D 나노선의 합성에 어려움이 있거나 1D 나노선이 아닌 3D 형상의 큰 Plate가 합성되는 문제가 발생하게 된다.
한편, 캐리어 가스로서는 아르곤(10 ~ 200 sccm)과, 반응가스로서는 산소(0.1 ~ 10 sccm)를 주입하게 된다.
이때, 상기 아르곤 가스가 10 sccm 미만일 경우, 공급되는 원료소스의 기체화가 어려워 나노선 합성에 어려움이 있으며, 200 sccm을 초과하게 되면, 반응관 내의 유속이 빨라져 나노선의 합성에 어려움이 있어 바람직하지 않으며, 상기 반응가스인 산소도 상기한 범위를 벗어나게 되면 1D 나노선의 합성에 어려움이 있거나 1D 나노선이 아닌 3D 형상의 큰 플레이트가 합성되는 문제가 발생하게 된다.
또한, 실리콘 나노선의 경우는 기존에 알려져 있는 실레인가스에 의한 화학기상증착방법을 사용하여 이루어지게 된다.
이때, 반응관 전체 압력이 1 ~ 100 Torr로 유지된 상태에서, 헬륨(He)에 5부피% 희석된 유기 금속(Metal organic)가스인 실레인(SiH4)가스 및 수소(H2)가스가 각각 10 ~ 100 sccm, 10 ~ 200 sccm 정도로 주입된다.
이때, 상기 반응관의 전체 압력이 상기한 범위를 벗어나게 되면, 실리콘 나노선의 합성에 어려움이 있어 바람직하지 않으며, 상기 실레인 가스 및 수소가스 상기한 범위를 벗어나면, 1D 나노선의 합성에 어려움이 있거나 비정질 SiO2 나노선이 합성되는 문제가 발생하게 된다.
이와 같이 산화아연 및 실리콘 나노선을 합성하는 과정에서 특정한 원료 농도 및 합성 온도 조건에서 나노선이 성장 가능한 금속을 도 3에 표시하였다.
즉, 첨부한 도 3은 본 발명에 따른 반응가스(gas) 분율 및 반응관 온도 변화 에 따른 실리콘(Si) 나노선 및 산화아연(ZnO) 나노선의 성장을 돕는 금속의 종류를 나타내는 도면이다.
예컨대, 첨부한 도면에 도시된 바와 같이, 반응가스인 실레인(SiH4)가스/수소가스(H2)의 부피비가 10 ~ 80 이고, 온도가 500 ~ 600℃ 일 경우에서 합성을 하게 되면 금(Au) 위에서만 실리콘 나노선이 자라게 되고, 반응가스인 실레인(SiH4)가스/수소가스(H2)의 부피비가 70 ~ 120 이고, 온도가 550 ~ 700℃일 경우에서 합성을 하게 되면 알루미늄(Al) 위에서 실리콘 나노선이 자라게 되며, 반응가스인 실레인(SiH4)가스/수소가스(H2)의 부피비가 10 ~ 100 이고, 온도가 600 ~ 750℃일 경우에서 합성을 하게 되면 금(Au) 및 백금(Pt) 위에서 실리콘 나노선이 자라게 된다.
또한, 반응가스인 실레인(SiH4)가스/수소가스(H2)의 부피비가 20 ~ 120 이고, 온도가 750 ~ 950℃일 경우에서 합성을 하게 되면 백금(Pt) 위에서 실리콘 나노선이 자라게 되는 것을 알 수 있다.
한편, 반응가스인 산소/아르곤의 부피비가 0.5 ~ 12 이고, 온도가 약 800 ~ 850℃ 일 경우에서 합성을 하게 되면 금(Au) 위에서만 산화아연 나노선이 자라게 되고, 반응가스인 산소/아르곤의 부피비가 1 ~ 10 이고, 온도가 약 850 ~ 950℃일 경우에서 합성을 하게 되면 백금(Pt) 및 금(Au) 위에서 산화아연 나노선이 자라게 되며, 반응가스인 산소/아르곤의 부피비가 2 ~ 12 이고, 온도가 약 950 ~ 1000℃일 경우에서 합성을 하게 되면 백금(Pt) 위에서만 산화아연 나노선이 자라게 됨을 알 수 있다.
이와 같이 산화아연 나노선 및 실리콘 나노선의 조성 및 공정온도에 따라 나노선이 자라는 금속이 달라지게 되는 이유는 하기 표 1에서 제시된 바와 같이, 나노선의 원료가 되는 아연(Zn), 실리콘(Si) 원소와 전도성 전극(11)을 형성하는 금속인 백금(Pt), 알루미늄(Al), 티타늄(Ti) 등이 혼합될 때 공용 온도(Eutectic temperature)와 공용 조성(Eutectic composition)이 달라지기 때문이다.
예를 들어 아연(Zn)과 금(Au)의 공용온도 (Eutectic temperature)는 683℃ 이므로 800 ~ 950℃ 의 넓은 온도범위에서 산화아연 나노선의 합성이 가능하지만, 알루미늄(Al)과 티타늄(Ti)의 경우 Al2O3, TiO2의 산화막 형성으로 인하여 나노선의 합성이 어렵다.
실리콘 나노선의 경우 반응관 내부에 수소(H2) 가스를 흘려주므로 산화아연의 경우와는 달리 강한 환원분위기를 가진다.
그러므로, Al2O3, TiO2 등의 산화막의 영향을 배제할 수 있으며 알루미늄(Al) 금속 위에서도 실리콘 나노선의 합성이 가능한 이유가 될 수 있다.
그리고, 티타늄(Ti)의 경우 실리콘(Si)과 티타늄(Ti)의 공융온도가 1300 ℃ 이상으로 매우 높기 때문에 실리콘 나노선의 합성이 어려운 이유가 될 수 있다.
Figure 112006053983839-pat00001
첨부한 도 4는 본 발명에 따른 전도성 전극(11)인 알루미늄 위에는 산화아연 (ZnO) 나노선이 성장하지 않고 금 촉매 위에서만 나노선이 성장하는 것을 나타내는 사진으로서, 첨부사진에 제시된 바와 같이, 하부 전도성 전극(11)으로 알루미늄(Al, 5000Å)을 사용하고 금촉매층(12)(Au, 100Å)을 일부에 패터닝한 구조를 도 3의 합성조건 C-(7)에서 산화아연 나노선을 합성한 결과를 나타내었다.
첨부 사진에 나타낸 바와 같이, 산화아연 나노선은 금 촉매층(12)이 패터닝된 부분에서만 자라난 것을 볼 수 있다.
또한, 첨부한 도 5는 본 발명에 따른 전도성 전극(11)인 티타늄 위에는 실리콘 (Si) 나노선이 성장하지 않고 금 촉매 위에서만 나노선이 성장하는 것을 나타내는 사진으로서, 첨부사진에 제시된 바와 같이, 하부 전도성 전극(11)으로 티타늄(Ti, 5000Å)을 사용하고 금 촉매층(12)(Au, 100Å)을 일부에 패터닝 한 구조를 도 3의 합성조건 C-(3)에서 실리콘 나노선을 합성한 결과를 나타내었다.
첨부 사진에 나타낸 바와 같이, 실리콘 나노선은 금 촉매층(12)이 패터닝된 부분에서만 자라난 것을 볼 수 있다.
한편, 첨부한 도 6은 본 발명에 따른 전도성 전극(11)인 백금과 촉매인 금 위에 모두 산화아연 나노선이 성장하는 것을 나타내는 사진으로서, 첨부 사진에 나타낸 바와 같이, 하부 전도성 전극(11)으로 백금(Pt, 5000Å)을 사용하고 금 촉매층(12)(Au, 100Å)을 일부에 패터닝 한 구조를 도 3의 합성조건 C-(6)에서 산화아연 나노선을 합성한 결과를 나타내었다.
첨부 사진에 나타낸 바와 같이, 상기 산화아연 나노선은 금 촉매가 패터닝된 부분 뿐 아니라 백금 전극(11) 위에서도 동시에 자라나는 것을 볼 수 있다.
따라서, 본 발명에 따른 금속전극 위에서의 반도체 나노선의 정렬방법은 반도체 공정에서 널리 사용되고 있는 Al, Ti, Pt 등의 전도성 전극(11) 위에 일부 영역에만 국한하여 산화아연 나노선 및 실리콘 나노선의 합성이 이루어지도록 하는 공정을 제시하고, 이를 통해 웨이퍼 스케일에서 나노선의 합성과 동시에 나노선 정렬이 이루어지게 함에 따라 적은 공정비용으로 다중의 나노선 소자를 일괄적으로 제조할 수 있다.
상술한 바와 같이, 본 발명에 따른 금속전극 위에서의 반도체 나노선의 정렬 방법에 의하면, 적은 공정 비용으로 다중의 나노선 소자를 일괄적으로 제조할 수 있어 궁극적으로 다양한 나노소자의 대량 생산에 효과적으로 활용할 수 있는 효과가 있다.

Claims (12)

  1. 삭제
  2. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    상기 하부 전도성 전극은 두께 3000 ~ 8000Å, 선폭 100㎛인 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  3. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    상기 금 촉매층은 20 ~ 100Å 두께이며, 이온 스퍼터링 공정에 의해 패터닝 가능한 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  4. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    상기 산화아연 나노선의 합성 단계는 원료로 산화아연과 흑연 분말(순도는 99.9%, 입자크기는 325mesh, 혼합비는 1:1 중량비)을 사용하고, 반응온도는 800 ~ 1000℃, 유지시간은 1 ~ 120분으로 설정하며, 캐리어 가스로 아르곤(10 ~ 200 sccm)과, 반응가스로 산소(0.1 ~ 10 sccm)를 주입하는 탄소열환원법으로 이루어진 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  5. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    상기 실리콘 나노선의 합성 단계는 반응관 전체 압력이 1 ~ 100 Torr로 유지된 상태에서, 헬륨(He)에 5부피% 희석된 유기 금속(Metal organic)가스인 실레인(SiH4)가스 및 수소가스(H2)를 각각 10 ~ 100 sccm, 10 ~ 200 sccm로 주입하는 화학기상증착법으로 이루어진 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  6. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    반응가스인 산소/아르곤의 부피비가 0.5 ~ 12 이고, 온도가 약 800 ~ 850℃ 인 산화아연 나노선의 합성 조건일 경우, 금(Au) 위에서 산화아연 나노선이 자라는 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  7. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    반응가스인 산소/아르곤의 부피비가 1 ~ 10 이고, 온도가 약 850 ~ 950℃ 인 산화아연 나노선의 합성 조건일 경우, 백금(Pt) 및 금(Au) 위에서 산화아연 나노선이 자라는 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  8. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    반응가스인 산소/아르곤의 부피비가 2 ~ 12 이고, 온도가 약 950 ~ 1000℃ 인 산화아연 나노선의 합성 조건일 경우, 백금(Pt) 위에서 산화아연 나노선이 자라는 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  9. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    반응가스인 실레인(SiH4)가스/수소가스(H2)의 부피비가 10 ~ 80 이고, 온도가 500 ~ 600℃ 인 실리콘 나노선의 합성 조건일 경우, 금(Au) 위에서 실리콘 나노선이 자라는 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  10. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    반응가스인 실레인(SiH4)가스/수소가스(H2)의 부피비가 70 ~ 120 이고, 온도가 550 ~ 700℃ 인 실리콘 나노선의 합성 조건일 경우, 알루미늄(Al) 위에서 실리콘 나노선이 자라는 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  11. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    반응가스인 실레인(SiH4)가스/수소가스(H2)의 부피비가 10 ~ 100 이고, 온도가 600 ~ 750℃ 인 실리콘 나노선의 합성 조건일 경우, 백금(Pt) 및 금(Au) 위에서 실리콘 나노선이 자라는 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
  12. 알루미늄(Al), 티타늄(Ti), 백금(Pt)으로 이루어진 하부 전도성 전극 위에 금 촉매층을 패터닝하는 제1단계와, 상기 금 촉매층이 패터닝된 영역에서 산화아연 나노선 및 실리콘 나노선이 합성되는 동시에 정렬되는 제2단계를 포함하여 이루어진 금속전극 위에서의 반도체 나노선의 정렬방법에 있어서,
    반응가스인 실레인(SiH4)가스/수소가스(H2)의 부피비가 20 ~ 120 이고, 온도가 750 ~ 950℃ 인 실리콘 나노선의 합성 조건일 경우, 백금(Pt) 위에서 실리콘 나노선이 자라는 것을 특징으로 하는 금속전극 위에서의 반도체 나노선의 정렬방법.
KR1020060070528A 2006-07-27 2006-07-27 금속전극 위에서의 반도체 나노선의 정렬방법 KR100785347B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060070528A KR100785347B1 (ko) 2006-07-27 2006-07-27 금속전극 위에서의 반도체 나노선의 정렬방법
DE112006003964T DE112006003964T5 (de) 2006-07-27 2006-11-28 Anordnung von halbleitenden Nanodrähten auf Metallelektroden
PCT/KR2006/005054 WO2008013341A1 (en) 2006-07-27 2006-11-28 Alignment of semiconducting nanowires on metal electrodes
US12/374,750 US20090317943A1 (en) 2006-07-27 2006-11-28 Alignment of Semiconducting Nanowires on Metal Electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060070528A KR100785347B1 (ko) 2006-07-27 2006-07-27 금속전극 위에서의 반도체 나노선의 정렬방법

Publications (1)

Publication Number Publication Date
KR100785347B1 true KR100785347B1 (ko) 2007-12-18

Family

ID=38981638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060070528A KR100785347B1 (ko) 2006-07-27 2006-07-27 금속전극 위에서의 반도체 나노선의 정렬방법

Country Status (4)

Country Link
US (1) US20090317943A1 (ko)
KR (1) KR100785347B1 (ko)
DE (1) DE112006003964T5 (ko)
WO (1) WO2008013341A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8347726B2 (en) * 2007-04-25 2013-01-08 Hewlett-Packard Development Company, L.P. Free-standing nanowire sensor and methods for forming and using the same
US7892610B2 (en) * 2007-05-07 2011-02-22 Nanosys, Inc. Method and system for printing aligned nanowires and other electrical devices
KR100958307B1 (ko) * 2008-01-30 2010-05-19 한국과학기술연구원 나노채널이 집적된 3차원 금속 나노와이어 갭 전극을포함하는 바이오센서, 그 제작방법 및 상기 바이오센서를포함하는 바이오 디스크 시스템
CN101552203B (zh) * 2008-04-02 2010-07-21 中国科学院微电子研究所 在ZnO纳米线场效应管制备中实现ZnO纳米线固定的方法
CN101555034B (zh) * 2008-04-09 2014-04-30 清华大学 氧化锌纳米结构的制备方法
EP2561322B1 (en) 2010-04-20 2021-08-04 Hewlett-Packard Development Company, L.P. A self-arranging, luminescence-enhancement device for surface-enhanced luminescence
CN101886281A (zh) * 2010-06-30 2010-11-17 长春理工大学 Si-ZnO一维纳米材料及其制备方法
WO2012054027A1 (en) 2010-10-20 2012-04-26 Hewlett-Packard Development Company, L.P. Chemical-analysis device integrated with metallic-nanofinger device for chemical sensing
WO2012054024A1 (en) 2010-10-20 2012-04-26 Hewlett-Packard Development Company, L.P. Metallic-nanofinger device for chemical sensing
JP2013219203A (ja) * 2012-04-09 2013-10-24 Canon Inc 柱状構造体の製造方法
CN103966662B (zh) * 2014-04-01 2016-06-15 中国科学院重庆绿色智能技术研究院 一种在硅电极上定位横向生长氧化锌纳米线的方法
CN105129840B (zh) * 2015-07-17 2016-11-30 兰州思雪纳米科技有限公司 一种高产量制备单晶氧化锌纳米线的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040005723A1 (en) 2002-04-02 2004-01-08 Nanosys, Inc. Methods of making, positioning and orienting nanostructures, nanostructure arrays and nanostructure devices
US20050112048A1 (en) 2003-11-25 2005-05-26 Loucas Tsakalakos Elongated nano-structures and related devices
US20050260453A1 (en) 2002-08-01 2005-11-24 Jun Jiao Method for synthesizing nanoscale structures in defined locations
US20060054881A1 (en) 2004-09-16 2006-03-16 Zhiyong Li SERS-active structures including nanowires

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036774A (en) * 1996-02-26 2000-03-14 President And Fellows Of Harvard College Method of producing metal oxide nanorods
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
EP1374309A1 (en) * 2001-03-30 2004-01-02 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US20030189202A1 (en) * 2002-04-05 2003-10-09 Jun Li Nanowire devices and methods of fabrication
US6831017B1 (en) * 2002-04-05 2004-12-14 Integrated Nanosystems, Inc. Catalyst patterning for nanowire devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040005723A1 (en) 2002-04-02 2004-01-08 Nanosys, Inc. Methods of making, positioning and orienting nanostructures, nanostructure arrays and nanostructure devices
US20050260453A1 (en) 2002-08-01 2005-11-24 Jun Jiao Method for synthesizing nanoscale structures in defined locations
US20050112048A1 (en) 2003-11-25 2005-05-26 Loucas Tsakalakos Elongated nano-structures and related devices
US20060054881A1 (en) 2004-09-16 2006-03-16 Zhiyong Li SERS-active structures including nanowires

Also Published As

Publication number Publication date
WO2008013341A1 (en) 2008-01-31
DE112006003964T5 (de) 2009-07-09
US20090317943A1 (en) 2009-12-24

Similar Documents

Publication Publication Date Title
KR100785347B1 (ko) 금속전극 위에서의 반도체 나노선의 정렬방법
Ozaki et al. Silicon nanowhiskers grown on a hydrogen-terminated silicon {111} surface
US8357954B2 (en) Formation of nanowhiskers on a substrate of dissimilar material
TW554388B (en) Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP4167718B2 (ja) ナノワイヤ及びナノワイヤを備える装置並びにそれらの製造方法
US8207521B2 (en) Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
Borgström et al. Interface study on heterostructured GaP–GaAs nanowires
Han et al. Controlled growth of gallium nitride single-crystal nanowires using a chemical vapor deposition method
US7229498B2 (en) Nanostructures produced by phase-separation during growth of (III-V)1-x(IV2)x alloys
US20070003467A1 (en) Low temperature synthesis of semiconductor fibers
JP2008143771A (ja) 酸化物系ナノ構造物の製造方法
Isakov et al. Growth of ZnO and ZnMgO nanowires by Au‐catalysed molecular‐beam epitaxy
CN109075224A (zh) 半导体晶片
Lee et al. Device fabrication with solid–liquid–solid grown silicon nanowires
KR101646440B1 (ko) 분말 스퍼터링 방법으로 인듐을 도핑한 산화갈륨 나노와이어의 제조방법
US8642123B1 (en) Integration of ZnO nanowires with nanocrystalline diamond fibers
JP3858319B2 (ja) 量子細線の製造方法
KR100698014B1 (ko) 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법
KR20120051883A (ko) 거친 표면을 갖는 실리콘 나노선의 제조 방법
KR101494764B1 (ko) 질화물 반도체 나노 구조체 및 이의 제조 방법
KR20040092583A (ko) 중심이 제거된 나노 구조체 및 이의 제조방법
KR20080010062A (ko) 질화갈륨/산화갈륨 나노케이블, 나노케이블을 이용한전계효과 트랜지스터 및 그 제조 방법
JP4576603B2 (ja) リン化インジウムナノチューブの製造方法
CN115976487A (zh) 一种原位封装式二维材料及其制备方法
KR20110040518A (ko) ｐ형 Ⅲ-Ⅴ족 화합물 나노선 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121203

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee