JP2013195065A - 電磁流量計の励磁回路 - Google Patents

Abstract

【課題】 励磁コイルの逆起電圧を利用して励磁電流の立ち上がりを速くする場合でも、電源電位により、励磁コイルを効率よく駆動する。
【解決手段】電源電位ＶＰと電流入力端子Ｔｉｎとの間の接続／遮断を制御する遮断回路１４を設け、検出遮断信号ＳＹが示す、容量素子Ｃの充電電圧ＶＣが電源電圧ＶＰより高い検出遮断期間ＴＹと、強制遮断信号ＳＸが示す、ＳＡ，ＳＢの切替タイミングから一定時間長を持つ強制遮断期間ＴＸの両方において、電源電位ＶＰと電流入力端子Ｔｉｎの間を遮断し、これら以外の期間において電源電位ＶＰと電流入力端子Ｔｉｎの間を接続する。
【選択図】 図１

Description

本発明は、各種プロセス系において導電性を有する流体の流量を測定する電磁流量計の励磁回路に関するものである。

一般に、導電性を有する流体の流量を測定する電磁流量計では、測定管内を流れる流体の流れ方向に対して磁界発生方向が垂直となるよう配置された励磁コイルへ、極性が交互に切り替わる励磁電流を供給し、励磁コイルからの発生磁界と直交して測定管内に配置された一対の電極間に生じる起電力を検出し、この電極間に生じる起電力を増幅した後、サンプリングして信号処理することにより、測定管内を流れる流体の流量を測定している。
図５は、一般的な電磁磁流計の構成を示すブロック図である。
この電磁流量計５０は、検出器５０Ａと変換器５０Ｂとから構成されている。
検出器５０Ａには、主な構成として、測定管５１、電極５２、および励磁コイル５３が設けられている。
測定管５１は、全体としてステンレスなどの非磁性金属の筒体からなり、その内側に測定対象となる流体が流れる流路５１Ｆを構成する。
励磁コイル５３は、測定管５１の外側に対向して配置された一対のコイルからなり、変換器５０Ｂから供給された励磁電流Ｉｅｘに応じて、流路５１Ｆを流れる流体の流れ方向に対して直交する方向に磁界Ｂを発生させる機能を有している。

電極５２は、励磁コイル５３で発生した磁界Ｂの方向と直交する方向に対向して、測定管５１の内壁に、流路５１Ｆを流れる流体と接液するよう配置された一対の電極からなり、磁界Ｂによる流体への励磁に応じて当該流体に発生した起電力Ｅを検出し、変換器５０Ｂへ出力する機能を有している。

変換器５０Ｂには、主な回路部として、通信Ｉ／Ｆ部５５、信号処理部５６、および励磁回路５７が設けられている。
通信Ｉ／Ｆ部５５は、信号線Ｗを介してコントローラなどの上位装置（図示せず）と接続し、上位装置から信号線Ｗを介して供給された電力から動作電源を生成して各機能部へ供給する機能と、信号処理部５６で得られた流体の流量値をデータ通信により信号線Ｗを介して上位装置へ通知する機能とを有している。

信号処理部５６は、一定の励磁周波数を持つパルス信号からなる励磁信号を生成して励磁回路５７へ出力する機能と、電極５２で検出した起電力Ｅに対して、信号増幅や上記励磁周波数に基づくサンプリングなどの信号処理を行うことにより、流体の流量値を算出する機能と、得られた流量値を通信Ｉ／Ｆ部５５へ出力する機能とを有している。
励磁回路５７は、信号処理部５６からの励磁信号に基づいて、励磁極性を切替制御するための矩形波からなる交流励磁電流を生成して、励磁コイル５３へ供給する機能を有している。

このような電磁流量計５０では、電極５２で検出した起電力に対して、起電力に対して、電気化学ノイズ、流体ノイズ、スラリーノイズなど、様々なノイズが重畳している。したがって、起電力から精度よく流量値を算出するには、これらノイズを低減させる必要がある。ここで、これらノイズは、低周波帯域ほどレベルが高い、いわゆる１／ｆ特性を持っている。このため、励磁周波数を高くすれば、起電力のＳ／Ｎ比が改善されるため、高い精度で流量値を算出することができる。

一方、このような矩形波からなる交流励磁電流を励磁コイル５３へ印加した場合、励磁コイルの持つ自己インダクタンスの影響で、励磁電流の立ち上がりが穏やかになり、その波形に遅れが生じる。したがって、励磁周波数を高くすると、励磁信号の波長が短くなるため、波長に対する立ち上がりの遅れの割合が大きくなるため、十分な磁界が発生している期間が短くなり、電極から検出される起電力のうち、振幅が平坦な定常域の幅も短くなる。これにより、起電力を安定してサンプリングすることが難しくなり、結果として、流量値の誤差が大きくなる。したがって、高い励磁周波数であっても励磁電流の立ち上がりを速くすることが重要となる。

従来、このような電磁流量計において、励磁コイルが発生する逆起電圧を容量素子に充電し、これを励磁用電力として再利用することにより、励磁極性の切り替え時における励磁電流の立ち上がりを改善する技術が提案されている（例えば、特許文献１，２など参照）。
図６は、従来の励磁回路を示す回路である。
この励磁回路６０は、切替回路６１、定電流回路６２、ダイオードＤ６０、ダイオードブリッジＤＢ、および容量素子Ｃから構成されている。

定電流回路６２は、例えば、トランジスタＱ、オペアンプＯＰ、および抵抗素子Ｒからなるエミッタフォロワ回路からなり、切替回路６１の電流出力端子Ｔｏｕｔと接地電位ＧＮＤとの間に接続されて、設定電圧Ｖｃｎｔに基づいて、電源電位ＶＰから切替回路６１に対して定電流で入力電流を供給する、一般的な定電流回路である。

切替回路６１は、変換器の信号処理部（図示せず）から出力された、互いに相補的な位相関係を有するパルス信号からなる励磁信号ＳＡ，ＳＢに基づいて、定電流回路６２により電源電位ＶＰから電流入力端子Ｔｉｎへ供給された定電流の極性を切替制御することにより、交流の励磁電流Ｉｅｘを生成して励磁コイルＬへ供給する機能を有している。

ダイオードブリッジＤＢは、励磁コイルＬの端子Ｌ１−Ｌ２間（両端）に発生した逆起電圧を整流して容量素子Ｃへ充電する機能を有している。ＤＢの交流端子は、それぞれＬ１，Ｌ２に接続されており、プラス端子が容量素子Ｃの一端に接続されており、マイナス端子が接地電位ＧＮＤに接続されている。このＤＢについては、ショットキーダイオードで構成すれば、ＤＢを構成する各ダイオードにおける順方向での電圧降下を削減することができる。

容量素子Ｃは、電流入力端子Ｔｉｎと接地電位ＧＮＤとの間に接続されて、ＤＢで整流された逆起電圧を充電する機能を有している。
ダイオード６０は、電源電位ＶＰと電流入力端子Ｔｉｎとの間に直列接続されて、容量素子Ｃに充電された充電電圧ＶＣが電源電位ＶＰ側へ逆流するのを防止する機能を有している。

この切替回路６１には、電流をオン／オフ制御するための４つのスイッチ回路ＳＷ６１〜ＳＷ６４が設けられており、このうち、ＳＷ６１とＳＷ６３の直列接続回路と、ＳＷ６２とＳＷ６４の直列接続回路とが、さらに並列接続されている。励磁コイルＬの端子Ｌ１は、ＳＷ６１の接点端子とＳＷ６３の接点端子との接続ノードに接続されており、同じく端子Ｌ２は、ＳＷ６２の接点端子とＳＷ６４の接点端子との接続ノードに接続されている。

図７は、従来の励磁回路の動作を示す信号波形図である。
励磁信号ＳＡ，ＳＢは、互いに相補的な位相関係を有する励磁周波数のパルス信号からなり、このうち、ＳＡはＳＷ６１およびＳＷ６４を制御し、ＳＢはＳＷ６２およびＳＷ６３を制御する。
したがって、時刻Ｔ６０に示すように、ＳＡが立ち上がるとともにＳＢが立ち下がった場合、ＳＷ６１，ＳＷ６４がオンして、ＳＷ６２，ＳＷ６３がオフする。これにより、ＶＰからＤ６０およびＴｉｎを介して入力される入力電流の経路として、ＳＷ６１→端子Ｌ２→励磁コイルＬ→端子Ｌ１→ＳＷ６４→Ｔｏｕｔ→定電流回路６２という経路が形成され、励磁電流Ｉｅｘの極性の切り替えが行われる。

一方、時刻Ｔ６１に示すように、ＳＢが立ち上がるとともにＳＡが立ち下がった場合、ＳＷ６１，ＳＷ６４がオフして、ＳＷ６２，ＳＷ６３がオンする。これにより、入力電流の経路として、ＳＷ６２→端子Ｌ１→励磁コイルＬ→端子Ｌ２→ＳＷ６３→Ｔｏｕｔ→定電流回路６２経路が形成され、励磁電流Ｉｅｘの極性の切り替えが行われる。

ここで、励磁電流Ｉｅｘの極性を切替制御した際、励磁コイルＬの自己インダクタンスにより、励磁コイルＬの両端Ｌ１−Ｌ２間の端子間電圧ＶＬに逆起電圧が発生する。例えば、時刻Ｔ６０において、励磁電流Ｉｅｘを、それまでのＬ１→Ｌ２方向からＬ２→Ｌ１方向へ切替制御した場合、励磁コイルＬの両端Ｌ１−Ｌ２間に発生した逆起電圧により、Ｌ２の電圧がＬ１より高くなる。この際、Ｌ１は、ＳＷ６４および定電流回路６２を介して接地電位ＧＮＤに接続されているため、Ｌ２に発生した高電圧は、ＤＢを介して容量素子Ｃに充電されることになる。

一方、時刻Ｔ６１において、励磁電流Ｉｅｘを、それまでのＬ２→Ｌ１方向からＬ１→Ｌ２方向へ切替制御した場合、励磁コイルＬの両端に発生した逆起電圧により、Ｌ１の電圧がＬ２より高くなる。この際、Ｌ２は、ＳＷ６３および定電流回路６２を介して接地電位ＧＮＤに接続されているため、Ｌ１に発生した電圧は、ＤＢを介して容量素子Ｃに充電されることになる。

このようにして、励磁電流Ｉｅｘの極性切替時に、励磁コイルＬから発生した逆起電圧が容量素子Ｃに充電されるため、容量素子Ｃの充電電圧ＶＣが、ダイオードＤ６０を介して電源電位ＶＰから供給された電圧より高い期間においては、容量素子Ｃから切替回路６１へ電流が供給される。これにより、切替回路６１のＴｉｎに対して、より大きな電力を供給することができ、励磁信号ＳＡ，ＳＢの切替タイミングから、励磁電流Ｉｅｘが最大値に達するまでの遅れ時間が短縮される。したがって、励磁コイルＬの逆起電圧を利用しない場合（図７の破線波形）と比較して、高い励磁周波数であっても励磁電流Ｉｅｘの立ち上がり（立ち下がり）を速くすることが可能となる。

特開平２−１２２２１号公報 特許４００４９３１号公報

このような従来技術では、電源電位ＶＰからの入力電流が入力される切替回路６１の電流量力端子Ｔｉｎに、容量素子Ｃが接続されている。ここで、ＶＰをＴｉｎに直接印加すると、励磁コイルＬの逆起電圧により、容量素子Ｃの充電電圧ＶＣが、ＶＰより高くなってもＶＰ側に逆流して吸収されてしまう。
このため、従来技術では、ＶＰとＴｉｎとの間にダイオードＤ６０を直列接続する必要があるが、ＶＰからＴｉｎへ入力電流が供給される際、このＤ６０の電圧降下により、Ｔｉｎに印加される入力電圧が低下してしまい、結果として、電源電位ＶＰにより、励磁コイルＬを効率よく駆動できないという問題点がある。

一般的なＰＮ接合ダイオードの電圧降下Ｖｆは０．６Ｖ程度であり、電圧効果Ｖｆの低いショットキーダイオードでも０．３Ｖ程度である。したがって、ＶＰからＴｉｎへ入力電流が供給される際、Ｔｉｎには、ＶＰ−Ｖｆの電圧が印加される。
ここで、ＶＰが十分に高い電圧である場合には問題ないが、１対の信号線を介して上位装置からの電源供給を受ける２線式電磁流量計や、搭載した電池で動作する電池式電磁流量計では、ＶＰが２Ｖ程度まで低下する。このため、Ｄ６０としてショットキーダイオードを用いた場合でも、Ｔｉｎに印加される電圧が１．７Ｖとなり、励磁コイルＬへ供給される電力が１５％も低減することになる。

本発明はこのような課題を解決するためのものであり、励磁コイルの逆起電圧を利用して励磁電流の立ち上がりを速くする場合でも、電源電位により、励磁コイルを効率よく駆動できる、電磁流量計の励磁回路を提供することを目的としている。

このような目的を達成するために、本発明にかかる励磁回路は、測定管の外側に配置された励磁コイルに対して、励磁回路から励磁電流を供給することにより、当該測定管内を流れる流体を励磁し、この流体と接液するよう当該測定管の内壁に配置された一対の電極から、前記励磁により当該流体に発生した起電力を検出し、この起電力に基づき当該流体の流量値を測定する電磁流量計で用いられる前記励磁回路であって、励磁周波数を持つパルス信号からなる励磁信号に基づいて、電流入力端子から電流出力端子へ流れる入力電流を、前記励磁コイルの一端または他端へ前記励磁電流として切り替えて供給する切替回路と、前記電流入力端子と接地電位との間に接続された容量素子と、前記励磁コイルから発生する逆起電圧を整流して、前記容量素子へ充電するダイオードブリッジと、前記容量素子に充電された充電電圧が前記電源電位より高い検出遮断期間を検出し、検出遮断信号として出力する検出回路と、２つの接点端子により前記電源電位と前記電流入力端子との間の接続／遮断を制御するとともに、前記電源電位側に接続された一方の接点端子から前記電流入力端子側に接続された他方の接点端子へ電流を流す第１の寄生ダイオードを含む第１のＭＯＳＦＥＴを有し、前記検出回路からの前記検出遮断信号と、前記励磁信号の切替タイミングから一定時間長を持つ強制遮断期間を示す強制遮断信号とに基づいて、前記検出遮断期間と前記強制遮断期間において前記第１のＭＯＳＦＥＴをオフ状態に制御し、前記検出遮断期間および前記強制遮断期間以外の期間において前記第１のＭＯＳＦＥＴをオン状態に制御する遮断回路とを備えている。

また、上記励磁回路にかかる他の一構成例は、前記遮断回路が、ドレイン端子が前記電源電位に接続され、ソース端子が前記電流入力端子に接続されて、ドレイン端子からソース端子に電流を流す寄生ダイオードを含む、ＰチャネルＭＯＳＦＥＴからなる前記第１のＭＯＳＦＥＴと、前記検出遮断信号と前記強制遮断信号とに基づいて、前記検出遮断期間および前記強制遮断期間に、前記第１のＭＯＳＦＥＴをオフ状態に制御することにより、前記電源電位に対する前記充電電圧の逆流を遮断する、ＮチャネルＭＯＳＦＥＴからなる第２のＭＯＳＦＥＴとを有するものである。

また、上記励磁回路にかかる他の一構成例は、前記電源電位から定電圧電位を生成し、前記電源電位に代えて当該定電圧電位を前記電流入力端子へ供給する電圧レギュレータをさらに備え、前記検出回路は、前記充電電圧が前記定電圧電位より高い期間を前記検出遮断期間として検出し、前記検出遮断信号として出力し、前記遮断回路は、ソース端子が前記定電圧電位に接続され、ドレイン端子が前記電流入力端子に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなる前記第１のＭＯＳＦＥＴを有し、前記検出遮断期間と前記強制遮断期間において、前記第１のＭＯＳＦＥＴをオフ状態とすることにより、前記定電圧電位に対する前記充電電圧の逆流を遮断するようにしたものである。

また、上記励磁回路にかかる他の一構成例は、前記切替回路が、一方の接点端子が前記電流入力端子に接続されて、前記励磁信号に応じてオン／オフ動作する第１のスイッチ回路と、一方の接点端子が前記電流入力端子に接続されて、前記第１のスイッチ回路とは逆位相でオン／オフ動作する第２のスイッチ回路と、一方の接点端子が前記励磁コイルの前記一端に接続され、他方の接点端子が前記電流出力端子に接続されて、前記第１のスイッチ回路とは逆位相でオン／オフ動作する第３のスイッチ回路と、一方の接点端子が前記励磁コイルの前記他端に接続され、他方の接点端子が前記電流出力端子に接続されて、前記第１のスイッチ回路と同位相でオン／オフ動作する第４のスイッチ回路とを有し、前記励磁回路は、前記電源電位から定電圧電位を生成し、前記電源電位に代えて当該定電圧電位を前記電流入力端子へ供給する電圧レギュレータと、前記容量素子から前記励磁コイルの前記一端に対する前記放電電流の供給を、前記第１のスイッチ回路と同位相でオン／オフ制御する第１の高耐圧スイッチ回路と、前記容量素子から前記励磁コイルの前記他端に対する前記放電電流の供給を、前記第１のスイッチ回路とは逆位相でオン／オフ制御する第２の高耐圧スイッチ回路とをさらに備え、前記検出回路は、前記充電電圧が前記定電圧電位より高い期間を前記検出遮断期間として検出し、前記検出遮断信号として出力し、前記遮断回路は、ソース端子が前記第１のスイッチ回路の他方の接点端子に接続され、ドレイン端子が前記第３のスイッチ回路の前記一方の接点端子に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなる前記第１のＭＯＳＦＥＴと、ソース端子が前記第２のスイッチ回路の他方の接点端子に接続され、ドレイン端子が前記第４のスイッチ回路の前記一方の接点端子に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなる第２のＭＯＳＦＥＴとを有し、前記遮断回路は、前記検出遮断期間と前記強制遮断期間において、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴをオフ状態とすることにより、前記定電圧電位に対する前記励磁コイルの前記一端または前記他端の電圧の逆流を遮断するようにしたものである。

本発明によれば、強制遮断期間および検出遮断期間には、第１のＭＯＳＦＥＴがオフして、電源電位と電流入力端子の間が遮断されるため、充電電圧が電源電位より高くなっても電源電位側に逆流して吸収されてしまうことが防止される。一方、上記以外の期間には、第１のＭＯＳＦＥＴがオンして、電源電位と電流入力端子の間が接続されるため、電源電位からの入力電流が電流入力端子に入力される。
したがって、従来のように、電源電位と電流入力端子との間に逆流防止用のダイオードを設けた場合と比較して、逆流防止のために発生する電圧降下を大幅に削減できる。これにより、１対の信号線を介して上位装置からの電源供給を受ける２線式電磁流量計や、搭載した電池で動作する電池式電磁流量計のように、十分な電圧の電源電位を使用できない場合でも、電源電位により励磁コイルを効率よく駆動することが可能となる。

第１の実施の形態にかかる励磁回路の構成を示す回路図である。 第１の実施の形態にかかる励磁回路の動作を示す信号波形図である。 第２の実施の形態にかかる励磁回路を示す回路図である。 第３の実施の形態にかかる励磁回路を示す回路図である。 一般的な電磁磁流計の構成を示すブロック図である。 従来の励磁回路を示す回路である。 従来の励磁回路の動作を示す信号波形図である。

次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる電磁流量計の励磁回路１０について説明する。図１は、第１の実施の形態にかかる励磁回路の構成を示す回路図である。

この励磁回路１０は、電磁流量計において、励磁コイルへ励磁電流を供給するための回路である。
一般に、導電性を有する流体の流量を測定する電磁流量計では、測定管内を流れる流体の流れ方向に対して磁界発生方向が垂直となるよう配置された励磁コイルへ、極性が交互に切り替われる励磁電流を供給し、励磁コイルからの発生磁界と直交して測定管内に配置された一対の電極間に生じる起電力を検出し、この電極間に生じる起電力を増幅した後、サンプリングして信号処理することにより、測定管内を流れる流体の流量を測定している。なお、電磁流量計の全体的な構成については、前述した図５と同様であり、ここでの詳細な説明は省略する。

図１において、励磁回路１０は、切替回路１１、定電流回路１２、検出回路１３、遮断回路１４、ダイオードブリッジＤＢ、および容量素子Ｃから構成されている。
定電流回路１２は、前述の図６に示したように、例えば、トランジスタＱ、オペアンプＯＰ、および抵抗素子Ｒからなるエミッタフォロワ回路からなり、切替回路１１の電流出力端子Ｔｏｕｔと接地電位ＧＮＤとの間に接続されて、電源電位ＶＰから切替回路１１に対して定電流で入力電流を供給する、一般的な定電流回路である。

切替回路１１は、変換器の信号処理部（図示せず）から出力される、互いに相補的な位相関係を有し、励磁周波数のパルス信号からなる励磁信号ＳＡおよび励磁信号ＳＢに基づいて、定電流回路１２により供給された、電流入力端子Ｔｉｎから電流出力端子Ｔｏｕｔへ流れる入力電流を、励磁コイルＬの端子Ｌ２（一端）または端子Ｌ１（他端）へ、交流の励磁電流Ｉｅｘとして切り替えて供給する機能を有している。

ダイオードブリッジＤＢは、励磁コイルＬの端子Ｌ１−Ｌ２間（両端）に発生した逆起電圧を整流して容量素子Ｃへ充電する機能を有している。ＤＢの交流端子は、それぞれＬ１，Ｌ２に接続されており、プラス端子が容量素子Ｃの一端に接続されており、マイナス端子が接地電位ＧＮＤに接続されている。このＤＢについては、ショットキーダイオードで構成すれば、ＤＢを構成する各ダイオードにおける順方向での電圧降下を削減することができる。

容量素子Ｃは、電流入力端子Ｔｉｎと接地電位ＧＮＤとの間に接続されて、ＤＢで整流された逆起電圧を充電する機能を有している。
検出回路１３は、容量素子Ｃに充電された充電電圧ＶＣがＶＣより高い期間を、電源電位ＶＰと電流入力端子Ｔｉｎとの間を遮断すべき検出遮断期間ＴＹとして検出し、この検出結果を検出遮断信号ＳＹとして出力する機能を有している。

遮断回路１４は、２つの接点端子により電源電位ＶＰと電流入力端子Ｔｉｎとを接続／遮断を制御するとともに、ＶＰ側に接続された一方の接点端子からＴｉｎ側に接続された他方の接点端子へ電流を流す寄生ダイオード（第１の寄生ダイオード）を含むＭＯＳＦＥＴ（第１のＭＯＳＦＥＴ）Ｑ１を有し、検出回路１３からの検出遮断信号ＳＹ、および、外部からの強制遮断信号ＳＸに基づいて、Ｑ１をオン／オン制御する機能を有している。

強制遮断信号ＳＸは、変換器の信号処理部（図示せず）から出力されて、励磁信号ＳＡ，ＳＢの切替タイミングから一定時間長を持つ期間を、電源電位ＶＰと電流入力端子Ｔｉｎとの間を遮断すべき強制遮断期間ＴＸとして指示する制御信号である。

寄生ダイオードは、内蔵ダイオードとも呼ばれ、一般的なＭＯＳＦＥＴの内部に寄生するダイオードである。ＭＯＳＦＥＴは、ドレイン−ソース間に電流を流す場合、順方向だけでなく逆方向にも電流を流すことができる。この際、逆方向については２つの電流経路が存在し、１つはドレイン−ソース間のチャネルからなる経路であり、もう１つが寄生ダイオードからなる経路である。このため、ＭＯＳＦＥＴがオフ状態にある場合、逆方向について、寄生ダイオードが通常のダイオードとして動作することになる。

本実施の形態において、切替回路１１は、一方の接点端子が電流入力端子Ｔｉｎに接続されて、励磁信号ＳＡに応じてオン／オフ動作するスイッチ回路ＳＷ１（第１のスイッチ回路）と、一方の接点端子がＴｉｎに接続されて、励磁信号ＳＢに応じてスイッチ回路ＳＷ１とは逆位相でオン／オフ動作するスイッチ回路ＳＷ２（第２のスイッチ回路）と、一方の接点端子がＳＷ１の他方の接点端子とＬ２とに接続され、他方の接点端子が電流出力端子Ｔｏｕｔに接続されて、ＳＢに応じてＳＷ１とは逆位相でオン／オフ動作するスイッチ回路ＳＷ３（第３のスイッチ回路）と、一方の接点端子がＳＷ２の他方の接点端子とＬ１とに接続され、他方の接点端子がＴｏｕｔに接続されて、ＳＡに応じてＳＷ１と同位相でオン／オフ動作するスイッチ回路ＳＷ４（第４のスイッチ回路）とを有している。

また、遮断回路１４は、ドレイン端子が電源電位ＶＰに接続され、ソース端子がＴｉｎに接続されて、ドレイン端子からソース端子に電流を流す寄生ダイオードを含む、ＰチャネルのＭＯＳＦＥＴ（第１のＭＯＳＦＥＴ）Ｑ１と、カソード端子がＱ１のゲート端子に接続され、アノード端子がＱ１のソース端子に接続された定電圧ダイオードＺＤ１と、Ｑ１のゲート端子とソース端子との間に接続された抵抗素子（第１の抵抗素子）Ｒ１と、ドレイン端子が抵抗素子（第２の抵抗素子）Ｒ２を介してＱ１のゲート端子に接続され、ソース端子が接地電位ＧＮＤに接続された、ＮチャネルのＭＯＳＦＥＴ（第２のＭＯＳＦＥＴ）Ｑ２と、アノード端子がＱ２のゲート端子に接続され、カソード端子が検出遮断信号ＳＹに接続されたダイオードＤ１と、アノード端子がＱ２のゲート端子に接続され、カソード端子が強制遮断信号ＳＸに接続されたダイオードＤ２と、一端がＶＰに接続され、他端がＱ１のゲート端子、Ｄ１のアノード端子、およびＤ２のアノード端子の接続ノードに接続された抵抗素子（第３の抵抗素子）Ｒ３とを有している。これらＤ１，Ｄ２については、ショットキーダイオードで構成すれば、これらダイオードにおける順方向での電圧降下を削減することができる。

また、検出回路１３は、一端が容量素子Ｃの一端に接続された抵抗素子Ｒ４と、一端がＲ４の他端に接続され、他端が接地電位ＧＮＤに接続された抵抗素子Ｒ５と、カソード端子がＲ５の一端に接続され、アノード端子がＧＮＤに接続された定電圧ダイオードＺＤ２と、一端が電源電位ＶＰに接続された抵抗素子Ｒ６と、一端がＲ６の他端に接続され、他端がＧＮＤに接続された抵抗素子Ｒ７と、ＶＰとＧＮＤを動作電源として動作して、反転入力端子がＲ４の他端、Ｒ５の一端、およびＺＤ２のアノード端子の接続ノードに接続され、非反転入力端子が、Ｒ６の他端とＲ７の一端との接続ノードに接続され、出力端子から検出遮断信号ＳＹを出力するオペアンプＯＰ１とを有している。
この場合、Ｒ４とＲ５の抵抗比と、Ｒ６とＲ７の抵抗比とを、ＶＣのピーク値とＶＰとの比と等しく設定しておくことにより、ＶＰとＧＮＤを動作電源とするＯＰ１で、ＶＰとＶＣを比較することができる。

このように、本実施の形態は、電源電位ＶＰと電流入力端子Ｔｉｎとの間の接続／遮断を制御する遮断回路１４を設け、検出遮断信号ＳＹが示す、容量素子Ｃの充電電圧ＶＣがＶＰより高い検出遮断期間ＴＹと、強制遮断信号ＳＸが示す、ＳＡ，ＳＢの切替タイミングから一定時間長を持つ強制遮断期間ＴＸの両方において、電源電位ＶＰと電流入力端子Ｔｉｎの間を遮断し、これら以外の期間において電源電位ＶＰと電流入力端子Ｔｉｎの間を接続するようにしたものである。

これにより、検出遮断期間ＴＹおよび強制遮断期間ＴＸには、Ｑ１がオフして、ＶＰとＴｉｎの間が遮断されるため、ＶＣがＶＰより高くなってもＶＰ側に逆流して吸収されてしまうことが防止される。一方、ＴＹおよびＴＸ以外の期間には、Ｑ１がオンして、ＶＰとＴｉｎの間が接続されるため、ＶＰからの入力電流がＴｉｎに入力される。

ここで、一般的なＭＯＳＦＥＴのオン抵抗は１Ω以下であり、１００ｍΩ以下のものもある。したがって、Ｑ１のオン抵抗が１Ωであって電流を５０ｍＡ流したとしても、Ｑ１での電圧降下は、０．０５Ｖ以下である。このため、従来のように、ＶＰとＴｉｎとの間に逆流防止用のダイオードを使用した場合と比較して、Ｑ１での電圧降下を大幅に削減できる。これにより、電源電位ＶＰにより、励磁コイルＬを効率よく駆動できる。

［第１の実施の形態の動作］
次に、図１および図２を参照して、本実施の形態にかかる励磁回路１０の動作について説明する。図２は、第１の実施の形態にかかる励磁回路の動作を示す信号波形図である。

時刻Ｔ０に示すように、ＳＡが立ち上がるとともにＳＢが立ち下がった場合、ＳＷ１，ＳＷ４がオンして、ＳＷ２，ＳＷ３がオフする。これにより、Ｔｉｎからの入力電流が流れる経路として、ＳＷ１→端子Ｌ２→励磁コイルＬ→端子Ｌ１→ＳＷ４→Ｔｏｕｔ→定電流回路１２という経路が形成され、励磁電流Ｉｅｘの極性の切り替えが行われる。

この際、時刻Ｔ０において、それ以前にＶＣが励磁コイルＬへ放電されてＶＰを僅かに下回っているため、検出回路１３からの検出遮断信号ＳＹはハイレベル（ＶＰまたはハイインピーダンス状態）であり、検出遮断期間ＴＹを示していない。
一方、時刻Ｔ０において、強制遮断信号ＳＸがローレベル（ＧＮＤ電位）であり、強制遮断期間ＴＸを示している。これにより、ダイオードＤ２を介してＱ２のゲート電位が低下してオフ状態となって、Ｑ１のゲート電位もＲ１を介してソース電位と等しくなるため、Ｑ１もオフ状態となる。なお、ＶＣがＶＰより低い場合には、Ｑ１の寄生ダイオードにより、ＶＰがＴｉｎに供給される。

また、時刻Ｔ０に励磁電流Ｉｅｘの極性を切替制御した際、励磁コイルＬの自己インダクタンスにより、励磁コイルＬの両端Ｌ１−Ｌ２間に逆起電圧が発生する。
例えば、時刻Ｔ０において、励磁電流Ｉｅｘを、それまでのＬ１→Ｌ２方向からＬ２→Ｌ１方向へ切替制御しているため、端子Ｌ１−Ｌ２間に発生した逆起電圧により、Ｌ２の電圧がＬ１より高くなる。これにより、端子Ｌ１−Ｌ２間の端子間電圧ＶＬとして負電圧が発生し、この逆起電圧が、ＤＢを介して容量素子Ｃに充電されることになる。

これにより、ＶＣが、ＶＰからＱ１の寄生ダイオードの電圧降下Ｖｆを差し引いた電圧を上回った時点で、ＶＰからＴｉｎへの入力電流が停止して、ＶＣからＴｉｎへの放電電流が流れ始める。
この後、さらにＶＣが上昇してＶＰに到達した時刻Ｔ１に、検出回路１３からのＳＹがローレベル（ＧＮＤ電位）に変化して、検出遮断期間ＴＹを示すことになるため、ダイオードＤ１を介してＱ２のゲート電位が低下してオフ状態となり、逆起電圧の発生が終了してＶＣがＶＰより低くなる時刻Ｔ３まで、Ｑ１がオフ状態となる。

なお、ＴＸの時間長は、ＳＡ，ＳＢの切替タイミング、ここでは時刻Ｔ０から、少なくともＶＣがＶＰに到達してＳＹが出力される時刻Ｔ１までの時間長を有している。したがって、時刻Ｔ０から時刻Ｔ１までの期間において、ＶＣがＶＰまで到達しておらずＳＹが出力されていなくても、Ｑ１がオフ状態に維持される。このため、ＶＣがＶＰへ逆流しなくなり、逆起電圧を順次Ｃへ充電できる。なお、ＴＸは、時刻Ｔ１以降であって時刻Ｔ３までの間の時刻Ｔ２にハイレベル（ＶＰまたはハイインピーダンス状態）に変化する。

このようにして、時刻Ｔ１から時刻Ｔ３までの期間にはＱ１がオフ状態となり、ＶＰに対するＶＣの逆流が防止されるため、ＶＣからの放電電流がＴｉｎからＳＷ１を介してＬ２へ供給される。これにより、Ｌ２に対して、ＶＰからの入力電流より大きな電力を供給することができ、励磁信号ＳＡ，ＳＢの切替タイミングから、励磁電流Ｉｅｘが最大値に達するまでの遅れが短縮される。したがって、励磁コイルＬの逆起電圧を利用しない場合（図２の破線波形）と比較して、励磁電流Ｉｅｘの立ち下がり（立ち上がり）を速くすることが可能となる。

一方、時刻Ｔ４に示すように、ＳＡが立ち下がるとともにＳＢが立ち上がった場合、ＳＷ１，ＳＷ４がオフして、ＳＷ２，ＳＷ３がオンする。これにより、Ｔｉｎからの入力電流が流れる経路として、ＳＷ２→端子Ｌ１→励磁コイルＬ→端子Ｌ２→ＳＷ３→Ｔｏｕｔ→定電流回路１２という経路が形成され、励磁電流Ｉｅｘの極性の切り替えが行われる。

この際、時刻Ｔ４において、それ以前にＶＣが励磁コイルＬへ放電されてＶＰを僅かに下回っているため、検出回路１３からの検出遮断信号ＳＹはハイレベル（ＶＰまたはハイインピーダンス状態）であり、検出遮断期間ＴＹを示していない。
一方、時刻Ｔ４において、強制遮断信号ＳＸがローレベル（ＧＮＤ電位）であり、強制遮断期間ＴＸを示している。これにより、ダイオードＤ２を介してＱ２のゲート電位が低下してオフ状態となって、Ｑ１のゲート電位もＲ１を介してソース電位と等しくなるため、Ｑ１もオフ状態となる。なお、ＶＣがＶＰより低い場合には、Ｑ１の寄生ダイオードにより、ＶＰがＴｉｎに供給される。

また、時刻Ｔ４に励磁電流Ｉｅｘの極性を切替制御した際、励磁コイルＬの自己インダクタンスにより、励磁コイルＬの両端Ｌ１−Ｌ２間に逆起電圧が発生する。
例えば、時刻Ｔ４において、励磁電流Ｉｅｘを、それまでのＬ２→Ｌ１方向からＬ１→Ｌ２方向へ切替制御しているため、端子Ｌ１−Ｌ２間に発生した逆起電圧により、Ｌ１の電圧がＬ２より高くなる。これにより、端子Ｌ１−Ｌ２間の端子間電圧ＶＬとして正電圧が発生し、この逆起電圧が、ＤＢを介して容量素子Ｃに充電されることになる。

これにより、ＶＣが、ＶＰからＱ１の寄生ダイオードの電圧降下Ｖｆを差し引いた電圧を上回った時点で、ＶＰからＴｉｎへの入力電流が停止して、ＶＣからＴｉｎへの放電電流が流れ始める。
この後、さらにＶＣが上昇してＶＰに到達した時刻Ｔ５に、検出回路１３からのＳＹがローレベル（ＧＮＤ電位）に変化して、検出遮断期間ＴＹを示すことになるため、ダイオードＤ１を介してＱ２のゲート電位が低下してオフ状態となり、逆起電圧の発生が終了してＶＣがＶＰより低くなる時刻Ｔ７まで、Ｑ１がオフ状態となる。

なお、ＴＸの時間長は、ＳＡ，ＳＢの切替タイミング、ここでは時刻Ｔ４から、少なくともＶＣがＶＰに到達してＳＹが出力される時刻Ｔ５までの時間長を有している。したがって、時刻Ｔ４から時刻Ｔ５までの期間において、ＶＣがＶＰまで到達しておらずＳＹが出力されていなくても、Ｑ１がオフ状態に維持される。このため、ＶＣがＶＰへ逆流しなくなり、逆起電圧を順次Ｃへ充電できる。なお、ＴＸは、時刻Ｔ５以降であって時刻Ｔ７までの間の時刻Ｔ６にハイレベル（ＶＰまたはハイインピーダンス状態）に変化する。

このようにして、時刻Ｔ５から時刻Ｔ７までの期間にはＱ１がオフ状態となり、ＶＰに対するＶＣの逆流が防止されるため、ＶＣからの放電電流がＴｉｎからＳＷ２を介してＬ１へ供給される。これにより、Ｌ１に対して、ＶＰからの入力電流より大きな電力を供給することができ、励磁信号ＳＡ，ＳＢの切替タイミングから、励磁電流Ｉｅｘが最大値に達するまでの遅れが短縮される。したがって、励磁コイルＬの逆起電圧を利用しない場合（図２の破線波形）と比較して、励磁電流Ｉｅｘの立ち上がり（立ち下がり）を速くすることが可能となる。

［第１の実施の形態の効果］
このように、本実施の形態は、電源電位ＶＰと電流入力端子Ｔｉｎとの間の接続／遮断を制御する遮断回路１４を設け、検出遮断信号ＳＹが示す、容量素子Ｃの充電電圧ＶＣが電源電圧ＶＰより高い検出遮断期間ＴＹと、強制遮断信号ＳＸが示す、ＳＡ，ＳＢの切替タイミングから一定時間長を持つ強制遮断期間ＴＸの両方において、電源電位ＶＰと電流入力端子Ｔｉｎの間を遮断し、これら以外の期間において電源電位ＶＰと電流入力端子Ｔｉｎの間を接続するようにしたものである。

具体的には、切替回路１１が、ＳＡ，ＳＢに基づいて、ＴｉｎからＴｏｕｔへ流れる入力電流を、ＬのＬ１またはＬ２へＩｅｘとして切り替えて供給し、ＤＢが、Ｌから発生する逆起電圧を整流して、ＴｉｎとＧＮＤとの間に接続されたＣへ充電し、検出回路１３が、ＶＣとＶＰとを比較し、ＶＣがＶＰより高いＴＹを検出してＳＤとして出力し、遮断回路１４が、２つの接点端子によりＶＰとＴｉｎとを接続／遮断を制御するとともに、ＶＰ側に接続された一方の接点端子からＴｉｎ側に接続された他方の接点端子へ電流を流す寄生ダイオードを含むＱ１を有し、ＳＹと、励磁信号の切替タイミングから一定時間長を持つＴＸを示すＳＸとに基づいて、ＳＹとＳＸにおいてＱ１をオフ状態に制御し、これら以外の期間においてＱ１をオン状態に制御するようにしたものである。

これにより、ＴＹおよびＴＸには、Ｑ１がオフして、ＶＰとＴｉｎの間が遮断されるため、ＶＣがＶＰより高くなってもＶＰ側に逆流して吸収されてしまうことが防止される。一方、ＴＹおよびＴＸ以外の期間には、Ｑ１がオンして、ＶＰとＴｉｎの間が接続されるため、ＶＰからの入力電流がＴｉｎに入力される。
したがって、従来のように、ＶＰとＴｉｎとの間に逆流防止用のダイオードを設けた場合と比較して、逆流防止のために発生する電圧降下を大幅に削減できる。これにより、１対の信号線を介して上位装置からの電源供給を受ける２線式電磁流量計や、搭載した電池で動作する電池式電磁流量計のように、十分な電圧のＶＰを使用できない場合でも、ＶＰによりＬを効率よく駆動できる。

なお、本実施の形態では、ＳＡに基づきＳＷ１およびＳＷ４をオン／オフ制御し、ＳＢに基づきＳＷ２およびＳＷ３をオン／オフ制御する場合を例として説明したが、これに限定されるものではない。これらスイッチ回路間のオン／オフ動作の関係が前述と同じであれば、各スイッチ回路を構成するＭＯＳＦＥＴの制御論理に合わせて、ＳＡ，ＳＢとこれらＭＯＳＦＥＴの組み合わせを決定すればよい。

また、本実施の形態では、変換器の信号処理部からＳＸが供給される場合を例として説明したが、これに限定されるものではない。前述したように、ＳＸは、ＳＡ，ＳＢの切替タイミングにローレベル（ＧＮＤ電位）となり、ＳＹがハイレベル（ＶＰまたはハイインピーダンス状態）に戻るまでの一定期間内にハイレベル（ＶＰまたはハイインピーダンス状態）となればよい。したがって、例えば、検出回路１３に時定数回路や順序回路を設けて、ＳＡ，ＳＢから上記のようなＳＸを生成してもよい。この際、ＳＸとＳＹの論理和をとることにより、図２のＱ１の動作状態を示すような制御信号を生成し、ＳＸ，ＳＹに代えて、検出回路１３からＱ２のゲート端子へ出力するようにしてもよい。

［第２の実施の形態］
次に、図３を参照して、本発明の第２の実施の形態にかかる励磁回路１０について説明する。図３は、第２の実施の形態にかかる励磁回路を示す回路図であり、前述の図１と同じまたは同等部分には、同一符号を付してある。
第１の実施の形態では、ＰチャネルＭＯＳＦＥＴを用いて電源電位ＶＰと電流入力端子Ｔｉｎとの間の接続／遮断を制御する場合を例として説明した。本実施の形態では、ＮチャネルＭＯＳＦＥＴを用いてＶＰとＴｉｎとの間の接続／遮断を制御する場合について説明する。

図３において、励磁回路１０は、電源電位ＶＰから定電圧電位ＶＲを生成し、ＶＰに代えてＶＲを切替回路１１の電流入力端子Ｔｉｎへ供給する電圧レギュレータＲＥＧをさらに備えている。
このＲＥＧは、トランジスタの制御端子に基準電圧を印加することにより定電圧電位を発生させる３端子レギュレータなどの一般的なリニアレギュレータでもよく、ＤＣ−ＤＣコンバータなどのスイッチングレギュレータでもよい。

遮断回路１４は、ソース端子がＶＲに接続され、ドレイン端子がＴｉｎに接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなるＱ１１（第１のＭＯＳＦＥＴ）を有し、検出遮断期間ＴＹと強制遮断期間ＴＸにおいて、Ｑ１１をオフ状態とすることにより、ＶＲに対するＶＣの逆流を遮断する機能を有している。
より具体的には、Ｑ１１のソース端子がＶＲに接続され、Ｑ１１のドレイン端子がＴｉｎに接続され、Ｑ１１のゲート端子が抵抗素子Ｒ３の他端、Ｄ１のアノード端子、およびＤ２のアノード端子の接続ノードに接続されている。

検出回路１３は、ＶＣがＶＲより高い期間を検出遮断期間ＴＹとして検出し、検出遮断信号ＳＹとして出力する機能を有している。本実施の形態では、Ｔｉｎに対してＶＰではなくＶＲが供給されるため、検出回路１３では、ＶＣとＶＲを比較する必要がある。また、必要に応じて、ＴＸも調整すればよい。
なお、本実施の形態にかかる励磁回路１０におけるこの他の構成については、図１と同様であり、ここでの詳細な説明は省略する。

［第２の実施の形態の動作］
次に、図３を参照して、本実施の形態にかかる励磁回路１０の動作について説明する。なお、信号波形については、前述の図２を参照する。
時刻Ｔ０において、強制遮断信号ＳＸがローレベル（ＧＮＤ電位）となった場合、ダイオードＤ２を介してＱ１１のゲート電位が低下するため、Ｑ１１がオフ状態となる。したがって、Ｑ１１により、ＶＲに対する充電電圧ＶＣの逆流が防止される。
また、時刻Ｔ１に、検出遮断信号ＳＹがローレベル（ＧＮＤ電位）となった場合、ダイオードＤ１を介してＱ１１のゲート電位が低下するため、Ｑ１１がオフ状態となる。したがって、Ｑ１１により、ＶＲに対する充電電圧ＶＣの逆流防止が継続される。

この後、ＳＸがハイレベル（ＶＰまたはハイインピーダンス状態）となり、時刻Ｔ２に、検出遮断信号ＳＹもハイレベル（ＶＰまたはハイインピーダンス状態）となった場合、Ｒ２を介してＱ１１のゲート電位が、ソース電位であるＶＲよりも高いＶＰとなるため、Ｑ１１がオン状態となる。したがって、ＶＲがＱ１１を介してＴｉｎに供給される。なお、ＲＥＧは、ＶＰからＶＲまでの電圧降下分が、Ｑ１１がオン状態となるゲート・ソース間電圧以上の電圧差を有するＶＲを、予め生成するものとなっている。

一方、時刻Ｔ３において、強制遮断信号ＳＸがローレベル（ＧＮＤ電位）となった場合、ダイオードＤ２を介してＱ１１のゲート電位が低下するため、Ｑ１１がオフ状態となる。したがって、Ｑ１１により、ＶＲに対する充電電圧ＶＣの逆流が防止される。
また、時刻Ｔ４に、検出遮断信号ＳＹがローレベル（ＧＮＤ電位）となった場合、ダイオードＤ１を介してＱ１１のゲート電位が低下するため、Ｑ１１がオフ状態となる。したがって、Ｑ１１により、ＶＲに対する充電電圧ＶＣの逆流防止が継続される。

この後、ＳＸがハイレベル（ＶＰまたはハイインピーダンス状態）となり、時刻Ｔ５に、検出遮断信号ＳＹもハイレベル（ＶＰまたはハイインピーダンス状態）となった場合、Ｒ２を介してＱ１１のゲート電位が、ソース電位であるＶＲよりも高いＶＰとなるため、Ｑ１１がオン状態となる。したがって、ＶＲがＱ１１を介してＴｉｎに供給される。

［第２の実施の形態の効果］
このように、本実施の形態は、電源電位ＶＰから定電圧電位ＶＲを生成し、ＶＰに代えてＶＲを電流入力端子Ｔｉｎへ供給する電圧レギュレータＲＥＧをさらに備え、遮断回路１４は、ソース端子がＶＲに接続され、ドレイン端子がＴｉｎに接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなるＱ１１を有し、検出遮断期間ＴＹと強制遮断期間ＴＸにおいて、Ｑ１１をオフ状態とすることにより、ＶＲに対する充電電圧ＶＣの逆流を遮断するようにしたものである。
したがって、第１の実施の形態と同様の作用効果が得られるとともに、第１の実施の形態と比較して、遮断回路１４の回路構成を簡素化することができる。

［第３の実施の形態］
次に、図４を参照して、本発明の第３の実施の形態にかかる励磁回路１０について説明する。図４は、第３の実施の形態にかかる励磁回路を示す回路図であり、前述の図１と同じまたは同等部分には、同一符号を付してある。
第１および第２の実施の形態では、電源電位ＶＰと電流入力端子Ｔｉｎとの間に遮断回路１４を設けた場合を例として説明した。本実施の形態では、切替回路１１の内部に遮断回路１４を設けた場合について説明する。

図４において、切替回路１１は、一方の接点端子がＴｉｎに接続されて、ＳＡに応じてオン／オフ動作するスイッチ回路ＳＷ１（第１のスイッチ回路）と、一方の接点端子がＴｉｎに接続されて、ＳＢに応じてＳＷ１とは逆位相でオン／オフ動作するスイッチ回路ＳＷ２（第２のスイッチ回路）と、一方の接点端子がＬ２に接続され、他方の接点端子がＴｏｕｔに接続されて、ＳＢに応じてＳＷ１とは逆位相でオン／オフ動作するスイッチ回路ＳＷ３（第３のスイッチ回路）と、一方の接点端子がＬ１に接続され、他方の接点端子がＴｏｕｔに接続されて、ＳＡに応じてＳＷ１と同位相でオン／オフ動作するスイッチ回路ＳＷ４（第４のスイッチ回路）とを有している。

遮断回路１４は、ソース端子がＳＷ１の他方の接点端子に接続され、ドレイン端子がＳＷ３の一方の接点端子に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルのＭＯＳＦＥＴ（第１のＭＯＳＦＥＴ）Ｑ２１と、ソース端子がＳＷ２の他方の接点端子に接続され、ドレイン端子がＳＷ４の一方の接点端子に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルのＭＯＳＦＥＴ（第２のＭＯＳＦＥＴ）Ｑ２２と、アノード端子がＱ２１のゲート端子に接続され、カソード端子が強制遮断信号ＳＸに接続されたダイオードＤ２１と、アノード端子がＱ２１のゲート端子に接続され、カソード端子が検出遮断信号ＳＹに接続されたダイオードＤ２２と、一端がＱ２１のゲート端子に接続され、他端がＶＰに接続された抵抗素子Ｒ２１と、アノード端子がＱ２２のゲート端子に接続され、カソード端子が強制遮断信号ＳＸに接続されたダイオードＤ２３と、アノード端子がＱ２２のゲート端子に接続され、カソード端子が検出遮断信号ＳＹに接続されたダイオードＤ２４とを有している。

また、励磁回路１０は、電源電位ＶＰから定電圧電位ＶＲを生成し、ＶＰに代えてＶＲを切替回路１１の電流入力端子Ｔｉｎへ供給する電圧レギュレータＲＥＧをさらに備えている。
このＲＥＧは、トランジスタの制御端子に基準電圧を印加することにより定電圧電位を発生させる３端子レギュレータなどの一般的なリニアレギュレータでもよく、ＤＣ−ＤＣコンバータなどのスイッチングレギュレータでもよい。

これに加えて、励磁回路１０は、容量素子Ｃから励磁コイルＬの端子Ｌ２（一端）に対する放電電流の供給を、励磁信号ＳＡに基づきスイッチ回路ＳＷ１と同位相でオン／オフ制御する高耐圧スイッチ回路（第１の高耐圧スイッチ回路）ＳＷ３１と、ＣからＬの端子Ｌ１（他端）に対する放電電流の供給を、励磁信号ＳＢに基づきＳＷ１とは逆位相でオン／オフ制御する高耐圧スイッチ回路（第２の高耐圧スイッチ回路）ＳＷ３２とをさらに備えている。

検出回路１３は、容量素子Ｃの充電電圧ＶＣが、ＶＲより高い期間を検出遮断期間ＴＹとして検出し、検出遮断信号ＳＹとして出力する機能を有している。本実施の形態では、Ｔｉｎに対してＶＰではなくＶＲが供給されるため、検出回路１３では、ＶＣとＶＲを比較する必要がある。また、必要に応じて、ＴＸも調整すればよい。
なお、本実施の形態にかかる励磁回路１０におけるこの他の構成については、図１と同様であり、ここでの詳細な説明は省略する。

このように、本実施の形態は、切替回路１１の電流入力端子Ｔｉｎから容量素子Ｃを切り離し、励磁コイルＬの端子Ｌ１，Ｌ２と切替回路１１のＳＷ１，ＳＷ２との間に、Ｑ２１，Ｑ２２設け、検出遮断期間ＴＹと強制遮断期間ＴＸにおいて、これらＱ２１，Ｑ２２をオフ状態とすることにより、ＶＲに対するＬ１，Ｌ２の電圧の逆流を遮断するようにしたものである。

これにより、検出遮断期間ＴＹおよび強制遮断期間ＴＸには、Ｑ２１，Ｑ２２がオフして、ＳＷ１，ＳＷ２とＬ１，Ｌ２との間が遮断されるため、Ｌ１，Ｌ２の電圧がＶＲより高くなってもＶＲ側に逆流して吸収されてしまうことが防止される。一方、ＴＹおよびＴＸ以外の期間には、Ｑ２１，Ｑ２２がオンして、ＳＷ１，ＳＷ２とＬ１，Ｌ２との間が接続されるため、Ｔｉｎからの入力電流がＬ１，Ｌ２へ供給される。

［第３の実施の形態の動作］
次に、図４を参照して、本実施の形態にかかる励磁回路１０の動作について説明する。なお、信号波形については、前述の図２を参照する。

時刻Ｔ０において、強制遮断信号ＳＸがローレベル（ＧＮＤ電位）となった場合、ダイオードＤ２１を介してＱ２１のゲート電位が低下し、ダイオードＤ２２を介してＱ２２のゲート電位が低下するため、Ｑ２１，Ｑ２２がオフ状態となる。したがって、Ｑ２１，Ｑ２２により、ＶＲに対する充電電圧ＶＣの逆流が防止される。

また、時刻Ｔ１に、検出遮断信号ＳＹがローレベル（ＧＮＤ電位）となった場合、ダイオードＤ２２を介してＱ２１のゲート電位が低下し、ダイオードＤ２３を介してＱ２２のゲート電位が低下するため、Ｑ２１，Ｑ２２がオフ状態となる。したがって、Ｑ２１，Ｑ２２により、ＶＲに対する充電電圧ＶＣの逆流防止が継続される。
なお、時刻Ｔ０において、ＳＡによりＳＷ３１がオン状態となり、ＳＢによりＳＷ３２がオフ状態となるため、ＣからＳＷ３１を介してＬ２に放電電流が供給される。

この後、ＳＸがハイレベル（ＶＰまたはハイインピーダンス状態）となり、時刻Ｔ２に、検出遮断信号ＳＹもハイレベル（ＶＰまたはハイインピーダンス状態）となった場合、Ｒ２１を介してＱ２１のゲート電位が、ソース電位であるＶＲよりも高いＶＰとなるため、Ｑ２１がオン状態となる。同じく、Ｒ２２を介してＱ２２のゲート電位が、ソース電位であるＶＲよりも高いＶＰとなるため、Ｑ２２がオン状態となる。
したがって、Ｔｉｎに供給されているＶＲが、ＳＷ１からＱ２１を介してＬ２に供給される。なお、ＲＥＧは、ＶＰからＶＲまでの電圧降下分が、Ｑ１１がオン状態となるゲート・ソース間電圧以上の電圧差を有するＶＲを、予め生成するものとなっている。

一方、時刻Ｔ３において、強制遮断信号ＳＸがローレベル（ＧＮＤ電位）となった場合、ダイオードＤ２１を介してＱ２１のゲート電位が低下し、ダイオードＤ２２を介してＱ２２のゲート電位が低下するため、Ｑ２１，Ｑ２２がオフ状態となる。したがって、Ｑ２１，Ｑ２２により、ＶＲに対する充電電圧ＶＣの逆流が防止される。

また、時刻Ｔ４に、検出遮断信号ＳＹがローレベル（ＧＮＤ電位）となった場合、ダイオードＤ２２を介してＱ２１のゲート電位が低下し、ダイオードＤ２３を介してＱ２２のゲート電位が低下するため、Ｑ２１，Ｑ２２がオフ状態となる。したがって、Ｑ２１，Ｑ２２により、ＶＲに対する充電電圧ＶＣの逆流防止が継続される。
なお、時刻Ｔ３において、ＳＡによりＳＷ３１がオフ状態となり、ＳＢによりＳＷ３２がオン状態となるため、ＣからＳＷ３２を介してＬ１に放電電流が供給される。

この後、ＳＸがハイレベル（ＶＰまたはハイインピーダンス状態）となり、時刻Ｔ５に、検出遮断信号ＳＹもハイレベル（ＶＰまたはハイインピーダンス状態）となった場合、Ｒ２１を介してＱ２１のゲート電位が、ソース電位であるＶＲよりも高いＶＰとなるため、Ｑ２１がオン状態となる。同じく、Ｒ２２を介してＱ２２のゲート電位が、ソース電位であるＶＲよりも高いＶＰとなるため、Ｑ２２がオン状態となる。
したがって、Ｔｉｎに供給されているＶＲが、ＳＷ２からＱ２２を介してＬ１に供給される。

［第３の実施の形態の効果］
このように、本実施の形態は、電源電位ＶＰから定電圧電位ＶＲを生成し、ＶＰに代えてＶＲを電流入力端子Ｔｉｎへ供給する電圧レギュレータＲＥＧをさらに備え、遮断回路１４は、ソース端子がＳＷ１の他端に接続され、ドレイン端子がＬ２に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなるＱ２１と、ソース端子がＳＷ２の他端に接続され、ドレイン端子がＬ１に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなるＱ２２とを有し、検出遮断期間ＴＹと強制遮断期間ＴＸにおいて、Ｑ２１，Ｑ２２をオフ状態とすることにより、ＶＲに対する充電電圧ＶＣの逆流を遮断するようにしたものである。

したがって、第１の実施の形態と同様の作用効果が得られるとともに、第１の実施の形態と比較して、励磁コイルＬから高い逆起電圧が発生する場合でも、高耐圧ＭＯＳＦＥＴのオン抵抗による励磁電流の低減を抑制できるため、励磁コイルＬを効率よく駆動することが可能となる。

すなわち、本実施の形態によれば、切替回路１１の電流入力端子Ｔｉｎから容量素子Ｃを切り離されているため、励磁コイルＬで発生した高い逆起電圧が、ＣからＴｉｎを経由してＳＷ１，ＳＷ２の接点端子へ印加されるのを回避できるとともに、同じく励磁コイルＬで発生した高い逆起電圧がＳＷ１，ＳＷ２の接点端子へ印加されるのを、Ｑ２１，Ｑ２２により防止できる。
このため、ＳＷ１，ＳＷ２として、高耐圧ＭＯＳＦＥＴを用いる必要がないことから、オン抵抗の小さいＭＯＳＦＥＴを用いることができる。これにより、ＳＷ１，ＳＷ２における励磁電流Ｉｅｘの低減を抑制することができ、結果として、定電圧電位ＶＲにより、Ｌを効率よく駆動することが可能となる。

なお、励磁コイルＬで発生した高い逆起電圧は、ＳＷ３，ＳＷ４の接点端子にも印加されるが、これら接点端子は、一般的には、ＭＯＳＦＥＴ（Ｎチャネル）のドレイン端子となるため、高耐圧仕様ではなくても、ＭＯＳＦＥＴが損傷を受けることはない。

また、励磁コイルＬで発生した高い逆起電圧は、ＳＷ１１，ＳＷ１２の接点端子にも印加されるが、ＳＷ１１，ＳＷ１２が高耐圧仕様であるため、損傷の心配はない。この際、ＳＷ１１，ＳＷ１２のオン抵抗は通常仕様のスイッチ回路と比較的して大きな値となるが、このＳＷ１１，ＳＷ１２のオン抵抗では、励磁電流Ｉｅｘのうち、容量素子Ｃから励磁コイルＬへ放電される、電力に余裕がある放電電流分が低減するだけである。したがって、ＶＲからＬへ供給される、電力にあまり余裕がない入力電流分については、低減することなく効率よく供給することができる。

また、本実施の形態では、切替回路１１の電流入力端子Ｔｉｎから容量素子Ｃを切り離されているため、ＣからＶＰへ逆流する経路が、ＳＷ１，ＳＷ２を介した経路だけとなる。このため、強制遮断信号ＳＸで指定される強制遮断期間ＴＸに代えて、ＳＡ，ＳＢの両方をローレベル（ＧＮＤ電位）に制御する励磁停止期間を設けて、ＳＷ１，ＳＷ２を同時にオフ状態としてもよい。これにより、ＶＣがＶＰに上昇するまでの期間において、Ｑ２１，Ｑ２２はオン状態のままでも、ＣからＶＰへの逆流を防止することができ、強制遮断信号ＳＸを省くことができる。

［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。

１０…励磁回路、１１…切替回路、１２…定電流回路、１３…検出回路、１４…遮断回路、ＲＥＧ…電圧レギュレータ、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチ回路、ＳＷ３１，ＳＷ３２…高耐圧スイッチ回路、Ｑ１…ＭＯＳＦＥＴ（Ｐチャネル）、Ｑ２…ＭＯＳＦＥＴ（Ｎチャネル）、Ｑ１１，Ｑ２１，Ｑ２２…ＭＯＳＦＥＴ（Ｎチャネル）、ＺＤ１，ＺＤ２…定電圧ダイオード、Ｄ１，Ｄ２，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４…ダイオード、ＤＢ…ダイオードブリッジ、Ｃ…容量素子、Ｌ…励磁コイル、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ１１，Ｒ１２…抵抗素子、Ｔｉｎ…電流入力端子、Ｔｏｕｔ…電流出力端子、Ｌ１，Ｌ２…端子、ＶＰ…電源電位、ＶＲ…定電圧電位、ＶＣ…充電電圧、ＧＮＤ…接地電位、ＳＡ，ＳＢ…励磁信号、ＳＸ…強制遮断信号、ＳＹ…検出遮断信号、ＴＸ…強制遮断期間、ＴＹ…検出遮断期間、Ｉｅｘ…励磁電流、ＶＬ…端子間電圧。

Claims (4)

1. 測定管の外側に配置された励磁コイルに対して、励磁回路から励磁電流を供給することにより、当該測定管内を流れる流体を励磁し、この流体と接液するよう当該測定管の内壁に配置された一対の電極から、前記励磁により当該流体に発生した起電力を検出し、この起電力に基づき当該流体の流量値を測定する電磁流量計で用いられる前記励磁回路であって、
   励磁周波数を持つパルス信号からなる励磁信号に基づいて、電流入力端子から電流出力端子へ流れる入力電流を、前記励磁コイルの一端または他端へ前記励磁電流として切り替えて供給する切替回路と、
   前記電流入力端子と接地電位との間に接続された容量素子と、
   前記励磁コイルから発生する逆起電圧を整流して、前記容量素子へ充電するダイオードブリッジと、
   前記容量素子に充電された充電電圧が前記電源電位より高い検出遮断期間を検出し、検出遮断信号として出力する検出回路と、
   ２つの接点端子により前記電源電位と前記電流入力端子との間の接続／遮断を制御するとともに、前記電源電位側に接続された一方の接点端子から前記電流入力端子側に接続された他方の接点端子へ電流を流す第１の寄生ダイオードを含む第１のＭＯＳＦＥＴを有し、前記検出回路からの前記検出遮断信号と、前記励磁信号の切替タイミングから一定時間長を持つ強制遮断期間を示す強制遮断信号とに基づいて、前記検出遮断期間と前記強制遮断期間において前記第１のＭＯＳＦＥＴをオフ状態に制御し、前記検出遮断期間および前記強制遮断期間以外の期間において前記第１のＭＯＳＦＥＴをオン状態に制御する遮断回路と
   を備えることを特徴とする励磁回路。
2. 請求項１に記載の励磁回路において、
   前記遮断回路は、
   ドレイン端子が前記電源電位に接続され、ソース端子が前記電流入力端子に接続されて、ドレイン端子からソース端子に電流を流す寄生ダイオードを含む、ＰチャネルＭＯＳＦＥＴからなる前記第１のＭＯＳＦＥＴと、
   前記検出遮断信号と前記強制遮断信号とに基づいて、前記検出遮断期間および前記強制遮断期間に、前記第１のＭＯＳＦＥＴをオフ状態に制御することにより、前記電源電位に対する前記充電電圧の逆流を遮断する、ＮチャネルＭＯＳＦＥＴからなる第２のＭＯＳＦＥＴとを有する
   ことを特徴とする励磁回路。
3. 請求項１に記載の励磁回路において、
   前記電源電位から定電圧電位を生成し、前記電源電位に代えて当該定電圧電位を前記電流入力端子へ供給する電圧レギュレータをさらに備え、
   前記検出回路は、前記充電電圧が前記定電圧電位より高い期間を前記検出遮断期間として検出し、前記検出遮断信号として出力し、
   前記遮断回路は、ソース端子が前記定電圧電位に接続され、ドレイン端子が前記電流入力端子に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなる前記第１のＭＯＳＦＥＴを有し、前記検出遮断期間と前記強制遮断期間において、前記第１のＭＯＳＦＥＴをオフ状態とすることにより、前記定電圧電位に対する前記充電電圧の逆流を遮断する
   ことを特徴とする励磁回路。
4. 請求項１に記載の励磁回路において、
   前記切替回路は、
   一方の接点端子が前記電流入力端子に接続されて、前記励磁信号に応じてオン／オフ動作する第１のスイッチ回路と、
   一方の接点端子が前記電流入力端子に接続されて、前記第１のスイッチ回路とは逆位相でオン／オフ動作する第２のスイッチ回路と、
   一方の接点端子が前記励磁コイルの前記一端に接続され、他方の接点端子が前記電流出力端子に接続されて、前記第１のスイッチ回路とは逆位相でオン／オフ動作する第３のスイッチ回路と、
   一方の接点端子が前記励磁コイルの前記他端に接続され、他方の接点端子が前記電流出力端子に接続されて、前記第１のスイッチ回路と同位相でオン／オフ動作する第４のスイッチ回路とを有し、
   前記励磁回路は、
   前記電源電位から定電圧電位を生成し、前記電源電位に代えて当該定電圧電位を前記電流入力端子へ供給する電圧レギュレータと、
   前記容量素子から前記励磁コイルの前記一端に対する前記放電電流の供給を、前記第１のスイッチ回路と同位相でオン／オフ制御する第１の高耐圧スイッチ回路と、
   前記容量素子から前記励磁コイルの前記他端に対する前記放電電流の供給を、前記第１のスイッチ回路とは逆位相でオン／オフ制御する第２の高耐圧スイッチ回路とをさらに備え、
   前記検出回路は、前記充電電圧が前記定電圧電位より高い期間を前記検出遮断期間として検出し、前記検出遮断信号として出力し、
   前記遮断回路は、
   ソース端子が前記第１のスイッチ回路の他方の接点端子に接続され、ドレイン端子が前記第３のスイッチ回路の前記一方の接点端子に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなる前記第１のＭＯＳＦＥＴと、
   ソース端子が前記第２のスイッチ回路の他方の接点端子に接続され、ドレイン端子が前記第４のスイッチ回路の前記一方の接点端子に接続されて、ソース端子からドレイン端子に電流を流す寄生ダイオードを含む、ＮチャネルＭＯＳＦＥＴからなる第２のＭＯＳＦＥＴとを有し、
   前記遮断回路は、前記検出遮断期間と前記強制遮断期間において、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴをオフ状態とすることにより、前記定電圧電位に対する前記励磁コイルの前記一端または前記他端の電圧の逆流を遮断する
   ことを特徴とする励磁回路。

Images