JP2013191653A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013191653A
JP2013191653A JP2012055444A JP2012055444A JP2013191653A JP 2013191653 A JP2013191653 A JP 2013191653A JP 2012055444 A JP2012055444 A JP 2012055444A JP 2012055444 A JP2012055444 A JP 2012055444A JP 2013191653 A JP2013191653 A JP 2013191653A
Authority
JP
Japan
Prior art keywords
substrate
resist
resist pattern
tungsten film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012055444A
Other languages
English (en)
Inventor
Kazuyuki Tsunoda
和之 角田
Toshio Ando
敏夫 安藤
Kenji Hiruma
健司 晝間
Toshihiko Onozuka
利彦 小野塚
Kiyomi Katsuyama
清美 勝山
Kiyohiko Sato
清彦 佐藤
Yasushi Iida
靖 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012055444A priority Critical patent/JP2013191653A/ja
Priority to EP13000468.2A priority patent/EP2639639A3/en
Priority to US13/757,934 priority patent/US20130244146A1/en
Publication of JP2013191653A publication Critical patent/JP2013191653A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】半導体装置の性能を向上させることができる技術を提供する。
【解決手段】表面1aにタングステン膜3が形成された基板1に、高分子有機化合物が混合された有機溶媒を塗布する前処理工程を行った後、化学増幅系レジストPR2を塗布してレジストパターンを形成する。また、前処理工程後、化学増幅系レジストPR2を塗布する前に、タングステン膜3の表面3aにおいて、XPSにより測定されるW4dピーク強度に対するC1sピーク強度の比が0.1以上である。
【選択図】図36

Description

本発明は半導体装置の製造方法に関し、特に、フォトリソグラフィ技術を用いてレジストパターンを形成する工程を含む半導体装置の製造方法に関する。
例えば超音波センサ等のMEMS(Micro Electro Mechanical System)またはLSI(Large Scale Integrated circuit)その他の各種の半導体装置の製造工程においては、微細パターンを半導体基板上に形成する方法として、フォトリソグラフィ技術およびドライエッチング技術が用いられる。このうちフォトリソグラフィ技術は、半導体基板上にレジストを塗布し、レジストが塗布された半導体基板を、フォトマスクを備えた縮小投影光学系を介して縮小投影される露光光により繰り返し露光することで、レジストにパターン(マスクパターン)を転写し、その後、現像処理を行って、半導体基板上にレジストパターンを形成するものである。
縮小投影光学系を介して縮小投影される露光光によりレジストに転写されるパターンの解像度Rは、一般に、R=k×λ/NAで表現される。ここで、kはレジストの材料やプロセスに依存する定数、λは露光光の波長、NAは露光用レンズの開口数である。この関係式から分かるように、パターンの微細化が進む(解像度Rが小さくなる)のに伴って、波長λがより短い露光光を照射する光源を備えた露光装置が必要とされる。
現在、露光光として、水銀ランプのg線(λ=438nm)もしくはi線(λ=365nm)、KrF(フッ化クリプトン)エキシマレーザ光(λ=248nm)またはArF(フッ化アルゴン)エキシマレーザ光(λ=193nm)等を照射する光源を備えた露光装置によって、各種の半導体装置の製造工程が行われている。
また、露光光の波長λが短くなるのに伴って、レジストの材料も変更される。例えばg線、i線、KrFエキシマレーザ光およびArFエキシマレーザ光の各々の露光光に対応したレジストは、それぞれg線レジスト、i線レジスト、KrFレジスト、ArFレジストと呼ばれている。このうち、例えばKrFレジストとしては、KrFエキシマレーザ光の強度が例えばg線に比べて小さいため、通常のレジストより感度の高い化学増幅系レジストが用いられている。
一方、フォトリソグラフィ技術により形状精度よくレジストパターンを形成するためには、半導体基板上にレジストを膜厚均一性よく塗布すること、または、露光された領域におけるレジストの現像液への溶解性を向上させることが重要である。特開2005−230602号公報(特許文献1)には、基板の表面全体に塗布材料の溶剤を供給し、乾燥させた後、塗布材料を塗布する技術が記載されている。また、特開2003−209046号公報(特許文献2)には、塩基性物質を含む下地膜表面を、カーボンを含むガスを用いたプラズマ中に晒して表面処理し、表面処理された下地膜上に化学増幅系レジストを形成する技術が記載されている。
特開2005−230602号公報 特開2003−209046号公報
本発明者の検討によれば、次のことが分かった。
上記したMEMSの例として、半導体基板の主面上に形成された下部電極と、下部電極上に空洞部を介して対向するように配置された上部電極とを有する容量検出型のセンサセルを備えた超音波センサがある。また、このような超音波センサとして、上記した下部電極もしくは上部電極等の電極またはそれらの電極と接続される配線がタングステン(W)膜からなるものがある。このようなMEMSからなる半導体装置を製造する場合、半導体基板の主面上に、タングステン膜を形成し、形成されたタングステン膜上にフォトリソグラフィ技術を用いてレジストパターンを形成し、形成されたレジストパターンをマスクとしてドライエッチング技術を用いてタングステン膜を加工することにより、電極または配線を形成する。
タングステン膜上にレジストパターンを形成する際には、タングステン膜上に例えば化学増幅系レジストであるKrFレジストを塗布した後、例えばKrFエキシマレーザ光からなる露光光により半導体基板を露光し、露光された半導体基板を現像する。
ところが、タングステン膜上に化学増幅系レジストからなるレジストパターンを形成する場合、形成されたレジストパターンが現像後に剥がれることがある。特に、形成されるレジストパターンの線幅、すなわち、転写されるマスクパターンの線幅が細くなるのに伴って、レジストパターンが剥がれ易くなることが分かった。また、レジストパターンが剥がれ易くなると、タングステン膜からなる電極または配線を形状精度よく形成することができず、製造されたMEMS等の半導体装置の性能を低下させる。
本発明の目的は、半導体装置の性能を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による半導体装置の製造方法は、表面にタングステン膜が形成された基板に、高分子有機化合物が混合された有機溶媒を塗布する前処理工程を行った後、化学増幅系レジストを塗布してレジストパターンを形成するものである。また、前処理工程後、化学増幅系レジストを塗布する前のタングステン膜の表面において、XPS(X-ray Photoelectron Spectroscopy)により測定されるW4dピーク強度に対するC1sピーク強度の比(C1s/W4d)が0.1以上である。
また、代表的な実施の形態による半導体装置の製造方法は、表面にタングステン膜が形成された基板に、高分子有機化合物が混合された有機溶媒を塗布する前処理工程を行った後、化学増幅系レジストを塗布してレジストパターンを形成するものである。また、前処理工程後、化学増幅系レジストを塗布する前のタングステン膜の表面において、水に対する接触角が10度以上である。
さらに、代表的な実施の形態による半導体装置の製造方法は、表面にタングステン膜が形成された基板に、前処理用のレジストを塗布し、塗布された前処理用のレジストを除去する前処理工程を行った後、化学増幅系レジストを塗布してレジストパターンを形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
代表的な実施の形態によれば、半導体装置の性能を向上させることができる。
実施の形態1のレジストパターン形成工程の一部を示す製造プロセスフロー図である。 実施の形態1のレジストパターン形成工程中の基板の要部断面図である。 塗布装置の構成を模式的に示す正面図である。 塗布装置に備えられたスピンチャックに保持されている基板周辺を示す正面図である。 実施の形態1のレジストパターン形成工程中の基板の要部断面図である。 塗布装置に備えられたスピンチャックに保持されている基板周辺を示す正面図である。 実施の形態1のレジストパターン形成工程中の基板の要部断面図である。 塗布装置に備えられたスピンチャックに保持されている基板周辺を示す正面図である。 実施の形態1のレジストパターン形成工程中の基板の要部断面図である。 実施の形態1のレジストパターン形成工程中の基板の要部断面図である。 実施の形態1のレジストパターン形成工程中の基板の要部断面図である。 実施の形態1のレジストパターン形成工程中の基板の要部断面図である。 実施の形態1の半導体装置の製造工程により製造される半導体装置を構成する半導体チップの要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 実施の形態1の半導体装置の製造工程中の要部断面図である。 形成されたレジストパターンの線幅とマスクパターンの線幅との関係を示すグラフである。 パターン剥がれが発生した比較例1の基板の要部断面図である。 C1s/W4dの測定結果を示すグラフである。 水に対する接触角の測定結果を示すグラフである。 実施の形態2のレジストパターン形成工程の一部を示す製造プロセスフロー図である。 実施の形態3のレジストパターン形成工程の一部を示す製造プロセスフロー図である。 塗布装置の構成を模式的に示す正面図である。 塗布装置に備えられたスピンチャックに保持されている基板周辺を示す正面図である。 実施の形態3のレジストパターン形成工程中の基板の要部断面図である。 塗布装置に備えられたスピンチャックに保持されている基板周辺を示す正面図である。 実施の形態3のレジストパターン形成工程中の基板の要部断面図である。 形成されたレジストパターンの線幅とマスクパターンの線幅との関係を示すグラフである。 実施の形態4のレジストパターン形成工程の一部を示す製造プロセスフロー図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1)
<レジストパターン形成工程>
本発明の一実施の形態であるレジストパターン形成工程を、図面を参照して説明する。本実施の形態のレジストパターン形成工程は、表面にタングステン(W)膜が形成された基板に塗布された化学増幅系レジストをパターニング(加工、選択的に除去)するものである。
図1は、実施の形態1のレジストパターン形成工程の一部を示す製造プロセスフロー図である。図2、図5、図7および図9〜図12は、実施の形態1のレジストパターン形成工程中の基板1の要部断面図である。図3は、塗布装置10の構成を模式的に示す正面図である。図4、図6および図8は、塗布装置10に備えられたスピンチャック11に保持されている基板周辺を示す正面図である。なお、図5、図7および図9の各々は、図4、図6および図8の各々に示される基板1の要部断面を拡大して示す。
まず、表面にタングステン(W)膜3が形成された基板1を用意する(図1のステップS11)。
図2に示されるように、基板1は、例えばシリコン(Si)単結晶等の半導体基板からなり、厚さ方向に沿って互いに反対側に位置する第1主面(上面、表面)1aおよび第2主面(下面、裏面)1bを有している。そして、第1主面1aの全面上に、例えば酸化シリコン(SiO等)膜などからなる絶縁膜2が形成され、絶縁膜2上にタングステン膜3が形成されている。すなわち、基板1の第1主面(上面、表面)1aには、表面層としてタングステン膜3が形成されている。また、タングステン膜3の表面を3aとする。
なお、基板1として、半導体基板以外にも、例えばガラス基板など各種の基板を用いることができる(以降の実施の形態においても同様)。
次に、基板1に、前処理用のレジストPR1を塗布する(図1のステップS12)。
このステップS12では、まず、用意された基板1を、基板搬送装置(図示を省略)により、例えばスピンコータである塗布装置10(図3参照)に搬送する。
塗布装置10は、基板1を回転させた状態で、基板1上に前処理用のレジスト(フォトレジスト)PR1(後述する図4参照)を供給することにより、基板1に前処理用のレジストPR1を塗布するものである。また、塗布装置10は、前処理用のレジストPR1が塗布された基板1を回転させた状態で、基板1上に有機溶媒SLV1(後述する図6参照)を供給することにより、レジスト(フォトレジスト)PR1を除去するものである。さらに、塗布装置10は、前処理用のレジストPR1が除去された基板1を回転させた状態で、基板1上にレジストパターン形成用のレジスト(フォトレジスト)PR2(後述する図8参照)を供給することにより、基板1にレジストパターン形成用のレジストPR2を塗布するものである。
図3に示されるように、塗布装置10は、基板1を例えば真空吸着により保持した状態で回転可能に設けられたスピンチャック11と、基板1の上方に配置されたノズル12a,12b,12c等から構成されている。
スピンチャック11にはモータ13が連結され、このモータ13は回転制御部14に接続されている。回転制御部14は、モータ13に連結されたスピンチャック11に保持されている基板1が所定の回転数で回転するように、モータ13の回転数を制御する。
ノズル12aは、前処理用のレジストPR1(後述する図4参照)を供給する供給部15aに接続されており、供給部15aは供給制御部16aに接続されている。供給制御部16aは、基板1の回転数に対応させて、前処理用のレジストPR1が所定のタイミングで供給部15aからノズル12aを通って基板1上に供給されるように、制御する。
ノズル12bは、有機溶媒SLV1(後述する図6参照)を供給する供給部15bに接続されており、供給部15bは供給制御部16bに接続されている。供給制御部16bは、基板1の回転数に対応させて、有機溶媒SLV1が所定のタイミングで供給部15bからノズル12bを通って基板1上に供給されるように、制御する。
ノズル12cは、レジストパターン形成用のレジストPR2(後述する図8参照)を供給する供給部15cに接続されており、供給部15cは供給制御部16cに接続されている。供給制御部16cは、基板1の回転数に対応させて、レジストパターン形成用のレジストPR2が所定のタイミングで供給部15cからノズル12cを通って基板1上に供給されるように、制御する。
また、ノズル12a,12b,12cはそれぞれノズル移動機構17a,17b,17cにより移動可能に設けられており、いずれか一つのノズルが基板1の中心上に位置するときは、他のノズルが例えば基板1の外周よりもさらに外側に待避できるようになっている。
なお、後述する図4、図6および図8においては、塗布装置10のうち、モータ13、回転制御部14、供給部15a〜15c、供給制御部16a〜16cおよびノズル移動機構17a〜17cの図示を省略する。
また、塗布装置10に代え、例えばスピンコータまたはディップコータからなる塗布装置等を複数設け、前処理用のレジストPR1、有機溶媒SLV1およびレジストパターン形成用のレジストPR2の各々を、それぞれ別の塗布装置等により供給することもできる。
塗布装置10に搬送された基板1は、例えば真空吸着により、スピンチャック11に保持される。そして、スピンチャック11に保持された基板1をモータ13によりスピンチャック11とともに回転させた状態で、図4に示されるように、ノズル12aを基板1の中心上の位置に移動させ、移動したノズル12aから基板1上に前処理用のレジストPR1を吐出する。吐出された前処理用のレジストPR1が遠心力により基板1上を中心から外周側へ流れることで、図5に示されるように、基板1の第1主面(上面、表面)1aに形成されたタングステン膜3の表面3aに、前処理用のレジストPR1が塗布される。
前処理用のレジストPR1としては、この前処理用のレジストPR1を除去した時に、前処理用のレジストPR1を塗布する前に比べて、タングステン膜3の表面3aにおいて、炭素濃度を増加させるか、または、水に対する接触角を増加させるものであれば特に限定されず、各種のレジスト(フォトレジスト)を用いることができる。したがって、前処理用のレジストPR1は、後述するレジストパターン形成用のPR2と同一のレジストでなくてもよく、あるいは、化学増幅系レジストでなくてもよい。
また、塗布される前処理用のレジストPR1の厚さは、この前処理用のレジストPR1を除去した時に、前処理用のレジストPR1を塗布する前に比べて、タングステン膜3の表面3aにおいて、炭素濃度を増加させるか、または、水に対する接触角を増加させることができるだけの厚さがあれば特に限定されないが、例えば1μm程度とすることができる。
なお、ステップS12の前、すなわち基板1に前処理用のレジストPR1を塗布する前に、例えばヘキサメチルジシラザン(Hexamethyldisilazane;HMDS)を用いて基板1の表面処理を行ってもよい。
次に、前処理用のレジストPR1が塗布された基板1を、ベーク(熱処理)する(図1のステップS13)。
このステップS13では、前処理用のレジストPR1が塗布された基板1を、基板搬送装置(図示を省略)により例えば熱処理装置に備えられたホットプレート(図示を省略)上に搬送し、ホットプレートにより基板1にベーク(熱処理)を行う。このベーク(熱処理)により、塗布された前処理用のレジストPR1を基板1に固着させることができ、その後の工程で、基板搬送装置等の各部材に前処理用のレジストPR1が付着すること等による汚染を抑制することができる。ベーク(熱処理)の条件は、前処理用のレジストPR1の材質にもよるが、例えば90℃で90秒間とすることができる。
次に、塗布された前処理用のレジストPR1を除去する(図1のステップS14)。
このステップS14では、前処理用のレジストPR1が塗布され、ベーク(熱処理)された基板1を、基板搬送装置(図示を省略)により塗布装置10に搬送する。塗布装置10に搬送された基板1は、スピンチャック11に保持される。そして、スピンチャック11に保持された基板1をモータ13によりスピンチャック11とともに回転させた状態で、図6に示されるように、ノズル12bを基板1の中心上の位置に移動させ、移動したノズル12bから基板1上に例えばシンナー等の有機溶媒SLV1を吐出する。吐出された有機溶媒SLV1が遠心力により基板1上を中心から外周側へ流れることによって、基板1に塗布された前処理用のレジストPR1が溶解することで、図7に示されるように、塗布された前処理用のレジストPR1(図5参照)が除去される。すなわち、基板1に有機溶媒SLV1を供給することにより、塗布された前処理用のレジストPR1を除去する。
なお、塗布された前処理用のレジストPR1を除去する方法として、基板1に有機溶媒SLV1を供給する方法が好適ではあるが、それ以外の方法、例えば基板1をアッシング処理するなど各種の方法を用いることができる。
前処理用のレジストPR1が除去された基板1については、タングステン膜3の表面3aにおいて、光電子分光法(X-ray Photoelectron Spectroscopy;XPS)により測定されるW4dピーク強度に対するC1sピーク強度の比(C1s/W4d)が0.1以上であることが好ましく、0.7以上であることがより好ましい。後述するように、C1s/W4dが0.1未満である場合は、マスクパターンの線幅(マスクサイズ)が200〜1000nmの全ての範囲で、形成されるレジストパターンがタングステン膜から剥がれることを抑制できない。一方、C1s/W4dが0.1以上である場合は、C1s/W4dが0.1未満である場合に比べ、形成されるレジストパターンがタングステン膜から剥がれることを抑制できる。特に、C1s/W4dが0.7以上である場合は、マスクパターンの線幅(マスクサイズ)が700nm以上の範囲で、形成されるレジストパターンがタングステン膜から剥がれることを抑制できる。
なお、XPSにより測定されるC1sピーク強度は、XPSにより測定されるスペクトルにおいて、横軸(エネルギー)の値が炭素(C)の1s軌道から励起される光電子のエネルギーに相当する領域で観測されるピークの強度を意味し、元素分析される炭素(C)の量に依存する。また、XPSにより測定されるW4dピーク強度は、XPSにより測定されるスペクトルにおいて、横軸(エネルギー)の値がタングステン(W)の4d軌道から励起される光電子のエネルギーに相当する領域で観測されるピークの強度を意味し、元素分析されるタングステン(W)の量に依存する。
あるいは、前処理用のレジストPR1が除去された基板1については、タングステン膜3の表面3aにおいて、水に対する接触角θが10〜90度であることが好ましく、50〜90度であることがより好ましい。後述するように、接触角θが10度未満である場合は、マスクパターンの線幅(マスクサイズ)が200〜1000nmの全ての範囲で、形成されるレジストパターンがタングステン膜から剥がれることを抑制できない。一方、接触角θが10度以上である場合は、接触角θが10度未満である場合に比べ、形成されるレジストパターンがタングステン膜から剥がれることを抑制できる。特に、接触角θが50度以上である場合は、マスクパターンの線幅(マスクサイズ)が700nm以上の範囲で、形成されるレジストパターンがタングステン膜から剥がれることを抑制できる。また、接触角θが90度を超える場合は、例えば親水性の処理液がタングステン膜の表面で弾かれてしまう。
なお、ステップS12〜ステップS14の工程を複数回繰り返してもよい。すなわち、前処理用のレジストPR1の塗布(ステップS12)、ベーク(ステップS13)および前処理用のレジストPR1の除去(ステップS14)からなる前処理工程を複数回繰り返してもよい。後述するように、前処理工程を繰り返すことにより、タングステン膜の表面において、C1s/W4dをさらに増加させることができる。
次に、基板1に、レジストパターン形成用のレジストPR2を塗布する(図1のステップS15)。
このステップS15では、ステップS14に引き続き、スピンチャック11に保持された基板1をモータ13によりスピンチャック11とともに回転させた状態で、図8に示されるように、ノズル12cを基板1の中心上の位置に移動させ、移動したノズル12cから基板1上にレジストパターン形成用のレジストPR2を吐出する。吐出されたレジストパターン形成用のレジストPR2が遠心力により基板1上を中心から外周側へ流れることで、図9に示されるように、基板1の第1主面(上面、表面)1aに形成されたタングステン膜3の表面3aに、レジストパターン形成用のレジストPR2が塗布される。
塗布されるレジストパターン形成用のレジストPR2の厚さは、形成されるレジストパターンのパターン寸法(線幅)およびエッチングされる被エッチング膜(タングステン膜3)の厚さにもよるが、例えば1μm程度とすることができる。
レジストパターン形成用のレジストPR2として、好適には、化学増幅系レジストが用いられる。通常のレジストが、露光の際の光反応によって、現像液に可溶化するのに対し、化学増幅系レジストは、露光の際の光反応によりレジスト中に酸を発生させ、露光後のベーク(熱処理)の際に、発生した酸を触媒としてレジストの基材樹脂が反応することで、現像液に可溶化する。露光の際に発生した酸が少量であっても、露光後のベーク(熱処理)の際に、レジストの可溶化の反応が酸を触媒として連鎖的に進行するため、化学増幅系レジストは、通常のレジストに比べ、露光光に対して極めて高い感度を有する。したがって、露光光としての強度が比較的小さいKrFエキシマレーザ光を用いる場合には、好適には、化学増幅系レジストが用いられる。
次に、レジストパターン形成用のレジストPR2が塗布された基板1を、ベーク(熱処理)する(図1のステップS16)。
このステップS16では、レジストパターン形成用のレジストPR2が塗布された基板1を、基板搬送装置(図示を省略)により例えば熱処理装置に備えられたホットプレート(図示を省略)上に搬送し、ホットプレートにより基板1にベーク(熱処理)を行う。このベーク(熱処理)により、塗布されたレジストパターン形成用のレジストPR2を基板1に固着させることができ、その後の工程で、基板搬送装置または露光装置の各部材にレジストパターン形成用のレジストPR2が付着すること等による汚染を抑制することができる。ベーク(熱処理)の条件は、レジストパターン形成用のレジストPR2の材質にもよるが、例えば90℃で90秒間とすることができる。
次に、ベーク(熱処理)された基板1を、露光する(図1のステップS17)。
このステップS17では、レジストパターン形成用のレジストPR2が塗布され、ベーク(熱処理)された基板1を、露光装置に備えられたステージ(図示を省略)上に、基板搬送装置(図示を省略)により搬送し、図10に示されるように、マスクパターンMP1を用いて露光光ELにより露光する。つまり、露光光ELにより、レジストPR2に、マスクパターンMP1が転写される。
露光装置は、好適には、例えばKrFエキシマレーザからなる光源および縮小投影光学系を有しており、光源からの光が、フォトマスクを備えた縮小投影光学系を介して縮小投影された露光光ELにより、ステージ上に配置された基板1を露光する。このとき、フォトマスクに形成されている遮光パターンは、縮小投影光学系を介することで、基板1に縮小投影されたマスクパターンMP1となる。本願明細書では、マスクパターンMP1の線幅(マスクサイズ)を、フォトマスクに形成されている遮光パターンの線幅ではなく、遮光パターンが基板1に縮小投影されたパターンの線幅と定義する。また、ステップS17では、基板1の複数の領域の各々を、マスクパターンMP1を用いて露光光ELにより繰り返し露光する。なお、図10では、マスクパターンMP1が仮想的に図示されており、塗布されたレジストパターン形成用のレジストPR2のうち露光された領域をEAとしている。
また、本実施の形態では、ステップS17において、例えばフォーカス値、露光量、露光レンズの開口数等の露光条件については、予め決定された露光条件で露光を行うことができる。
次に、露光された基板1を、ベーク(熱処理)する(図1のステップS18)。
このステップS18では、露光された基板1を、基板搬送装置(図示を省略)により例えば熱処理装置に備えられたホットプレート(図示を省略)上に搬送し、ホットプレートにより基板1にベーク(熱処理)を行う。このベーク(熱処理)により、図11に示されるように、塗布されたレジストパターン形成用のレジストPR2のうち露光された領域EAにおいて、レジストパターン形成用のレジストPR2が、露光により発生した酸を触媒として反応することで、アルカリ性の現像液に対して可溶化する。ベーク(熱処理)の条件は、レジストパターン形成用のレジストPR2の材質にもよるが、例えば110℃で90秒間とすることができる。
次に、ベーク(熱処理)された基板1を、現像する(図1のステップS19)。
このステップS19では、露光された基板1を、基板搬送装置(図示を省略)により現像装置に設けられたスピンチャック(図示を省略)により保持し、スピンチャックに保持された基板1をスピンチャックとともに回転させた状態で、基板1の中心上の位置でノズル(図示を省略)から基板1上に、アルカリ性の現像液を吐出する。吐出された現像液が遠心力により基板1上を中心から外周側へ流れることによって、塗布されたレジストパターン形成用のレジストPR2のうち、露光された領域EA(図11参照)における部分が溶解することで、図12に示されるように、基板1の第1主面(上面、表面)1aに形成されたタングステン膜3上に、線幅CDを有するレジストパターンPTNが形成される。つまり、ステップS17〜ステップS19の工程を行うことで、基板1に塗布されたレジストパターン形成用のレジストPR2がパターニング(加工、選択的に除去)される。
アルカリ性の現像液として、例えば水酸化テトラメチルアンモニウム(Tetramethylammonium hydroxide;TMAH)水溶液が用いられる。
本実施の形態のレジストパターン形成工程では、第1主面(上面、表面)1aにタングステン膜3が形成された基板1に前処理用のレジストPR1を塗布し、塗布された前処理用のレジストPR1を除去した後、再び基板1にレジストパターン形成用のレジストPR2を塗布し、露光、現像を行うことで、レジストパターンPTNを形成する。これにより、後述するように、形成されたレジストパターンPTNがタングステン膜3から剥がれることを抑制することができる。
なお、現像後の基板1を、ベーク(熱処理)してもよい。これにより、レジストパターンPTNをタングステン膜3に固着させることができるため、形成されたレジストパターンPTNがタングステン膜3から剥がれることをより抑制することができる。
<半導体装置の製造工程>
次に、前述のレジストパターン形成工程を含む本実施の形態の半導体装置の製造工程の例を、図面を参照して説明する。なお、本実施の形態では、一例として、半導体基板に半導体素子として超音波センサからなるMEMSが形成される半導体装置の製造工程について説明するものとする。また、以下の半導体装置の製造工程において、タングステン膜は、下部電極用、上部電極用、および下部電極または上部電極と連結された配線用の金属膜として形成されるものである。
図13は、実施の形態1の半導体装置の製造工程により製造される半導体装置を構成する半導体チップ21の要部断面図である。
半導体チップ21を構成する半導体基板21Sは、例えばシリコン単結晶からなり、厚さ方向に沿って互いに反対側に位置する第1主面(上面、表面)21Saおよび第2主面(下面、裏面)21Sbを有している。図13に示されるように、半導体基板21Sの第1主面21Sa上には、例えば酸化シリコン(SiO等)膜などからなる絶縁膜22を介して振動子40が配置(形成)されている。
また、振動子40は、下部電極M0Eと、下部電極M0Eに対向するように設けられた上部電極M1Eと、これら電極間に形成された空洞部VR1とを有している。
なお、図13では1つの振動子40のみを示しているが、半導体チップ21には、複数の振動子40が配置(形成)されている。
振動子40の下部電極M0Eは、下部電極配線M0の一部により形成されている。下部電極配線M0(下部電極M0E)は、タングステン(W)膜が最表層となる導体層(積層膜23)からなり、例えばタングステン(W)膜23a、アルミニウム(Al)膜23bおよびタングステン(W)膜23cが下層から順に積層されることで形成されている。または、下部電極配線M0(下部電極M0E)は、タングステン膜1層のみにより形成されていてもよい。
この下部電極配線M0(下部電極M0E)の側面には、下部電極配線M0(下部電極M0E)の厚さによる段差を軽減する観点等から、例えば酸化シリコンなどの絶縁体からなるサイドウォール(側壁絶縁膜)SWが形成されている。下部電極配線M0(下部電極M0E)、絶縁膜22およびサイドウォールSWの表面は、例えば酸化シリコン膜などからなる絶縁膜25によって覆われている。
この絶縁膜25上には、例えば酸化シリコン膜などからなる絶縁膜27が堆積されている。絶縁膜27上には、上記上部電極M1Eが下部電極M0Eに対向するように設けられている。
振動子40の上部電極M1Eは、上部電極配線M1の一部により形成されている。上部電極配線M1(上部電極M1E)は、タングステン(W)膜が最表層となる導体層(積層膜28)からなり、例えばタングステン(W)膜28a、アルミニウム(Al)膜28bおよびタングステン(W)膜28cが下層から順に積層されることで形成されている。または、上部電極配線M1(上部電極M1E)は、タングステン膜1層のみにより形成されていてもよい。
このような下部電極配線M0(下部電極M0E)と上部電極配線M1(上部電極M1E)との間(絶縁膜25と絶縁膜27の間)には、上記空洞部VR1が形成されている。
上記絶縁膜27上には、上部電極配線M1(上部電極M1E)を覆うように、例えば窒化シリコン(Si等)膜などからなる絶縁膜29が堆積されている。絶縁膜27,29において、上記空洞部VR1の近傍には、空洞部VR1に達する孔(開口部)30が形成されている。孔30は、後述するように、孔30を通じて絶縁膜25,27間の犠牲パターン(後述する犠牲パターン26)をエッチングして空洞部VR1を形成するための孔である。
上記絶縁膜29上には、例えば窒化シリコン膜などからなる絶縁膜31が堆積されている。この絶縁膜31の一部は、上記孔30内に入り込んでおり、これにより、孔30は塞がれている。
なお、図示を省略するが、上記絶縁膜25,27,29,31には、下部電極配線M0の一部に達する開口部が形成され、開口部から露出する下部電極配線M0の一部が、半導体チップ21の入出力用の端子としてのパッドになっていてもよい。また、同様に図示を省略するが、上記絶縁膜29,31には、上部電極配線M1の一部に達する開口部が形成され、開口部から露出する上部電極配線M1の一部が、半導体チップ21の入出力用の端子としてのパッドになっていてもよい。
次に、本実施の形態の半導体装置の製造工程について説明する。図14〜図25は、実施の形態1の半導体装置の製造工程中の要部断面図である。
半導体チップ21を製造するには、まず、図14に示されるように、半導体基板(この段階では半導体ウェハと称する平面略円形状の半導体薄板)21Sを用意する。半導体基板21Sは、例えばシリコン単結晶からなり、厚さ方向に沿って互いに反対側に位置する第1主面(上面、表面)21Saおよび第2主面(下面、裏面)21Sbを有している。
次に、半導体基板21Sの第1主面21Saの全面上に、例えば酸化シリコン(SiO等)膜などからなる絶縁膜22を形成(堆積)する。絶縁膜22の膜厚は、例えば400nm程度とすることができる。
次に、絶縁膜22上にタングステン(W)膜23aを形成し、タングステン膜23a上にアルミニウム(Al)膜23bを形成し、アルミニウム膜23b上にタングステン(W)膜23cを形成する。これにより、図14に示されるように、タングステン膜23a、アルミニウム膜23bおよびタングステン膜23cからなる積層膜23が、絶縁膜22上に形成される。この状態では、半導体基板21Sの第1主面(上面、表面)21Saには、表面層としてタングステン膜23cが形成されている。
タングステン膜23a,23cは、タングステン単体膜またはタングステン合金膜など、タングステンを主成分とする導体膜からなる。アルミニウム膜23bは、アルミニウム単体膜またはアルミニウム合金膜など、アルミニウムを主成分とする導体膜からなる。積層膜23を構成するタングステン膜23a、アルミニウム膜23bおよびタングステン膜23cは、例えばスパッタリング法などを用いて形成することができる。
アルミニウム膜23bは、下部電極配線M0(下部電極M0E)の主導体膜となるため、アルミニウム膜23bの膜厚はタングステン膜23a,23cの膜厚よりも厚く、例えば、タングステン膜23aの膜厚は50nm程度、アルミニウム膜23bの膜厚は500nm程度、タングステン膜23cの膜厚は50nm程度とすることができる。
なお、前述したように、下部電極配線M0(下部電極M0E)は、タングステン膜のみにより形成することもできる。
次に、積層膜23を、リソグラフィ技術(フォトリソグラフィ技術)およびドライエッチング技術などを用いてパターニング(加工、選択的に除去)する。
まず、図15に示されるように、リソグラフィ技術(フォトリソグラフィ技術)を用いて、積層膜23上すなわちタングステン膜23c上に、形成される下部電極配線M0(後述する図16参照)の形状に対応したレジストパターンPTN1を形成する。本実施の形態では、上記レジストパターン形成工程(図1のステップS11〜ステップS19)を行うことで、形成される下部電極配線M0(後述する図16参照)の形状に対応し、レジストパターン形成用のレジストPR2からなるレジストパターンPTN1を形成する。
この際、上記レジストパターン形成工程(図1のステップS11〜ステップS19)において、図2に示されるような、第1主面(上面、表面)1aにタングステン膜3が形成された基板1に代えて、図14に示されるような、第1主面(上面、表面)21Saにタングステン膜23cが形成された半導体基板21Sを用いる。また、図1のステップS17の工程(露光工程)において、形成される下部電極配線M0(下部電極M0E)の形状に対応したマスクパターンを用いる。さらに、図1のステップS19の工程(現像工程)において、図12に示されるようなレジストパターンPTNに代えて、図15に示されるようなレジストパターンPTN1を形成する。
その後、形成されたレジストパターンPTN1をエッチングマスクとし、ドライエッチング技術を用いて積層膜23をエッチングする。すなわち、タングステン膜23c、アルミニウム膜23bおよびタングステン膜23aのうち、レジストパターンPTN1に覆われていない部分をドライエッチングにより除去する。そして、例えばアッシング処理とSPM(Sulfuric acid-Hydrogen Peroxide Mixture)液などの処理液を用いた洗浄処理とを行うことで、レジストパターンPTN1を除去する。このようにして、図16に示されるように、所望の形状に加工された下部電極配線M0が形成される。下部電極配線M0は、絶縁膜22上に形成され、パターニングされた導体層(ここでは積層膜23)からなる。
本実施の形態では、上記レジストパターン形成工程(図1のステップS11〜ステップS19)を行うことで、下部電極配線M0(下部電極M0E)の形状に対応したレジストパターンPTN1を形成する。これにより、形成されたレジストパターンPTN1がタングステン膜23cから剥がれることを抑制することができ、下部電極M0Eおよび下部電極配線M0の形状精度を向上させることができる。
次に、半導体基板21Sの第1主面21Saの全面上に(すなわち絶縁膜22上に)、下部電極配線M0(下部電極M0E)の表面を覆うように、酸化シリコン膜などの絶縁膜を堆積し、この絶縁膜を異方性のドライエッチング技術によりエッチバック(全面エッチング)する。これにより、図17に示されるように、下部電極配線M0(下部電極M0E)の側面(側壁)に絶縁膜を残存させてサイドウォール(側壁絶縁膜)SWを形成するとともに、下部電極配線M0(下部電極M0E)の上面を露出させる。
次に、図18に示されるように、半導体基板21Sの第1主面21Saの全面上に(すなわち絶縁膜22上に)、下部電極配線M0(下部電極M0E)およびサイドウォールSWの表面を覆うように、絶縁膜25および犠牲膜26bを順次形成(堆積)する。絶縁膜25は、例えば酸化シリコン膜などからなり、CVD(Chemical Vapor Deposition)法などを用いて形成することができる。絶縁膜25の厚さは、例えば200nm程度である。また、犠牲膜26bは、例えば多結晶シリコン膜からなり、例えばCVD法により形成できる。犠牲膜26bの厚さは、例えば100nm程度とすることができる。
次に、図19に示されるように、犠牲膜26bをリソグラフィ技術およびドライエッチング技術によりパターニングすることで、犠牲膜26bからなる犠牲パターン26を形成する。犠牲パターン26は上記空洞部VR1を形成するためのパターンである。このため、犠牲パターン26の平面形状は、空洞部VR1と同じ平面形状に形成されている。
次に、図20に示されるように、半導体基板21Sの第1主面21Saの全面上に(すなわち絶縁膜25上に)、犠牲パターン26の表面を覆うように、絶縁膜27を形成(堆積)する。絶縁膜27は、例えば酸化シリコン膜などからなり、CVD法などを用いて形成することができる。絶縁膜27の厚さは、例えば200nm程度とすることができる。
次に、絶縁膜27上にタングステン(W)膜28aを形成し、タングステン膜28a上にアルミニウム(Al)膜28bを形成し、アルミニウム膜28b上にタングステン(W)膜28cを形成する。これにより、図20に示されるように、タングステン膜28a、アルミニウム膜28bおよびタングステン膜28cからなる積層膜28が、絶縁膜27上に形成される。この状態では、半導体基板21Sの第1主面(上面、表面)21Saには、表面層としてタングステン膜28cが形成されている。
タングステン膜28a,28cは、タングステン単体膜またはタングステン合金膜など、タングステンを主成分とする導体膜からなる。アルミニウム膜28bは、アルミニウム単体膜またはアルミニウム合金膜など、アルミニウムを主成分とする導体膜からなる。積層膜28を構成するタングステン膜28a、アルミニウム膜28bおよびタングステン膜28cは、例えばスパッタリング法などを用いて形成することができる。
アルミニウム膜28bは、上部電極配線M1(上部電極M1E)の主導体膜となるため、アルミニウム膜28bの膜厚はタングステン膜28a,28cの膜厚よりも厚い。また、上部電極配線形成用の積層膜28の全体の厚さは、上記下部電極配線形成用の積層膜23の全体の厚さよりも薄く、例えば400nm程度とすることができる。この場合、タングステン膜28a、アルミニウム膜28bおよびタングステン膜28cの各膜厚は、例えば50nm程度、300nm程度および50nm程度とすることができる。
なお、前述したように、上部電極配線M1(上部電極M1E)は、タングステン膜のみにより形成することもできる。
次に、積層膜28を、リソグラフィ技術(フォトリソグラフィ技術)およびドライエッチング技術などを用いてパターニング(加工、選択的に除去)する。
まず、図21に示されるように、リソグラフィ技術(フォトリソグラフィ技術)を用いて、積層膜28上すなわちタングステン膜28c上に、形成される上部電極配線M1(後述する図22参照)の形状に対応したレジストパターンPTN2を形成する。本実施の形態では、上記レジストパターン形成工程(図1のステップS11〜ステップS19)を行うことで、形成される上部電極配線M1(後述する図22参照)の形状に対応し、レジストパターン形成用のレジストPR2からなるレジストパターンPTN2を形成する。
この際、上記レジストパターン形成工程(図1のステップS11〜ステップS19)において、図2に示されるような、第1主面(上面、表面)1aにタングステン膜3が形成された基板1に代えて、図20に示されるような、第1主面(上面、表面)21Saにタングステン膜28cが形成された半導体基板21Sを用いる。また、図1のステップS17の工程(露光工程)において、形成される上部電極配線M1(上部電極M1E)の形状に対応したマスクパターンを用いる。さらに、図1のステップS19の工程(現像工程)において、図12に示されるようなレジストパターンPTNに代えて、図21に示されるようなレジストパターンPTN2を形成する。
その後、形成されたレジストパターンPTN2をエッチングマスクとし、ドライエッチング技術を用いて積層膜28をエッチングする。すなわち、タングステン膜28c、アルミニウム膜28bおよびタングステン膜28aのうち、レジストパターンPTN2に覆われていない部分をドライエッチングにより除去する。そして、例えばアッシング処理とSPM液などの処理液を用いた洗浄処理とを行うことで、レジストパターンPTN2を除去する。このようにして、図22に示されるように、所望の形状に加工された上部電極配線M1が形成される。上部電極配線M1は、絶縁膜27上に形成され、パターニングされた導体層(ここでは積層膜28)からなる。
本実施の形態では、上記レジストパターン形成工程(図1のステップS11〜ステップS19)を行うことで、上部電極配線M1(上部電極M1E)の形状に対応したレジストパターンPTN2を形成する。これにより、形成されたレジストパターンPTN2がタングステン膜28cから剥がれることを抑制することができ、上部電極M1Eおよび上部電極配線M1の形状精度を向上させることができる。
次に、図23に示されるように、半導体基板21Sの第1主面21Saの全面上に(すなわち絶縁膜27上に)、上部電極配線M1(上部電極M1E)を覆うように、絶縁膜29を形成(堆積)する。絶縁膜29は、例えば窒化シリコン(Si等)膜などからなり、CVD法などを用いて形成することができる。また、絶縁膜29の厚さは、例えば500nm程度とすることができる。
次に、図24に示されるように、リソグラフィ技術およびドライエッチング技術を用いて、絶縁膜29,27に、上記犠牲パターン26に到達して犠牲パターン26の一部を露出するような孔(開口部)30を形成する。孔30は、犠牲パターン26に平面的に重なる位置に形成され、孔30の底部で、犠牲パターン26の一部が露出される。
次に、孔30を通じて、犠牲パターン26を、例えば水酸化カリウム水溶液などにより選択的にウェットエッチングする。これにより、図25に示されるように、犠牲パターン26が除去され、絶縁膜25と絶縁膜27との間に空洞部VR1が形成される。
なお、下部電極配線M0において、空洞部VR1を介して上部電極配線M1と対向する部分が下部電極M0Eであり、上部電極配線M1において、空洞部VR1を介して下部電極配線M0と対向する部分が上部電極M1Eである。
次に、半導体基板21Sの第1主面21Saの全面上に(すなわち絶縁膜29上に)、絶縁膜31を形成(堆積)する。これにより、絶縁膜31の一部を孔30内に埋め込み、孔30を塞ぐことができる。絶縁膜31は、例えば窒化シリコン膜などからなり、プラズマCVD法などを用いて形成することができる。また、絶縁膜31の厚さは、例えば800nm程度とすることができる。このようにして、図13に示されるように、容量検出型のセンサセルとして振動子40が形成される。
その後、絶縁膜31,29,27,25に下部電極配線M0の一部が露出する開口部(図示は省略)を、また、絶縁膜31,29に上部電極配線M1の一部が露出するような開口部(図示は省略)を、リソグラフィ技術およびドライエッチング技術により形成する。続いて、半導体基板21S(半導体ウェハ)から個々のチップ領域を、ダイシング処理により切り出すことで、上記半導体チップ21を製造することができる。
<レジストパターンの剥がれを抑制する作用について>
次に、本実施の形態のレジストパターン形成工程におけるレジストパターンの剥がれ(パターン剥がれ)を抑制する作用について説明する。以下では、タングステン膜上に形成されるレジストパターンの線幅とパターニングの可否との関係について、評価を行った。
まず、表面にタングステン膜が形成された半導体基板からなる基板を用意した(図1のステップS11)。そして、用意された基板に対し、互いに異なるマスクパターンの線幅(マスクサイズ)に対応した複数の遮光パターンが形成されたフォトマスクを用い、図1のステップS12〜ステップS19の工程を行った。また、用いたマスクパターンの線幅(マスクサイズ)は、1000nm、700nm、500nm、450nm、400nm、360nm、320nm、280nm、240nmおよび200nmであった。
以下の説明において、前述したように、図1のステップS11〜ステップS19の工程のうち、ステップS12〜ステップS14の工程を、前処理工程とする。そして、前処理工程を行わない場合を比較例1とし、前処理工程を1回行う場合を実施例1とし、前処理工程を2回行う場合を実施例2とする。
図26は、比較例1、実施例1および実施例2における、形成されたレジストパターンの線幅CD(図12参照)とマスクパターンの線幅(マスクサイズ)との関係を示すグラフである。図27は、パターン剥がれが発生した比較例1の基板1の要部断面図である。なお、図27では、レジストPR2からなるレジストパターンPTNは剥がれているが、レジストパターンPTNを、その形成されるべきであった位置に二点鎖線で示している。実施例1および実施例2の基板1は、図12を用いて説明した断面構造を有しており、比較例1の基板1は、レジストパターンPTNを除き、図12を用いて説明した基板1と同様の断面構造を有する。
図26において、形成されたレジストパターンがタングステン膜から剥がれなかった場合には、横軸の値を、マスクパターンの線幅(マスクサイズ)とし、縦軸の値を、形成されたレジストパターンの線幅CDの測定値として、測定結果を示している。一方、図26において、形成されたレジストパターンがタングステン膜から剥がれた場合には、横軸の値については、マスクパターンの線幅(マスクサイズ)とするものの、縦軸の値については、レジストパターンの線幅CDの測定値が得られないため、0として、測定結果を示している。
図26に示されるように、比較例1(前処理工程なし)では、マスクパターンの線幅(マスクサイズ)が200〜1000nmにおける上記のいずれの値であるときも、縦軸の値が0である。すなわち、比較例1(前処理工程なし)では、マスクパターンの線幅(マスクサイズ)が200〜1000nmにおける上記のいずれの値であるときも、パターン剥がれ(図27参照)が発生した。
なお、前処理工程に代え、基板にレジストを塗布する前に、HMDSを用いて表面処理を行い、その後、図1のステップS15〜ステップS19の工程を行った場合には、比較例1と同様に、マスクパターンの線幅(マスクサイズ)が200〜1000nmにおける上記のいずれの値であるときも、パターン剥がれが発生した。したがって、HMDSによる表面処理には、形成されたレジストパターンがタングステン膜から剥がれることを抑制する効果はなかった。
また、前処理工程に代え、基板にレジストを塗布する前に、基板にシンナー等の有機溶媒を塗布する工程を行い、その後、図1のステップS15〜ステップS19の工程を行った場合には、比較例1と同様に、マスクパターンの線幅(マスクサイズ)が200〜1000nmにおける上記のいずれの値であるときも、パターン剥がれが発生した。したがって、有機溶媒による表面処理には、形成されたレジストパターンがタングステン膜から剥がれることを抑制する効果はなかった。
一方、図26に示されるように、実施例1(前処理工程1回)では、マスクパターンの線幅(マスクサイズ)が500nm、450nm、400nm、360nm、320nm、280nm、240nmおよび200nmのいずれかの値であるときは、パターン剥がれが発生した。しかし、マスクパターンの線幅(マスクサイズ)が1000nmおよび700nmのいずれかの値であるときは、パターン剥がれが発生せず、マスクパターンの線幅(マスクサイズ)と略等しい線幅を有するレジストパターンを形成することができた。したがって、実施例1(前処理工程1回)では、比較例1(前処理工程なし)と比べ、パターン剥がれを抑制できることが確認された。
また、図26に示されるように、実施例2(前処理工程2回)では、マスクパターンの線幅(マスクサイズ)が200nmであるときは、パターン剥がれが発生した。しかし、マスクパターンの線幅(マスクサイズ)が1000nm、700nm、500nm、450nm、400nm、360nm、320nm、280nmおよび240nmのいずれかの値であるときは、パターン剥がれが発生せず、マスクパターンの線幅(マスクサイズ)と略等しい線幅を有するレジストパターンを形成することができた。したがって、実施例2(前処理工程2回)では、実施例1(前処理工程1回)と比べ、さらにパターン剥がれを抑制できることが確認された。
また、比較例1については、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、実施例1および実施例2については、前処理工程が全て終了した後、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、XPSによりW4dピーク強度に対するC1sピーク強度の比(C1s/W4d)を測定した。ここで、前述したように、C1sピーク強度は元素分析される炭素(C)の量に依存し、W4dピーク強度は元素分析されるタングステン(W)の量に依存する。また、XPSによれば、表面から数nmの深さまでの範囲で元素分析が可能である。したがって、W4dピーク強度に対するC1sピーク強度の比(C1s/W4d)は、タングステン膜の表面における炭素濃度を示す。
なお、XPSにより測定されたスペクトルからW4dピークまたはC1sピークの各ピーク強度を算出する方法としては、W4dピークとC1sピークとで同一の方法を用いるのであれば特に限定されないが、例えば各ピークの最大値をピーク強度として算出する方法、または、各ピークの面積をピーク強度として算出する方法その他の各種の方法を用いることができる。
図28は、比較例1、実施例1および実施例2における、C1s/W4dの測定結果を示すグラフである。
図28に示されるように、比較例1(前処理工程なし)では、C1s/W4dの値が0.1未満であり、実施例1(前処理工程1回)および実施例2(前処理工程2回)では、C1s/W4dの値が0.7以上である。したがって、図26および図28の結果から、C1s/W4dが0.1未満である場合は、マスクパターンの線幅(マスクサイズ)が200〜1000nmの全ての範囲で、パターン剥がれを抑制することができない。また、C1s/W4dが0.7以上である場合は、マスクパターンの線幅(マスクサイズ)が700nm以上の範囲で、パターン剥がれを抑制することができる。
なお、図28には示していないが、前処理工程に代え、有機溶媒による表面処理を行った場合には、C1s/W4dの値として0.07が得られており、比較例1(前処理工程なし)と同様に、C1s/W4dの値が0.1未満であった。
また、比較例1については、レジストパターン形成用のレジストを塗布する前に、実施例1および実施例2については、前処理工程が全て終了した後、レジストパターン形成用のレジストを塗布する前に、タングステン膜の表面において、水に対する接触角θを測定した。ここで、接触角θは、タングステン膜の表面における疎水性(撥水性)を示す。また、接触角θは、タングステン膜の表面に水を滴下し、滴下された水の形状を顕微鏡により観察することで、測定した。
図29は、比較例1、実施例1および実施例2における、水に対する接触角θの測定結果を示すグラフである。
図29に示されるように、比較例1では、接触角θが10度未満であり、実施例1および実施例2では、接触角θが50度以上である。したがって、図26および図29の結果から、接触角θが10度未満である場合は、マスクパターンの線幅(マスクサイズ)が200〜1000nmの全ての範囲で、パターン剥がれを抑制することができない。また、接触角θが50度以上である場合は、マスクパターンの線幅(マスクサイズ)が700nm以上の範囲で、パターン剥がれを抑制することができる。
以上の結果から、実施例1および実施例2では、前処理工程を行わない場合に比べ、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、炭素濃度が増加し、疎水性(撥水性)が高まることが分かる。
また、図28に示されるように、実施例2におけるC1s/W4dの値が実施例1におけるC1s/W4dの値よりも大きいため、前処理工程を繰り返すことで、C1s/W4dがさらに増加することが分かる。すなわち、前処理工程を繰り返すことで、炭素濃度がより増加し、疎水性(撥水性)がより高まることが分かる。したがって、前処理工程の繰り返し回数を調整することで、タングステン膜の表面における炭素濃度または疎水性(撥水性)を調整できることが分かる。
<本実施の形態の主要な特徴と効果>
上記したように、本実施の形態では、表面にタングステン膜が形成された基板に、前処理用のレジストを塗布し、塗布された前処理用のレジストを除去する前処理工程を行った後、レジストパターン形成用のレジストを塗布し、塗布されたレジストパターン形成用のレジストをパターニングする。これにより、前処理工程を行わない場合に比べ、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、炭素濃度が増加し、疎水性(撥水性)が高まるため、タングステン膜の表面におけるレジストパターンの密着性を高めることができる。
したがって、転写されるマスクパターンの線幅が細い場合、すなわち、形成されるレジストパターンの線幅が細い場合でも、形成されたレジストパターンがタングステン膜から剥がれることを抑制することができる。その結果、タングステン膜からなる電極または配線を形状精度よく加工することができ、製造されたMEMS等の半導体装置の性能を向上させることができる。
(実施の形態2)
次に、本発明の実施の形態2の半導体装置の製造方法について説明する。前述した実施の形態1では、予め決定された露光条件で露光を行う。それに対して、実施の形態2では、テスト露光用の基板を用いて最適露光条件を決定した後、製品製造用の基板に対して、決定された最適露光条件で露光を行う。
<レジストパターン形成工程および半導体装置の製造工程>
本実施の形態2のレジストパターン形成工程では、まず、最適露光条件を決定するためのテスト露光用の基板に、レジストパターンを形成する。
図30は、実施の形態2のレジストパターン形成工程の一部を示す製造プロセスフロー図である。図30のステップS21〜ステップS30の工程は、テスト露光用の基板にレジストパターンを形成し、最適露光条件を決定するためのものである。
まず、表面に(表面層として)タングステン膜が形成されたテスト露光用の基板を用意する(図30のステップS21)。用意される基板がテスト露光用のものであることを除き、ステップS21の工程は、実施の形態1のレジストパターン形成工程における図1のステップS11の工程と同様である。また、ステップS21で用意されるテスト露光用の基板は、図2に示される基板1と同様の断面構造を有する。
次に、テスト露光用の基板に、前処理用のレジストを塗布し(図30のステップS22)、前処理用のレジストが塗布されたテスト露光用の基板を、ベーク(熱処理)した後(図30のステップS23)、塗布された前処理用のレジストを除去する(図30のステップS24)。ステップS22〜ステップS24の各々の工程は、実施の形態1のレジストパターン形成工程における図1のステップS12〜ステップS14の各々の工程と同様である。また、ステップS22およびステップS24の各々の工程が行われたテスト露光用の基板は、図5および図7の各々に示される基板1と同様の断面構造を有する。
なお、前処理用のレジストが除去されたテスト露光用の基板については、実施の形態1と同様に、タングステン膜の表面において、XPSにより測定されるW4dピーク強度に対するC1sピーク強度の比(C1s/W4d)が0.1以上であることが好ましく、0.7以上であることがより好ましい。また、タングステン膜の表面において、水に対する接触角θが10〜90度であることが好ましく、50〜90度であることがより好ましい。
次に、テスト露光用の基板に、レジストパターン形成用のレジストを塗布し(図30のステップS25)、レジストパターン形成用のレジストが塗布されたテスト露光用の基板をベーク(熱処理)する(図30のステップS26)。ステップS25およびステップS26の各々の工程は、実施の形態1のレジストパターン形成工程における図1のステップS15およびステップS16の各々の工程と同様である。また、ステップS25の工程が行われたテスト露光用の基板は、図9に示される基板1と同様の断面構造を有する。
次に、ベーク(熱処理)されたテスト露光用の基板を露光する(図30のステップS27)。このステップS27の工程は、テスト露光用の基板の複数の領域の各々を互いに異なる露光条件で露光する点で、実施の形態1のレジストパターン形成工程における図1のステップS17の工程と相違する。露光条件として、例えばフォーカス値、露光量または露光レンズの開口数を変えて、露光する。また、複数の領域の各々を互いに異なる露光条件で露光する点以外の点については、このステップS27の工程は、実施の形態1のレジストパターン形成工程における図1のステップS17の工程と同様である。また、ステップS27におけるテスト露光用の基板は、図10に示される基板1と同様の断面構造を有する。
次に、露光されたテスト露光用の基板を、ベーク(熱処理)し(図30のステップS28)、ベーク(熱処理)されたテスト露光用の基板を現像する(図30のステップS29)。ステップS28およびステップS29の各々の工程は、実施の形態1のレジストパターン形成工程における図1のステップS18およびステップS19の各々の工程と同様である。また、ステップS28およびステップS29の各々の工程が行われたテスト露光用の基板は、図11および図12の各々に示される基板1と同様の断面構造を有する。すなわち、ステップS29までの工程を行うことで、テスト露光用の基板において、タングステン膜上にレジストパターンが形成される。
次に、テスト露光用の基板に形成されたレジストパターン(フォトレジストパターン)の線幅(パターン寸法)を測定する(図30のステップS30)。このステップS30では、例えば走査型電子顕微鏡(Scanning Electron Microscope;SEM)等の線幅測定装置により、互いに異なる露光条件で露光された複数の領域の各々において、タングステン膜上に形成されたレジストパターンの線幅(パターン寸法)CDを測定する。そして、例えば測定された線幅(パターン寸法)CDとマスクパターンの線幅(マスクサイズ)との差が最小になるような領域に対応した露光条件を、最適露光条件とする。すなわち、テスト露光用の基板の複数の領域の各々に形成されたレジストパターンの線幅(パターン寸法)CDに基づいて、最適露光条件を決定する。この最適露光条件は、前述したように、例えばフォーカス値、露光量および露光レンズの開口数の各々の最適条件からなる。
なお、上記複数の領域のいずれにおいても、例えば測定された線幅(パターン寸法)CDとマスクパターンの線幅(マスクサイズ)との差が所定の値よりも小さくならない場合には、再び図30のステップS24の工程を行って、形成されたレジストパターンを除去することができる。また、その後、例えばKrFエキシマレーザのエネルギーなどの光源の条件、または例えば薬液の種類や粘度などのレジストパターン形成用のレジストの条件を変更し、さらに図30のステップS25〜ステップS30の工程を行うことで、最適露光条件を決定することができる。
あるいは、レジストパターンの線幅(パターン寸法)CDに代え、レジストパターンの側壁の傾角等各種の形状パラメータを測定し、測定した形状パラメータに基づいて、最適露光条件を決定することもできる。
このようにして最適露光条件を決定した後、実際に半導体装置を製造する製品製造用の基板に、レジストパターンを形成する。実施の形態1のレジストパターン形成工程における図1のステップS11を行って、表面にタングステン膜が形成された基板を製品製造用の基板として用意した後、実施の形態1のレジストパターン形成工程における図1のステップS12〜ステップS19の工程を行うことで、製品製造用の基板において、タングステン膜上にレジストパターンが形成される。
ただし、本実施の形態2では、図1のステップS17の工程において、製品製造用の基板を、図30のステップS30で決定された最適露光条件で露光する。すなわち、製品製造用の基板の複数の領域の各々を、上記したように、例えばフォーカス値、露光量および露光レンズの開口数の各々の最適条件からなる最適露光条件で露光する。
なお、テスト露光用の基板についての図30のステップS21〜ステップS30の工程は、製品製造用の基板についての図1のステップS17の工程の前に行えばよく、例えば製品製造用の基板についての図1のステップS11〜ステップS16の工程と並行して行ってもよい。
また、前述のレジストパターン形成工程を含む本実施の形態2の半導体装置の製造工程は、実施の形態1で説明した半導体装置の製造工程の例と同様にすることができるため、その説明を省略する。
<本実施の形態の主要な特徴と効果>
本実施の形態2では、テスト露光用の基板および製品製造用の基板のいずれにおいても、実施の形態1と同様に、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、炭素濃度が増加し、疎水性(撥水性)が高まるため、タングステン膜の表面におけるレジストパターンの密着性を高めることができる。したがって、テスト露光用の基板および製品製造用の基板のいずれにおいても、形成されたレジストパターンがタングステン膜から剥がれることを抑制することができる。
また、本実施の形態2では、テスト露光用の基板を用いて最適露光条件を決定した後、製品製造用の基板を、決定された最適露光条件で露光する。このため、実施の形態1に比べて、タングステン膜からなる電極または配線をより形状精度よく加工することができ、製造されたMEMS等の半導体装置の性能をさらに向上させることができる。
また、好適には、図30のステップS21〜ステップS29の工程と、図1のステップS11〜ステップS19の工程とで、同種の基板、同種の前処理用のレジスト、同種の有機溶媒、および、同種のレジストパターン形成用のレジストを用い、露光条件を除いた他の条件(例えば基板の回転数、熱処理条件等)を同一とする。これにより、最適露光条件をさらに容易に得ることができる。
(実施の形態3)
次に、本発明の実施の形態3の半導体装置の製造方法について説明する。前述した実施の形態1では、レジストパターン形成用のレジストを塗布する前の前処理工程として、前処理用のレジストを塗布し、塗布された前処理用のレジストを除去する工程を行う。それに対して、実施の形態3では、レジストパターン形成用のレジストを塗布する前の前処理工程として、高分子有機化合物が混合された有機溶媒を塗布する工程を行う。
<レジストパターン形成工程および半導体装置の製造工程>
図31は、実施の形態3のレジストパターン形成工程の一部を示す製造プロセスフロー図である。図32は、塗布装置10aの構成を模式的に示す正面図である。図33および図35は、塗布装置10aに備えられたスピンチャック11に保持されている基板周辺を示す正面図である。図34および図36は、実施の形態3のレジストパターン形成工程中の基板1の要部断面図である。なお、図34および図36の各々は、図33および図35の各々に示される基板1の要部断面を拡大して示す。
まず、表面にタングステン(W)膜3が形成された基板1を用意する(図31のステップS31)。
このステップS31の工程は、実施の形態1のレジストパターン形成工程における図1のステップS11の工程と同様である。また、ステップS31の工程では、図2に示される基板1と同様の断面構造を有する基板1を用意することができる。すなわち、基板1は、例えばシリコン単結晶等の半導体基板からなり、厚さ方向に沿って互いに反対側に位置する第1主面(上面、表面)1aおよび第2主面(下面、裏面)1bを有している。そして、第1主面1aの全面上に、例えば酸化シリコン(SiO等)膜などからなる絶縁膜2が形成され、絶縁膜2上にタングステン膜3が形成されている。すなわち、基板1の第1主面(上面、表面)1aには、表面層としてタングステン膜3が形成されている。また、タングステン膜3の表面を3aとする。
次に、基板1に、高分子有機化合物が混合された有機溶媒SLV2を塗布する(図31のステップS32)。本実施の形態では、このステップS32が、レジストパターン形成用のレジストを塗布する前の前処理工程に相当する。
このステップS32では、まず、用意された基板1を、基板搬送装置(図示を省略)により、例えばスピンコータである塗布装置10a(図32参照)に搬送する。
塗布装置10aは、基板1を回転させた状態で、基板1上に高分子有機化合物が混合された有機溶媒SLV2(後述する図33参照)を供給することにより、基板1に高分子有機化合物が混合された有機溶媒SLV2を塗布するものである。また、塗布装置10aは、高分子有機化合物が混合された有機溶媒SLV2が塗布された基板1を回転させた状態で、基板1上にレジストパターン形成用のレジスト(フォトレジスト)PR2(後述する図35参照)を供給することにより、基板1にレジストパターン形成用のレジストPR2を塗布するものである。
図32に示されるように、塗布装置10aは、スピンチャック11と、基板1の上方に配置されたノズル12c,12d等から構成されている。
塗布装置10aに備えられたスピンチャック11、ノズル12c、モータ13、回転制御部14、供給部15c、供給制御部16cおよびノズル移動機構17cの各々は、実施の形態1で図3を用いて説明した塗布装置10に備えられたスピンチャック11、ノズル12c、モータ13、回転制御部14、供給部15c、供給制御部16cおよびノズル移動機構17cの各々と同一であり、これらの説明については省略する。
一方、塗布装置10aは、塗布装置10に備えられたノズル12a,12b、供給部15a,15b、供給制御部16a,16bおよびノズル移動機構17a,17bを有しない。
また、ノズル12dは、高分子有機化合物が混合された有機溶媒SLV2(後述する図33参照)を供給する供給部15dに接続されており、供給部15dは供給制御部16dに接続されている。供給制御部16dは、基板1の回転数に対応させて、高分子有機化合物が混合された有機溶媒SLV2が所定のタイミングで供給部15dからノズル12dを通って基板1上に供給されるように、制御する。
さらに、ノズル12dはノズル移動機構17dにより移動可能に設けられており、ノズル12c,12dのいずれか一方のノズルが基板1の中心上に位置するときは、他方のノズルが例えば基板1の外周よりもさらに外側に待避できるようになっている。
なお、後述する図33および図35においては、塗布装置10aのうち、モータ13、回転制御部14、供給部15c,15d、供給制御部16c,16dおよびノズル移動機構17c,17dの図示を省略する。
また、塗布装置10aに代え、例えばスピンコータまたはディップコータからなる塗布装置等を複数設け、高分子有機化合物が混合された有機溶媒SLV2およびレジストパターン形成用のレジストPR2の各々を、それぞれ別の塗布装置等により供給することもできる。
塗布装置10aに搬送された基板1は、例えば真空吸着により、スピンチャック11に保持される。そして、スピンチャック11に保持された基板1をモータ13によりスピンチャック11とともに回転させた状態で、図33に示されるように、ノズル12dを基板1の中心上の位置に移動させ、移動したノズル12dから基板1上に高分子有機化合物が混合された有機溶媒SLV2を吐出する。吐出された高分子有機化合物が混合された有機溶媒SLV2が遠心力により基板1上を中心から外周側へ流れることで、基板1に、高分子有機化合物が混合された有機溶媒SLV2が塗布される。
高分子有機化合物が混合された有機溶媒SLV2としては、この有機溶媒SLV2を塗布した時に、この有機溶媒SLV2を塗布する前に比べて、タングステン膜3の表面3aにおいて、炭素濃度を増加させるか、または、水に対する接触角を増加させるものであれば特に限定されない。高分子有機化合物が混合された有機溶媒SLV2として、例えばシンナー等の有機溶媒に、ノボラック樹脂等からなるフェノール樹脂、または、ポリヒドロキシスチレン(Polyhydroxystyrene;PHS)樹脂その他の各種の樹脂からなる高分子有機化合物が混合されたものを用いることができる。このうち、タングステン膜の表面において、炭素濃度を増加させる効果、または、水に対する接触角を増加させる効果が特に高い点で、ノボラック樹脂が好適である。
有機溶媒に高分子有機化合物を混合する混合比または基板1の回転数の条件によっては、例えば有機溶媒が蒸発し、有機溶媒に混合されていた高分子有機化合物が基板1上に残ることで、図34に示されるように、タングステン膜3の表面3aに、有機溶媒に混合されていた高分子有機化合物を含む膜OC1が形成される。この場合、形成される膜OC1の厚さは、高分子有機化合物が混合された有機溶媒SLV2を塗布する前に比べて、タングステン膜3の表面3aにおいて、炭素濃度を増加させるか、または、水に対する接触角を増加させることができるだけの厚さがあれば特に限定されないが、例えば5nm程度とすることができる。
なお、有機溶媒に高分子有機化合物を混合する混合比または基板1の回転数の条件によっては、タングステン膜3の表面3aに膜OC1が形成されず、本実施の形態3の基板1が、実施の形態1の図7に示される基板1と同様の断面構造を有する場合もある。
また、ステップS32の前、すなわち基板1に高分子有機化合物が混合された有機溶媒SLV2を塗布する前に、例えばHMDSを用いて基板1の表面処理を行ってもよい。さらに、ステップS32の後、後述するステップS33の前に、基板1をベーク(熱処理)してもよい。
後述するように、高分子有機化合物が混合された有機溶媒SLV2が塗布されたタングステン膜3の表面3aにおいて、XPSにより測定されるW4dピーク強度に対するC1sピーク強度の比(C1s/W4d)が0.1以上であることが好ましく、0.7以上であることがより好ましい。また、高分子有機化合物が混合された有機溶媒SLV2が塗布されたタングステン膜3の表面3aにおいて、水に対する接触角θが10〜90度であることが好ましく、50〜90度であることがより好ましい。
次に、基板1に、レジストパターン形成用のレジストPR2を塗布する(図31のステップS33)。
このステップS33では、ステップS32に引き続き、スピンチャック11に保持された基板1をモータ13によりスピンチャック11とともに回転させた状態で、図35に示されるように、ノズル12cを基板1の中心上の位置に移動させ、移動したノズル12cから基板1上にレジストパターン形成用のレジストPR2を吐出する。吐出されたレジストパターン形成用のレジストPR2が基板1上を中心から外周側へ流れることによって、図36に示されるように、基板1の第1主面(上面、表面)1aに形成されたタングステン膜3の表面3aに、レジストパターン形成用のレジストPR2が塗布される。
塗布されるレジストパターン形成用のレジストPR2の厚さは、形成されるレジストパターンのパターン寸法(線幅)およびエッチングされる被エッチング膜(タングステン膜3)の厚さにもよるが、例えば1μm程度とすることができる。
レジストパターン形成用のレジストPR2として、実施の形態1におけるレジストパターン形成用のレジストPR2と同様に、好適には、化学増幅系レジストが用いられる。
なお、レジストパターン形成用のレジストPR2が塗布される際に、タングステン膜3の表面3aに形成されていた高分子有機化合物を含む膜OC1は、塗布されたレジストパターン形成用のレジストPR2と一体となる。したがって、図36では、膜OC1を図示していない。
また、図35では、ステップS32で膜OC1が形成された場合について示しており、形成された膜OC1を、太線で示している。一方、ステップS32で膜OC1が形成されない場合には、ステップS33における基板周辺の状態は、実施の形態1の図8に示される状態と同様である。
本実施の形態3では、実施の形態1のように前処理用のレジストとレジストパターン形成用のレジストとを区別する必要がないため、レジストパターン形成用のレジストPR2を単にレジストPR2という場合がある。
次に、レジストPR2が塗布された基板1をベーク(熱処理)し(図31のステップS34)、ベーク(熱処理)された基板1を露光する(図31のステップS35)。ステップS34およびステップS35の各々の工程は、実施の形態1のレジストパターン形成工程における図1のステップS16およびステップS17の各々の工程と同様である。また、ステップS35における基板1は、図10に示される基板1と同様の断面構造を有する。
本実施の形態では、ステップS35において、例えばフォーカス値、露光量、露光レンズの開口数等の露光条件については、予め決定された露光条件で露光を行うことができる。
その後、露光された基板1をベーク(熱処理)し(図31のステップS36)、ベーク(熱処理)された基板を現像する(図31のステップS37)。ステップS36およびステップS37の各々の工程は、実施の形態1のレジストパターン形成工程における図1のステップS18およびステップS19の各々の工程と同様である。また、ステップS36およびステップS37の各々の工程が行われた基板1は、図11および図12の各々に示される基板1と同様の断面構造を有する。すなわち、ステップS35〜ステップS37の工程を行うことで、基板1に塗布されたレジストPR2がパターニング(加工、選択的に除去)され、基板1において、タングステン膜3上にレジストパターンPTNが形成される。
なお、前述のレジストパターン形成工程を含む本実施の形態3の半導体装置の製造工程は、実施の形態1で説明した半導体装置の製造工程の例と同様にすることができるため、その説明を省略する。
<レジストパターンの剥がれを抑制する作用について>
次に、本実施の形態3のレジストパターン形成工程におけるレジストパターンの剥がれ(パターン剥がれ)を抑制する作用を説明する。以下では、タングステン膜上に形成されるレジストパターンの線幅とパターニングの可否との関係について、評価を行った。
まず、表面にタングステン膜が形成された半導体基板からなる基板を用意した(図31のステップS31)。そして、用意された基板に対し、互いに異なるマスクパターンの線幅(マスクサイズ)に対応した複数の遮光パターンが形成されたフォトマスクを用い、図31のステップS32〜ステップS37の工程を行った。また、用いたマスクパターンの線幅(マスクサイズ)は、1000nm、700nm、500nm、450nm、400nm、360nm、320nm、280nm、240nmおよび200nmであった。
以下の説明において、前述したように、図31のステップS31〜ステップS37の工程のうち、ステップS32の工程を、前処理工程とする。そして、前処理工程を行わない場合を比較例2とし、前処理工程を行う場合を実施例3とする。なお、比較例2は、実施の形態1における比較例1と同一である。
図37は、比較例2および実施例3における、形成されたレジストパターンの線幅CD(前述した図12参照)とマスクパターンの線幅(マスクサイズ)との関係を示すグラフである。
図37において、形成されたレジストパターンがタングステン膜から剥がれなかった場合には、横軸の値を、マスクパターンの線幅(マスクサイズ)とし、縦軸の値を、形成されたレジストパターンの線幅CDの測定値として、測定結果を示している。一方、図37において、形成されたレジストパターンがタングステン膜から剥がれた場合には、横軸の値については、マスクパターンの線幅(マスクサイズ)とするものの、縦軸の値については、レジストパターンの線幅CDの測定値が得られないため、0として、測定結果を示している。
図37に示されるように、比較例2(前処理工程なし)では、マスクパターンの線幅(マスクサイズ)が200〜1000nmにおける上記のいずれの値であるときも、縦軸の値が0である。すなわち、比較例2(前処理工程なし)では、マスクパターンの線幅(マスクサイズ)が200〜1000nmにおける上記のいずれの値であるときも、パターン剥がれ(前述した図27参照)が発生した。
なお、実施の形態1で前述したように、HMDSによる表面処理および有機溶媒のみによる表面処理には、形成されたレジストパターンがタングステン膜から剥がれることを抑制する効果はなかった。
一方、図37に示されるように、実施例3(前処理工程あり)では、マスクパターンの線幅(マスクサイズ)が1000nm、700nm、500nm、450nm、400nm、360nm、320nm、280nm、240nmおよび200nmのいずれの値であるときも、パターン剥がれが発生せず、マスクパターンの線幅(マスクサイズ)と略等しい線幅を有するレジストパターンを形成することができた。したがって、実施例3(前処理工程あり)では、比較例2(前処理工程なし)と比べ、パターン剥がれを抑制できることが確認された。
また、実施例3については、前処理工程が終了した後、レジストを塗布する前に、高分子有機化合物が混合された有機溶媒が塗布されたタングステン膜の表面において、XPSによりW4dピーク強度に対するC1sピーク強度の比(C1s/W4d)を測定した。その結果、C1sピーク強度の値が測定限界を超えたために測定値を得ることはできなかったものの、実施の形態1で説明した実施例1および実施例2におけるC1s/W4dの値よりも明らかに大きいことが示唆された。
上記した実施例3および比較例2の結果を、実施の形態1で説明した実施例1および実施例2の結果と合わせると、実施例3でも、前処理工程を行わない場合に比べ、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、炭素濃度が増加し、疎水性(撥水性)が高まることが分かる。また、有機溶媒に高分子有機化合物を混合する混合比を調整することで、前処理工程後のタングステン膜の表面における炭素濃度または疎水性(撥水性)が、例えば実施の形態1における前処理工程後のタングステン膜の表面における炭素濃度または疎水性(撥水性)と等しくなるように調整することができる。
したがって、本実施の形態3でも、実施の形態1と同様に、前処理工程後、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、C1s/W4dが0.1以上であることが好ましく、0.7以上であることがより好ましい。また、本実施の形態3でも、実施の形態1と同様に、前処理工程後、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、水に対する接触角θが10〜90度であることが好ましく、50〜90度であることがより好ましい。
<本実施の形態の主要な特徴と効果>
本実施の形態3でも、実施の形態1と同様に、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、炭素濃度が増加し、疎水性(撥水性)が高まるため、タングステン膜の表面におけるレジストパターンの密着性を高めることができる。したがって、形成されたレジストパターンがタングステン膜から剥がれることを抑制することができ、タングステン膜からなる電極または配線を形状精度よく加工することができ、製造されたMEMS等の半導体装置の性能を向上させることができる。
一方、本実施の形態3では、前処理工程として基板に前処理用のレジストを塗布しない。また、基板に前処理用のレジストを塗布しないため、塗布された前処理用のレジストを除去する工程を行う必要がない。そのため、実施の形態1に比べて、工程数が削減され、薬液の使用量を低減することができる。また、有機溶媒に高分子有機化合物を混合する混合比を調整することで、マスクパターンの線幅(マスクサイズ)に応じて最適な混合比で高分子有機化合物が混合された有機溶媒を容易に調整することができ、高分子有機化合物の使用量を低減することができる。
(実施の形態4)
次に、本発明の実施の形態4の半導体装置の製造方法について説明する。前述した実施の形態3では、予め決定された露光条件で露光を行う。それに対して、実施の形態4では、テスト露光用の基板を用いて最適露光条件を決定した後、製品製造用の基板に対して、決定された最適露光条件で露光を行う。
<レジストパターン形成工程および半導体装置の製造工程>
本実施の形態4のレジストパターン形成工程では、まず、最適露光条件を決定するためのテスト露光用の基板に、レジストパターンを形成する。
図38は、実施の形態4のレジストパターン形成工程の一部を示す製造プロセスフロー図である。図38のステップS41〜ステップS48の工程は、テスト露光用の基板にレジストパターンを形成し、最適露光条件を決定するためのものである。
まず、表面に(表面層として)タングステン膜が形成されたテスト露光用の基板を用意する(図38のステップS41)。用意される基板がテスト露光用のものであることを除き、ステップS41の工程は、実施の形態3のレジストパターン形成工程における図31のステップS31の工程と同様である。また、ステップS41で用意されるテスト露光用の基板は、図2に示される基板1と同様の断面構造を有する。
次に、テスト露光用の基板に、高分子有機化合物が混合された有機溶媒を塗布する(図38のステップS42)。ステップS42の工程は、実施の形態3のレジストパターン形成工程における図31のステップS32の工程と同様である。また、ステップS42の工程が行われたテスト露光用の基板は、例えば図34に示される基板1と同様の断面構造を有する。
なお、テスト露光用の基板については、実施の形態3と同様に、高分子有機化合物が混合された有機溶媒が塗布されたタングステン膜の表面において、XPSにより測定されるW4dピーク強度に対するC1sピーク強度の比(C1s/W4d)が0.1以上であることが好ましく、0.7以上であることがより好ましい。また、実施の形態3と同様に、高分子有機化合物が混合された有機溶媒が塗布されたタングステン膜の表面において、水に対する接触角θが10〜90度であることが好ましく、50〜90度であることがより好ましい。
次に、テスト露光用の基板に、レジストを塗布する(図38のステップS43)。ステップS43の工程は、実施の形態3のレジストパターン形成工程における図31のステップS33の工程と同様である。また、ステップS43の工程が行われたテスト露光用の基板は、図36に示される基板1と同様の断面構造を有する。
次に、レジストが塗布されたテスト露光用の基板をベーク(熱処理)し(図38のステップS44)、ベーク(熱処理)されたテスト露光用の基板を露光する(図38のステップS45)。ステップS44およびステップS45の各々の工程は、実施の形態3のレジストパターン形成工程における図31のステップS34およびステップS35の各々の工程と同様である。また、ステップS45におけるテスト露光用の基板は、図10に示される基板1と同様の断面構造を有する。
ただし、このステップS45の工程は、テスト露光用の基板の複数の領域の各々を互いに異なる露光条件で露光する点で、実施の形態3のレジストパターン形成工程における図31のステップS35の工程と相違する。露光条件として、例えばフォーカス値、露光量または露光レンズの開口数を変えて、露光する。
次に、露光されたテスト露光用の基板をベーク(熱処理)し(図38のステップS46)、ベーク(熱処理)されたテスト露光用の基板を現像する(図38のステップS47)。ステップS46およびステップS47の各々の工程は、実施の形態3のレジストパターン形成工程における図31のステップS36およびステップS37の各々の工程と同様である。また、ステップS46およびステップS47の各々の工程が行われたテスト露光用の基板は、図11および図12の各々に示される基板1と同様の断面構造を有する。すなわち、ステップS47までの工程を行うことで、テスト露光用の基板において、タングステン膜上にレジストパターンが形成される。
次に、テスト露光用の基板に形成されたレジストパターン(フォトレジストパターン)の線幅(パターン寸法)を測定する(図38のステップS48)。ステップS48の工程は、実施の形態2のレジストパターン形成工程における図30のステップS30の工程と同様である。そして、テスト露光用の基板の複数の領域の各々に形成されたレジストパターンの線幅(パターン寸法)CDに基づいて、例えばフォーカス値、露光量および露光レンズの開口数の各々の最適条件からなる最適露光条件を決定する。
なお、上記複数の領域のうちいずれにおいても、例えば測定された線幅(パターン寸法)CDとマスクパターンの線幅(マスクサイズ)との差が所定の値よりも小さくならない場合には、実施の形態2で上記した光源の条件またはレジストパターン形成用のレジストの条件を変更する。また、その後、再び図38のステップS41〜ステップS48の工程を行うことにより、最適露光条件を決定することができる。
あるいは、実施の形態2と同様に、レジストパターンの線幅(パターン寸法)CDに代え、各種の形状パラメータに基づいて、最適露光条件を決定することもできる。
このようにして最適露光条件を決定した後、実際に半導体装置を製造する製品製造用の基板に、レジストパターンを形成する。実施の形態3のレジストパターン形成工程における図31のステップS31を行って、表面にタングステン膜が形成された基板を製品製造用の基板として用意した後、実施の形態3のレジストパターン形成工程における図31のステップS32〜ステップS37の工程を行うことで、製品製造用の基板において、タングステン膜上にレジストパターンが形成される。
ただし、本実施の形態4では、図31のステップS35の工程において、製品製造用の基板を、図38のステップS48で決定された最適露光条件で露光する。すなわち、製品製造用の基板の複数の領域の各々を、上記したように、例えばフォーカス値、露光量および露光レンズの開口数の各々の最適条件からなる最適露光条件で露光する。
なお、テスト露光用の基板についての図38のステップS41〜ステップS48の工程は、製品製造用の基板についての図31のステップS35の工程の前に行えばよく、例えば製品製造用の基板についての図31のステップS31〜ステップS34の工程と並行して行ってもよい。
また、前述のレジストパターン形成工程を含む本実施の形態4の半導体装置の製造工程は、実施の形態1で説明した半導体装置の製造工程の例と同様にすることができるため、その説明を省略する。
<本実施の形態の主要な特徴と効果>
本実施の形態4では、テスト露光用の基板および製品製造用の基板のいずれにおいても、実施の形態3と同様に、レジストパターン形成用のレジストを塗布する前のタングステン膜の表面において、炭素濃度が増加し、疎水性(撥水性)が高まるため、タングステン膜の表面におけるレジストパターンの密着性を高めることができる。したがって、テスト露光用の基板および製品製造用の基板のいずれにおいても、形成されたレジストパターンがタングステン膜から剥がれることを抑制することができる。
また、本実施の形態4では、実施の形態3と同様に、前処理工程として基板に前処理用のレジストを塗布せず、塗布された前処理用のレジストを除去する工程を行う必要がないため、実施の形態1に比べて、工程数が削減され、薬液の使用量を低減することができる。また、有機溶媒に高分子有機化合物を混合する混合比を調整することで、マスクパターンの線幅(マスクサイズ)に応じて最適な混合比で高分子有機化合物が混合された有機溶媒を容易に調整することができ、高分子有機化合物の使用量を低減することができる。
さらに、本実施の形態4では、テスト露光用の基板を用いて最適露光条件を決定した後、製品製造用の基板を、決定された最適露光条件で露光する。このため、実施の形態3に比べて、タングステン膜からなる電極または配線をより形状精度よく加工することができ、製造されたMEMS等の半導体装置の性能をさらに向上させることができる。
また、好適には、図38のステップS41〜ステップS47の工程と、図31のステップS31〜ステップS37の工程とで、同種の基板、同種の高分子有機化合物が混合された同種の有機溶媒、および、同種のレジストパターン形成用のレジストを用い、露光条件を除いた他の条件(例えば基板の回転数、熱処理条件等)を同一とする。これにより、最適露光条件をさらに容易に得ることができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、実施の形態1から実施の形態4では、レジストパターンの形成工程を、例えば超音波センサからなるMEMSが形成される半導体装置の製造工程に適用する例について説明した。しかし、本発明は、MEMSが形成される半導体装置の製造工程に適用する例に限定されるものではなく、例えばMISFET(Metal Insulator Semiconductor Field Effect Transistor)など各種の半導体素子を含むLSIからなる半導体装置の製造工程であって、タングステン膜からなる電極または配線が形成されるものに適用可能である。
本発明は、半導体装置の製造方法に適用して有効である。
1 基板
1a 第1主面(上面、表面)
1b 第2主面(下面、裏面)
2 絶縁膜
3 タングステン膜
3a 表面
10,10a 塗布装置
11 スピンチャック
12a〜12d ノズル
13 モータ
14 回転制御部
15a〜15d 供給部
16a〜16d 供給制御部
17a〜17d ノズル移動機構
21 半導体チップ
21S 半導体基板
21Sa 第1主面(上面、表面)
21Sb 第2主面(下面、裏面)
22,25,27,29,31 絶縁膜
23,28 積層膜
23a,23c,28a,28c タングステン膜
23b,28b アルミニウム膜
26 犠牲パターン
26b 犠牲膜
30 孔(開口部)
40 振動子
EA 領域
EL 露光光
M0 下部電極配線
M0E 下部電極
M1 上部電極配線
M1E 上部電極
MP1 マスクパターン
OC1 膜
PR1 レジスト(フォトレジスト)
PR2 レジスト(フォトレジスト、化学増幅系レジスト)
PTN,PTN1,PTN2 レジストパターン
SLV1,SLV2 有機溶媒
SW サイドウォール(側壁絶縁膜)
VR1 空洞部

Claims (11)

  1. (a)表面に第1タングステン膜が形成された第1基板に、高分子有機化合物が混合された有機溶媒を塗布する工程、
    (b)前記(a)工程の後、前記第1基板に、化学増幅系レジストを塗布する工程、
    (c)前記(b)工程の後、塗布された前記化学増幅系レジストをパターニングする工程、
    を有し、
    前記(a)工程の後、前記(b)工程の前に、前記第1タングステン膜の表面において、XPSにより測定されるW4dピーク強度に対するC1sピーク強度の比が0.1以上であることを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記高分子有機化合物は、ノボラック樹脂であることを特徴とする半導体装置の製造方法。
  3. 請求項1記載の半導体装置の製造方法において、
    (d)表面に第2タングステン膜が形成された第2基板に、前記高分子有機化合物が混合された前記有機溶媒を塗布する工程、
    (e)前記(d)工程の後、前記第2基板に、前記化学増幅系レジストを塗布する工程、
    (f)前記(e)工程の後、前記第2基板の複数の領域の各々を、マスクパターンを用いて、互いに異なる露光条件で露光する工程、
    (g)前記(f)工程の後、前記第2基板を現像することで、前記第2基板上に第1レジストパターンを形成する工程、
    (h)前記(g)工程の後、前記第2基板の前記複数の領域の各々に形成された前記第1レジストパターンの形状に基づいて、最適露光条件を決定する工程、
    を有し、
    前記(c)工程は、
    (i)前記(h)工程の後、前記第1基板を、前記マスクパターンを用いて、決定された前記最適露光条件で露光する工程、
    (j)前記(i)工程の後、前記第1基板を現像することで、前記第1基板上に第2レジストパターンを形成する工程、
    を有し、
    前記(d)工程の後、前記(e)工程の前に、前記第2タングステン膜の表面において、XPSにより測定されるW4dピーク強度に対するC1sピーク強度の比が0.1以上であることを特徴とする半導体装置の製造方法。
  4. (a)表面に第1タングステン膜が形成された第1基板に、高分子有機化合物が混合された有機溶媒を塗布する工程、
    (b)前記(a)工程の後、前記第1基板に、化学増幅系レジストを塗布する工程、
    (c)前記(b)工程の後、塗布された前記化学増幅系レジストをパターニングする工程、
    を有し、
    前記(a)工程の後、前記(b)工程の前に、前記第1タングステン膜の表面において、水に対する接触角が10度以上であることを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記高分子有機化合物は、ノボラック樹脂であることを特徴とする半導体装置の製造方法。
  6. 請求項4記載の半導体装置の製造方法において、
    (d)表面に第2タングステン膜が形成された第2基板に、前記高分子有機化合物が混合された前記有機溶媒を塗布する工程、
    (e)前記(d)工程の後、前記第2基板に、前記化学増幅系レジストを塗布する工程、
    (f)前記(e)工程の後、前記第2基板の複数の領域の各々を、マスクパターンを用いて、互いに異なる露光条件で露光する工程、
    (g)前記(f)工程の後、前記第2基板を現像することで、前記第2基板上に第1レジストパターンを形成する工程、
    (h)前記(g)工程の後、前記第2基板の前記複数の領域の各々に形成された前記第1レジストパターンの形状に基づいて、最適露光条件を決定する工程、
    を有し、
    前記(c)工程は、
    (i)前記(h)工程の後、前記第1基板を、前記マスクパターンを用いて、決定された前記最適露光条件で露光する工程、
    (j)前記(i)工程の後、前記第1基板を現像することで、前記第1基板上に第2レジストパターンを形成する工程、
    を有し、
    前記(d)工程の後、前記(e)工程の前に、前記第2タングステン膜の表面において、水に対する接触角が10度以上であることを特徴とする半導体装置の製造方法。
  7. (a)表面に第1タングステン膜が形成された第1基板に、第1レジストを塗布する工程、
    (b)前記(a)工程の後、塗布された前記第1レジストを除去する工程、
    (c)前記(b)工程の後、前記第1基板に、化学増幅系レジストからなる第2レジストを塗布する工程、
    (d)前記(c)工程の後、塗布された前記第2レジストをパターニングする工程、
    を有することを特徴とする半導体装置の製造方法。
  8. 請求項7記載の半導体装置の製造方法において、
    前記(b)工程の後、前記(c)工程の前に、前記第1タングステン膜の表面において、XPSにより測定されるW4dピーク強度に対するC1sピーク強度の比が0.1以上であることを特徴とする半導体装置の製造方法。
  9. 請求項7記載の半導体装置の製造方法において、
    前記(b)工程の後、前記(c)工程の前に、前記第1タングステン膜の表面において、水に対する接触角が10度以上であることを特徴とする半導体装置の製造方法。
  10. 請求項7記載の半導体装置の製造方法において、
    (e)前記(a)工程の後、前記(b)工程の前に、前記第1基板を熱処理する工程、
    を有することを特徴とする半導体装置の製造方法。
  11. 請求項7記載の半導体装置の製造方法において、
    (f)表面に第2タングステン膜が形成された第2基板に、前記第1レジストを塗布する工程、
    (g)前記(f)工程の後、前記第2基板に有機溶媒を供給することにより,
    前記第1レジストを除去する工程、
    (h)前記(g)工程の後、前記第2基板に、前記第2レジストを塗布する工程、
    (i)前記(h)工程の後、前記第2基板の複数の領域の各々を、マスクパターンを用いて、互いに異なる露光条件で露光する工程、
    (j)前記(i)工程の後、前記第2基板を現像することで、前記第2基板上に第1レジストパターンを形成する工程、
    (k)前記(j)工程の後、前記第2基板の前記複数の領域の各々に形成された前記第1レジストパターンの形状に基づいて、最適露光条件を決定する工程、
    を有し、
    前記(d)工程は、
    (l)前記(k)工程の後、前記第1基板を、前記マスクパターンを用いて、決定された前記最適露光条件で露光する工程、
    (m)前記(l)工程の後、前記第1基板を現像することで、前記第1基板上に第2レジストパターンを形成する工程、
    を有し、
    前記(b)工程において、前記第1基板に前記有機溶媒を供給することにより、前記第1レジストを除去することを特徴とする半導体装置の製造方法。
JP2012055444A 2012-03-13 2012-03-13 半導体装置の製造方法 Pending JP2013191653A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012055444A JP2013191653A (ja) 2012-03-13 2012-03-13 半導体装置の製造方法
EP13000468.2A EP2639639A3 (en) 2012-03-13 2013-01-31 Method of manufacturing a semiconductor device
US13/757,934 US20130244146A1 (en) 2012-03-13 2013-02-04 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012055444A JP2013191653A (ja) 2012-03-13 2012-03-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013191653A true JP2013191653A (ja) 2013-09-26

Family

ID=47747305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012055444A Pending JP2013191653A (ja) 2012-03-13 2012-03-13 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20130244146A1 (ja)
EP (1) EP2639639A3 (ja)
JP (1) JP2013191653A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3872928B2 (ja) * 2000-03-24 2007-01-24 株式会社東芝 パターン形成方法
ITPD20010290A1 (it) * 2001-12-12 2003-06-12 I N F M Istituto Naz Per La Fi Metodo per la realizzazione di una maschera per litografia ad alta risoluzione, maschera ottenuta secondo tale metodo ed elemento multistrat
JP2003209046A (ja) 2002-01-16 2003-07-25 Mitsubishi Electric Corp レジストパターン形成方法および半導体装置の製造方法
US6992371B2 (en) * 2003-10-09 2006-01-31 Freescale Semiconductor, Inc. Device including an amorphous carbon layer for improved adhesion of organic layers and method of fabrication
JP2005230602A (ja) 2004-02-17 2005-09-02 Kawasaki Microelectronics Kk 膜形成方法

Also Published As

Publication number Publication date
EP2639639A2 (en) 2013-09-18
US20130244146A1 (en) 2013-09-19
EP2639639A3 (en) 2013-11-06

Similar Documents

Publication Publication Date Title
US8053368B2 (en) Method for removing residues from a patterned substrate
US9128384B2 (en) Method of forming a pattern
US7838205B2 (en) Utilization of electric field with isotropic development in photolithography
KR102005640B1 (ko) 사면 오염으로부터 웨이퍼를 보호하는 반도체 방법
JP2009218556A (ja) リソグラフィパターンの形成方法
TWI720357B (zh) 半導體裝置的製造方法
CN111399338B (zh) 一种光刻方法
JP6470079B2 (ja) パターン形成方法
US6764946B1 (en) Method of controlling line edge roughness in resist films
TWI793079B (zh) 半導體裝置的製作方法
US9698014B2 (en) Photoresist composition to reduce photoresist pattern collapse
US20060183029A1 (en) Method for producing a mask arrangement and use of the mask arrangement
US20100167213A1 (en) Semiconductor device manufacturing method
KR100907887B1 (ko) 하프톤형 위상 시프트 마스크의 제조방법
JP2013191653A (ja) 半導体装置の製造方法
JP2010278204A (ja) レジストパターンの形成方法
JP3861851B2 (ja) レジストパターン形成方法および半導体装置の製造方法
US7906272B2 (en) Method of forming a pattern of a semiconductor device
US11935747B2 (en) Method of manufacturing a semiconductor device
JP5034410B2 (ja) 現像ローディング測定方法および現像ローディング測定基板
US20240030029A1 (en) Patterning Method Using Secondary Resist Surface Functionalization for Mask Formation
US20230369060A1 (en) Method and system for manufacturing a semiconductor device
JP2018160537A (ja) パターン形成方法
Flack et al. Contrast enhancement materials for thick photoresist applications
JP3802900B2 (ja) レジストパターン形成方法および半導体装置の製造方法