JP2013188090A

JP2013188090A - ハーフブリッジ型ｄｃ／ｄｃコンバータ

Info

Publication number: JP2013188090A
Application number: JP2012053627A
Authority: JP
Inventors: Kyoken Kin; 亨権金
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2012-03-09
Filing date: 2012-03-09
Publication date: 2013-09-19
Anticipated expiration: 2032-03-09
Also published as: JP5888017B2

Abstract

【課題】簡単な回路構成で半導体スイッチング素子のスイッチング損失と余分な導通損失、及びトランスの損失を低減可能なハーフブリッジ型ＤＣ／ＤＣコンバータを提供する。
【解決手段】本発明のハーフブリッジ型ＤＣ／ＤＣコンバータは、直流電源1と、二つの平滑コンデンサ2a、2bと、互いに直列に接続されるスイッチング素子3及び4と、逆直列に接続されるスイッチング素子5及び6と、スイッチング素子3〜6とそれぞれ逆並列に接続されているダイオード3a〜6aと、二つのソフトスイッチング用コンデンサ3b、4bと、トランス7と、ダイオード整流回路8と、フィルタ回路9、10とにより構成されている。
【選択図】図１

Description

本発明は、半導体スイッチング素子のスイッチング損失と導通損失及びトランスの損失を低減可能とするハーフブリッジ型ＤＣ／ＤＣコンバータに関する。

図４は、従来のハーフブリッジ型ＤＣ／ＤＣコンバータの回路の一例を示す図である。同図において、従来のハーフブリッジ型ＤＣ／ＤＣコンバータは、入力端子に直流電圧41が印加されると、入力コンデンサ42a、42bはそれぞれ入力電圧の半分の電圧に充電される。この状態で半導体スイッチング素子43、44が交互にオン/オフを繰り返すことにより、トランス47に交流電圧が印加される。

トランス47は印加された交流電圧を一次，二次巻き数比で降圧または昇圧し、かつ、絶縁し出力する。トランス47の出力は整流回路48によって整流された後、ＬＣフィルタ49、50により平滑され所定の直流電圧が出力される。この時、半導体スイッチング素子43、44をＰＷＭ(Pulse Width Modulation)制御することにより、所定の出力電圧を得ることができる。

また、図５は、図４の従来のハーフブリッジ型ＤＣ／ＤＣコンバータを改良した回路の一例を示す図である。図５に示す回路は、例えば下記特許文献１に開示されているものである。同図において、二つの入力コンデンサ62a、62bの接続点と、二つのメイン半導体スイッチング素子63、64の接続点の間に、二つの転流用半導体スイッチング素子65、66の直列回路が接続されている。また、トランス67と直列に共振用コイル72を接続して構成している。

メイン半導体スイッチング素子64がターンオンする直前に転流用半導体スイッチング素子66をターンオフし、共振用コイル72のインダクタンスの効果によりメイン半導体スイッチング素子64のボディダイオードが導通してからメイン半導体スイッチング素子64がオンされ、ゼロ電圧ターンオンとなる。同様にメイン半導体スイッチング素子63がターンオンする直前にメイン半導体スイッチング素子63のボディダイオードが導通してからメイン半導体スイッチング素子63がオンされるため、メイン半導体スイッチング素子63もゼロ電圧ターンオンとなり、スイッチング損失の低減がなされるようになっている。

特開2010-246314号公報

しかしながら、上記特許文献１に開示された構成は、メイン半導体スイッチング素子63、64のターンオフ時は、メイン半導体スイッチング素子63、64の内部寄生コンデンサ容量のみでターンオフを行うため、ターンオフ損失が比較的に大きく、また、トランス67が二次側に電力を供給していない期間は転流用半導体スイッチング素子65、66及びトランス67の一次側コイルと共振用コイル72を介して電流が継続的に流れるため、転流用半導体スイッチング素子65、66の導通損失及びトランス67と共振用コイル72に余分な損失が発生する。

そこで本発明の目的は、簡単な回路構成で半導体スイッチング素子のスイッチング損失と余分な導通損失、及びトランスの損失を低減可能なハーフブリッジ型ＤＣ／ＤＣコンバータを提供することである。

上記課題を解決するために本発明は、直流電源と、該直流電源のプラス端子にコレクタが接続され、ダイオードが逆並列接続された第１の半導体スイッチング素子と、前記直流電源のマイナス端子にエミッタが接続され、ダイオードが逆並列接続された第２の半導体スイッチング素子とを直列接続してなる回路と、前記直流電源のプラス端子、マイナス端子間に互いに直列に接続される二つの平滑コンデンサと、前記第１及び第２の半導体スイッチング素子とそれぞれ並列に接続される二つのソフトスイッチング用コンデンサと、前記二つの平滑コンデンサの中間電位点と第３及び第４の半導体スイッチング素子から構成される双方向半導体スイッチング素子の一端が接続され、前記第１及び第２の半導体スイッチング素子の接続点と、前記第３及び第４の半導体スイッチング素子から構成される双方向半導体スイッチング素子の他端との間に接続されるトランスと、該トランスの二次側出力を直流に整流して所定の直流電圧を負荷に出力する整流回路を備え、前記第３及び第４半導体スイッチング素子は、デッドタイム時間を挟んで交互にオン動作し、前記第３及び第４半導体スイッチング素子がオフとなる直前に、前記第１及び第２の半導体スイッチング素子の一方をオフし、前記二つのソフトスイッチング用コンデンサをそれぞれ充放電させ、前記第１及び第２半導体スイッチング素子をゼロ電圧スイッチング(Zero Voltage Switching)させると共に、前記第３及び第４の半導体スイッチング素子は前記トランスの一次側電流がゼロになってからオフさせ、ゼロ電流スイッチング(Zero Current Switching)させることを特徴とするものである。

また上記において、前記トランスが二次側に電力を供給していない期間は、トランスの一次側電流をゼロにリセットし、余分な半導体スイッチング素子の導通損失とトランスの損失を発生させないことを特徴とするものである。

本発明によれば、簡単な回路構成で半導体スイッチング素子のスイッチング損失と余分な導通損失、及びトランスの損失を低減可能である。

本発明の第１の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータの構成を示す図である。図１に示した本発明の第１の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータの各部の動作波形及びタイムチャートを示す図である。本発明の第２の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータの構成を示す図である。従来のハーフブリッジ型ＤＣ／ＤＣコンバータの回路構成を示す図である。図４のハーフブリッジ型ＤＣ／ＤＣコンバータを改良した回路構成の一例を示す図である。

以下、本発明の実施の形態について、詳細に説明する。
［実施形態１］
図１は、本発明の第１の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータの構成を示す図である。

図１において、本発明の第１の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータは、直流電源1と、二つの平滑コンデンサ2a、2bと、互いに直列に接続されるスイッチング素子3及び4と、逆直列に接続されるスイッチング素子5及び6と、スイッチング素子3、4、5、6とそれぞれ逆並列に接続されているダイオード3a、4a、5a、6aと、二つのソフトスイッチング用コンデンサ3b、4bと、トランス7と、ダイオード整流回路8と、フィルタ回路9、10から構成される。

上記において逆直列に接続されるスイッチング素子5及び6は、ダイオード5a、6aを逆並列接続した半導体スイッチング素子を逆直列接続した双方向半導体スイッチング素子を構成している。

図１に示した本発明の第１の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータの動作を、図２を参照しながら説明する。図２は、図１に示した本発明の第１の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータの各部の動作波形及びタイムチャートを示す図である。

図２において、時刻t0の直前では、スイッチング素子3及び5がオンしている。またスイッチング素子6と並列になっているダイオード6aがオンしていて、スイッチング素子4及び6はオフの状態にある。この時、一次側の電流は直流電源プラス端子→スイッチング素子3→トランス7→ダイオード6a→スイッチング素子5→平滑コンデンサ2b→直流電源マイナス端子の経路で流れ、トランス7の漏れインダクタンスにエネルギーが蓄積されると共に、二次側の負荷へ電力を供給する。

時刻t0で、スイッチング素子3がターンオフすると、スイッチング素子3に流れていた電流がソフトスイッチング用コンデンサ3bを充電すると共に、ソフトスイッチング用コンデンサ4bに蓄積されている電荷を放電させることにより、スイッチング素子3はゼロ電圧でターンオフする。コンデンサ4bの電圧が平滑コンデンサ2bの電圧と等しくなると、トランスの一次側コイルに0V電圧が印加され、トランス7の二次側整流ダイオードがフィルタリアクトル9の電流により全オンとなる。その後平滑コンデンサ2bとソフトスイッチング用コンデンサ4bの電圧差がトランス7の漏れインダクタンスに逆印加され、一次側電流を減少させることになる。

この状態で時刻t1になると、ソフトスイッチング用コンデンサ3bの電圧は電源電圧まで充電されると共に、ソフトスイッチング用コンデンサ4bは0Vまで放電され、トランス7の漏れインダクタンスに蓄積されたエネルギーによって、一次側電流がトランス7→ダイオード6a→スイッチング素子5→平滑コンデンサ2b→ダイオード4a→トランス7の経路で流れる。

次に、時刻t1〜t2の期間は、平滑コンデンサ2bの電圧がトランス7の漏れインダクタンスに逆印加され、一次側電流が線形的に減少し続け、t2の時刻で0Aとなる。
一次側電流が0Aになると、ダイオード6aが非導通状態になり、スイッチング素子6に平滑コンデンサ2bの電圧が印加されると共に、トランス7への印加電圧が0Vとなる。

また時刻t2〜t3の期間中、スイッチング素子5は一次側電流が0Aの状態でターンオフするため、ゼロ電流スイッチングとなる。スイッチング素子5がターンオフしてから、一定のデッド・タイム(dead time)Tdの後、t3の時刻でスイッチング素子4及び6が同時にターンオンする。この時、スイッチング素子4の両端電圧が0Vで一次側電流が0Aのため、スイッチング素子4はゼロ電圧/ゼロ電流スイッチングとなり、スイッチング素子6は、ゼロ電流スイッチングとなる。

次に、時刻t3〜t4の期間は、ダイオード整流回路8の出力電圧が0Vで、スイッチング素子4、6とダイオード5aを通して、平滑コンデンサ2bの電圧がトランス7の漏れインダクタンスに印加されるので、一次側電流が線形的に急激に増加することになる。t4の時刻で、一次側電流が負荷電流と等しくなると、トランス7の一次側に印加された電圧が、トランスの巻数比に比例する電圧を二次側の巻線に出力し、一次側電力を負荷側へ供給することになる。

そして時刻t4〜t5の期間は、一次側電流は平滑コンデンサ2b→ダイオード5a→スイッチング素子6→トランス7→スイッチング素子4→平滑コンデンサ2bの経路で流れ、トランス7の漏れインダクタンスにエネルギーが蓄積されると共に、二次側負荷へ電力を供給する。

また時刻t5で、スイッチング素子4がターンオフすると、スイッチング素子4に流れていた電流がソフトスイッチング用コンデンサ4bを充電すると共に、ソフトスイッチング用コンデンサ3bに蓄積されている電荷を放電させることにより、スイッチング素子4はゼロ電圧でターンオフする。コンデンサ4bの電圧が平滑コンデンサ2bの電圧と等しくなると、トランスの一次側コイルに0V電圧が印加され、トランス7の二次側整流ダイオードがフィルタリアクトル9の電流により全オンとなる。その後ソフトスイッチング用コンデンサ4bと平滑コンデンサ2bの電圧差がトランス7の漏れインダクタンスに逆印加され、一次側電流を減少させることになる。

この状態で時刻t6になると、ソフトスイッチング用コンデンサ4bの電圧は電源電圧まで充電されると共に、ソフトスイッチング用コンデンサ3bは0Vまで放電され、トランス7の漏れインダクタンスに蓄積されたエネルギーによって、一次側電流がトランス7→ダイオード3a→平滑コンデンサ2a→ダイオード5a→スイッチング素子6→トランス7の経路で流れる。

次に、時刻t6〜t7の期間は、平滑コンデンサ2aの電圧がトランス7の漏れインダクタンスに逆印加され、一次側電流が線形的に減少し続け、t7の時刻で0Aとなる。一次側電流が0Aになると、ダイオード5aが非導通状態になり、スイッチング素子5に平滑コンデンサ2aの電圧が印加されると共に、トランス7への印加電圧が0Vとなる。

時刻t7〜t8の期間中、スイッチング素子6は一次側電流が0Aの状態でターンオフするため、ゼロ電流スイッチングとなる。スイッチング素子6がターンオフしてから、一定のデッド・タイム(dead time)Tdの後、t8の時刻でスイッチング素子3及び5が同時にターンオンする。この時、スイッチング素子3の両端電圧が0Vで一次側電流が0Aのため、スイッチング素子3はゼロ電圧/ゼロ電流スイッチングとなり、スイッチング素子5は、ゼロ電流スイッチングとなる。

また時刻t8〜t9の期間は、ダイオード整流回路8の出力電圧が0Vで、スイッチング素子3、5とダイオード6aを通して、平滑コンデンサ2aの電圧がトランス7の漏れインダクタンスに印加されるので、一次側電流が線形的に急激に増加することになる。t9の時刻で、一次側電流が負荷電流と等しくなると、トランス7の一次側に印加された電圧が、トランスの巻き数比に比例する電圧を二次側の巻線に出力し、一次側電力を負荷側へ供給することになる。

また時刻t9〜t10の期間は、一次側の電流は直流電源プラス端子→スイッチング素子3→トランス7→ダイオード6a→スイッチング素子5→平滑コンデンサ2b→直流電源マイナス端子の経路で流れ、トランス7の漏れインダクタンスにエネルギーが蓄積される。

以上の動作を繰り返すことで、スイッチング素子3及び4は常にゼロ電圧スイッチング動作、スイッチング素子5及び6は常にゼロ電流スイッチングすることになり、スイッチング損失をきわめて小さくすることができる。

また、二次側に電力が供給されない期間は、トランスの一次側電流をゼロにリセットし、余分な半導体スイッチング素子の導通損失とトランスの損失を発生させないようにすることができる。
［実施形態２］
図３は、本発明の第２の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータの構成を示す図である。

図３において、本発明の第２の実施形態に係るハーフブリッジ型ＤＣ／ＤＣコンバータは、直流電源1と、二つの平滑コンデンサ2a、2bと、互いに直列に接続されるスイッチング素子3及び4と、逆並列に接続されるスイッチング素子35及び36と、スイッチング素子3、4とそれぞれ逆並列に接続されているダイオード3a、4aと、二つのソフトスイッチング用コンデンサ3b、4bと、トランス7と、ダイオード整流回路8と、フィルタ回路9、10から構成される。

上記において逆並列に接続されたスイッチング素子35及び36は、逆流阻止形半導体スイッチ素子を逆並列接続した双方向半導体スイッチング素子を構成している。
基本的な動作原理は、上記した第１の実施形態のハーフブリッジ型ＤＣ／ＤＣコンバータと同じであり、スイッチング素子3、4は常にゼロ電圧スイッチング動作、スイッチング素子35、36は常にゼロ電流スイッチングすることになる。そして、上記した第１の実施形態のハーフブリッジ型ＤＣ／ＤＣコンバータに比べて、一次側電流によるダイオード5a、6aの導通損失がなくなるので、さらに高効率化が期待できる。

１直流電源
2a，2b 平滑コンデンサ
3 ，4 半導体スイッチング素子
3a〜6a ダイオード
3b，4b ソフトスイッチング用コンデンサ
5 ，6 双方向半導体スイッチング素子
７トランス
８ダイオード整流回路
９フィルタ用リアクトル
10 フィルタ用コンデンサ
11 負荷
35、36 双方向半導体スイッチング素子

Claims

直流電源と、
該直流電源のプラス端子にコレクタが接続され、ダイオードが逆並列接続された第１の半導体スイッチング素子と、前記直流電源のマイナス端子にエミッタが接続され、ダイオードが逆並列接続された第２の半導体スイッチング素子とを直列接続してなる回路と、
前記直流電源のプラス端子、マイナス端子間に互いに直列に接続される二つの平滑コンデンサと、
前記第１及び第２の半導体スイッチング素子とそれぞれ並列に接続される二つのソフトスイッチング用コンデンサと、
前記二つの平滑コンデンサの中間電位点と第３及び第４の半導体スイッチング素子から構成される双方向半導体スイッチング素子の一端が接続され、直列に接続される前記第１及び第２の半導体スイッチング素子の接続点と、前記第３及び第４の半導体スイッチング素子から構成される双方向半導体スイッチング素子の他端との間に接続されるトランスと、
該トランスの二次側出力を直流に整流して所定の直流電圧を負荷に出力する整流回路を備え、
前記第３及び第４半導体スイッチング素子は、デッドタイム時間を挟んで交互にオン動作し、前記第３及び第４半導体スイッチング素子がオフとなる直前に、前記第１及び第２の半導体スイッチング素子の一方をオフし、前記二つのソフトスイッチング用コンデンサをそれぞれ充放電させ、前記第１及び第２半導体スイッチング素子をゼロ電圧スイッチングさせると共に、前記第３及び第４の半導体スイッチング素子は前記トランスの一次側電流がゼロになってからオフさせ、ゼロ電流スイッチングさせることを特徴とするハーフブリッジ型ＤＣ／ＤＣコンバータ。
前記双方向半導体スイッチング素子は、ダイオードが逆並列接続された半導体スイッチング素子を逆直列接続したことを特徴とする請求項１に記載のハーフブリッジ型ＤＣ／ＤＣコンバータ。
前記双方向半導体スイッチング素子は、逆流阻止形半導体スイッチ素子を逆並列接続して構成したことを特徴とする請求項１に記載のハーフブリッジ型ＤＣ／ＤＣコンバータ。
前記トランスが二次側に電力を供給していない期間は、トランスの一次側電流をゼロにリセットすることを特徴とする請求項１に記載のハーフブリッジ型ＤＣ／ＤＣコンバータ。