JP2013172076A - 窒化物半導体装置およびその製造方法 - Google Patents

窒化物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013172076A
JP2013172076A JP2012036266A JP2012036266A JP2013172076A JP 2013172076 A JP2013172076 A JP 2013172076A JP 2012036266 A JP2012036266 A JP 2012036266A JP 2012036266 A JP2012036266 A JP 2012036266A JP 2013172076 A JP2013172076 A JP 2013172076A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
ohmic
semiconductor device
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012036266A
Other languages
English (en)
Inventor
Tetsuya Tamiya
哲也 民谷
Koichiro Fujita
耕一郎 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012036266A priority Critical patent/JP2013172076A/ja
Priority to PCT/JP2013/054198 priority patent/WO2013125589A1/ja
Publication of JP2013172076A publication Critical patent/JP2013172076A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】オーミックコンタクト抵抗が低いオーミック電極を低い熱処理温度で形成できる窒化物半導体装置およびその製造方法を提供する。
【解決手段】このGaN系HFETは、Si基板10上に形成されたアンドープGaN層1,アンドープAlGaN層2と、アンドープGaN層1,アンドープAlGaN層2上に形成されたオーミック電極(ソース電極11,ドレイン電極12)を備える。このTiAl系材料からなるオーミック電極におけるTiAl合金のAlに対するTiの原子数比を4.0〜40atom%の範囲内にした。また、上記オーミック電極のオーミックアニール温度を450℃以上かつ500℃以下にした。
【選択図】図1

Description

この発明は、窒化物半導体装置およびその製造方法に関する。
従来、窒化物半導体装置としては、GaN層上にAlGaN層が形成され、このAlGaN層から上記GaN層に至るリセスに、TiおよびAlをこの順序で蒸着し、700℃で熱処理して、オーミック電極としたものが、特許文献1(特許第4333652号公報)に開示されている。
ところが、上記窒化物半導体装置では、オーミック電極形成時の熱処理温度が低温(600℃以下)では、低いオーミックコンタクト抵抗が得られないという問題がある。オーミック電極形成時の熱処理温度を高温にすると、GaN層からの窒素抜けによる電流コラプスの悪化や特性の変動を招く可能性がある他、電極金属が絶縁膜へ拡散することにより不良が発生する可能性がある。
ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
特許第4333652号公報
そこで、この発明の課題は、オーミックコンタクト抵抗が低いオーミック電極を低い熱処理温度で形成でき、高性能で信頼性の高い窒化物半導体装置およびその製造方法を提供することにある。
本発明は、本発明者による種々の実験の過程で、窒化物半導体装置のTiAl系材料からなるオーミック電極において、オーミックコンタクトに寄与すると考えられていたTiの原子数がAlの原子数に比べて少ない方が、コンタクト抵抗が低減しているという知見を得たことに基づいて、創出された。
すなわち、第1の発明の窒化物半導体装置は、基板と、
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたTiAl系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第1の窒化物半導体層と、
上記第1の窒化物半導体層上に形成されていると共に上記第1の窒化物半導体層とヘテロ界面を形成する第2の窒化物半導体層と
を有し、
上記オーミック電極は、
Alに対するTiの原子数比が、4.0atom%以上かつ40atom%以下であり、かつ、上記ヘテロ界面の近傍に形成される2次元電子ガス層とのコンタクト抵抗が、2Ωmm以下であることを特徴としている。
この発明の窒化物半導体装置によれば、上記TiAl系材料からなるオーミック電極のAlに対するTiの原子数比を、4.0〜40atom%としたことにより、450℃〜500℃程度の低い温度の熱処理で2Ωmm以下の低いコンタクト抵抗を得ることができる。
また、このように、オーミック電極の低いコンタクト抵抗を低い熱処理温度で得ることができるので、窒化物半導体層からの窒素抜けによる電流コラプスの悪化を防止できる。
ここで、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
また、一実施形態の窒化物半導体装置では、上記オーミック電極は、
上記窒化物半導体積層体上に、TiとAlをTi,Alの順に積層し、450℃以上かつ500℃以下で熱処理を行なって作製されている。
この実施形態によれば、上記オーミック電極は、上記窒化物半導体積層体上に、TiとAlをTi,Alの順に積層し、450℃以上かつ500℃以下で熱処理を行なうことによって作製され、コンタクト抵抗を2Ωmm以下にできる。
また、一実施形態の窒化物半導体装置では、上記第2の窒化物半導体層を貫通して上記第1の窒化物半導体層の上側の一部に凹部が形成され、上記凹部に上記オーミック電極の少なくとも一部が埋め込まれている。
この実施形態によれば、第2の窒化物半導体層を貫通して第1の窒化物半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、上記第1の窒化物半導体層と第2の窒化物半導体層とのヘテロ界面近傍に形成される2次元電子ガス層とオーミック電極とのコンタクト抵抗を2Ωmm以下に低減できる。
また、一実施形態の窒化物半導体装置では、基板と、
上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたTiAl系材料からなるオーミック電極と
を備え、
上記窒化物半導体積層体は、
上記基板上に形成された第1の窒化物半導体層と、
上記第1の窒化物半導体層上に形成されていると共に上記第1の窒化物半導体層とヘテロ界面を形成する第2の窒化物半導体層と
を有し、
上記オーミック電極は、
TiとAlをTi,Alの順に積層し、450℃以上かつ500℃以下で熱処理を行なって作製され、Alに対するTiの原子数比が4.0atom%以上かつ40atom%以下である。
この実施形態の窒化物半導体装置によれば、TiとAlをTi,Alの順に積層し、450℃以上かつ500℃以下で熱処理を行なって、上記TiAl系材料からなるオーミック電極のAlに対するTiの原子数比を、4.0〜40atom%とした。これにより、2Ωmm以下の低いコンタクト抵抗を得ることができる。
また、第2の発明の窒化物半導体装置の製造方法は、基板上に第1,第2の窒化物半導体層を順に形成して上記第1,第2の窒化物半導体層によるヘテロ界面を有すると共に、上記ヘテロ界面の近傍に2次元電子ガス層が形成されるように、窒化物半導体積層体を形成し、
上記窒化物半導体積層体上に、TiとAlを、Alに対するTiの原子数比が、4.0atom%以上かつ40atom%以下であるTiAl系材料が形成できるように設け、
上記TiおよびAlに450℃以上かつ500℃以下で熱処理を行なって、Alに対するTiの原子数比が、4.0atom%以上かつ40atom%以下であるTiAl系材料からなるオーミック電極を形成することを特徴としている。
この発明の窒化物半導体装置の製造方法によれば、TiとAlをTi,Alの順に積層し、450℃〜500℃で熱処理を行なって、Alに対するTiの原子数比が、4.0〜40atom%であるTiAl系材料からなるオーミック電極を形成する。これにより、2Ωmm以下の低いコンタクト抵抗のオーミック電極を得ることができる。
また、一実施形態の窒化物半導体装置の製造方法では、上記オーミック電極は、
所定の厚さのTi層上に所定の厚さのAl層を積層し、そのTi層とAl層を熱処理して作製する。
この実施形態によれば、上記所定の厚さのTi層とAl層を順に積層して上記熱処理を行なうことによって、2Ωmm以下の低いコンタクト抵抗のオーミック電極を得ることができる。
また、一実施形態の窒化物半導体装置の製造方法は、上記窒化物半導体積層体を形成した後、エッチングにより上記第2の窒化物半導体層を貫通して上記第1の窒化物半導体層の上側の一部に凹部を形成し、
上記オーミック電極は、上記凹部に少なくとも一部が埋め込まれるように、上記窒化物半導体積層体上にTiとAlをスパッタリングして形成する。
この実施形態の窒化物半導体装置の製造方法によれば、エッチングにより第2の窒化物半導体層を貫通して第1の窒化物半導体層の上側の一部に形成された凹部に、オーミック電極の少なくとも一部が埋め込まれたリセス構造の窒化物半導体装置において、第1の窒化物半導体層と第2の窒化物半導体層とのヘテロ界面近傍の2次元電子ガス層とオーミック電極とのコンタクト抵抗を2Ωmm以下に低減できる。
この発明の窒化物半導体装置によれば、TiAl系材料からなるオーミック電極のAlに対するTiの原子数比を、4.0〜40atom%としたことで、450℃〜500℃程度の低い温度の熱処理で2Ωmm以下の低いコンタクト抵抗のオーミック電極を得ることができる。
この発明の実施形態の窒化物半導体装置の断面図である。 上記窒化物半導体装置の製造方法を説明するための工程断面図である。 図2に続く工程断面図である。 図3に続く工程断面図である。 図4に続く工程断面図である。 上記窒化物半導体装置のオーミック電極のTi/Al濃度(%)とオーミックコンタクト抵抗との関係を示す図である。 上記窒化物半導体装置のオーミック電極のオーミックアニール温度とオーミックコンタクト抵抗との関係を示す図である。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1の実施の形態)
図1はこの発明の第1実施形態の窒化物半導体装置の断面図を示しており、この窒化物半導体装置はGaN系HFET(Hetero-junction Field Effect Transistor;ヘテロ接合電界効果トランジスタ)である。
この窒化物半導体装置は、図1に示すように、Si基板10上に、アンドープAlGaNバッファ層15、第1の窒化物半導体層の一例としてのアンドープGaNチャネル層1と、第2の窒化物半導体層の一例としてのアンドープAlGaNバリア層2を形成している。このアンドープGaNチャネル層1とアンドープAlGaNバリア層2とのヘテロ界面近傍に2DEG(2次元電子ガス)層3が発生する。上記アンドープGaNチャネル層1とアンドープAlGaNバリア層2とが窒化物半導体積層体20を構成している。
なお、上記GaNチャネル層1に替えて、上記AlGaNバリア層2よりもバンドギャップの小さい組成を有するAlGaN層としてもよい。また、上記AlGaNバリア層2上にキャップ層として例えばGaNからなる約1nmの厚さの層を設けてもよい。
また、ソース電極11とドレイン電極12とを、上記AlGaN層2,2DEG3を貫通してGaN層1まで達する凹部106と109に互いに間隔をあけて形成している。また、AlGaN層2上に、ソース電極11とドレイン電極12との間かつソース電極11側にゲート電極13を形成している。ソース電極11とドレイン電極12はオーミック電極であり、ゲート電極13はショットキー電極である。上記ソース電極11と、ドレイン電極12と、ゲート電極13と、そのソース電極11,ドレイン電極12,ゲート電極13が形成されたGaN層1,AlGaN層2の活性領域でHFETを構成している。
ここで、活性領域とは、AlGaN層2上のソース電極11とドレイン電極12との間に配置されたゲート電極13に印加される電圧によって、ソース電極11とドレイン電極12との間でキャリアが流れる窒化物半導体層(GaN層1,AlGaN層2)の領域である。
そして、ソース電極11とドレイン電極12とゲート電極13が形成された領域を除くAlGaN層2上に、AlGaN層2を保護するため、SiOからなる絶縁膜30を形成している。また、ソース電極11とドレイン電極12とゲート電極13とが形成されたSi基板10上に、ポリイミドからなる層間絶縁膜40を形成している。また、図1において、41はコンタクト部としてのビア、42はドレイン電極パッドである。なお、絶縁膜は、SiOに限らず、SiNやAlなどを用いてもよい。特に、絶縁膜として、コラプス抑制のために半導体層表面にストイキオメトリックを崩したSiN膜と表面保護のためのSiOやSiNの多層膜構造とするのが好ましい。また、層間絶縁膜は、ポリイミドに限らず、p−CVD(プラズマCVD)で製造したSiO膜やSOG(Spin On Glass)やBPSG(ホウ素・リン・シリケート・ガラス)などの絶縁材料を用いてもよい。
上記構成の窒化物半導体装置において、GaN層1とAlGaN層2との界面近傍に発生した2次元電子ガス(2DEG)層3でチャネルが形成され、このチャネルをゲート電極13に電圧を印加することにより制御して、ソース電極11とドレイン電極12とゲート電極13を有するHFETをオンオフさせる。このHFETは、ゲート電極13に負電圧が印加されているときにゲート電極13下のGaN層1に空乏層が形成されてオフ状態となる一方、ゲート電極13の電圧がゼロのときにゲート電極13下のGaN層1に空乏層がなくなってオン状態となるノーマリーオンタイプのトランジスタである。
次に、上記窒化物半導体装置の製造方法を図2〜図5に従って説明する。なお、図2〜図5では、図を見やすくするためにSi基板やアンドープAlGaNバッファ層を図示せず、また、ソース電極とドレイン電極の大きさや間隔を変えている。
まず、図2に示すように、Si基板(図示せず)上に、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法を用いて、アンドープAlGaNバッファ層(図示せず)、アンドープGaN層101とアンドープAlGaN層102を順に形成する。アンドープGaN層101の厚さは例えば1μm、アンドープAlGaN層102の厚さは例えば30nmとする。このGaN層101とAlGaN層102が窒化物半導体積層体120を構成している。
次に、AlGaN層102上に絶縁膜130(例えばSiO)を例えばプラズマCVD(Chemical Vapor Deposition:化学的気相成長))法により200nm成膜する。図2において、103は、GaN層101とAlGaN層102とのヘテロ界面近傍に形成される2次元電子ガス(2DEG)層103である。
次に、絶縁膜130上にフォトレジスト(図示せず)を塗布してパターニングした後、塩素系ドライエッチングにより、図3に示すように、オーミック電極を形成すべき部分を除去して、AlGaN層102を貫通してGaN層101の上側の一部に2DEG層103よりも深い凹部106,109を形成する。この凹部106,109の深さはAlGaN層102の表面から2DEG層までの深さ以上であればよく、例えば50nmとする。そして、上記塩素系ドライエッチング後に、エッチングダメージを低減するためのアニールを行う(例えば500〜850℃)。
次に、図4に示すように、絶縁膜130上および凹部106,109にスパッタリングにより、Ti,Al,TiNを順に積層することで、Ti/Al/TiNを積層して、オーミック電極となる積層金属膜107を形成する。ここで、TiN層は、後工程からTi/Al層を保護するためのキャップ層である。
上記スパッタリングにおいて、上記Ti層の層厚α(nm)と上記Al層の層厚β(nm)との比α/βを、4/100〜40/100として、後述するオーミックアニール工程の後に形成されるオーミック電極のTiAl合金のAlに対するTiの原子数比が、4.0〜40atom%の範囲内(例えば8atom%)となるようにした。
尚、上記スパッタリングに替えて上記Ti,Alを蒸着してもよい。
次に、図5に示すように、通常のフォトリソグラフィおよびドライエッチングを用いて、オーミック電極111,112のパターンを形成する。
そして、オーミック電極111,112が形成された基板を例えば450℃以上かつ500℃以下で10分間以上アニールすることによって、2次元電子ガス(2DEG)103とオーミック電極111,112との間にオーミックコンタクトが得られる。この場合、500℃を超える高温(例えば600℃以上)でアニールした場合に比べて、コンタクト抵抗を大幅に低減できる。また、450℃以上かつ500℃以下の低温でアニールすることにより絶縁膜130への電極金属の拡散を抑制でき絶縁膜130の特性に悪影響を与えることがない。また、上記低温のアニールにより、GaN層101からの窒素抜けによる電流コラプスの悪化や特性変動を防ぐことができる。なお、「電流コラプス」とは、低電圧動作でのトランジスタのオン抵抗と比べて高電圧動作でのトランジスタのオン抵抗が高くなってしまう現象である。
ここでは、上記アニール時間を10分間以上としたが、上記アニール時間は、AlにTiが十分に拡散する時間に設定すればよい。
このオーミック電極111,112がソース電極とドレイン電極となり、後の工程でオーミック電極111,112の間にTiNまたはWNなどからなるゲート電極が形成される。
本発明者らは、窒化物半導体装置の1つであるGaN系HFETについて行った様々な実験の過程で、TiAl系材料からなるオーミック電極中のTiAl合金において、Alの原子数に対してTiの原子数を4.0〜40%とした方が、良好なオーミックコンタクトが得られることを見出した。
すなわち、この実施形態によれば、AlGaN層102を貫通してGaN層101の上側の一部まで形成された凹部106,109にオーミック電極111,112の一部が埋め込まれたリセス構造の窒化物半導体装置において、GaN層101とAlGaN層102とのヘテロ界面近傍の2次元電子ガス(2DEG)層103とオーミック電極111,112とのコンタクト抵抗を低減できる。
図6は、上記窒化物半導体装置のオーミック電極のTi/Al濃度(%)とオーミックコンタクト抵抗との関係を示す図である。図6では、TiAl合金のAlの原子数に対するTiの原子数の比率(atom%)をTi/Al濃度(%)として横軸に取り、縦軸に上記オーミック電極のコンタクト抵抗(Ωmm)を取っている。図6の横軸のTi/Al濃度(%)は、AES(Atomic Emission Spectroscopy:オージェ電子分光法)を用い、アニール後のオーミック電極についてAl濃度,Ti濃度がほぼ一定(ほぼ均一)になっているところで測定した。なお、上記Ti/Al濃度(%)の測定は、SIMS(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)などの他の測定方法を用いて行ってもよい。
図6において、K1は、オーミックアニール温度を420℃とした場合の特性であり、K2,K3,K4,K5,K6は、それぞれ、オーミックアニール温度を450℃,475℃,500℃,525℃,550℃とした場合の特性である。図6から明らかなように、オーミック電極の上記Ti/Al濃度(%)を4.0%以上かつ40%以下とすることで、オーミックアニール温度が450℃以上かつ500℃以下の範囲において、オーミック電極のコンタクト抵抗が2Ωmm以下の窒化物半導体装置を実現することができる。
このようなコンタクト抵抗が2Ωmm以下の窒化物半導体装置は、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。
また、2Ωmm以下の低いオーミックコンタクト抵抗のオーミック電極を450℃〜500℃の低い熱処理温度で形成できるので、GaN層からの窒素抜けによる電流コラプスの悪化や特性変動を防止できる。また、電極金属が絶縁膜30に拡散することを抑制でき、絶縁膜の特性を損なうおそれがない。
一方、オーミックアニール温度が450℃以上かつ500℃以下の範囲でも、上記Ti/Al濃度(%)が4.0%を下回る場合や上記Ti/Al濃度(%)が40%を上回る場合にはコンタクト抵抗が急上昇している。
また、オーミック電極の上記Ti/Al濃度(%)を4.0%以上かつ40%以下とした場合でも、オーミックアニール温度を450℃を下回る420℃にした場合(特性K2)には、コンタクト抵抗を2Ωmm以下にできていない。また、オーミックアニール温度を500℃を上回る525℃,550℃(特性K5,K6)にした場合には、上記Ti/Al濃度(%)が4.0%のときに、コンタクト抵抗を2Ωmm以下にできるが、上記Ti/Al濃度(%)が15%になるとコンタクト抵抗が2Ωmmを上回っている。
次に、図7は、上記窒化物半導体装置のオーミック電極のオーミックアニール温度とオーミックコンタクト抵抗との関係を示す図である。図7では、上記オーミックアニール温度を熱処理温度(℃)として横軸に取り、縦軸に上記オーミック電極のコンタクト抵抗(Ωmm)を取っている。図7において、Z1は、TiAl合金のAlの原子数に対するTiの原子数の比率(%)であるTi/Al濃度(%)を2%とした場合の特性であり、Z2,Z3,Z4,Z5は、それぞれ、上記Ti/Al濃度(%)を4.0%,15%,40%,100%とした場合の特性である。
図7から分かるように、オーミックアニール温度を450℃〜500℃の範囲内にすることで、Ti/Al濃度(%)が4.0%以上かつ40%以下の範囲でオーミック電極のコンタクト抵抗が2Ωmm以下の窒化物半導体装置を実現することができる。
また、Ti/Al濃度(%)が4.0%(特性Z2)の場合には、オーミックアニール温度が500℃を超えても、コンタクト抵抗は2Ωmm以下のままである。一方、Ti/Al濃度(%)が4.0%の場合でも、オーミックアニール温度が450℃を下回り、420℃になるとコンタクト抵抗が2Ωmmを超えている。
また、Ti/Al濃度(%)が15%,40%(特性Z3,Z4)の場合には、オーミックアニール温度が450℃を下回るとコンタクト抵抗が急上昇し2Ωmmを超えている。Ti/Al濃度(%)が15%(特性Z3)の場合には、オーミックアニール温度が500℃を上回るとコンタクト抵抗が上昇し、550℃では約3Ωmmに達している。また、Ti/Al濃度(%)が40%(特性Z4)の場合には、オーミックアニール温度が500℃を上回るとコンタクト抵抗が急上昇し、550℃では9Ωmmを超えている。
また、上記Ti/Al濃度(%)が4.0%を下回る2%(特性Z1)では、オーミックアニール温度が420℃〜550℃に亘って、コンタクト抵抗が4Ωmm以上であった。また、上記Ti/Al濃度(%)が40%を上回る100%(特性Z5)では、オーミックコンタクトが取れず非オーミック電極であった。
上述の図6,図7の特性から、オーミック電極の上記Ti/Al濃度(%)を4.0%以上かつ40%以下とすると共に、オーミックアニール温度を450℃以上かつ500℃以下とすることによって、オーミック電極のコンタクト抵抗が2Ωmm以下の窒化物半導体装置を実現することができる。このオーミック電極のコンタクト抵抗が2Ωmm以下の窒化物半導体装置は、シリコン素子よりも大電流駆動が可能でかつ高温動作に適した製品として性能面およびコスト面で商業的価値を有する。また、上述の図6の特性から、オーミック電極のAlに対するTiの原子数比が、4.0atom%以上かつ10atom%以下の範囲であれば、より広いアニール温度範囲(420℃〜550℃)でオーミック電極のコンタクト抵抗を低減でき、コンタクト抵抗のばらつきを抑制できるので、好ましい。
尚、上記実施形態では、絶縁膜130、AlGaN層102、GaN層101をドライエッチングにより除去し、凹部106,109を形成したが、絶縁膜130をウェットエッチングにより除去し、その後AlGaN層102、GaN層101をドライエッチングにより除去することにより、凹部106,109を形成してもよい。
また、上記実施形態では、上記AlGaNバリア層2上にSiOからなる絶縁膜30を形成したが、この絶縁膜30は形成しなくてもよい。また、上記実施形態では、上記SiOからなる絶縁膜30に形成した開口に露出したAlGaN層2にショットキー電極としてのゲート電極13を形成したが。上記絶縁膜30上にゲート電極を形成してMOS構造としてもよい。
また、上記実施形態では、Ti/Al/TiNを積層してオーミック電極としたが、これに限らず、TiNはなくともよく、また、Ti/Alを積層した後、その上にAu,Ag,Ptなどを積層してもよい。
また、上記実施の形態では、Si基板を用いた窒化物半導体装置について説明したが、Si基板に限らず、サファイヤ基板やSiC基板を用いてもよく、サファイヤ基板やSiC基板上に窒化物半導体層を成長させてもよいし、GaN基板にAlGaN層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。また、基板と窒化物半導体層との間にバッファ層を形成してもよいし、窒化物半導体層の第1半導体層と第1半導体層と第2半導体層との間にヘテロ改善層を形成してもよい。
また、上記実施形態では、オーミック電極がGaN層に達するリセス構造のHFETについて説明したが、リセスを形成せずにアンドープAlGaN層上にソース電極およびドレイン電極となるオーミック電極を形成したHFETにこの発明を適用してもよい。
また、この発明の窒化物半導体装置は、2DEGを利用するHFETに限らず、他の構成の電界効果トランジスタであっても同様の効果が得られる。
また、上記実施の形態では、ノーマリーオンタイプのHFETについて説明したが、ノーマリーオフタイプの窒化物半導体装置にこの発明を適用してもよい。また、ショットキー電極に限らず、絶縁ゲート構造の電界効果トランジスタにこの発明を適用してもよい。
この発明の窒化物半導体装置の窒化物半導体は、AlxInyGa1−x−yN(x≦0、y≦0、0≦x+y≦1)で表されるものであればよい。
この発明の具体的な実施の形態について説明したが、この発明は上記実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
1,101 GaN層
2,102 AlGaN層
3,103 2DEG層
10 Si基板
11 ソース電極
12 ドレイン電極
13 ゲート電極
15 AlGaNバッファ層
20,120 窒化物半導体積層体
30,130 絶縁膜
40 層間絶縁膜
41 ビア
42 ドレイン電極パッド
106,109 凹部
111,112 オーミック電極

Claims (7)

  1. 基板と、
    上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
    上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたTiAl系材料からなるオーミック電極と
    を備え、
    上記窒化物半導体積層体は、
    上記基板上に形成された第1の窒化物半導体層と、
    上記第1の窒化物半導体層上に形成されていると共に上記第1の窒化物半導体層とヘテロ界面を形成する第2の窒化物半導体層と
    を有し、
    上記オーミック電極は、
    Alに対するTiの原子数比が、4.0atom%以上かつ40atom%以下であり、かつ、上記ヘテロ界面の近傍に形成される2次元電子ガス層とのコンタクト抵抗が、2Ωmm以下であることを特徴とする窒化物半導体装置。
  2. 請求項1に記載の窒化物半導体装置において、
    上記オーミック電極は、
    上記窒化物半導体積層体上に、TiとAlをTi,Alの順に積層し、450℃以上かつ500℃以下で熱処理を行なって作製されていることを特徴とする窒化物半導体装置。
  3. 請求項1または2に記載の窒化物半導体装置において、
    上記第2の窒化物半導体層を貫通して上記第1の窒化物半導体層の上側の一部に凹部が形成され、上記凹部に上記オーミック電極の少なくとも一部が埋め込まれていることを特徴とする窒化物半導体装置。
  4. 基板と、
    上記基板上に形成されていると共にヘテロ界面を有する窒化物半導体積層体と、
    上記窒化物半導体積層体上または上記窒化物半導体積層体内に少なくとも一部が形成されたTiAl系材料からなるオーミック電極と
    を備え、
    上記窒化物半導体積層体は、
    上記基板上に形成された第1の窒化物半導体層と、
    上記第1の窒化物半導体層上に形成されていると共に上記第1の窒化物半導体層とヘテロ界面を形成する第2の窒化物半導体層と
    を有し、
    上記オーミック電極は、
    上記窒化物半導体積層体上に、TiとAlをTi,Alの順に積層し、450℃以上かつ500℃以下で熱処理を行なって作製され、Alに対するTiの原子数比が4.0atom%以上かつ40atom%以下であることを特徴とする窒化物半導体装置。
  5. 基板上に第1,第2の窒化物半導体層を順に形成して上記第1,第2の窒化物半導体層によるヘテロ界面を有すると共に、上記ヘテロ界面の近傍に2次元電子ガス層が形成されるように、窒化物半導体積層体を形成し、
    上記窒化物半導体積層体上に、TiとAlを、Alに対するTiの原子数比が、4.0atom%以上かつ40atom%以下であるTiAl系材料が形成できるように設け、
    上記TiおよびAlに450℃以上かつ500℃以下で熱処理を行なって、Alに対するTiの原子数比が、4.0atom%以上かつ40atom%以下であるTiAl系材料からなるオーミック電極を形成することを特徴とする窒化物半導体装置の製造方法。
  6. 請求項5に記載の窒化物半導体装置の製造方法において、
    上記オーミック電極は、
    所定の厚さのTi層上に所定の厚さのAl層を積層し、そのTi層とAl層を熱処理して作製することを特徴とする窒化物半導体装置の製造方法。
  7. 請求項5または6に記載の窒化物半導体装置の製造方法において、
    上記窒化物半導体積層体を形成した後、エッチングにより上記第2の窒化物半導体層を貫通して上記第1の窒化物半導体層の上側の一部に凹部を形成し、
    上記オーミック電極は、上記凹部に少なくとも一部が埋め込まれるように、上記窒化物半導体積層体上にTiとAlをスパッタリングして形成することを特徴とする窒化物半導体装置の製造方法。
JP2012036266A 2012-02-22 2012-02-22 窒化物半導体装置およびその製造方法 Pending JP2013172076A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012036266A JP2013172076A (ja) 2012-02-22 2012-02-22 窒化物半導体装置およびその製造方法
PCT/JP2013/054198 WO2013125589A1 (ja) 2012-02-22 2013-02-20 窒化物半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012036266A JP2013172076A (ja) 2012-02-22 2012-02-22 窒化物半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013172076A true JP2013172076A (ja) 2013-09-02

Family

ID=49005771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012036266A Pending JP2013172076A (ja) 2012-02-22 2012-02-22 窒化物半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2013172076A (ja)
WO (1) WO2013125589A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2841717B2 (ja) * 1990-05-24 1998-12-24 住友電気工業株式会社 n型半導体立方晶窒化ホウ素のオーミツク電極
JP2967743B2 (ja) * 1997-01-14 1999-10-25 日本電気株式会社 n型窒化ガリウム系半導体のコンタクト電極及びその形成方法
JP2008172085A (ja) * 2007-01-12 2008-07-24 Sanken Electric Co Ltd 窒化物半導体装置及びその製造方法
JP5163095B2 (ja) * 2007-12-19 2013-03-13 富士通株式会社 半導体装置及びその製造方法
JP2010206110A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体装置

Also Published As

Publication number Publication date
WO2013125589A1 (ja) 2013-08-29

Similar Documents

Publication Publication Date Title
JP5166576B2 (ja) GaN系半導体素子の製造方法
JP5306438B2 (ja) 電界効果トランジスタおよびその製造方法
JP6197957B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014045174A (ja) 窒化物半導体装置
WO2014003047A1 (ja) 窒化物半導体装置の電極構造およびその製造方法並びに窒化物半導体電界効果トランジスタ
WO2014148255A1 (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2013149851A (ja) 窒化物半導体装置
WO2013153927A1 (ja) 窒化物半導体装置
JP5236787B2 (ja) 窒化物半導体装置およびその製造方法
US20150325698A1 (en) Semiconductor device and manufacturing method
WO2014003058A1 (ja) 窒化物半導体装置の電極構造および窒化物半導体電界効果トランジスタ
JP5750382B2 (ja) 窒化物半導体装置
JP2013222800A (ja) 窒化物半導体装置およびその製造方法
WO2014129245A1 (ja) 窒化物半導体装置
JP5220904B2 (ja) GaN系化合物半導体装置
JP2013219273A (ja) 窒化物半導体装置
JP6255508B2 (ja) 窒化物半導体装置
JP6018809B2 (ja) 窒化物半導体装置
WO2013125589A1 (ja) 窒化物半導体装置およびその製造方法
JP2017098448A (ja) 窒化物半導体装置の製造方法
JP5329606B2 (ja) 窒化物半導体装置の製造方法