JP2013168519A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013168519A JP2013168519A JP2012031027A JP2012031027A JP2013168519A JP 2013168519 A JP2013168519 A JP 2013168519A JP 2012031027 A JP2012031027 A JP 2012031027A JP 2012031027 A JP2012031027 A JP 2012031027A JP 2013168519 A JP2013168519 A JP 2013168519A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- carbon
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】電荷保持特性の劣化の抑制、メモリセルの閾値の安定化を達成する半導体記憶装置及びその製造方法を提供すること。
【解決手段】実施形態に係る半導体記憶装置は、基板と、トンネル膜と、メモリセルと、を備える。基板は、シリコンを含む。トンネル膜は、基板の主面上に設けられる。トンネル膜は、第1絶縁膜と、第2絶縁膜と、前記第1絶縁膜と前記第2絶縁膜とのあいだに設けられた中間部と、を有する。メモリセルは、トンネル膜の上に設けられる。メモリセルは、浮遊ゲート電極と、浮遊ゲートの上に設けられた制御ゲート電極と、を有する。中間部は、シリコン及び炭素を含む。
【選択図】図1
【解決手段】実施形態に係る半導体記憶装置は、基板と、トンネル膜と、メモリセルと、を備える。基板は、シリコンを含む。トンネル膜は、基板の主面上に設けられる。トンネル膜は、第1絶縁膜と、第2絶縁膜と、前記第1絶縁膜と前記第2絶縁膜とのあいだに設けられた中間部と、を有する。メモリセルは、トンネル膜の上に設けられる。メモリセルは、浮遊ゲート電極と、浮遊ゲートの上に設けられた制御ゲート電極と、を有する。中間部は、シリコン及び炭素を含む。
【選択図】図1
Description
本発明の実施形態は、半導体記憶装置及びその製造方法に関する。
半導体記憶装置として、トンネル絶縁膜間にシリコンの結晶層を設け、このトンネル絶縁膜の上にフローティングゲートを備えた構造がある。この半導体記憶装置では、電荷保持時間を犠牲にすることなくトンネル時間を短くすることができ、高速で書き込み動作及び消去動作が行われる。このような半導体記憶装置においては、電荷保持特性の劣化の抑制、及びメモリセルの閾値のばらつきの抑制が重要である。
本発明の実施形態は、電荷保持特性の劣化の抑制、及びメモリセルの閾値のばらつきの抑制を図る半導体記憶装置及びその製造方法を提供する。
実施形態に係る半導体記憶装置は、基板と、トンネル膜と、メモリセルと、を備える。
基板は、シリコンを含む。
トンネル膜は、基板の主面上に設けられる。トンネル膜は、第1絶縁膜と、第2絶縁膜と、第1絶縁膜と第2絶縁膜とのあいだに設けられた中間部と、を有する。
メモリセルは、トンネル膜の上に設けられる。メモリセルは、浮遊ゲート電極と、浮遊ゲートの上に設けられた制御ゲート電極と、を有する。
中間部は、シリコン及び炭素を含む。
基板は、シリコンを含む。
トンネル膜は、基板の主面上に設けられる。トンネル膜は、第1絶縁膜と、第2絶縁膜と、第1絶縁膜と第2絶縁膜とのあいだに設けられた中間部と、を有する。
メモリセルは、トンネル膜の上に設けられる。メモリセルは、浮遊ゲート電極と、浮遊ゲートの上に設けられた制御ゲート電極と、を有する。
中間部は、シリコン及び炭素を含む。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図1に表したように、第1の実施形態に係る半導体記憶装置110は、基板10と、トンネル膜20と、メモリセル30と、を備える。
図1は、第1の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図1に表したように、第1の実施形態に係る半導体記憶装置110は、基板10と、トンネル膜20と、メモリセル30と、を備える。
基板10は、シリコンを含む。基板10には、例えばシリコンウェーハやSOI(Silicon On Insulator)基板が用いられる。
トンネル膜20は、基板10の主面10a上に設けられる。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、第1絶縁膜21と第2絶縁膜22とのあいだに設けられた中間部23と、を有する。
第1絶縁膜21及び第2絶縁膜22には、例えば酸化シリコン膜が用いられる。
第1絶縁膜21の厚さは、第2絶縁膜22の厚さよりも薄い。これにより、第1絶縁膜21でのリーク電流が抑制される。
トンネル膜20の厚さは、例えば10ナノメートル(nm)程度である。また、中間部23の厚さは、例えば5nm以下、好ましくは2nm以下である。
第1絶縁膜21の厚さは、第2絶縁膜22の厚さよりも薄い。これにより、第1絶縁膜21でのリーク電流が抑制される。
トンネル膜20の厚さは、例えば10ナノメートル(nm)程度である。また、中間部23の厚さは、例えば5nm以下、好ましくは2nm以下である。
メモリセル30は、トンネル膜20の上に設けられる。メモリセル30は、フローティングゲート(浮遊ゲート電極)31と、フローティングゲート31の上に設けられたコントロールゲート(制御ゲート電極)32と、を有する。フローティングゲート31と、コントロールゲート32と、のあいだには、層間絶縁膜33が設けられる。
半導体記憶装置110においては、トンネル膜20の上に複数のメモリセル30が設けられている。複数のメモリセル30は、主面10aに沿って所定の間隔で設けられる。
このような半導体記憶装置110において、中間部23はシリコン及び炭素を含んでいる。半導体記憶装置110では、中間部23はシリコンの結晶層23Lを含む。この結晶層23Lには炭素が添加されている。結晶層23Lには、シリコンの結晶に炭素が添加されたもののほか、炭化シリコンの結晶が含まれていてもよい。
このようなシリコン及び炭素を含む中間部23を備えた半導体記憶装置110では、炭素を含まない中間層を備えた半導体記憶装置に比べて電荷保持特性の劣化の抑制、及びメモリセル30の閾値のばらつきの抑制が達成される。
図2(a)及び(b)は、バンド構造を例示する図である。
図2(a)には、本実施形態に係る半導体記憶装置110の構造におけるエネルギーバンドが示される。図2(b)には、参考例に係る半導体記憶装置200の構造におけるエネルギーバンドが示される。図2(a)及び(b)のいずれにおいても、破線FLはフェルミ準位を表している。参考例に係る半導体記憶装置200において、中間部230はシリコン層である。中間部230であるシリコン層には炭素は添加されていない。
図2(a)には、本実施形態に係る半導体記憶装置110の構造におけるエネルギーバンドが示される。図2(b)には、参考例に係る半導体記憶装置200の構造におけるエネルギーバンドが示される。図2(a)及び(b)のいずれにおいても、破線FLはフェルミ準位を表している。参考例に係る半導体記憶装置200において、中間部230はシリコン層である。中間部230であるシリコン層には炭素は添加されていない。
図2(a)に表した本実施形態に係る半導体記憶装置110では、中間部23のコンダクションバンドが、図2(b)に表した半導体記憶装置200の中間部230のコンダクションバンドに比べて上昇している。これは、中間部23に、シリコンよりもバンドギャップの大きな炭素が添加されているためである。
このように、中間部23のコンダクションバンドが上昇すると、読み込み時相当のトンネル電界においては、リーク電流が抑制される。一方、書き込み時相当の電界では第1絶縁膜21(例えば、酸化シリコン膜)のFN(Fowler-Nordheim)トンネル電流よりもリーク電流が増大する。さらに、中間部23のコンダクションバンドの上昇に伴い、電荷保持特性が向上する。
また、中間部23のコンダクションバンドの上昇に伴い、電子がフローティングゲート31からセル間領域を介して隣り合うメモリセル30のフローティングゲート31へ移動することを抑制する。そのため電子のいわゆる横抜けに起因したメモリセルトランジスタの閾値のばらつきが抑制される。
また、中間部23のシリコンに炭素が含まれていることで、中間部23の形成以降の熱工程で、中間部23のシリコンの微結晶が酸化されることを抑制する。これにより、中間部23の消失が防止される。
図3(a)〜図6(b)は、第1の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図3(a)に表したように、シリコンの基板10の主面10aに形成された自然酸化膜をDHF(希フッ酸)でウェットエッチングした後、第1絶縁膜21になる例えば酸化シリコン膜(SiO2膜)を形成する。第1絶縁膜21になるSiO2膜は、例えば1〜10torr、700℃以上の減圧環境にて、酸化ガス(例えば、O2)を用いて数nmの厚さで形成される。
先ず、図3(a)に表したように、シリコンの基板10の主面10aに形成された自然酸化膜をDHF(希フッ酸)でウェットエッチングした後、第1絶縁膜21になる例えば酸化シリコン膜(SiO2膜)を形成する。第1絶縁膜21になるSiO2膜は、例えば1〜10torr、700℃以上の減圧環境にて、酸化ガス(例えば、O2)を用いて数nmの厚さで形成される。
次に、図3(b)に表したように、第1絶縁膜21の上に、中間部23になるシリコン膜(Si膜)を形成する。中間部23になるSi膜は、1〜10torr、350℃〜600℃の減圧環境にて、シリコンを含むガス(シリコン系ガス)としてSi2H6、炭素を含むガス(炭素系ガス)としてC2H4を同時に流すことで形成される。
次に、図3(c)に表したように、中間部23の上に、第2絶縁膜22になるSiO2膜を形成する。第2絶縁膜22になるSiO2膜は、1〜10torrの減圧環境下において、シリコン系ガスとしてTDMAS(テトラジメチルアミノシラン)、酸化系ガスとしてオゾンを用いて成膜される。成膜後、膜質改善のため、700℃以上の減圧環境下で、窒素(N2)ガスを用いてアニールされる。
これにより、第1絶縁膜21、中間部23及び第2絶縁膜22を含むトンネル膜20が形成される。
これにより、第1絶縁膜21、中間部23及び第2絶縁膜22を含むトンネル膜20が形成される。
次に、図4(a)に表したように、トンネル膜20の上に、フローティングゲート31になる多結晶シリコン膜を形成する。フローティングゲート31になる多結晶シリコン膜は、例えば400℃〜700℃程度、1〜10torr程度の減圧環境下で、シリコン系ガスとしてSiH4を用いて成膜された後、多結晶化するために700℃以上の温度でアニールされる。この際のアニールガスとしては、例えばN2が用いられる。
次に、図4(b)に表したように、アクティブエリア(AA)の素子分離のために、フローティングゲート31、中間部23を含むトンネル膜20及び基板10の一部を、例えば反応性イオンエッチングやウェットエッチングによって開口する。
次に、図4(c)に表したように、先の工程で形成した開口部に、絶縁膜24として例えばPSZ(Polysilazane)を埋め込む。PSZは、200℃以上の温度でデンシファイ処理(緻密化処理)のためにアニールされる。その後、表面をCMP(Chemical Mechanical Polishing)等でフローティングゲート31が露出するまで削る。その後、図5(a)に表したように、絶縁膜24であるPSZのみウェットエッチングする。
次に、図5(b)に表したように、フローティングゲート31の上に、層間絶縁膜33になる例えばSiO2膜を形成する。層間絶縁膜33になるSiO2膜は、1〜10torrの減圧環境下において、シリコン系ガスとしてTDMAS、酸化系ガスとしてオゾンを用いて成膜される。成膜後、膜質改善のため、700℃以上の減圧環境下で、N2ガスを用いてアニールされる。
次に、図6(a)に表したように、層間絶縁膜33の上にコントロールゲート32になる多結晶シリコン膜を形成する。コントロールゲート32になる多結晶シリコン膜は、例えば400℃〜700℃程度、1〜10torr程度の減圧環境下で、シリコン系ガスとしてSiH4を用いて成膜された後、多結晶化させるために700℃以上の温度でアニールされる。この際のアニールガスとしては、例えばN2が用いられる。
次に、図6(b)に表したように、コントロールゲート32の分離を行う。なお、図6(b)は、図3(a)〜図6(a)に表した断面図の方向と直交する方向の断面図を表している。コントロールゲート32の分離を行なうため、例えば、反応性イオンエッチングやウェットエッチングによって、コントロールゲート32になる多結晶シリコン膜、層間絶縁膜33及びフローティングゲート31を加工する。なお、この際にトンネル膜20の加工は行なわない。
このような方法によって、半導体記憶装置110が完成する。
このような方法によって、半導体記憶装置110が完成する。
上記の製造方法において、第1絶縁膜21及び第2絶縁膜22の形成でウェットエッチングする場合の薬液は、DHF以外の薬液でもよい。第1絶縁膜21になるSiO2膜形成時の酸化ガスは、オゾン、H2O、またはそれ以外のガスでもよい。
中間部23におけるSi膜の形成時のシリコン系ガスは、SiH4、SiH2Cl2、またはこれら以外のガスでもよく、同時に流す炭素系ガスは、CH4、またはそれ以外の炭化水素ガスでもよいし、炭素を含むガスでもよい。また、シリコン原料と炭素原料としてTDMASなどシリコン有機ガスを用いてもよい。また、中間部23の形成でSi膜を形成する際にはシリコン系ガスと炭素系ガスの他にO2、NO、またはそれ以外のガスを同時に流し、成膜してもよい。
第2絶縁膜22になるSiO2膜形成時のシリコン系ガスは、SiH4、Si2H6、またはそれ以外のガスでもよく、酸化系ガスは、O2、H2O、またはそれ以外のガスでもよい。第2絶縁膜22になるSiO2成膜後の熱工程におけるガスは、O2、H2O、またはそれ以外のガスでもよい。また、第1絶縁膜21及び第2絶縁膜22は、SiN、SiON、またはそれ以外の材料でもよい。
フローティングゲート31の形成で用いるシリコン系ガスは、Si2H6、SiH2Cl2、またはそれ以外のガスでもよい。また、フローティングゲート31は、n形またはp形半導体でもよく、成膜時においてシリコン系ガスに加えて、不純物添加ガスとしてPH4、BCl3、またはそれ以外のガスでもよい。フローティングゲート31の形成でSi層を多結晶化する際のガスは、O2、H2、またはそれ以外のガスでもよい。
素子分離の絶縁膜24としては、シリコン系ガスとしてTDMAS、酸化ガスしてオゾンでSiO2を形成してもよく、またそれ以外の絶縁膜でもよい。
フローティングゲート31の上の層間絶縁膜33の形成におけるSiO2膜形成時のシリコン系ガスは、SiH4、Si2H6、またはそれ以外のガスでもよく、酸化系ガスは、O2、H2O、またはそれ以外のガスでもよい。層間絶縁膜33になるSiO2成膜後の熱工程におけるガスは、O2、H2O、またはそれ以外のガスでもよい。また、層間絶縁膜33は、SiN、SiON、またはそれ以外の材料でもよい。
コントロールゲート32の形成におけるシリコン系ガスは、Si2H6、Si2Cl6、またはそれ以外のガスでもよい。また、コントロールゲート32は、n形またはp形半導体でもよく、成膜時においてシリコン系ガスに加えて、不純物添加ガスとしてPH4、BCl3、またはそれ以外のガスでもよい。Si層を多結晶化する際のガスは、O2、H2、またはそれ以外のガスでもよい。
中間部23のシリコンに炭素が添加されていることで、中間部23の成膜後に行う熱工程で、中間部23のシリコンの酸化が抑制され、Si層の消失が抑制される。これにより、メモリセルトランジスタの閾値のばらつきを抑制し、電荷保持特性の安定した半導体記憶装置110が製造される。
(第2の実施形態)
図7は、第2の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図7に表したように、第2の実施形態に係る半導体記憶装置120は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置120においては、図1に表した半導体記憶装置110と比べて、中間部23にシリコンの結晶粒23Gが含まれる点で相違する。結晶粒23Gには炭素が添加されている。結晶粒23Gには、シリコンの結晶の塊に炭素が添加されたもののほか、炭化シリコンの結晶の塊が含まれていてもよい。結晶粒23Gの大きさは、例えば5nm以下、好ましくは2nm以下である。
図7は、第2の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図7に表したように、第2の実施形態に係る半導体記憶装置120は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置120においては、図1に表した半導体記憶装置110と比べて、中間部23にシリコンの結晶粒23Gが含まれる点で相違する。結晶粒23Gには炭素が添加されている。結晶粒23Gには、シリコンの結晶の塊に炭素が添加されたもののほか、炭化シリコンの結晶の塊が含まれていてもよい。結晶粒23Gの大きさは、例えば5nm以下、好ましくは2nm以下である。
このような中間部23を備えた半導体記憶装置120では、半導体記憶装置110と同様に電荷保持特性の劣化の抑制、及びメモリセル30の閾値のばらつきの抑制が達成される。
また、中間部23に結晶粒23Gが含まれることで、結晶層23Lに比べて中間部23のコンダクションバンドが上昇する。これは、結晶粒23Gの量子閉じ込め効果及びクーロンブロッケードが3次元的に作用するためである。これにより、半導体記憶装置120の電荷保持特性が向上する。
図8(a)〜(c)は、第2の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図8(a)に表したように、シリコンの基板10の主面10aに形成された自然酸化膜をDHFでウェットエッチングした後、第1絶縁膜21になる例えばSiO2膜を形成する。第1絶縁膜21になるSiO2膜は、例えば1〜10torr、700℃以上の減圧環境にて、酸化ガス(例えば、O2)を用いて数nmの厚さで形成される。
先ず、図8(a)に表したように、シリコンの基板10の主面10aに形成された自然酸化膜をDHFでウェットエッチングした後、第1絶縁膜21になる例えばSiO2膜を形成する。第1絶縁膜21になるSiO2膜は、例えば1〜10torr、700℃以上の減圧環境にて、酸化ガス(例えば、O2)を用いて数nmの厚さで形成される。
次に、図8(b)に表したように、第1絶縁膜21の上に、中間部23になるSi膜を形成する。中間部23になるSi膜は、1〜10torr、350℃〜600℃の減圧環境にて、シリコン系ガスとしてSi2H6、炭素を含む炭素系ガスとしてC2H4を同時に流すことで形成される。これによりSi膜に炭素が添加される。
このSi膜を形成した後、例えば600℃以上、800torr以下の微減圧環境下にて、N2ガスを使用して加熱することで、Si層を多結晶化するとともに粒状にする。Si層を粒状にすることで結晶粒23Gが形成される。
次に、図8(c)に表したように、中間部23の上に、第2絶縁膜22になる例えばSiO2膜を形成する。第2絶縁膜22になるSiO2膜は、1〜10torrの減圧環境下において、シリコン系ガスとしてTDMAS、酸化系ガスとしてオゾンを用いて成膜される。成膜後、膜質改善のため、700℃以上の減圧環境下で、窒素(N2)ガスを用いてアニールされる。
これにより、第1絶縁膜21、中間部23及び第2絶縁膜22を含むトンネル膜20が形成される。中間部23には、結晶粒23Gが含まれる。結晶粒23Gには、シリコン及び炭素が含まれる。結晶粒23Gの大きさは、例えば5nm以下である。
これにより、第1絶縁膜21、中間部23及び第2絶縁膜22を含むトンネル膜20が形成される。中間部23には、結晶粒23Gが含まれる。結晶粒23Gには、シリコン及び炭素が含まれる。結晶粒23Gの大きさは、例えば5nm以下である。
その後の工程は、図4(a)〜図6(b)に表した半導体記憶装置110の製造工程と同様である。これにより、半導体記憶装置120が完成する。
この製造方法では、中間部23の結晶粒23Gにシリコン及び炭素が含まれるため、中間部23の成膜後に行う熱工程で、中間部23のシリコンの酸化が抑制され、シリコンの結晶粒の消失が抑制される。これにより、メモリセルトランジスタの閾値のばらつきを抑制し、電荷保持特性の安定した半導体記憶装置120が製造される。
この製造方法では、中間部23の結晶粒23Gにシリコン及び炭素が含まれるため、中間部23の成膜後に行う熱工程で、中間部23のシリコンの酸化が抑制され、シリコンの結晶粒の消失が抑制される。これにより、メモリセルトランジスタの閾値のばらつきを抑制し、電荷保持特性の安定した半導体記憶装置120が製造される。
(第3の実施形態)
図9は、第3の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図9に表したように、第3の実施形態に係る半導体記憶装置130は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置130においては、図1に表した半導体記憶装置110と比べて、中間部23に含まれる炭素の濃度分布が相違する。
図9は、第3の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図9に表したように、第3の実施形態に係る半導体記憶装置130は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置130においては、図1に表した半導体記憶装置110と比べて、中間部23に含まれる炭素の濃度分布が相違する。
半導体記憶装置130における中間部23は、基板10の主面10aの法線方向にみてメモリセル30と重なる第1領域231と、法線方向にみてメモリセル30と重ならない第2領域232と、を有する。そして、第2領域232の炭素の濃度は、第1領域231の炭素の濃度よりも高い。例えば、第2領域232の炭素の平均濃度は、第1領域231の炭素の平均濃度よりも高い。
このような中間部23を備えた半導体記憶装置130では、半導体記憶装置110と同様に電荷保持特性の劣化の抑制、及びメモリセル30の閾値のばらつきの抑制が達成される。
また、第2領域232の炭素の濃度が、第1領域231の炭素の濃度よりも高いことで、隣り合うメモリセル30の間の誘電率が下がる。このため、フローティングゲート31と、これに隣接する書き込み対象のメモリセル30との間の容量が下がり、書き込み動作時において、隣りのメモリセル30への書き込み時の電界を緩和させ、誤書き込みが抑制される。
図10(a)〜図11(b)は、第3の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図3(a)〜図6(a)に表した製造工程と同様な工程によって、コントロールゲート32まで形成する。
先ず、図3(a)〜図6(a)に表した製造工程と同様な工程によって、コントロールゲート32まで形成する。
次に、図10(a)に表したように、コントロールゲート32の上にマスクMを形成する。マスクMには、例えばSiNが用いられる。SiNは、800℃程度、1〜10torr程度の減圧環境下にて、シリコン系ガスとしてSiH2Cl2、窒素系ガスとしてNH3を用いて成膜される。マスクMの上にはレジストRを形成し、パターニングしておく。
次に、図10(b)に表したように、レジストRを介して例えばウェットエッチングや反応性イオンエッチングでマスクM、コントロールゲート32、層間絶縁膜33及びフローティングゲート31を開口する。
その後、レジストRを除去し、マスクMを介して上部から炭素を注入する。これにより、図11(a)に表したように、中間部23の第1領域231よりも炭素の濃度の高い第2領域232が形成される。炭素を注入した後は、例えばN2ガスでアニールを行う。
次に、図11(b)に表したように、マスクMであるSiNを例えばウェットエッチングや反応性イオンエッチングで取り除き、メモリセル30を形成する。
このような方法によって、半導体記憶装置130が完成する。
このような方法によって、半導体記憶装置130が完成する。
なお、マスクMになるSiNを形成するには、シリコン系ガスとして、SiH4、Si2H6、またはそれ以外のガスを用いてもよく、窒素系ガスとして、NO、N2O、またはそれ以外のガスを用いてもよい。また、マスクMとしてはSiN以外を用いてもよい。
この製造方法では、中間部23の炭素の濃度が高い第2領域232が、例えばSiOC膜になる。これにより、隣り合うメモリセル30の間の誘電率が下がる。したがって、フローティングゲート31と、これに隣接する書き込み対象のメモリセル30との間の容量が下がり、書き込み動作時において、隣りのメモリセル30への書き込み時の電界を緩和させ、誤書き込みが抑制される。
(第4の実施形態)
図12、第4の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図12に表したように、第4の実施形態に係る半導体記憶装置140は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置140においては、図7に表した半導体記憶装置120と比べて、中間部23の結晶粒23Gに含まれる炭素の濃度分布が相違する。
図12、第4の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図12に表したように、第4の実施形態に係る半導体記憶装置140は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置140においては、図7に表した半導体記憶装置120と比べて、中間部23の結晶粒23Gに含まれる炭素の濃度分布が相違する。
半導体記憶装置140における中間部23は、基板10の主面10aの法線方向にみてメモリセル30と重なる第1領域231と、法線方向にみてメモリセル30と重ならない第2領域232と、を有する。そして、第2領域232の炭素の濃度は、第1領域231の炭素の濃度よりも高い。例えば、第2領域232の炭素の平均濃度は、第1領域231の炭素の平均濃度よりも高い。
このような中間部23を備えた半導体記憶装置140では、半導体記憶装置130と同様な効果に加え、結晶粒23Gの量子閉じ込め効果によって、半導体記憶装置140の電荷保持特性が向上する。
また、中間部23に結晶粒23Gが含まれることで、結晶層23Lに比べて中間部23のコンダクションバンドが上昇する。これは、結晶粒23Gの量子閉じ込め効果及びクーロンブロッケードが3次元的に作用するためである。これにより、半導体記憶装置140の電荷保持特性が向上する。
また、中間部23に結晶粒23Gが含まれることで、結晶層23Lに比べて中間部23のコンダクションバンドが上昇する。これは、結晶粒23Gの量子閉じ込め効果及びクーロンブロッケードが3次元的に作用するためである。これにより、半導体記憶装置140の電荷保持特性が向上する。
図13(a)〜図14(b)は、第4の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図8(a)〜(c)及び図4(a)〜図6(a)に表した半導体記憶装置120の製造工程と同様な工程により、コントロールゲート32を形成する。
先ず、図8(a)〜(c)及び図4(a)〜図6(a)に表した半導体記憶装置120の製造工程と同様な工程により、コントロールゲート32を形成する。
次に、図13(a)に表したように、コントロールゲート32の上にマスクMを形成する。マスクMには、例えばSiNが用いられる。SiNは、800℃程度、1〜10torr程度の減圧環境下にて、シリコン系ガスとしてSiH2Cl2、窒素系ガスとしてNH3を用いて成膜される。マスクMの上にはレジストRを形成し、パターニングしておく。
次に、図13(b)に表したように、レジストRを介して例えばウェットエッチングや反応性イオンエッチングでマスクM、コントロールゲート32、層間絶縁膜33及びフローティングゲート31を開口する。
その後、レジストRを除去し、マスクMを介して上部から炭素を注入する。これにより、図14(a)に表したように、結晶粒23Gが形成された中間部23の第1領域231よりも炭素の濃度の高い第2領域232が形成される。炭素を注入した後は、例えばN2ガスでアニールを行う。
次に、図14(b)に表したように、マスクMであるSiNを例えばウェットエッチングや反応性イオンエッチングで取り除き、メモリセル30を形成する。
このような方法によって、半導体記憶装置140が完成する。
このような方法によって、半導体記憶装置140が完成する。
この製造方法では、中間部23の結晶粒23Gにおける炭素の濃度が高い第2領域232が、例えばSiOCになる。これにより、隣り合うメモリセル30の間の誘電率が下がる。したがって、フローティングゲート31と、これに隣接する書き込み対象のメモリセル30との間の容量が下がり、書き込み動作時において、隣りのメモリセル30への書き込み時の電界を緩和させ、誤書き込みが抑制される。
(第5の実施形態)
図15は、第5の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図15に表したように、第5の実施形態に係る半導体記憶装置150は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置150においては、図1に表した半導体記憶装置110と比べて、中間部23に含まれる炭素の濃度分布が相違する。
図15は、第5の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図15に表したように、第5の実施形態に係る半導体記憶装置150は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置150においては、図1に表した半導体記憶装置110と比べて、中間部23に含まれる炭素の濃度分布が相違する。
半導体記憶装置150における中間部23は、基板10の主面10aの法線方向にみてメモリセル30と重なる第1領域231と、法線方向にみてメモリセル30と重ならない第2領域232と、を有する。そして、第2領域232の炭素の濃度は、第1領域231の炭素の濃度よりも低い。例えば、第2領域232の炭素の平均濃度は、第1領域231の炭素の平均濃度よりも低い。
このような中間部23を備えた半導体記憶装置150では、半導体記憶装置110と同様に電荷保持特性の劣化の抑制、及びメモリセル30の閾値のばらつきの抑制が達成される。
また、第2領域232の炭素の濃度が、第1領域231の炭素の濃度よりも低いことで、隣り合うメモリセル30の間のバリアハイトが高くなる。このため、フローティングゲート31からトンネル膜20の中間部23を介して隣り合うメモリセル30のフローティングゲート31への電子の移動を抑制する。これにより、隣り合うメモリセル30の間の電荷のいわゆる横抜けが抑制され、半導体記憶装置150の電荷保持特性が向上する。
図16(a)〜(b)は、第5の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図3(a)〜図6(b)に表した製造工程と同様な工程で、メモリセル30の形成を行う。
先ず、図3(a)〜図6(b)に表した製造工程と同様な工程で、メモリセル30の形成を行う。
次に、図16(a)に表したように、酸化ガスとして酸素を用いてラジカル、イオンによる異方性酸化を行う。これにより、図16(b)に表したように、中間部23の結晶層23Lにおけるメモリセル30の間の領域セル間の領域、すなわち第2領域232を酸化し、結晶層23Lに含まれている炭素を除去する。
このときの酸化ガスは、H2O、オゾンでもよく、またそれ以外の酸化ガスでもよい。また、異方性酸化以外として、酸化ガスを注入するようにしてもよく、そのほかの異方性を利用した方法によって酸化種を結晶層23Lに与えてもよい。これにより、第2領域232の炭素の平均濃度が、第1領域231の炭素の平均濃度よりも低くなる。
このような方法によって、半導体記憶装置150が完成する。
このような方法によって、半導体記憶装置150が完成する。
この製造方法では、メモリセル30によるセルフアラインによって第2領域232の炭素が除去される。これにより、結晶層23Lの第2領域232は、SiO2になる。第2領域232がSiO2になることで、Siの場合に比べてバリアハイトが高くなり、隣り合うメモリセル30の間の電荷のいわゆる横抜けが抑制され、半導体記憶装置150の電荷保持特性が向上する。
(第6の実施形態)
図17は、第6の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図17に表したように、第6の実施形態に係る半導体記憶装置160は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置160においては、図7に表した半導体記憶装置120と比べて、中間部23の結晶粒23Gに含まれる炭素の濃度分布が相違する。
図17は、第6の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図17に表したように、第6の実施形態に係る半導体記憶装置160は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置160においては、図7に表した半導体記憶装置120と比べて、中間部23の結晶粒23Gに含まれる炭素の濃度分布が相違する。
半導体記憶装置160における中間部23は、基板10の主面10aの法線方向にみてメモリセル30と重なる第1領域231と、法線方向にみてメモリセル30と重ならない第2領域232と、を有する。そして、第2領域232の炭素の濃度は、第1領域231の炭素の濃度よりも低い。例えば、第2領域232の炭素の平均濃度は、第1領域231の炭素の平均濃度よりも低い。
このような中間部23を備えた半導体記憶装置160では、半導体記憶装置130と同様な効果に加え、結晶粒23Gの量子閉じ込め効果によって、半導体記憶装置160の電荷保持特性が向上する。
また、第2領域232の炭素の濃度が、第1領域231の炭素の濃度よりも低いことで、隣り合うメモリセル30の間のバリアハイトが高くなる。このため、フローティングゲート31からトンネル膜20の中間部23を介して隣り合うメモリセル30のフローティングゲート31への電子の移動を抑制する。これにより、隣り合うメモリセル30の間の電荷のいわゆる横抜けが抑制され、半導体記憶装置160の電荷保持特性が向上する。
図18(a)〜(b)は、第6の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図8(a)〜(c)及び図4(a)〜図6(a)に表した半導体記憶装置120の製造工程と同様な工程により、メモリセル30の形成を行う。
先ず、図8(a)〜(c)及び図4(a)〜図6(a)に表した半導体記憶装置120の製造工程と同様な工程により、メモリセル30の形成を行う。
次に、図18(a)に表したように、酸化ガスとして酸素を用いてラジカル、イオンによる異方性酸化を行う。これにより、図18(b)に表したように、中間部23の結晶粒23Gにおけるメモリセル30の間の領域セル間の領域、すなわち第2領域232を酸化し、結晶粒23Gに含まれている炭素を除去する。
このときの酸化ガスは、H2O、オゾンでもよく、またそれ以外の酸化ガスでもよい。また、異方性酸化以外として、酸化ガスを注入するようにしてもよく、そのほかの異方性を利用した方法によって酸化種を結晶粒23Gに与えてもよい。これにより、第2領域232の炭素の平均濃度が、第1領域231の炭素の平均濃度よりも低くなる。
このような方法によって、半導体記憶装置160が完成する。
このような方法によって、半導体記憶装置160が完成する。
この製造方法では、メモリセル30によるセルフアラインによって第2領域232の炭素が除去される。これにより、結晶粒23Gの第2領域232は、SiO2になる。第2領域232がSiO2になることで、Siの場合に比べてバリアハイトが高くなり、隣り合うメモリセル30の間の電荷のいわゆる横抜けが抑制され、半導体記憶装置160の電荷保持特性が向上する。
(第7の実施形態)
図19は、第7の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図19に表したように、第7の実施形態に係る半導体記憶装置170は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置170においては、図1に表した半導体記憶装置110と比べて、中間部23の構造が相違する。
図19は、第7の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図19に表したように、第7の実施形態に係る半導体記憶装置170は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置170においては、図1に表した半導体記憶装置110と比べて、中間部23の構造が相違する。
半導体記憶装置170における中間部23は、少なくともシリコンを含む中央層23Aと、少なくとも炭素を含む第1炭素層23Bと、を有する。第1炭素層23Bは、中央層23Aと第1絶縁膜21とのあいだ、及び中央層23Aと第2絶縁膜22とのあいだ、に設けられる。すなわち、第1炭素層23Bは、中間部23の第1絶縁膜21側及び第2絶縁膜22側の界面に設けられる。
このような第1炭素層23Bを備えた半導体記憶装置170では、中央層23Aに含まれるSi層のコンダクションバンドが上昇する。中間部23のコンダクションバンドが上昇すると、読み込み時相当のトンネル電界においては、リーク電流が抑制され、書き込み時相当の電界では第1絶縁膜21のFNトンネル電流よりもリーク電流が増大する。さらに、中間部23のコンダクションバンドの上昇に伴い、電荷保持特性が向上する。
また、中間部23のコンダクションバンドの上昇に伴い、フローティングゲート31から電子がセル間領域の基板10を介して隣接セルのフローティングゲート31へ移動することを抑制する。そのため電子のいわゆる横抜けによるメモリセルトランジスタの閾値のばらつきが抑制される。
図20(a)〜(d)は、第7の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図20(a)に表したように、シリコンの基板10の主面に形成された自然酸化膜をDHFでウェットエッチングした後、第1絶縁膜21になるSiO2膜を形成する。第1絶縁膜21になるSiO2膜は、例えば1〜10torr、700℃以上の減圧環境にて、酸化ガス(例えば、O2)を用いて数nmの厚さで形成される。
先ず、図20(a)に表したように、シリコンの基板10の主面に形成された自然酸化膜をDHFでウェットエッチングした後、第1絶縁膜21になるSiO2膜を形成する。第1絶縁膜21になるSiO2膜は、例えば1〜10torr、700℃以上の減圧環境にて、酸化ガス(例えば、O2)を用いて数nmの厚さで形成される。
次に、図20(b)に表したように、第1絶縁膜21の上に、中間部23になるSi膜を形成する。中間部23になるSi膜は、1〜10torr、350℃〜600℃の減圧環境にて、シリコン系ガスとしてSi2H6、炭素系ガスとしてC2H4を同時に流すことで形成される。
次に、図20(c)に表したように、中間部23の界面に炭素を添加するため、1〜10torr、300℃〜900℃程度の減圧環境下で、炭素系ガスとしてC2H4ガスでアニールする。炭素系ガスとして炭化水素ガスを用いてもよい。これにより、中間部23の界面に第1炭素層23Bが形成される。中間部23の内側には中央層23Aが残される。
次に、図20(d)に表したように、中間部23の上に、第2絶縁膜22になるSiO2膜を形成する。第2絶縁膜22になるSiO2膜は、1〜10torrの減圧環境下において、シリコン系ガスとしてTDMAS、酸化系ガスとしてオゾンを用いて成膜される。成膜後、膜質改善のため、700℃以上の減圧環境下で、窒素(N2)ガスを用いてアニールされる。
これにより、第1絶縁膜21、中間部23及び第2絶縁膜22を含むトンネル膜20が形成される。
これにより、第1絶縁膜21、中間部23及び第2絶縁膜22を含むトンネル膜20が形成される。
その後の工程は、図4(a)〜図6(b)に表した半導体記憶装置110の製造工程と同様である。これにより、半導体記憶装置170が完成する。
この製造方法では、中間部23に第1炭素層23Bが設けられていることで、中間部23の成膜後に行う熱工程で、中間部23のシリコンの酸化が抑制され、Si層の消失が抑制される。これにより、メモリセルトランジスタの閾値のばらつきを抑制し、電荷保持特性の安定した半導体記憶装置170が製造される。
(第8の実施形態)
図21は、第8の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図21に表したように、第8の実施形態に係る半導体記憶装置180は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置180においては、図1に表した半導体記憶装置110と比べて、中間部23の構造が相違する。
図21は、第8の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図21に表したように、第8の実施形態に係る半導体記憶装置180は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置180においては、図1に表した半導体記憶装置110と比べて、中間部23の構造が相違する。
半導体記憶装置180における中間部23は、シリコンの結晶粒23Gを含む。また、中間部23は、少なくとも炭素を含む第2炭素層23Cを有する。第2炭素層23Cは、結晶粒23Gの周りを囲むように設けられる。
このような第2炭素層23Cを備えた半導体記憶装置180では、シリコンの結晶粒23G、すなわち中間部23のコンダクションバンドが上昇し、読み込み時相当のトンネル電界においては、リーク電流が抑制され、書き込み時相当の電界では第1絶縁膜21のFNトンネル電流よりもリーク電流が増大する。さらに、中間部23のコンダクションバンドの上昇に伴い、電荷保持特性が向上する。
図22(a)〜(d)は、第8の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図22(a)に表したように、シリコンの基板10の主面に形成された自然酸化膜をDHFでウェットエッチングした後、第1絶縁膜21になるSiO2膜を形成する。第1絶縁膜21になるSiO2膜は、例えば1〜10torr、700℃以上の減圧環境にて、酸化ガス(例えば、O2)を用いて数nmの厚さで形成される。
先ず、図22(a)に表したように、シリコンの基板10の主面に形成された自然酸化膜をDHFでウェットエッチングした後、第1絶縁膜21になるSiO2膜を形成する。第1絶縁膜21になるSiO2膜は、例えば1〜10torr、700℃以上の減圧環境にて、酸化ガス(例えば、O2)を用いて数nmの厚さで形成される。
次に、図22(b)に表したように、第1絶縁膜21の上に、中間部23になるSi膜を形成する。中間部23になるSi膜は、1〜10torr、350℃〜600℃の減圧環境にて、シリコン系ガスとしてSi2H6、炭素を含む炭素系ガスとしてC2H4を同時に流すことで形成される。
このSi膜を形成した後、例えば600℃以上、800torr程度の微減圧環境下にて、N2ガスを使用して加熱することで、Si層を多結晶化するとともに粒径状にする。これにより、シリコンの結晶粒23Gが形成される。
次に、図22(c)に表したように、結晶粒23Gの界面に第2炭素層23Cを形成するため、1〜10torr、300℃〜900℃程度の減圧環境下で、炭素系ガスとしてC2H4ガスを用いてアニールする。炭素系ガスとして炭化水素ガスを用いてもよい。これにより、結晶粒23Gの周りを囲むように第2炭素層23Cが形成される。
次に、図22(d)に表したように、中間部23の上に、第2絶縁膜22になるSiO2膜を形成する。第2絶縁膜22になるSiO2膜は、1〜10torrの減圧環境下において、シリコン系ガスとしてTDMAS、酸化系ガスとしてオゾンを用いて成膜される。成膜後、膜質改善のため、700℃以上の減圧環境下で、窒素(N2)ガスを用いてアニールされる。
これにより、第1絶縁膜21、中間部23及び第2絶縁膜22を含むトンネル膜20が形成される。中間部23には、結晶粒23Gと、結晶粒23Gの周りを囲む第2炭素層23Cと、が含まれる。
これにより、第1絶縁膜21、中間部23及び第2絶縁膜22を含むトンネル膜20が形成される。中間部23には、結晶粒23Gと、結晶粒23Gの周りを囲む第2炭素層23Cと、が含まれる。
その後の工程は、図4(a)〜図6(b)に表した半導体記憶装置110の製造工程と同様である。これにより、半導体記憶装置180が完成する。
この製造方法では、中間部23に第2炭素層23Cが設けられていることで、中間部23の成膜後に行う熱工程で、結晶粒23Gのシリコンの酸化が抑制され、シリコンの消失が抑制される。これにより、メモリセルトランジスタの閾値のばらつきを抑制し、電荷保持特性の安定した半導体記憶装置180が製造される。
この製造方法では、中間部23に第2炭素層23Cが設けられていることで、中間部23の成膜後に行う熱工程で、結晶粒23Gのシリコンの酸化が抑制され、シリコンの消失が抑制される。これにより、メモリセルトランジスタの閾値のばらつきを抑制し、電荷保持特性の安定した半導体記憶装置180が製造される。
(第9の実施形態)
図23は、第9の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図23に表したように、第9の実施形態に係る半導体記憶装置190は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置190においては、図19に表した半導体記憶装置170と比べて、中間部23に含まれる炭素の濃度分布が相違する。
図23は、第9の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図23に表したように、第9の実施形態に係る半導体記憶装置190は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置190においては、図19に表した半導体記憶装置170と比べて、中間部23に含まれる炭素の濃度分布が相違する。
半導体記憶装置190における中間部23は、中央層23Aと、第1炭素層23Bと、を有する。中間部23は、基板10の主面10aの法線方向にみてメモリセル30と重なる第1領域231と、法線方向にみてメモリセル30と重ならない第2領域232と、を有する。そして、第2領域232の炭素の濃度は、第1領域231の炭素の濃度よりも高い。例えば、第2領域232の炭素の平均濃度は、第1領域231の炭素の平均濃度よりも高い。
このような中間部23を備えた半導体記憶装置190では、半導体記憶装置170と同様な効果に加え、隣り合うメモリセル30の間の誘電率が下がることで、書き込み動作時において、隣りのメモリセル30への書き込み時の電界が緩和して、誤書き込みの抑制が達成される。
図24(a)〜図25(b)は、第9の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図20(a)〜(d)及び図4(a)〜図6(b)に表した半導体記憶装置170の製造工程と同様な工程によって、コントロールゲート32まで形成する。
先ず、図20(a)〜(d)及び図4(a)〜図6(b)に表した半導体記憶装置170の製造工程と同様な工程によって、コントロールゲート32まで形成する。
次に、図24(a)に表したように、コントロールゲート32の上にマスクMを形成する。マスクMには、例えばSiNが用いられる。SiNは、800℃程度、1〜10torr程度の減圧環境下にて、シリコン系ガスとしてSiH2Cl2、窒素系ガスとしてNH3を用いて成膜される。マスクMの上にはレジストRを形成し、パターニングしておく。
次に、図24(b)に表したように、レジストRを介して例えばウェットエッチングや反応性イオンエッチングでマスクM、コントロールゲート32、層間絶縁膜33及びフローティングゲート31を開口する。
その後、レジストRを除去し、マスクMを介して上部から炭素を注入する。これにより、図25(a)に表したように、中間部23の第1領域231よりも炭素の濃度の高い第2領域232が形成される。炭素を注入した後は、例えばN2ガスでアニールを行う。
次に、図25(b)に表したように、マスクMであるSiNを例えばウェットエッチングや反応性イオンエッチングで取り除き、メモリセル30を形成する。
このような方法によって、半導体記憶装置190が完成する。
このような方法によって、半導体記憶装置190が完成する。
なお、マスクMになるSiNを形成するには、シリコン系ガスとして、SiH4、Si2H6、またはそれ以外のガスを用いてもよく、窒素系ガスとして、NO、N2O、またはそれ以外のガスを用いてもよい。また、マスクMとしてはSiN以外を用いてもよい。
この製造方法では、中間部23の炭素の濃度が高い第2領域232が、例えばSiOC膜になる。これにより、隣り合うメモリセル30の間の誘電率が下がる。したがって、フローティングゲート31と、これに隣接する書き込み対象のメモリセル30との間の容量が下がり、書き込み動作時において、隣りのメモリセル30への書き込み時の電界を緩和させ、誤書き込みが抑制される。
(第10の実施形態)
図26は、第10の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図26に表したように、第10の実施形態に係る半導体記憶装置1100は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置1100においては、図21に表した半導体記憶装置180と比べて、中間部23の結晶粒23Gに含まれる炭素の濃度分布が相違する。
図26は、第10の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図26に表したように、第10の実施形態に係る半導体記憶装置1100は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置1100においては、図21に表した半導体記憶装置180と比べて、中間部23の結晶粒23Gに含まれる炭素の濃度分布が相違する。
半導体記憶装置1100における中間部23は、シリコンの結晶粒23Gを含む。また、中間部23は、少なくとも炭素を含む第2炭素層23Cを有する。第2炭素層23Cは、結晶粒23Gの周りを囲むように設けられる。
半導体記憶装置1100における中間部23は、基板10の主面10aの法線方向にみてメモリセル30と重なる第1領域231と、法線方向にみてメモリセル30と重ならない第2領域232と、を有する。そして、第2領域232の炭素の濃度は、第1領域231の炭素の濃度よりも高い。例えば、第2領域232の炭素の平均濃度は、第1領域231の炭素の平均濃度よりも高い。
このような中間部23を備えた半導体記憶装置1100では、半導体記憶装置180と同様な効果に加え、結晶粒23Gの量子閉じ込め効果によって、半導体記憶装置1100の電荷保持特性が向上する。
また、中間部23に結晶粒23Gが含まれることで、結晶層23Lに比べて中間部23のコンダクションバンドが上昇する。これは、結晶粒23Gの量子閉じ込め効果及びクーロンブロッケードが3次元的に作用するためである。これにより、半導体記憶装置1100の電荷保持特性が向上する。
また、中間部23に結晶粒23Gが含まれることで、結晶層23Lに比べて中間部23のコンダクションバンドが上昇する。これは、結晶粒23Gの量子閉じ込め効果及びクーロンブロッケードが3次元的に作用するためである。これにより、半導体記憶装置1100の電荷保持特性が向上する。
図27(a)〜図28(b)は、第10の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図22(a)〜(d)及び図4(a)〜図6(b)に表した半導体記憶装置180の製造工程と同様な工程により、コントロールゲート32まで形成する。
先ず、図22(a)〜(d)及び図4(a)〜図6(b)に表した半導体記憶装置180の製造工程と同様な工程により、コントロールゲート32まで形成する。
次に、図27(a)に表したように、コントロールゲート32の上にマスクMを形成する。マスクMには、例えばSiNが用いられる。SiNは、800℃程度、1〜10torr程度の減圧環境下にて、シリコン系ガスとしてSiH2Cl2、窒素系ガスとしてNH3を用いて成膜される。マスクMの上にはレジストRを形成し、パターニングしておく。
次に、図27(b)に表したように、レジストRを介して例えばウェットエッチングや反応性イオンエッチングでマスクM、コントロールゲート32、層間絶縁膜33及びフローティングゲート31を開口する。
その後、レジストRを除去し、マスクMを介して上部から炭素を注入する。これにより、図28(a)に表したように、結晶粒23Gが形成された中間部23の第1領域231よりも炭素の濃度の高い第2領域232が形成される。炭素を注入した後は、例えばN2ガスでアニールを行う。
次に、図28(b)に表したように、マスクMであるSiNを例えばウェットエッチングや反応性イオンエッチングで取り除き、メモリセル30を形成する。
このような方法によって、半導体記憶装置1100が完成する。
このような方法によって、半導体記憶装置1100が完成する。
この製造方法では、中間部23の結晶粒23Gにおける炭素の濃度が高い第2領域232が、例えばSiOCになる。これにより、隣り合うメモリセル30の間の誘電率が下がる。したがって、フローティングゲート31と、これに隣接する書き込み対象のメモリセル30との間の容量が下がり、書き込み動作時において、隣りのメモリセル30への書き込み時の電界を緩和させ、誤書き込みが抑制される。
(第11の実施形態)
図29は、第11の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図29に表したように、第5の実施形態に係る半導体記憶装置1110は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置1110においては、図19に表した半導体記憶装置170と比べて、中間部23に含まれる炭素の濃度分布が相違する。
図29は、第11の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図29に表したように、第5の実施形態に係る半導体記憶装置1110は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置1110においては、図19に表した半導体記憶装置170と比べて、中間部23に含まれる炭素の濃度分布が相違する。
半導体記憶装置1110における中間部23は、少なくともシリコンを含む中央層23Aと、少なくとも炭素を含む第1炭素層23Bと、を有する。第1炭素層23Bは、中央層23Aと第1絶縁膜21とのあいだ、及び中央層23Aと第2絶縁膜22とのあいだ、に設けられる。すなわち、第1炭素層23Bは、中間部23の第1絶縁膜21側及び第2絶縁膜22側の界面に設けられる。
また、半導体記憶装置1110における中間部23は、中央層23Aと、第1炭素層23Bと、を有する。中間部23は、基板10の主面10aの法線方向にみてメモリセル30と重なる第1領域231と、法線方向にみてメモリセル30と重ならない第2領域232と、を有する。そして、第2領域232の炭素の濃度は、第1領域231の炭素の濃度よりも低い。例えば、第2領域232の炭素の平均濃度は、第1領域231の炭素の平均濃度よりも低い。
このような中間部23を備えた半導体記憶装置1110では、半導体記憶装置170と同様な効果に加え、隣り合うメモリセル30の間の誘電率が下がることで、書き込み動作時において、隣りのメモリセル30への書き込み時の電界が緩和して、誤書き込みの抑制が達成される。
図30(a)〜(b)は、第11の実施形態に係る半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図20(a)〜(d)及び図4(a)〜図6(b)に表した半導体記憶装置170製造工程と同様な工程によって、メモリセル30の形成まで行う。
先ず、図20(a)〜(d)及び図4(a)〜図6(b)に表した半導体記憶装置170製造工程と同様な工程によって、メモリセル30の形成まで行う。
次に、図30(a)に表したように、酸化ガスとして酸素を用いてラジカル、イオンによる異方性酸化を行う。これにより、図30(b)に表したように、中間部23のメモリセル30の間の領域セル間の領域、すなわち第2領域232を酸化し、中間部23の中央層23Aに含まれている炭素を除去する。
このときの酸化ガスは、H2O、オゾンでもよく、またそれ以外の酸化ガスでもよい。また、異方性酸化以外として、酸化ガスを注入するようにしてもよく、そのほかの異方性を利用した方法によって酸化種を中間部23に与えてもよい。
このような方法によって、半導体記憶装置1110が完成する。
このような方法によって、半導体記憶装置1110が完成する。
この製造方法では、メモリセル30によるセルフアラインによって第2領域232の炭素が除去される。これにより、中間部23の第2領域232は、SiO2になる。第2領域232がSiO2になることで、Siの場合に比べてバリアハイトが高くなり、隣り合うメモリセル30の間の電荷のいわゆる横抜けが抑制され、半導体記憶装置1110の電荷保持特性が向上する。
(第12の実施形態)
図31は、第12の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図31に表したように、第12の実施形態に係る半導体記憶装置1120は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置1120においては、図21に表した半導体記憶装置180と比べて、中間部23の結晶粒23Gに含まれる炭素の濃度分布が相違する。
図31は、第12の実施形態に係る半導体記憶装置を例示する模式的断面図である。
図31に表したように、第12の実施形態に係る半導体記憶装置1120は、基板10と、トンネル膜20と、メモリセル30と、を備える。トンネル膜20は、第1絶縁膜21と、第2絶縁膜22と、中間部23と、を有する。この半導体記憶装置1120においては、図21に表した半導体記憶装置180と比べて、中間部23の結晶粒23Gに含まれる炭素の濃度分布が相違する。
半導体記憶装置1120における中間部23は、シリコンの結晶粒23Gを含む。また、中間部23は、少なくとも炭素を含む第2炭素層23Cを有する。第2炭素層23Cは、結晶粒23Gの周りを囲むように設けられる。
また、半導体記憶装置1120における中間部23は、基板10の主面10aの法線方向にみてメモリセル30と重なる第1領域231と、法線方向にみてメモリセル30と重ならない第2領域232と、を有する。そして、第2領域232の炭素の濃度は、第1領域231の炭素の濃度よりも低い。例えば、第2領域232の炭素の平均濃度は、第1領域231の炭素の平均濃度よりも低い。
このような中間部23を備えた半導体記憶装置1120では、半導体記憶装置180と同様な効果に加え、結晶粒23Gの量子閉じ込め効果によって、半導体記憶装置1120の電荷保持特性が向上する。
また、中間部23に結晶粒23Gが含まれることで、結晶層23Lに比べて中間部23のコンダクションバンドが上昇する。これは、結晶粒23Gの量子閉じ込め効果及びクーロンブロッケードが3次元的に作用するためである。これにより、半導体記憶装置1120の電荷保持特性が向上する。
また、中間部23に結晶粒23Gが含まれることで、結晶層23Lに比べて中間部23のコンダクションバンドが上昇する。これは、結晶粒23Gの量子閉じ込め効果及びクーロンブロッケードが3次元的に作用するためである。これにより、半導体記憶装置1120の電荷保持特性が向上する。
図32(a)〜(b)は、半導体記憶装置の製造方法を例示する模式的断面図である。
先ず、図22(a)〜(d)及び図4(a)〜図6(b)に表した半導体記憶装置180の製造工程と同様な工程により、メモリセル30の形成まで行う。
先ず、図22(a)〜(d)及び図4(a)〜図6(b)に表した半導体記憶装置180の製造工程と同様な工程により、メモリセル30の形成まで行う。
次に、図32(a)に表したように、酸化ガスとして酸素を用いてラジカル、イオンによる異方性酸化を行う。これにより、図32(b)に表したように、中間部23の結晶粒23Gにおけるメモリセル30の間の領域セル間の領域、すなわち第2領域232を酸化し、結晶粒23Gに含まれている炭素を除去する。
このときの酸化ガスは、H2O、オゾンでもよく、またそれ以外の酸化ガスでもよい。また、異方性酸化以外として、酸化ガスを注入するようにしてもよく、そのほかの異方性を利用した方法によって酸化種を結晶粒23Gに与えてもよい。
このような方法によって、半導体記憶装置1120が完成する。
このような方法によって、半導体記憶装置1120が完成する。
この製造方法では、メモリセル30によるセルフアラインによって第2領域232の炭素が除去される。これにより、結晶粒23Gの第2領域232は、SiO2になる。第2領域232がSiO2になることで、Siの場合に比べてバリアハイトが高くなり、隣り合うメモリセル30の間の電荷のいわゆる横抜けが抑制され、半導体記憶装置1120の電荷保持特性が向上する。
以上説明したように、実施形態に係る半導体記憶装置及びその製造方法によれば、電荷保持特性の劣化の抑制、及びメモリセルの閾値のばらつきの抑制を図ることができる。
なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…基板、10a…主面、20…トンネル膜、21…第1絶縁膜、22…第2絶縁膜、23…中間部、23A…中央層、23B…第1炭素層、23C…第2炭素層、23G…結晶粒、23L…結晶層、24…絶縁膜、30…メモリセル、31…フローティングゲート、32…コントロールゲート、33…層間絶縁膜、110,120,130,140,150,160,170,180,190,1100,1110,1120…半導体記憶装置、230…中間部、231…第1領域、232…第2領域
Claims (10)
- シリコンを含む基板と、
前記基板の主面上に設けられ、第1絶縁膜と、第2絶縁膜と、前記第1絶縁膜と前記第2絶縁膜とのあいだに設けられた中間部と、を有するトンネル膜と、
前記トンネル膜の上に設けられ、浮遊ゲート電極と、前記浮遊ゲートの上に設けられた制御ゲート電極と、を有するメモリセルと、
を備え、
前記中間部は、シリコンの結晶粒及び炭素を含み、前記主面の法線方向にみて前記メモリセルと重なる第1領域と、前記法線方向にみて前記メモリセルと重ならない第2領域と、を有し、
前記第2領域の前記炭素の濃度は、前記第1領域の前記炭素の濃度よりも低く、
前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さよりも薄い半導体記憶装置。 - シリコンを含む基板と、
前記基板の主面上に設けられ、第1絶縁膜と、第2絶縁膜と、前記第1絶縁膜と前記第2絶縁膜とのあいだに設けられた中間部と、を有するトンネル膜と、
前記トンネル膜の上に設けられ、浮遊ゲート電極と、制御ゲート電極と、を有するメモリセルと、
を備え、
前記中間部は、シリコン及び炭素を含む半導体記憶装置。 - 前記第1絶縁膜の厚さは、前記第2絶縁膜の厚さよりも薄い請求項2記載の半導体記憶装置。
- 前記中間部は、前記シリコンの結晶粒を含む請求項2または3に記載の半導体記憶装置。
- 前記中間部は、前記シリコンを含む中央層と、前記炭素を含む第1炭素層を有し、
前記第1炭素層は、前記中央層と前記第1絶縁膜とのあいだ、及び前記中央層と前記第2絶縁膜とのあいだ、に設けられた請求項2または3に記載の半導体記憶装置。 - 前記中間部は、前記炭素を含む第2炭素層を有す、
前記第2炭素層は、前記結晶粒の周りを囲むように設けられた請求項4記載の半導体記憶装置。 - 前記中間部は、前記主面の法線方向にみて前記メモリセルと重なる第1領域と、前記法線方向にみて前記メモリセルと重ならない第2領域と、を有し、
前記第2領域の前記炭素の濃度は、前記第1領域の前記炭素の濃度よりも高い請求項2〜6のいずれか1つに記載の半導体記憶装置。 - 前記中間部は、前記主面の法線方向にみて前記メモリセルと重なる第1領域と、前記法線方向にみて前記メモリセルと重ならない第2領域と、を有し、
前記第2領域の前記炭素の濃度は、前記第1領域の前記炭素の濃度よりも低い請求項2〜6のいずれか1つに記載の半導体記憶装置。 - 前記中間部の厚さは、5ナノメートル以下である請求項2〜8のいずれか1つに記載の半導体記憶装置。
- シリコンを含む基板の主面上に、トンネル膜を形成する工程と、
前記トンネル膜の上にメモリセルと形成する工程と、
を備え、
前記トンネル膜を形成する工程では、前記主面上に第1絶縁膜と、シリコン及び炭素を含む中間部と、第2絶縁膜と、を形成し、
前記メモリセルを形成する工程では、前記トンネル膜の上に、浮遊ゲート電極を形成し、前記浮遊ゲート電極の上に制御ゲート電極を形成する半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012031027A JP2013168519A (ja) | 2012-02-15 | 2012-02-15 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012031027A JP2013168519A (ja) | 2012-02-15 | 2012-02-15 | 半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013168519A true JP2013168519A (ja) | 2013-08-29 |
Family
ID=49178708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012031027A Pending JP2013168519A (ja) | 2012-02-15 | 2012-02-15 | 半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013168519A (ja) |
-
2012
- 2012-02-15 JP JP2012031027A patent/JP2013168519A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI358834B (ja) | ||
TWI235497B (en) | Semiconductor memory device | |
JP5235287B2 (ja) | Sonos型の不揮発性半導体装置の製造方法 | |
JP4976796B2 (ja) | 半導体装置 | |
JP4296128B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法 | |
TW201440178A (zh) | 基於嵌入式矽氧氮氧半導體的記憶體單元 | |
JP2008277530A (ja) | 不揮発性半導体記憶装置 | |
KR20040103342A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
KR100894764B1 (ko) | 반도체 소자의 제조 방법 | |
JP5549411B2 (ja) | 半導体素子の製造方法、半導体メモリの製造方法、及び半導体素子 | |
JP2002289708A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP5365054B2 (ja) | 半導体装置の製造方法 | |
JP5044443B2 (ja) | 半導体装置およびその製造方法 | |
JP2007311721A (ja) | 半導体装置 | |
JP2006120663A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2011142246A (ja) | 半導体記憶装置 | |
KR20150066512A (ko) | 다층 전하-트랩핑 구역에 중수소화 층을 갖는 비휘발성 전하 트랩 메모리 디바이스 | |
JP2013168519A (ja) | 半導体記憶装置及びその製造方法 | |
KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
CN102637696B (zh) | 闪存的存储单元及其形成方法 | |
JP2012049455A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
US20140048862A1 (en) | Semiconductor device and method for fabricating semiconductor device | |
US9082703B2 (en) | Nonvolatile semiconductor memory device, method for manufacturing same, and manufacturing apparatus | |
JP2006319082A (ja) | 不揮発性半導体メモリデバイス | |
JP2005197684A (ja) | 半導体装置 |