JP2013165125A - Semiconductor package and manufacturing method semiconductor package - Google Patents
Semiconductor package and manufacturing method semiconductor package Download PDFInfo
- Publication number
- JP2013165125A JP2013165125A JP2012026545A JP2012026545A JP2013165125A JP 2013165125 A JP2013165125 A JP 2013165125A JP 2012026545 A JP2012026545 A JP 2012026545A JP 2012026545 A JP2012026545 A JP 2012026545A JP 2013165125 A JP2013165125 A JP 2013165125A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- lead
- protrusion
- lead frame
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、たとえば、汎用インバーター、サーボモーター、工作機械およびエレベーターのモーター、電気自動車、ならびに太陽光、風力および燃料電池を利用する発電システム、などのパワー半導体モジュールに利用するための、半導体パッケージ、および半導体パッケージの製造方法に関する。 The present invention relates to a semiconductor package for use in, for example, a power semiconductor module such as a general-purpose inverter, a servo motor, a motor for a machine tool and an elevator, an electric vehicle, and a power generation system using solar, wind and fuel cells, And a method of manufacturing a semiconductor package.
半導体素子がダイパッドに搭載され、その外囲領域が封止樹脂で封止された半導体パッケージのプリント基板および筐体への実装は、半田ペーストが、プリント基板とリードとの間、および筐体とヒートシンクとの間にそれぞれ塗布された半導体パッケージを赤外線リフロー炉、ベーパーフェーズリフロー炉、およびエアーリフロー炉などを通すことによって行われる。 The mounting of the semiconductor package in which the semiconductor element is mounted on the die pad and the surrounding area is sealed with the sealing resin on the printed circuit board and the housing is performed by solder paste between the printed circuit board and the lead, and the housing. The semiconductor package applied between the heat sink and the heat sink is passed through an infrared reflow furnace, a vapor phase reflow furnace, an air reflow furnace, or the like.
半導体パッケージはこのようなリフロー処理過程において２１５〜２４０℃に加熱されるので、半導体パッケージの封止樹脂内に吸湿されていた水分がパッケージ内で急速に水蒸気化し、封止樹脂と、ヒートシンクおよびリードと、の界面での剥離が生じることがある。 Since the semiconductor package is heated to 215 to 240 ° C. in such a reflow process, the moisture absorbed in the sealing resin of the semiconductor package is rapidly vaporized in the package, and the sealing resin, the heat sink, and the lead And peeling at the interface may occur.
そして、剥離にともなうパッケージクラックおよびボンディングワイヤー断線などが、発生することがある。 Then, package cracks and bonding wire breakage due to peeling may occur.
そこで、図１１を主として参照しながら、そのような従来の半導体パッケージにおけるパッケージクラックおよびボンディングワイヤー断線について具体的に説明する。 Therefore, the package crack and the bonding wire breakage in such a conventional semiconductor package will be specifically described with reference mainly to FIG.
なお、図１１は、従来の半導体パッケージの模式的な部分断面図である。 FIG. 11 is a schematic partial cross-sectional view of a conventional semiconductor package.
封止樹脂３０６と、ヒートシンク３０１およびリード３０４と、の界面に蓄積された水分は、リフロー処理により加熱され急速に水蒸気となる。 Moisture accumulated at the interface between the sealing resin 306, the heat sink 301 and the lead 304 is heated by the reflow process and rapidly becomes water vapor.
封止樹脂３０６と、ヒートシンク３０１およびリード３０４と、の界面での剥離がこのような水蒸気の圧力によって発生し、クラック３０７が水平方向に進行して、ボンディングワイヤー３０５が切断されてしまうことがある。 Separation at the interface between the sealing resin 306, the heat sink 301, and the lead 304 may occur due to such water vapor pressure, and the crack 307 may advance in the horizontal direction and the bonding wire 305 may be cut. .
近年、半田実装における鉛フリー化の社会的要求が強く、鉛を含まない半田を用いる半田実装が必要となっており、実装上限温度は従来に比べておよそ２０℃高い２６０℃となり、このようなパッケージクラックおよびボンディングワイヤー断線は深刻になってきている。 In recent years, there has been a strong social demand for lead-free solder mounting, and solder mounting using solder that does not contain lead is required. The upper limit temperature of mounting is 260 ° C., which is about 20 ° C. higher than the conventional temperature. Package cracks and bond wire breakage are becoming serious.
なお、封止樹脂３０６と、ヒートシンク３０１およびリード３０４と、の界面での剥離を発生させるつぎのような要因も、指摘される。 In addition, the following factors that cause peeling at the interface between the sealing resin 306, the heat sink 301, and the leads 304 are also pointed out.
すなわち、たとえば銅または銅系合金を用いたリードフレームに関しては、半田リフロー処理における、封止樹脂３０６の熱膨張と、ヒートシンク３０１およびリード３０４の熱膨張との差が、これらの界面での剥離を発生させることがある。 That is, for example, for a lead frame using copper or a copper-based alloy, the difference between the thermal expansion of the sealing resin 306 and the thermal expansion of the heat sink 301 and the lead 304 in the solder reflow process causes peeling at these interfaces. May occur.
これは、封止樹脂の熱膨張係数α（≒１０〜１５×１０−６／℃）が銅合金の熱膨張係数α（≒１７×１０−６／℃）に比べて低いので、これらの差に比例する熱応力が発生するからである。 This is lower than the thermal expansion coefficient of the sealing resin alpha coefficient of thermal expansion (≒ 10~15 × 10 -6 / ℃ ) copper alloy α (≒ 17 × 10 -6 / ℃), these differences This is because a thermal stress proportional to is generated.
以上で説明された主として二つの要因はリフロー処理過程において相乗的に作用し、剥離が進行してしまう。 The two main factors described above act synergistically in the reflow process, and the peeling proceeds.
このようなパッケージクラックおよびボンディングワイヤー断線に対処するために、リードフレームの表面の粗化処理によってその表面積をより大きくしてリードフレームと封止樹脂との界面における密着性を改善するつぎのような従来の半導体パッケージの製造方法が、封止樹脂材料またはリードフレーム形状の改善などによる方法の他に知られている。 In order to cope with such package cracks and bonding wire breakage, the surface area of the lead frame is roughened to increase its surface area and improve the adhesion at the interface between the lead frame and the sealing resin as follows. A conventional method for manufacturing a semiconductor package is known in addition to a method of improving the shape of a sealing resin material or a lead frame.
第一の従来の半導体パッケージの製造方法は、サンドブラストを利用する方法である。 The first conventional method for manufacturing a semiconductor package is a method using sandblasting.
第一の従来の半導体パッケージの製造方法においては、半導体素子の実装領域、リードのワイヤーボンディング領域、封止エリア外のヒートシンク部、およびリード部などの、粗化されるべきではない部分をマスクでカバーし、リードフレームの表面に微小な凹凸をサンドブラストで付加する。 In the first conventional method for manufacturing a semiconductor package, masked portions that should not be roughened, such as semiconductor device mounting regions, lead wire bonding regions, heat sink portions outside the sealing area, and lead portions, are used as masks. Cover and add minute irregularities to the surface of the lead frame by sandblasting.
なお、半導体素子の実装領域、およびリードのワイヤーボンディング領域が粗化されると、溶融したダイボンド層の材料であるダイボンド材が凹凸に沿って半導体素子の実装領域の外に流出し、ダイボンド層の形成が妨げられり、電気接続がワイヤーボンディング不良により不安定になることがある。 When the semiconductor element mounting area and the lead wire bonding area are roughened, the die bond material, which is the material of the melted die bond layer, flows out of the semiconductor element mounting area along the unevenness, and the die bond layer Formation may be hindered and electrical connections may become unstable due to poor wire bonding.
また、封止エリア外のヒートシンク部、およびリード部が粗化されると、樹脂封止時にアウターリード部にはみ出た薄い樹脂バリがその後のバリ取り工程で除去できず、実装時の半田濡れ不良が発生することがある。 Also, if the heat sink part and lead part outside the sealing area are roughened, the thin resin burr that protrudes from the outer lead part during resin sealing cannot be removed in the subsequent deburring process, resulting in poor solder wetting during mounting. May occur.
第二の従来の半導体パッケージの製造方法は、メッキを利用する方法である（たとえば、特許文献１参照）。 A second conventional method for manufacturing a semiconductor package is a method using plating (see, for example, Patent Document 1).
第二の従来の半導体パッケージの製造方法においては、リードフレームの封止樹脂と接する表面に凹凸の激しいメッキを施し、ワイヤーボンディングに必要な部分にその凹凸の激しいメッキの上から金属メッキを施して接続用メッキ部を形成する。 In the second conventional method of manufacturing a semiconductor package, the surface of the lead frame that contacts the sealing resin is plated with unevenness, and the metal plating is applied to the portion necessary for wire bonding from the highly uneven plating. A plating portion for connection is formed.
すなわち、第二の従来の半導体パッケージの製造方法においては、インナーリード先端などにＡｇメッキを部分的に施し、リードフレーム全面に針状のＣｒ−Ｚｎ合金メッキを施し、Ａｇメッキの部分が開口しているマスクを治具として利用してＡｇメッキの上のＣｒ−Ｚｎ合金メッキを剥離液の中で陽極にして電解剥離を行い、ワイヤーボンディングが可能なＡｇメッキ面を露出させる。 That is, in the second conventional semiconductor package manufacturing method, Ag plating is partially applied to the tip of the inner lead and the like, needle-shaped Cr—Zn alloy plating is applied to the entire lead frame, and the Ag plating portion is opened. Using the mask as a jig, the Cr—Zn alloy plating on the Ag plating is used as an anode in a stripping solution, and electrolytic stripping is performed to expose the Ag plating surface where wire bonding is possible.
なお、メッキを選択的に施すためのマスクおよび粘着テープによるマスキング、電着レジスト塗布、およびレジスト剥離を行う工程などが、必要である。 Note that a mask for selectively plating and masking with an adhesive tape, electrodeposition resist coating, and resist stripping are necessary.
また、メッキ金属に対応したメッキ槽および剥離槽も、必要である。 A plating tank and a peeling tank corresponding to the plating metal are also necessary.
ここに、前述された従来の半導体パッケージにおけるリードフレームと封止樹脂との界面における密着性がかなり向上されていることは、本発明者による密着力測定実験によって検証されている。 Here, it has been verified by the adhesion force measurement experiment by the present inventor that the adhesion at the interface between the lead frame and the sealing resin in the above-described conventional semiconductor package is considerably improved.
そこで、図１２を主として参照しながら、このような従来の半導体パッケージにおけるリードフレームと封止樹脂との界面における密着性がかなり向上されている点について具体的に説明する。 Therefore, with reference mainly to FIG. 12, the point that the adhesion at the interface between the lead frame and the sealing resin in such a conventional semiconductor package is considerably improved will be specifically described.
なお、図１２は、従来の半導体パッケージにおけるリードフレームと封止樹脂との界面における密着性を説明するための模式的な斜視図である。 FIG. 12 is a schematic perspective view for explaining the adhesion at the interface between the lead frame and the sealing resin in the conventional semiconductor package.
成形圧力３．５Ｍｐａ、成形温度１７５℃でトランスファー成形された直径３．５６８ｍｍ、面積１０ｍｍ２、高さ３ｍｍの封止樹脂柱３０９が板厚１ｍｍの銅板３０８の上に設けられ、力Ｆが印加される。 A sealing resin column 309 having a diameter of 3.568 mm, an area of 10 mm 2 , and a height of 3 mm formed by transfer molding at a molding pressure of 3.5 Mpa and a molding temperature of 175 ° C. is provided on a copper plate 308 having a thickness of 1 mm, and a force F is applied. Is done.
封止樹脂柱３０９が銅板３０８より剥離するときの界面破壊強度は、粗化が第一の従来の半導体パッケージの製造方法によって行われた表面粗さＲｚが１２２μｍであるサンプル、および粗化が行われていない表面粗さＲｚが１１μｍであるサンプルについて、それぞれ測定された。 The interfacial fracture strength when the sealing resin column 309 peels from the copper plate 308 is a sample having a surface roughness Rz of 122 μm and roughening performed by the first conventional semiconductor package manufacturing method. Measurement was performed on samples having an unfinished surface roughness Rz of 11 μm.
粗化が行われたサンプルの界面破壊強度は２３Ｍｐａであり、粗化が行われていないサンプルの界面破壊強度は１１Ｍｐａである。 The interface fracture strength of the roughened sample is 23 Mpa, and the interface fracture strength of the non-roughened sample is 11 Mpa.
よって、リードフレームの表面の粗化処理は、リードフレームと封止樹脂との界面における密着性を向上させるといえる。 Therefore, it can be said that the roughening process of the surface of the lead frame improves the adhesion at the interface between the lead frame and the sealing resin.
しかしながら、前述された従来の半導体パッケージは必ずしも十分に高い信頼性を有しないことが、判明した。 However, it has been found that the above-described conventional semiconductor package does not necessarily have a sufficiently high reliability.
より具体的に説明すると、前述された従来の半導体パッケージの製造方法においてはリードフレームの表面の粗化処理がサンドブラストまたはメッキを利用して行われる。 More specifically, in the conventional semiconductor package manufacturing method described above, the surface of the lead frame is roughened using sandblasting or plating.
そのため、粗化処理によって形成される凹凸は、必然的にリードフレームの表面に不規則に配列される。 Therefore, the irregularities formed by the roughening treatment are inevitably arranged irregularly on the surface of the lead frame.
結果的に、樹脂封止時における封止樹脂の流れが不規則に配列された凹凸に妨げられ、エアトラップが発生し、ウエルドボイドと呼ばれる気泡がリードフレームの上に残留するので、半導体パッケージの信頼性が低下することがあった。 As a result, the flow of the sealing resin during resin sealing is hindered by irregularly arranged irregularities, air traps are generated, and bubbles called weld voids remain on the lead frame. Reliability may be reduced.
なお、第一の従来の半導体パッケージの製造方法においては、粗化されるべきではない部分をカバーするマスクを製作する工程、およびリードフレームにマスクを位置合わせする工程などが上述の通り必要であり、製造コストが高くなる場合が多い。そして、サンドブラスト処理を行う工程が必要であるので、リードタイムが長くなりがちである。 In the first conventional method for manufacturing a semiconductor package, the process of manufacturing a mask that covers a portion that should not be roughened, the process of aligning the mask with the lead frame, and the like are necessary as described above. In many cases, the manufacturing cost is high. And since the process of performing sandblasting is required, the lead time tends to be long.
また、第二の従来の半導体パッケージの製造方法においては、マスキング、電着レジスト塗布、およびレジスト剥離を行う工程などが上述の通り必要であり、製造コストが高くなる場合が多い。そして、メッキ処理および剥離処理を行う工程が必要であるので、リードタイムが長くなりがちであり、環境負荷がメッキ液や剥離液の廃液処理などのために高くなりやすい。 In the second conventional method for manufacturing a semiconductor package, the steps of masking, electrodeposition resist coating, resist stripping, and the like are necessary as described above, and the manufacturing cost is often high. And since the process of performing a plating process and a peeling process is required, a lead time tends to become long, and an environmental load tends to become high for the waste liquid process of a plating solution or a peeling liquid.
本発明は、前述された従来の課題を考慮し、より高い信頼性を確保することが可能な、半導体パッケージ、および半導体パッケージの製造方法を提供することを目的とする。 In view of the above-described conventional problems, an object of the present invention is to provide a semiconductor package and a method for manufacturing the semiconductor package that can ensure higher reliability.
第１の本発明は、リードフレームのダイパッドに搭載された半導体素子と、
前記リードフレームのリードと、前記半導体素子のパッド電極と、を電気的に接続するボンディングワイヤーと、
前記ダイパッドと、前記リードと、を前記リードの一部が露出するように封止する封止樹脂と、
を備えた半導体パッケージであって、
複数の四角錐台状の突起体が、前記リードフレームの表面の少なくとも一部に形成されている、半導体パッケージである。
The first aspect of the present invention is a semiconductor device mounted on a die pad of a lead frame;
A bonding wire that electrically connects a lead of the lead frame and a pad electrode of the semiconductor element;
Sealing resin for sealing the die pad and the lead so that a part of the lead is exposed;
A semiconductor package comprising:
In the semiconductor package, a plurality of quadrangular pyramid shaped protrusions are formed on at least a part of the surface of the lead frame.
第２の本発明は、前記突起体の頭頂部は、外側への迫り出しを有する、第１の本発明の半導体パッケージである。 The second aspect of the present invention is the semiconductor package according to the first aspect of the present invention, wherein the top of the protrusion has an outward protrusion.
第３の本発明は、複数の前記突起体は、格子状に配列され、複数のＶ溝を間に形成しており、前記半導体素子を搭載するための前記ダイパッドの領域と、前記ボンディングワイヤーを接続するための前記リードの領域と、には設けられていない、第１の本発明の半導体パッケージである。 According to a third aspect of the present invention, the plurality of protrusions are arranged in a lattice pattern, and a plurality of V grooves are formed between the die pad region for mounting the semiconductor element, and the bonding wire. The semiconductor package according to the first aspect of the present invention is not provided in the lead region for connection.
第４の本発明は、複数の前記Ｖ溝は、前記半導体素子の辺に平行である、第３の本発明の半導体パッケージである。 A fourth aspect of the present invention is the semiconductor package according to the third aspect of the present invention, wherein the plurality of V grooves are parallel to the side of the semiconductor element.
第５の本発明は、前記半導体素子を搭載するための前記ダイパッドの前記領域は、前記半導体素子よりも大きい、第３の本発明の半導体パッケージである。 The fifth aspect of the present invention is the semiconductor package according to the third aspect of the present invention, wherein the region of the die pad for mounting the semiconductor element is larger than the semiconductor element.
第６の本発明は、前記突起体の頭頂部は、外側への迫り出しを有し、
前記迫り出しは、隣接する前記突起体の間に形成された前記Ｖ溝の中心に達していない、第３の本発明の半導体パッケージである。
According to a sixth aspect of the present invention, the top of the protrusion has an outward protrusion,
In the semiconductor package of the third aspect of the present invention, the protrusion does not reach the center of the V-groove formed between the adjacent protrusions.
第７の本発明は、リードフレームのダイパッドに搭載された半導体素子と、前記リードフレームのリードと、前記半導体素子のパッド電極と、を電気的に接続するボンディングワイヤーと、前記ダイパッドと、前記リードと、を前記リードの一部が露出するように封止する封止樹脂と、を備えた半導体パッケージの製造方法であって、
複数の四角錐台状の突起体が前記リードフレームの表面の少なくとも一部に形成されるように、所定の突起が設けられた突起付きの金型を押圧する突起付き金型押圧ステップと、
前記突起体の頭頂部が外側への迫り出しを有するように、平形の金型を押圧する平形金型押圧ステップと、
を備えた、半導体パッケージの製造方法である。
According to a seventh aspect of the present invention, there is provided a bonding element for electrically connecting a semiconductor element mounted on a die pad of a lead frame, a lead of the lead frame, and a pad electrode of the semiconductor element, the die pad, and the lead. And a sealing resin for sealing so that a part of the lead is exposed, and a manufacturing method of a semiconductor package,
A mold pressing step with a protrusion that presses a mold with a protrusion provided with a predetermined protrusion such that a plurality of quadrangular pyramid-shaped protrusions are formed on at least a part of the surface of the lead frame;
A flat mold pressing step of pressing a flat mold so that the top of the protrusion has an outward protrusion; and
A method for manufacturing a semiconductor package, comprising:
第８の本発明は、前記所定の突起は、前記半導体素子を搭載するための前記ダイパッドの領域に対応する前記突起付きの金型の領域と、前記ボンディングワイヤーを接続するための前記リードの領域に対応する前記突起付きの金型の領域と、には設けられていない、第７の本発明の半導体パッケージの製造方法である。 According to an eighth aspect of the present invention, the predetermined protrusion is an area of the mold with the protrusion corresponding to an area of the die pad for mounting the semiconductor element, and an area of the lead for connecting the bonding wire. And a method of manufacturing a semiconductor package according to a seventh aspect of the present invention, which is not provided in the region of the mold with protrusions corresponding to the above.
本発明により、より高い信頼性を確保することが可能な、半導体パッケージ、および半導体パッケージの製造方法を提供することができる。 According to the present invention, it is possible to provide a semiconductor package and a method for manufacturing the semiconductor package that can ensure higher reliability.
以下、図面を参照しながら、本発明における実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
なお、容易な理解を促進するために、図示されている寸法の比率が、実際のそれとは時に異なっている。 In order to facilitate easy understanding, the illustrated ratios of dimensions are sometimes different from actual ones.
（実施の形態１）
はじめに、図１を主として参照しながら、本実施の形態の半導体パッケージの構成および動作について説明する。
(Embodiment 1)
First, the configuration and operation of the semiconductor package of the present embodiment will be described with reference mainly to FIG.
なお、図１は、本発明における実施の形態１の半導体パッケージの模式的な部分断面図である。 FIG. 1 is a schematic partial cross-sectional view of the semiconductor package according to the first embodiment of the present invention.
本実施の形態の半導体パッケージは、銅からなるリードフレームの、ヒートシンクを兼ねているダイパッド１が内蔵されたヒートシンク内蔵型半導体パッケージである。 The semiconductor package of the present embodiment is a semiconductor package with a built-in heat sink in which a die pad 1 that also serves as a heat sink of a lead frame made of copper is built.
ボンディングワイヤー５は、ダイパッド１の上にダイボンド層２を介して搭載された半導体素子３の上面の電極パッド（図示せず）と、リードフレームのリード４と、を電気的に接続している。 The bonding wire 5 electrically connects an electrode pad (not shown) on the upper surface of the semiconductor element 3 mounted on the die pad 1 via the die bond layer 2 and the lead 4 of the lead frame.
ボンディングワイヤー５と、半導体素子３を含む外囲領域と、は、ダイパッド１の一部を露出させた状態でモールドを利用することによって封止樹脂６で封止されている。 The bonding wire 5 and the surrounding area including the semiconductor element 3 are sealed with a sealing resin 6 by using a mold with a part of the die pad 1 exposed.
リード４は、半導体パッケージの側面から取り出されてガルウィング形状に成形されている。 The lead 4 is taken out from the side surface of the semiconductor package and formed into a gull wing shape.
つぎに、図２（Ａ）および（Ｂ）を主として参照しながら、本実施の形態の半導体パッケージの構成および動作についてより具体的に説明する。 Next, the configuration and operation of the semiconductor package of the present embodiment will be described more specifically with reference mainly to FIGS. 2 (A) and 2 (B).
なお、図２（Ａ）は本発明における実施の形態１の半導体パッケージの模式的な部分平面図であり、図２（Ｂ）は本発明における実施の形態１の半導体パッケージの模式的な部分Ａ−Ｂ断面図である。 2A is a schematic partial plan view of the semiconductor package according to the first embodiment of the present invention, and FIG. 2B is a schematic portion A of the semiconductor package according to the first embodiment of the present invention. It is -B sectional drawing.
格子状に配列され、複数のＶ溝１１を間に形成している複数の四角錐台状の突起体１０は、半導体素子３が搭載される領域１２に設けられていない。 The plurality of quadrangular pyramid-shaped protrusions 10 arranged in a lattice shape and having a plurality of V-grooves 11 therebetween are not provided in the region 12 where the semiconductor element 3 is mounted.
Ｖ溝１１は半導体素子３の辺に平行に直線状に連なって設けられており、突起体１０は交差する複数のＶ溝１１によって形成されている。 The V groove 11 is provided in a straight line parallel to the side of the semiconductor element 3, and the protrusion 10 is formed by a plurality of intersecting V grooves 11.
領域１２の縦および横の幅は領域１２の縦および横の幅よりもそれぞれ０．５ｍｍだけ大きく、領域１２は０．２５ｍｍの幅を持った外周部分だけ半導体素子３よりも広い。 The vertical and horizontal widths of the region 12 are larger by 0.5 mm than the vertical and horizontal widths of the region 12, respectively, and the region 12 is wider than the semiconductor element 3 by an outer peripheral portion having a width of 0.25 mm.
突起体１０は領域１２に設けられていないので、溶融したダイボンド材はダイボンド層２が形成されるときにＶ溝１１に沿って流出しないで領域１２に留まり、ダイボンド層２の形成は良好に行われている。 Since the protrusion 10 is not provided in the region 12, the melted die bond material does not flow out along the V groove 11 when the die bond layer 2 is formed, but remains in the region 12, and the die bond layer 2 is formed well. It has been broken.
領域１２は半導体素子３よりも広いので、溶融したダイボンド材は表面張力により半導体素子３の周囲にフィレット２ａを形成している。 Since the region 12 is wider than the semiconductor element 3, the melted die bond material forms a fillet 2 a around the semiconductor element 3 due to surface tension.
フィレット２ａは上記の外周部分の間隔をバランス良く保つように作用するので、半導体素子３はセルフアライメント効果により領域１２の中心に位置合わせされる。 Since the fillet 2a acts so as to keep the distance between the outer peripheral portions in a balanced manner, the semiconductor element 3 is aligned with the center of the region 12 by the self-alignment effect.
もちろん、このような外周部分の幅の数値は、使用されるダイボンド材の性質、半導体素子３の大きさ、およびリードフレームとの濡れ性などに応じた、実験などによって得られる適正値であることが好ましい。 Of course, the numerical value of the width of such an outer peripheral portion is an appropriate value obtained by an experiment or the like according to the property of the die bond material used, the size of the semiconductor element 3, the wettability with the lead frame, and the like. Is preferred.
なお、同数値が小さすぎると、溶融したダイボンド材が半導体素子３の壁面を這い上がりやすいので、実装不良が発生することがある。 If the same value is too small, the molten die bond material tends to creep up the wall surface of the semiconductor element 3, which may cause mounting failure.
また、同数値が大きすぎると、溶融したダイボンド材が濡れ広がる領域が大きくなりやすいので、上記のセルフアライメント効果が小さくなることがある。 Moreover, since the area | region where the molten die-bonding material wets and spreads will become large easily when the same numerical value is too large, said self-alignment effect may become small.
突起体１０は、半導体素子３の上面の電極パッド（図示せず）と電気的に接続されるリード４のボンディングワイヤー接続領域に設けられていない。 The protrusion 10 is not provided in the bonding wire connection region of the lead 4 that is electrically connected to the electrode pad (not shown) on the upper surface of the semiconductor element 3.
突起体１０はリード４のボンディングワイヤー接続領域に設けられていないので、ワイヤーボンディング接続は良好に行われている。 Since the protrusion 10 is not provided in the bonding wire connection region of the lead 4, the wire bonding connection is satisfactorily performed.
なお、凹凸がそのようなボンディングワイヤー接続領域に形成されていると、超音波および荷重が安定して伝わらず、安定したワイヤーボンディングが困難になるので、接続不良が発生することがある。 In addition, when unevenness | corrugation is formed in such a bonding wire connection area | region, since an ultrasonic wave and load will not be transmitted stably, stable wire bonding will become difficult, and a connection failure may generate | occur | produce.
つぎに、図３（Ａ）および（Ｂ）ならびに図４を主として参照しながら、本実施の形態の半導体パッケージの構成および動作についてさらにより具体的に説明する。 Next, the configuration and operation of the semiconductor package of the present embodiment will be described more specifically with reference mainly to FIGS. 3A and 3B and FIG.
なお、図３（Ａ）は本発明における実施の形態１の半導体パッケージのリードフレームの表面付近の模式的な部分平面図であり、図３（Ｂ）は本発明における実施の形態１の半導体パッケージのリードフレームの表面付近の模式的な部分Ｃ−Ｄ断面図である。 3A is a schematic partial plan view near the surface of the lead frame of the semiconductor package according to the first embodiment of the present invention, and FIG. 3B is a semiconductor package according to the first embodiment of the present invention. It is typical part CD sectional drawing of the surface vicinity of this lead frame.
また、図４は、本発明における実施の形態１の半導体パッケージのリードフレームの表面付近の模式的な部分拡大断面図である。 FIG. 4 is a schematic partial enlarged sectional view of the vicinity of the surface of the lead frame of the semiconductor package according to the first embodiment of the present invention.
突起体１０は、頭頂部１０ａを備えている。 複数の突起体１０は、隣接する二つの突起体１０の中心間の距離であるピッチが０．５ｍｍであるように連続して設けられている。 The protrusion 10 includes a crown 10a. The plurality of protrusions 10 are continuously provided so that the pitch, which is the distance between the centers of two adjacent protrusions 10, is 0.5 mm.
複数の突起体１０が設けられているので、封止樹脂６と接するリードフレームの表面積はより大きくなっており、リードフレームと封止樹脂６との界面における密着性は向上されている。 Since the plurality of protrusions 10 are provided, the surface area of the lead frame in contact with the sealing resin 6 is larger, and the adhesion at the interface between the lead frame and the sealing resin 6 is improved.
もちろん、より多くの突起体１０が細密に設けられており、そのようなピッチがより小さいと、上記の表面積はより大きくなる。 Of course, more protrusions 10 are densely provided, and the smaller the pitch, the larger the surface area.
なお、同ピッチが小さすぎると、後述される半導体パッケージの製造方法において使用される金型の加工が困難になることがある。 If the pitch is too small, it may be difficult to process a mold used in the semiconductor package manufacturing method described later.
頭頂部１０ａは、外側に迫り出したオーバーハングと呼ばれる迫り出し１０ｂを四隅に持っている。 The parietal portion 10a has protrusions 10b called overhangs protruding outwards at the four corners.
隣接する二つの突起体１０の迫り出し１０ｂは、封止樹脂６をＶ溝１１の内に封じ込めている。 The protrusions 10 b of the two adjacent protrusions 10 contain the sealing resin 6 in the V groove 11.
迫り出し１０ｂは封止樹脂６をＶ溝１１の内に封じ込めるので、封止樹脂６はアンカー効果により剥離が発生することなく強固に保持される。 Since the protrusion 10b seals the sealing resin 6 in the V-groove 11, the sealing resin 6 is firmly held without peeling due to the anchor effect.
迫り出し１０ｂの先端は、外側に迫り出しているが、Ｖ溝１１の中心に達していない。 The tip of the protrusion 10b protrudes outward, but does not reach the center of the V-groove 11.
迫り出し１０ｂの先端はＶ溝１１の中心に達していないので、封止樹脂６のＶ溝１１への充填は阻害されず、充填された封止樹脂６のＶ溝１１における首部の強度は維持される。 Since the tip of the protrusion 10b does not reach the center of the V-groove 11, filling of the sealing resin 6 into the V-groove 11 is not hindered, and the strength of the neck of the filled sealing resin 6 in the V-groove 11 is maintained. Is done.
つぎに、図５（Ａ）および（Ｂ）ならびに図６（Ａ）および（Ｂ）を主として参照しながら、本実施の形態の半導体パッケージの製造方法について説明する。 Next, a method for manufacturing the semiconductor package of the present embodiment will be described with reference mainly to FIGS. 5 (A) and 5 (B) and FIGS. 6 (A) and 6 (B).
なお、図５（Ａ）は本発明における実施の形態１の半導体パッケージの製造方法において使用される金型の模式的な部分平面図であり、図５（Ｂ）は本発明における実施の形態１の半導体パッケージの製造方法において使用される金型の模式的な部分Ｅ−Ｆ断面図である。 5A is a schematic partial plan view of a mold used in the method for manufacturing a semiconductor package according to the first embodiment of the present invention, and FIG. 5B is a first embodiment according to the present invention. It is typical partial EF sectional drawing of the metal mold | die used in the manufacturing method of the semiconductor package of.
また、図６（Ａ）は本発明における実施の形態１の半導体パッケージの製造方法において使用される金型の表面付近の模式的な部分平面図であり、図６（Ｂ）は本発明における実施の形態１の半導体パッケージの製造方法において使用される金型の表面付近の模式的な部分Ｇ−Ｈ断面図である。 FIG. 6 (A) is a schematic partial plan view of the vicinity of the surface of a mold used in the method of manufacturing a semiconductor package according to the first embodiment of the present invention, and FIG. 6 (B) is an implementation in the present invention. It is typical GH sectional drawing of the surface vicinity of the metal mold | die used in the manufacturing method of the semiconductor package of the form 1 of.
本実施の形態の半導体パッケージの製造方法において使用される金型は、複数の山形の突起１３を備えている。 The mold used in the semiconductor package manufacturing method of the present embodiment includes a plurality of chevron-shaped protrusions 13.
複数の四角錐状の窪み１４は、隣接する二つの窪み１４によって共有される辺が直線状に連なった稜線１４ａを形成している。 The plurality of quadrangular pyramid-shaped depressions 14 form ridge lines 14a in which sides shared by two adjacent depressions 14 are connected in a straight line.
突起１３は、稜線１４ａを頂部とする二つの斜面１４ｂによって形成されている。 The protrusion 13 is formed by two slopes 14b with the ridge line 14a as the top.
後述される隆起部１０ｃの生成が妨げられないようにするための逃げは、このような金型の構成によって確保されている。 The escape for preventing the generation of the raised portion 10c described later from being hindered is ensured by such a configuration of the mold.
彫り込み部１５は、突起体１０が設けられていない領域１２がリードフレームに形成されるように設けられている。 The engraved portion 15 is provided so that the region 12 where the protrusion 10 is not provided is formed in the lead frame.
もちろん、彫り込み部１５の深さは、窪み１４の深さ以上であることが好ましい。 Of course, the depth of the engraved portion 15 is preferably equal to or greater than the depth of the recess 14.
上記の金型は、放電電極と金型材との間に液中で高電圧を印加して発生させた放電によるスパークによって放電電極の形状を金型材に彫り込む型彫り放電加工を利用して製造される。 The above-mentioned mold is manufactured using electric discharge machining, which engraves the shape of the discharge electrode into the mold material by sparks generated by applying a high voltage in the liquid between the discharge electrode and the mold material. Is done.
なお、放電電極の材質は、グラファイトや銅タングステンなどである。 The material of the discharge electrode is graphite or copper tungsten.
また、放電電極の形状は、フライス加工などを利用して形成される。 Further, the shape of the discharge electrode is formed using milling or the like.
もちろん、突起体１０が、ボンディングワイヤー接続領域に設けられておらず、封止樹脂６と接する領域に設けられているリード４も、同様な構成を有する金型を利用して製造することができる。 Of course, the protrusion 10 is not provided in the bonding wire connection region, and the lead 4 provided in the region in contact with the sealing resin 6 can also be manufactured using a mold having the same configuration. .
つぎに、図７（Ａ）〜（Ｃ）を主として参照しながら、本実施の形態の半導体パッケージの製造方法についてより具体的に説明する。 Next, the semiconductor package manufacturing method of the present embodiment will be described more specifically with reference mainly to FIGS.
なお、図７（Ａ）は本発明における実施の形態１の半導体パッケージのリードフレームの表面付近の写真であり、図７（Ｂ）は本発明における実施の形態１の半導体パッケージのリードフレームの表面付近の隆起部１０ｃが形成された後の模式的な部分拡大Ｉ−Ｊ断面図であり、図７（Ｃ）は本発明における実施の形態１の半導体パッケージのリードフレームの表面付近の迫り出し１０ｂが形成された後の模式的な部分拡大Ｉ−Ｊ断面図である。 7A is a photograph of the vicinity of the surface of the lead frame of the semiconductor package according to the first embodiment of the present invention, and FIG. 7B is a surface of the lead frame of the semiconductor package according to the first embodiment of the present invention. FIG. 7C is a schematic partially enlarged IJ cross-sectional view after the vicinity of the raised portion 10c is formed, and FIG. 7C is a protrusion 10b near the surface of the lead frame of the semiconductor package according to the first embodiment of the present invention. It is typical partial expanded IJ sectional drawing after being formed.
本実施の形態の半導体パッケージの製造方法においては、迫り出し１０ｂを持った頭頂部１０ａを備えている突起体１０が、領域１２に設けられず封止樹脂６と接する領域に設けられるように、（１）上記の金型の押圧によって四角錐状の突起体１０を形成し、（２）四角錐状の突起体１０の頭頂部１０ａを平形の金型の押圧によって平坦にすることによって迫り出し１０ｂを形成する。 In the manufacturing method of the semiconductor package of the present embodiment, the protrusion 10 having the crown 10a having the protrusion 10b is provided not in the region 12 but in the region in contact with the sealing resin 6. (1) A quadrangular pyramidal protrusion 10 is formed by pressing the mold, and (2) the top 10a of the quadrangular pyramidal protrusion 10 is flattened by pressing a flat mold. 10b is formed.
突起体１０は、窪み１４の内部における斜面１４ｂに沿ったリードフレームの塑性変形によって形成される。 The protrusion 10 is formed by plastic deformation of the lead frame along the slope 14 b inside the recess 14.
Ｖ溝１１は、稜線１４ａが金型押圧時に押し込まれた痕跡として形成される。 The V-groove 11 is formed as a trace in which the ridge line 14a is pushed when the mold is pressed.
金型のリードフレームへの押し込み量を調整することによって頭頂部１０ａのサイズを変化させることができる。 The size of the top 10a can be changed by adjusting the amount of pressing the die into the lead frame.
なお、上記の金型のリードフレームへの押し込み量がより大きいと、頭頂部１０ａのサイズはより小さくなる。 In addition, if the amount of pressing the die into the lead frame is larger, the size of the top portion 10a becomes smaller.
隆起部１０ｃは、前述された塑性変形によるリードフレームの流動にともなう盛り上がりとして形成される。 The raised portion 10c is formed as a bulge accompanying the flow of the lead frame due to the plastic deformation described above.
金型のリードフレームへの押し込み量を調整することによって隆起部１０ｃの高さを変化させることができる。 The height of the raised portion 10c can be changed by adjusting the amount of pressing of the mold into the lead frame.
なお、上記の金型のリードフレームへの押し込み量がより大きいと、隆起部１０ｃの高さはより大きくなる。 In addition, if the amount of pushing the die into the lead frame is larger, the height of the raised portion 10c becomes larger.
また、隆起部１０ｃの高さは、大きさおよび向きを有するベクトルであるリードフレームを塑性変形させる力が変化するので、稜線１４ａを頂部とする二つの斜面１４ｂの間の角度に対応するＶ溝１１の角度にも依存し、Ｖ溝１１の角度がより大きいと、より大きくなる。 Further, the height of the raised portion 10c changes the force that plastically deforms the lead frame, which is a vector having a size and orientation, so that the V groove corresponding to the angle between the two inclined surfaces 14b having the ridge line 14a as the top portion. 11 also depends on the angle of 11 and becomes larger as the angle of the V-groove 11 is larger.
ここに、Ｖ溝１１の角度は、およそ６０〜１２０度の範囲にあることが好ましく、たとえば９０度であればよい。 Here, the angle of the V-groove 11 is preferably in the range of approximately 60 to 120 degrees, for example, 90 degrees.
また、隆起部１０ｃの高さは、ヤング率に応じた展性および／または延性のような、組成などによって決定されるリードフレームの材質にも依存する。 The height of the raised portion 10c also depends on the material of the lead frame determined by the composition, such as malleability and / or ductility according to the Young's modulus.
たとえば、隣接する二つの突起体１０の中心間の距離であるピッチが０．５ｍｍであり、Ｖ溝１１の角度が９０度であり、金型のリードフレームへの押し込み量が０．１５ｍｍであるとき、突起体１０の底面の形状は一辺がおよそ０．５ｍｍの略正方形であり、頭頂部１０ａの形状は一辺がおよそ０．２ｍｍの略正方形であり、隆起部１０ｃの高さはおよそ０．１ｍｍである。 For example, the pitch that is the distance between the centers of two adjacent protrusions 10 is 0.5 mm, the angle of the V-groove 11 is 90 degrees, and the pressing amount of the mold into the lead frame is 0.15 mm. At this time, the shape of the bottom surface of the protrusion 10 is a substantially square with a side of about 0.5 mm, the shape of the top 10a is a substantially square with a side of about 0.2 mm, and the height of the raised portion 10c is about 0.2 mm. 1 mm.
そして、隆起部１０ｃが平形の金型を利用して３０Ｍｐａの圧力で押しつぶされるとき、迫り出し１０ｂの迫り出し量はおよそ５０〜７５μｍである。 And when the protruding part 10c is crushed by the pressure of 30 Mpa using a flat metal mold | die, the amount of protrusion of the protrusion 10b is about 50-75 micrometers.
もちろん、隆起部１０ｃの高さがより大きいと、迫り出し１０ｂの迫り出し量はより大きくなるので、金型のリードフレームへの押し込み量を調整することによって隆起部１０ｃの高さ、よって迫り出し１０ｂの迫り出し量を調整することができる。 Of course, if the height of the protruding portion 10c is larger, the protruding amount of the protruding portion 10b becomes larger. Therefore, the height of the protruding portion 10c is adjusted by adjusting the amount of pressing the mold into the lead frame. The amount of protrusion of 10b can be adjusted.
ここに、迫り出し１０ｂの迫り出し量はＶ溝１１の延長を利用して定義されるＶ溝１１の中心からの距離Ｌのおよそ１／２〜１／３の範囲にあることが好ましい。 Here, the amount of protrusion of the protrusion 10b is preferably in the range of about ½ to ３ of the distance L from the center of the V groove 11 defined by using the extension of the V groove 11.
なお、迫り出し１０ｂの迫り出し量が小さすぎると、封止樹脂６を十分に保持することができないので、上記のアンカー効果が小さくなることがある。 In addition, when the amount of protrusion of the protrusion 10b is too small, the sealing resin 6 cannot be sufficiently held, and thus the anchor effect may be reduced.
また、迫り出し１０ｂの迫り出し量が大きすぎると、封止樹脂６のＶ溝１１への充填が阻害され、ボイドと呼ばれる気泡が発生しやすいので、充填された封止樹脂６のＶ溝１１における首部の強度が維持されず、リードフレームと封止樹脂６との界面における密着性が低下することがある。 If the amount of protrusion 10b is too large, filling of the sealing resin 6 into the V-groove 11 is hindered and bubbles called voids are likely to be generated. In this case, the strength of the neck portion at the time may not be maintained, and the adhesion at the interface between the lead frame and the sealing resin 6 may deteriorate.
本実施の形態においては、封止樹脂６は樹脂封止時にＶ溝１１を伝ってスムーズに流れるので、エアトラップによるウエルドボイドはほとんど発生せず、迫り出し１０ｂは封止樹脂６をＶ溝１１に封じ込めるので、リードフレームと封止樹脂６との界面における密着性はかなり向上される。 In this embodiment, since the sealing resin 6 flows smoothly through the V-groove 11 during resin sealing, almost no weld void is generated by the air trap, and the protrusion 10b causes the sealing resin 6 to pass through the V-groove 11. Therefore, the adhesion at the interface between the lead frame and the sealing resin 6 is considerably improved.
以下には、材料および実装方法などの具体例が与えられる。 Specific examples such as materials and mounting methods are given below.
無酸素銅のダイパッド１の厚みは、およそ１．５ｍｍである。 The thickness of the oxygen-free copper die pad 1 is approximately 1.5 mm.
なお、ダイパッド１の表面には、４μｍのニッケルメッキが施され、１μｍの金メッキがダイボンド材を利用してダイボンド層２を好適に形成するためにさらに施されている。 The surface of the die pad 1 is plated with 4 μm nickel, and further plated with 1 μm gold in order to suitably form the die bond layer 2 using a die bond material.
半導体素子３が搭載されるダイパッド１の上の領域には、半導体素子３よりやや小さいサイズに切り出されたリボン状の厚み０．０５ｍｍのダイボンド材が載置される。 In a region on the die pad 1 on which the semiconductor element 3 is mounted, a ribbon-like die bond material having a thickness of 0.05 mm cut out to a size slightly smaller than the semiconductor element 3 is placed.
なお、ダイボンド材は、金および２０ｗｔ％のスズからなる融点２８０℃の合金である。 The die bond material is an alloy having a melting point of 280 ° C. made of gold and 20 wt% tin.
また、半導体素子３は、炭化シリコン系化合物（ＳｉＣ）である。 The semiconductor element 3 is a silicon carbide compound (SiC).
半導体素子３がダイボンド材を介してダイパッド１の上に搭載された半導体パッケージは、リフロー炉中に投入され、窒素雰囲気中で３１０℃に加熱される。 The semiconductor package in which the semiconductor element 3 is mounted on the die pad 1 via the die bond material is put into a reflow furnace and heated to 310 ° C. in a nitrogen atmosphere.
溶融したダイボンド材はフィレット２ａを形成し、半導体素子３はセルフアライメント効果により領域１２の中心に位置合わせされる。 The melted die bond material forms a fillet 2a, and the semiconductor element 3 is aligned with the center of the region 12 by the self-alignment effect.
かくして、ダイボンド層２が冷却後に形成され、半導体素子３の実装が完了される。 Thus, the die bond layer 2 is formed after cooling, and the mounting of the semiconductor element 3 is completed.
金からなる直径０．０２ｍｍのボンディングワイヤー５は、半導体素子３の上面の電極パッド（図示せず）と、ダイパッド１と同様にメッキが施された厚み０．４ｍｍのリード４と、を電気的に接続している。 A bonding wire 5 made of gold having a diameter of 0.02 mm electrically connects an electrode pad (not shown) on the upper surface of the semiconductor element 3 and a lead 4 having a thickness of 0.4 mm plated like the die pad 1. Connected to.
封止樹脂６は、７７ｗｔ％の球状フィラーが多管能骨格を有するエポキシ樹脂に添加されたパワー半導体用封止樹脂である。 The sealing resin 6 is a power semiconductor sealing resin in which a 77 wt% spherical filler is added to an epoxy resin having a multi-functional skeleton.
なお、同パワー半導体用封止樹脂の主要物性に関しては、ガラス転移点Ｔｇ（ＴＭＡ、Ｔｈｅｒｍｏｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ）が２０９℃であり、熱膨張係数α１が１７ＰＰＭである。 In addition, regarding the main physical properties of the sealing resin for power semiconductors, the glass transition point Tg (TMA, Thermomechanical Analysis) is 209 ° C., and the thermal expansion coefficient α1 is 17 PPM.
樹脂封止は、ボンディングワイヤー５を含む半導体素子３の外囲領域に封止樹脂６を充填することが、ダイパッド１の一部である筐体との接触面を露出させた状態で可能なモールド金型を使用して行われる。 Resin sealing is a mold capable of filling the surrounding region of the semiconductor element 3 including the bonding wire 5 with the sealing resin 6 in a state where the contact surface with the casing which is a part of the die pad 1 is exposed. This is done using a mold.
なお、このようなトランスファーモールドに関しては、成形温度が１７５℃であり、成形圧力が３．５Ｍｐａであり、成形時間が２４０秒である。 For such a transfer mold, the molding temperature is 175 ° C., the molding pressure is 3.5 Mpa, and the molding time is 240 seconds.
封止樹脂６は、１７５℃の雰囲気中における５時間のアフターキュアを経て完全硬化させられる。 The sealing resin 6 is completely cured after 5 hours of after-curing in an atmosphere at 175 ° C.
そして、個片化がタイバーのカットによって行われ、半導体パッケージの側面から取り出されているリード４がガルウィング形状に曲げ成形によって成形され、ヒートシンク内蔵型半導体パッケージが完成する。 Then, individualization is performed by cutting a tie bar, and the lead 4 taken out from the side surface of the semiconductor package is formed into a gull wing shape by bending to complete a semiconductor package with a built-in heat sink.
もちろん、上記の材料および実装方法などの具体例は、限定的ではなく、任意に組み合わせて用いられる。 Of course, the specific examples such as the above-described materials and mounting methods are not limited, and can be used in any combination.
つぎに、図８（Ａ）〜（Ｄ）を主として参照しながら、本実施の形態の半導体パッケージの製造方法についてさらにより具体的に説明する。 Next, the semiconductor package manufacturing method of the present embodiment will be described more specifically with reference mainly to FIGS.
なお、図８（Ａ）は本発明における実施の形態１の半導体パッケージの製造方法を説明するための模式的な部分断面図（その１）であり、図８（Ｂ）は本発明における実施の形態１の半導体パッケージの製造方法を説明するための模式的な部分断面図（その２）であり、図８（Ｃ）は本発明における実施の形態１の半導体パッケージの製造方法を説明するための模式的な部分断面図（その３）であり、図８（Ｄ）は本発明における実施の形態１の半導体パッケージの製造方法を説明するための模式的な部分断面図（その４）である。 FIG. 8A is a schematic partial cross-sectional view (No. 1) for explaining the method of manufacturing the semiconductor package according to the first embodiment of the present invention, and FIG. 8B is an embodiment of the present invention. FIG. 8C is a schematic partial cross-sectional view (No. 2) for describing the manufacturing method of the semiconductor package of Embodiment 1, and FIG. 8C is a diagram for describing the manufacturing method of the semiconductor package of Embodiment 1 of the present invention; FIG. 8D is a schematic partial cross-sectional view (No. 3), and FIG. 8D is a schematic partial cross-sectional view (No. 4) for explaining the method of manufacturing a semiconductor package according to the first embodiment of the present invention.
本実施の形態の半導体パッケージのリードフレームは多連の構成を有しており、個別に製造されたダイパッド１とリード４とがリベットカシメにより一体化されている。 The lead frame of the semiconductor package of the present embodiment has a multiple structure, and the die pad 1 and the lead 4 manufactured individually are integrated by rivet caulking.
まず、位置決めおよび固定用のリベット穴１０３は、板厚１．５ｍｍの無酸素銅からなるフープ材１０１の所定位置に連続して形成される（図８（Ａ）参照）。 First, the positioning and fixing rivet holes 103 are continuously formed at predetermined positions of the hoop material 101 made of oxygen-free copper having a plate thickness of 1.5 mm (see FIG. 8A).
なお、このような打ち抜き加工は、パンチ打ち抜きステージ１０２を利用して行われる。 Such punching is performed using the punching stage 102.
つぎに、リベット穴１０３が基準ピン１０５に挿入され、金型１０４を利用する押圧が行われ、突起体１０がフープ材１０１の表面に連続して形成される（図８（Ｂ）参照）。 Next, the rivet hole 103 is inserted into the reference pin 105, pressing is performed using the mold 104, and the protrusion 10 is continuously formed on the surface of the hoop material 101 (see FIG. 8B).
なお、同加工は、フープ材１０１が金型１０４および基準ピン１０５がセットされたステージ１０６に搬送され、行われる。 The processing is performed by transferring the hoop material 101 to the stage 106 on which the mold 104 and the reference pin 105 are set.
つぎに、突起体１０が形成されたフープ材１０１が平形の金型１０７を利用して押圧され、隆起部１０ｃが押しつぶされ、迫り出し１０ｂが形成される（図８（Ｃ）参照）。 Next, the hoop material 101 on which the protrusions 10 are formed is pressed using a flat mold 107, the raised portion 10c is crushed, and a protrusion 10b is formed (see FIG. 8C).
なお、同加工は、平形の金型１０７がセットされたステージ１０８において行われる。 The processing is performed on a stage 108 on which a flat mold 107 is set.
そして、フープ材１０１は、外形打ち抜き金型１１０を利用して所定のヒートシンクを形成するために打ち抜かれる（図８（Ｄ）参照）。 Then, the hoop material 101 is punched to form a predetermined heat sink using the outer punching die 110 (see FIG. 8D).
なお、同加工は、フープ材１０１が外形打ち抜きステージ１０９に移動され、行われる。 The processing is performed by moving the hoop material 101 to the outer shape punching stage 109.
もちろん、リード４も、ダイパッド１と同様に製造することができる。 Of course, the lead 4 can also be manufactured in the same manner as the die pad 1.
なお、リード４に関しては、封止樹脂が接する領域は両面に存在するので、金型は上下に配置され、突起体１０は一括して両面に形成されることが好ましい。 In addition, regarding the lead 4, since the area | region which sealing resin contact | connects exists on both surfaces, it is preferable that a metal mold | die is arrange | positioned up and down and the protrusion 10 is collectively formed in both surfaces.
このようにして製造されたダイパッド１およびリード４は表面に金メッキを施され、それらのリベット穴同士が重ね合わせられ、リベットによる締結が行われ、多連のリードフレームが完成する。 The die pad 1 and the lead 4 manufactured in this way are plated with gold, the rivet holes are overlapped with each other, and fastening with rivets is performed to complete a multiple lead frame.
本実施の形態の半導体パッケージは、低コストで提供することができ、つぎに説明されるように高い信頼性を有している。 The semiconductor package of this embodiment can be provided at low cost and has high reliability as will be described next.
すなわち、半導体パッケージは、温度８５℃および相対湿度６５％ＲＨに保たれた恒温恒湿槽に１６８時間放置され、吸湿させられる。 That is, the semiconductor package is left for 168 hours in a constant temperature and humidity chamber maintained at a temperature of 85 ° C. and a relative humidity of 65% RH to absorb moisture.
そして、ピーク温度２６５℃で１０秒以上加熱する温度プロファイルで赤外線リフロー炉に半導体パッケージを通す工程が二回繰り返され、半田リフロー処理が行われる。 Then, the process of passing the semiconductor package through the infrared reflow furnace with a temperature profile that is heated at a peak temperature of 265 ° C. for 10 seconds or more is repeated twice, and a solder reflow process is performed.
このような半田リフロー処理が行われた２０個の半導体パッケージは顕微鏡により外観検査され、パッケージクラックの発生が皆無であることが確認された。 Twenty semiconductor packages subjected to such solder reflow processing were visually inspected with a microscope, and it was confirmed that there was no occurrence of package cracks.
そして、２０個の半導体パッケージは超音波探傷検査（Ｓｃａｎ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈ）され、剥離がインナーリードおよびダイパッドの界面に発生していないことが確認された。 Then, 20 semiconductor packages were subjected to ultrasonic flaw detection (Scan Acoustic Tomography), and it was confirmed that no peeling occurred at the interface between the inner lead and the die pad.
さらに、本実施の形態の半導体パッケージに関連して、リードフレームと封止樹脂６との界面における密着力が前述された密着力測定実験（図１２参照）と同様な実験を利用して検証された。 Further, in connection with the semiconductor package of the present embodiment, the adhesion at the interface between the lead frame and the sealing resin 6 is verified using an experiment similar to the adhesion measurement experiment described above (see FIG. 12). It was.
封止樹脂柱が銅板より剥離するときの界面破壊強度は、突起体１０が本実施の形態の半導体パッケージの製造方法と同様な方法によって形成された表面に金メッキが施されたサンプル、表面粗さＲｚが１１μｍである表面に金メッキが施された比較サンプル、および粗化が第一の従来の半導体パッケージの製造方法と同様な方法によって行われた表面粗さＲｚが１２２μｍである表面に金メッキが施されたサンプルについて、それぞれ測定された。 The interfacial fracture strength when the sealing resin column peels from the copper plate is a sample in which the protrusion 10 is gold-plated on the surface formed by the same method as the semiconductor package manufacturing method of the present embodiment, the surface roughness A comparative sample in which gold is plated on the surface having Rz of 11 μm, and gold plating is applied to the surface having surface roughness Rz of 122 μm, which is roughened by the same method as the first conventional semiconductor package manufacturing method. Each sample was measured.
突起体１０が本実施の形態の半導体パッケージの製造方法と同様な方法によって形成されたサンプルの界面破壊強度は３７Ｍｐａであり、比較サンプルの界面破壊強度は６Ｍｐａであり、粗化が第一の従来の半導体パッケージの製造方法と同様な方法によって行われたサンプルの界面破壊強度は１１Ｍｐａである。 The interfacial fracture strength of the sample in which the protrusion 10 is formed by the same method as the semiconductor package manufacturing method of the present embodiment is 37 Mpa, the interfacial fracture strength of the comparative sample is 6 Mpa, and roughening is the first conventional method. The interfacial fracture strength of the sample carried out by the same method as the semiconductor package manufacturing method is 11 Mpa.
金と封止樹脂との密着強度は通常は銅と封止樹脂との密着強度のおよそ１／２であるが、突起体１０が本実施の形態の半導体パッケージの製造方法と同様な方法によって形成されたサンプルの界面破壊強度は前述された粗化が行われたサンプルの界面破壊強度である２３Ｍｐａよりも大きい３７Ｍｐａである。 The adhesion strength between gold and the sealing resin is usually about ½ of the adhesion strength between copper and the sealing resin, but the protrusion 10 is formed by the same method as the method for manufacturing the semiconductor package of the present embodiment. The interfacial fracture strength of the prepared sample is 37 Mpa, which is larger than 23 Mpa which is the interfacial fracture strength of the sample subjected to the roughening described above.
かくして、本実施の形態の半導体パッケージのリードフレームと封止樹脂６との界面における密着力が極めて大きいことが、確認された。 Thus, it was confirmed that the adhesion at the interface between the lead frame and the sealing resin 6 of the semiconductor package of the present embodiment is extremely large.
（実施の形態２）
はじめに、図９を主として参照しながら、本実施の形態の半導体パッケージの構成および動作について説明する。
(Embodiment 2)
First, the configuration and operation of the semiconductor package of the present embodiment will be described with reference mainly to FIG.
なお、図９は、本発明における実施の形態２の半導体パッケージの模式的な部分断面図である。 FIG. 9 is a schematic partial cross-sectional view of the semiconductor package according to the second embodiment of the present invention.
本実施の形態の半導体パッケージの構成および動作は前述された実施の形態１の半導体パッケージの構成および動作と同様であるが、本実施の形態の半導体パッケージは厚さ０．７５ｍｍの金属板から製造され周囲側面にリード４が配されたリードフレームを利用するＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型半導体パッケージである。 The configuration and operation of the semiconductor package of the present embodiment are the same as the configuration and operation of the semiconductor package of the first embodiment described above, but the semiconductor package of the present embodiment is manufactured from a metal plate having a thickness of 0.75 mm. This is a QFP (Quad Flat Package) type semiconductor package using a lead frame in which leads 4 are arranged on the peripheral side surface.
本実施の形態においては、リードフレームがＦｅ−Ｎｉ合金であり、ダイパッド２０１のの形状は一辺がおよそ１０ｍｍの略正方形である。 In the present embodiment, the lead frame is an Fe—Ni alloy, and the shape of the die pad 201 is a substantially square with a side of approximately 10 mm.
本実施の形態においても、複数の突起体１０が前述された実施の形態１の場合と同様に封止樹脂６と接するリードフレームの表面に設けられている。 Also in the present embodiment, a plurality of protrusions 10 are provided on the surface of the lead frame in contact with the sealing resin 6 as in the first embodiment described above.
ただし、突起体１０は、半導体素子２０２が搭載されるダイパッド２０１の領域、および半導体素子２０２の上面の電極パッド（図示せず）と電気的に接続されるリード４のボンディングワイヤー接続領域を除いて両面に設けられている。 However, the protrusions 10 except for the region of the die pad 201 on which the semiconductor element 202 is mounted and the bonding wire connection region of the lead 4 that is electrically connected to the electrode pad (not shown) on the upper surface of the semiconductor element 202. It is provided on both sides.
つぎに、図１０を主として参照しながら、本実施の形態の半導体パッケージの製造方法について説明する。 Next, a method for manufacturing the semiconductor package of the present embodiment will be described with reference mainly to FIG.
なお、図１０は、本発明における実施の形態１の半導体パッケージの製造方法を説明するための模式的な部分断面図である。 FIG. 10 is a schematic partial cross-sectional view for explaining the semiconductor package manufacturing method according to the first embodiment of the present invention.
本実施の形態の半導体パッケージの製造方法は前述された実施の形態１の半導体パッケージの製造方法と同様であるが、位置決め穴１１１が基準ピン１１３に挿入され、押圧が行われ、突起体１０がフープ材１１２の表面に連続して形成される工程においては、封止樹脂が接する領域は両面に存在するので、金型１０４が上面側に配置され、金型１０４ｂが下面側に配置され、突起体１０は一括して両面に形成される。 The manufacturing method of the semiconductor package of the present embodiment is the same as the manufacturing method of the semiconductor package of the first embodiment described above, but the positioning hole 111 is inserted into the reference pin 113, pressing is performed, and the protrusion 10 is In the process of being continuously formed on the surface of the hoop material 112, since the region where the sealing resin is in contact exists on both sides, the mold 104 is disposed on the upper surface side, the mold 104b is disposed on the lower surface side, and the protrusion The body 10 is formed on both sides at once.
そして、本実施の形態においては、銀メッキがリードフレームの表面に施される。 In the present embodiment, silver plating is applied to the surface of the lead frame.
以下には、材料および実装方法などの具体例が与えられる。 Specific examples such as materials and mounting methods are given below.
半導体素子２０２の形状は、一辺がおよそ９．５ｍｍの略正方形である。 The shape of the semiconductor element 202 is a substantially square having a side of approximately 9.5 mm.
なお、ダイボンド材は、銀ペーストであり、１８０℃で１時間加熱することによって硬化させられる。 The die bond material is a silver paste, and is cured by heating at 180 ° C. for 1 hour.
ボンディングワイヤー５は、半導体素子２０２の上面の電極パッド（図示せず）と、リード４と、を電気的に接続している。 The bonding wire 5 electrically connects an electrode pad (not shown) on the upper surface of the semiconductor element 202 and the lead 4.
樹脂封止は、ボンディングワイヤー５を含む半導体素子２０２の外囲領域に封止樹脂６を充填することが可能なモールド金型を使用して行われる。 Resin sealing is performed by using a mold that can fill the sealing resin 6 in an outer region of the semiconductor element 202 including the bonding wires 5.
なお、このようなトランスファーモールドに関しては、前述された実施の形態１の場合と同様に、成形温度が１７５℃であり、成形圧力が３．５Ｍｐａであり、成形時間が２４０秒である。 For such a transfer mold, the molding temperature is 175 ° C., the molding pressure is 3.5 Mpa, and the molding time is 240 seconds, as in the case of the first embodiment described above.
封止樹脂６は、前述された実施の形態１の場合と同様に、１７５℃の雰囲気中における５時間のアフターキュアを経て完全硬化させられる。 As in the case of the first embodiment described above, the sealing resin 6 is completely cured after 5 hours of after-curing in an atmosphere at 175 ° C.
そして、個片化がタイバーのカットによって行われ、半導体パッケージの側面から取り出されているリード４がガルウィング形状に曲げ成形によって成形され、ＱＦＰ型半導体パッケージが完成する。 Then, individualization is performed by cutting a tie bar, and the lead 4 taken out from the side surface of the semiconductor package is formed into a gull wing shape by bending to complete a QFP type semiconductor package.
本実施の形態の半導体パッケージも、低コストで提供することができ、前述された実施の形態１の場合と同様に高い信頼性を有している。 The semiconductor package of this embodiment can also be provided at low cost, and has high reliability as in the case of Embodiment 1 described above.
以上の説明から明らかであるように、上述された実施の形態１および２の半導体パッケージは、鉛フリー化に対応した高温リフローはもちろん、半導体の発熱などをともなう過酷な環境下での使用にも耐えることができる。 As is clear from the above description, the semiconductor packages of the first and second embodiments described above can be used in harsh environments involving heat generation of the semiconductor as well as high temperature reflow corresponding to lead-free. Can withstand.
そして、上述された実施の形態１および２の半導体パッケージの製造方法においては、突起体は一連のプレス工程において形成されるので、製造コストは低減され、別工程での加工は不要であるので、リードタイムは長くならず、メッキに必要な薬品は使用されないので、環境負荷は高くならない。 And in the manufacturing method of the semiconductor package of Embodiment 1 and 2 mentioned above, since a protrusion is formed in a series of press processes, since manufacturing cost is reduced and the process in another process is unnecessary, The lead time is not long, and chemicals necessary for plating are not used, so the environmental load does not increase.
本発明における半導体パッケージ、および半導体パッケージの製造方法は、より高い信頼性を確保することが可能であり、たとえば、汎用インバーター、サーボモーター、工作機械およびエレベーターのモーター、電気自動車、ならびに太陽光、風力および燃料電池を利用する発電システム、などのパワー半導体モジュールに利用するために有用である。 The semiconductor package and the manufacturing method of the semiconductor package according to the present invention can ensure higher reliability. For example, general-purpose inverters, servo motors, machine tool and elevator motors, electric vehicles, and solar and wind power It is useful for use in power semiconductor modules such as power generation systems that use fuel cells.
１ ダイパッド
２ ダイボンド層
３ 半導体素子
４ リード
５ ボンディングワイヤー
６ 封止樹脂
DESCRIPTION OF SYMBOLS 1 Die pad 2 Die bond layer 3 Semiconductor element 4 Lead 5 Bonding wire 6 Sealing resin
Claims (8)
前記リードフレームのリードと、前記半導体素子のパッド電極と、を電気的に接続するボンディングワイヤーと、
前記ダイパッドと、前記リードと、を前記リードの一部が露出するように封止する封止樹脂と、
を備えた半導体パッケージであって、
複数の四角錐台状の突起体が、前記リードフレームの表面の少なくとも一部に形成されている、半導体パッケージ。 A semiconductor element mounted on the die pad of the lead frame;
A bonding wire that electrically connects a lead of the lead frame and a pad electrode of the semiconductor element;
Sealing resin for sealing the die pad and the lead so that a part of the lead is exposed;
A semiconductor package comprising:
A semiconductor package, wherein a plurality of quadrangular pyramidal protrusions are formed on at least a part of the surface of the lead frame.
前記迫り出しは、隣接する前記突起体の間に形成された前記Ｖ溝の中心に達していない、請求項３記載の半導体パッケージ。 The top of the protrusion has an outward protrusion;
The semiconductor package according to claim 3, wherein the protrusion does not reach a center of the V groove formed between the adjacent protrusions.
複数の四角錐台状の突起体が前記リードフレームの表面の少なくとも一部に形成されるように、所定の突起が設けられた突起付きの金型を押圧する突起付き金型押圧ステップと、
前記突起体の頭頂部が外側への迫り出しを有するように、平形の金型を押圧する平形金型押圧ステップと、
を備えた、半導体パッケージの製造方法。 A semiconductor element mounted on a die pad of a lead frame, a lead wire of the lead frame, a bonding wire that electrically connects a pad electrode of the semiconductor element, the die pad, and the lead are connected to one of the leads. A method of manufacturing a semiconductor package comprising: a sealing resin that seals so that a portion is exposed,
A mold pressing step with a protrusion that presses a mold with a protrusion provided with a predetermined protrusion such that a plurality of quadrangular pyramid-shaped protrusions are formed on at least a part of the surface of the lead frame;
A flat mold pressing step of pressing a flat mold so that the top of the protrusion has an outward protrusion; and
A method for manufacturing a semiconductor package, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012026545A JP2013165125A (en) | 2012-02-09 | 2012-02-09 | Semiconductor package and manufacturing method semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012026545A JP2013165125A (en) | 2012-02-09 | 2012-02-09 | Semiconductor package and manufacturing method semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013165125A true JP2013165125A (en) | 2013-08-22 |
Family
ID=49176320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012026545A Pending JP2013165125A (en) | 2012-02-09 | 2012-02-09 | Semiconductor package and manufacturing method semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013165125A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9502320B2 (en) | 2014-11-21 | 2016-11-22 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2017510991A (en) * | 2014-03-26 | 2017-04-13 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | Support and / or clip for semiconductor element, semiconductor component, and manufacturing method |
| US10971414B2 (en) | 2019-03-11 | 2021-04-06 | Fuji Electric Co., Ltd. | Semiconductor device |
-
2012
- 2012-02-09 JP JP2012026545A patent/JP2013165125A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017510991A (en) * | 2014-03-26 | 2017-04-13 | ヘレウス ドイチェラント ゲーエムベーハー ウント カンパニー カーゲー | Support and / or clip for semiconductor element, semiconductor component, and manufacturing method |
| US9502320B2 (en) | 2014-11-21 | 2016-11-22 | Fuji Electric Co., Ltd. | Semiconductor device |
| US10971414B2 (en) | 2019-03-11 | 2021-04-06 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100440493C (en) | Semiconductor integrated circuit device | |
| US20110096507A1 (en) | Microelectronic thermal interface | |
| CN108364918A (en) | Thin contour lead semiconductor encapsulates | |
| TWI479626B (en) | Lead frame board, method of forming the same, and semiconductor device | |
| CN105185752A (en) | Semiconductor device and fabrication method thereof | |
| KR20060050290A (en) | Semiconductor device | |
| JP6408431B2 (en) | Lead frame, lead frame manufacturing method, and semiconductor device | |
| CN104078438A (en) | Leadframe, semiconductor package including a leadframe and method for producing a leadframe | |
| JP5262408B2 (en) | Positioning jig and method for manufacturing semiconductor device | |
| JP2010098036A (en) | Resin case and method of manufacturing the same | |
| JP4789771B2 (en) | Lead frame with resin envelope and manufacturing method thereof | |
| JP4814196B2 (en) | Circuit board | |
| JP2013165125A (en) | Semiconductor package and manufacturing method semiconductor package | |
| TW202249220A (en) | Configurable leaded package | |
| JP4307362B2 (en) | Semiconductor device, lead frame, and lead frame manufacturing method | |
| US6891254B2 (en) | Semiconductor device with protrusions | |
| JP5832731B2 (en) | Semiconductor element | |
| JP2006210941A (en) | Semiconductor device | |
| CN101494210A (en) | Conductor frame and encapsulation structure | |
| JP3398580B2 (en) | Semiconductor device manufacturing method and substrate frame | |
| JP4695672B2 (en) | Semiconductor device | |
| JP2006352175A (en) | Semiconductor integrated circuit device | |
| JP3942596B2 (en) | Semiconductor device mounting method and semiconductor device repair method | |
| KR100206954B1 (en) | Manufacturing method of ball grid array package | |
| CN116153922A (en) | High-power intelligent IGBT module and processing technology thereof |