JP2013162157A - Image sensor, image pickup device, and image sensor drive method - Google Patents

Image sensor, image pickup device, and image sensor drive method Download PDF

Info

Publication number
JP2013162157A
JP2013162157A JP2012019961A JP2012019961A JP2013162157A JP 2013162157 A JP2013162157 A JP 2013162157A JP 2012019961 A JP2012019961 A JP 2012019961A JP 2012019961 A JP2012019961 A JP 2012019961A JP 2013162157 A JP2013162157 A JP 2013162157A
Authority
JP
Japan
Prior art keywords
signal
unit
transfer
signals
accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012019961A
Other languages
Japanese (ja)
Other versions
JP6004660B2 (en
Inventor
Hideaki Sanbonsugi
英昭 三本杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012019961A priority Critical patent/JP6004660B2/en
Publication of JP2013162157A publication Critical patent/JP2013162157A/en
Application granted granted Critical
Publication of JP6004660B2 publication Critical patent/JP6004660B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce random noise in image signals without significantly lowering a frame rate.SOLUTION: An image sensor includes: column output lines for outputting signals from a plurality of two-dimensionally arranged pixels; first storage capacitances for accumulating signals from pixels output from the column output lines therein; second storage capacitances for accumulating signals accumulated in the first storage capacitances therein; and amplifiers for nondestructively transferring signals from the first storage capacitances to the second storage capacitances. After accumulation of signals in the first storage capacitances is completed, the image sensor repeatedly performs signal transfers from the first storage capacitances to the second storage capacitances and reads of signals accumulated in the second storage capacitances a number of times, whereby it is made possible to output a signal from one and the same pixel a number of times in only one horizontal blanking period.

Description

本発明は、光電変換部を有する撮像素子、それを有する撮像装置、及び撮像素子の駆動方法に関する。   The present invention relates to an imaging device having a photoelectric conversion unit, an imaging device having the same, and a driving method of the imaging device.

電子カメラ等の撮像装置には、CMOSイメージセンサー等の撮像素子が用いられている。近年、電子カメラ等の撮像装置においては高感度撮影の要求等から、撮影により得られる画像信号のランダムノイズ成分の低減が求められている。このような問題を解決する1つの方法として、特許文献1には、同一の画素からの画素信号の読み出しを複数回行い、読み出された画素信号を加算平均することによりランダムノイズを低減する技術が開示されている。   An imaging device such as a CMOS image sensor is used in an imaging device such as an electronic camera. In recent years, an imaging apparatus such as an electronic camera has been required to reduce a random noise component of an image signal obtained by photographing because of a demand for high-sensitivity photographing. As one method for solving such a problem, Patent Document 1 discloses a technique for reducing random noise by reading out pixel signals from the same pixel a plurality of times and averaging the read pixel signals. Is disclosed.

特開2005−210701号公報Japanese Patent Laid-Open No. 2005-210701

しかしながら、特許文献1に開示された技術では、同一の画素から画素信号を複数回読み出すために、画素から列出力線に信号を出力し蓄積部に蓄積するまでの水平ブランキング期間が複数必要となり、フレームレートが大幅に低下してしまうという問題がある。   However, in the technique disclosed in Patent Document 1, in order to read out a pixel signal from the same pixel a plurality of times, a plurality of horizontal blanking periods are required until a signal is output from the pixel to the column output line and accumulated in the accumulation unit. There is a problem that the frame rate is greatly reduced.

本発明は、このような事情に鑑みてなされたものであり、フレームレートを大幅に落とすことなく、画像信号のランダムノイズを低減できるようにすることを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to reduce random noise of an image signal without significantly reducing the frame rate.

本発明の撮像素子は、光電変換部を含む複数の画素と、前記複数の画素からの信号を列毎に出力する列出力線と、前記列出力線を介して出力された前記信号を蓄積する第1の蓄積部と、前記第1の蓄積部に蓄積された信号を受けて蓄積する第2の蓄積部と、前記第1の蓄積部から前記第2の蓄積部へ信号を非破壊で転送する転送部とを備え、前記列出力線を介して出力された前記信号の前記第1の蓄積部への蓄積動作が完了した後に、前記第1の蓄積部から前記第2の蓄積部への前記転送部による信号の転送動作及び前記第2の蓄積部に蓄積された信号の読み出し動作を繰り返し行うことを特徴とする。   The imaging device of the present invention stores a plurality of pixels including a photoelectric conversion unit, a column output line for outputting a signal from the plurality of pixels for each column, and the signal output through the column output line. A first accumulator, a second accumulator that receives and accumulates the signal accumulated in the first accumulator, and transfers the signal from the first accumulator to the second accumulator in a nondestructive manner; And after the operation of accumulating the signal output via the column output line in the first accumulator is completed, the first accumulator to the second accumulator The signal transfer operation by the transfer unit and the read operation of the signal stored in the second storage unit are repeatedly performed.

本発明よれば、フレームレートの低下を抑制し、効果的に画像信号のランダムノイズを低減することができ、良好な画質の画像を得ることができる。   According to the present invention, it is possible to suppress a decrease in frame rate, effectively reduce random noise in an image signal, and obtain an image with good image quality.

本発明の第1の実施形態による撮像素子の構成例を示す図である。It is a figure which shows the structural example of the image pick-up element by the 1st Embodiment of this invention. 第1の実施形態における撮像素子の駆動タイミングの例を示すタイミングチャートである。6 is a timing chart illustrating an example of drive timing of the image sensor according to the first embodiment. 第1の実施形態における動作の概要を示す図である。It is a figure which shows the outline | summary of the operation | movement in 1st Embodiment. 第2の実施形態における制御信号生成回路の構成例を示す図である。It is a figure which shows the structural example of the control signal generation circuit in 2nd Embodiment. 本発明の実施形態に係る読み出し信号生成回路の構成を示す図である。It is a figure which shows the structure of the read signal generation circuit which concerns on embodiment of this invention. 第1の実施形態における撮像素子の駆動タイミングの例を示すタイミングチャートである。6 is a timing chart illustrating an example of drive timing of the image sensor according to the first embodiment. 第2の実施形態における動作の概要を示す図である。It is a figure which shows the outline | summary of the operation | movement in 2nd Embodiment. 本発明の実施形態における撮像素子を有する撮像装置の構成例を示す図である。It is a figure showing an example of composition of an imaging device which has an image sensor in an embodiment of the present invention. 撮影モード選択画面の例を示す図である。It is a figure which shows the example of an imaging | photography mode selection screen. 第3の実施形態における画像処理部の構成例を示す図である。It is a figure which shows the structural example of the image process part in 3rd Embodiment.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1の実施形態)
本発明の第1の実施形態について説明する。
図1は、第1の実施形態による撮像素子の構成例を示す図である。撮像素子は、光電変換素子を含む複数の画素1を有しており、それらが2次元に(行方向及び列方向に)配列されている。なお、図1においては、説明の便宜上、行方向及び列方向に複数の画素が配置された撮像素子のうち、1つの画素と、画素から信号を読み出すための信号線及び読み出し回路を示している。
(First embodiment)
A first embodiment of the present invention will be described.
FIG. 1 is a diagram illustrating a configuration example of an image sensor according to the first embodiment. The imaging element has a plurality of pixels 1 including photoelectric conversion elements, which are arranged two-dimensionally (in the row direction and the column direction). In FIG. 1, for convenience of explanation, one pixel, a signal line for reading a signal from the pixel, and a readout circuit are shown in the image sensor in which a plurality of pixels are arranged in the row direction and the column direction. .

単位画素1の各々は、フォトダイオード2、転送スイッチ3、リセットスイッチ4、行選択スイッチ5、画素アンプ6、及び浮遊拡散層(FD)7を有する。フォトダイオード2は、光を信号電荷に変換して蓄積する光電変換部である。転送スイッチ3は、転送パルスPTXにより導通/非導通(オン/オフ)が制御され、フォトダイオード2の光電変換により生成された信号電荷を転送パルスPTXに応じて転送する。浮遊拡散層7は、転送スイッチ3によって転送された信号電荷を蓄積する。   Each unit pixel 1 includes a photodiode 2, a transfer switch 3, a reset switch 4, a row selection switch 5, a pixel amplifier 6, and a floating diffusion layer (FD) 7. The photodiode 2 is a photoelectric conversion unit that converts light into signal charges and accumulates them. The transfer switch 3 is controlled to be conductive / non-conductive (on / off) by the transfer pulse PTX, and transfers the signal charge generated by the photoelectric conversion of the photodiode 2 according to the transfer pulse PTX. The floating diffusion layer 7 accumulates the signal charge transferred by the transfer switch 3.

リセットスイッチ4は、リセットパルスPRESにより導通/非導通(オン/オフ)が制御され、画素アンプ6のゲートに接続された浮遊拡散層7をリセットパルスPRESに応じてSVDDの電圧レベルにリセットする。画素アンプ6は、ソースフォロアとして機能し、浮遊拡散層7に蓄積された信号電荷を増幅し、信号電圧に変換する。行選択スイッチ5は、選択パルスPSELにより導通/非導通(オン/オフ)が制御され、画素アンプ6の出力と列出力線(垂直出力線)9との接続を制御する。行選択スイッチ5は、不図示の垂直走査回路により選択された行の画素を選択パルスPSELに応じて選択する。行選択スイッチ5によって選択された行の画素信号は、画素アンプ6を介して負荷電流源8に接続された列出力線9に出力される。   The reset switch 4 is controlled to be conductive / non-conductive (ON / OFF) by the reset pulse PRES, and resets the floating diffusion layer 7 connected to the gate of the pixel amplifier 6 to the voltage level of SVDD according to the reset pulse PRES. The pixel amplifier 6 functions as a source follower, amplifies the signal charge accumulated in the floating diffusion layer 7 and converts it into a signal voltage. The row selection switch 5 is controlled to be conductive / non-conductive (ON / OFF) by the selection pulse PSEL, and controls connection between the output of the pixel amplifier 6 and the column output line (vertical output line) 9. The row selection switch 5 selects a pixel in a row selected by a vertical scanning circuit (not shown) according to a selection pulse PSEL. The pixel signal in the row selected by the row selection switch 5 is output to the column output line 9 connected to the load current source 8 via the pixel amplifier 6.

第1の蓄積部としての蓄積容量(CTS1)12は、一方の電極が転送ゲート10を介して列出力線9に接続されるとともに、転送部としてのアンプ14の入力端子に接続される。第2の蓄積部としての蓄積容量(CTS2)18は、一方の電極が転送ゲート16を介してアンプ14の出力端子に接続される。蓄積容量(CHS)22は、一方の電極が転送ゲート20を介して蓄積容量(CTS2)18の一方の電極に接続されるとともに、差動増幅器26の非反転入力端子に接続される。また、蓄積容量(CHS)22は、一方の電極がリセットゲート24を介して基準電位に接続される。   The storage capacitor (CTS1) 12 serving as the first storage unit has one electrode connected to the column output line 9 via the transfer gate 10 and to the input terminal of the amplifier 14 serving as the transfer unit. One electrode of the storage capacitor (CTS 2) 18 as the second storage unit is connected to the output terminal of the amplifier 14 through the transfer gate 16. The storage capacitor (CHS) 22 has one electrode connected to one electrode of the storage capacitor (CTS 2) 18 through the transfer gate 20 and also connected to the non-inverting input terminal of the differential amplifier 26. In addition, one electrode of the storage capacitor (CHS) 22 is connected to the reference potential via the reset gate 24.

転送ゲート10は、制御信号PTS1により導通/非導通(オン/オフ)が制御され、転送ゲート16は、制御信号PTS2により導通/非導通(オン/オフ)が制御される。また、転送ゲート20は、制御信号PHSにより導通/非導通(オン/オフ)が制御され、リセットゲート24は、リセット信号CHRSTにより導通/非導通(オン/オフ)が制御される。容量(CHS)22は、不図示の回路より生成されるリセット信号CHRSTによってリセットされる。   The transfer gate 10 is controlled to be conductive / non-conductive (ON / OFF) by the control signal PTS1, and the transfer gate 16 is controlled to be conductive / non-conductive (ON / OFF) by the control signal PTS2. The transfer gate 20 is controlled to be conductive / non-conductive (ON / OFF) by the control signal PHS, and the reset gate 24 is controlled to be conductive / non-conductive (ON / OFF) by the reset signal CHRST. The capacitor (CHS) 22 is reset by a reset signal CHRST generated by a circuit (not shown).

同様に、第1の蓄積部としての蓄積容量(CTN1)13は、一方の電極が転送ゲート11を介して列出力線9に接続されるとともに、転送部としてのアンプ15の入力端子に接続される。第2の蓄積部としての蓄積容量(CTN2)19は、一方の電極が転送ゲート17を介してアンプ15の出力端子に接続される。蓄積容量(CHN)23は、一方の電極が転送ゲート21を介して蓄積容量(CTN2)19の一方の電極に接続されるとともに、差動増幅器26の反転入力端子に接続される。また、蓄積容量(CHN)23は、一方の電極がリセットゲート25を介して基準電位に接続される。   Similarly, the storage capacitor (CTN1) 13 as the first storage unit has one electrode connected to the column output line 9 through the transfer gate 11 and to the input terminal of the amplifier 15 as the transfer unit. The One electrode of the storage capacitor (CTN2) 19 as the second storage unit is connected to the output terminal of the amplifier 15 via the transfer gate 17. The storage capacitor (CHN) 23 has one electrode connected to one electrode of the storage capacitor (CTN 2) 19 through the transfer gate 21 and is connected to the inverting input terminal of the differential amplifier 26. In addition, one electrode of the storage capacitor (CHN) 23 is connected to the reference potential via the reset gate 25.

転送ゲート11は、制御信号PTN1により導通/非導通(オン/オフ)が制御され、転送ゲート17は、制御信号PTN2により導通/非導通(オン/オフ)が制御される。また、転送ゲート21は、制御信号PHNにより導通/非導通(オン/オフ)が制御され、リセットゲート25は、リセット信号CHRSTにより導通/非導通(オン/オフ)が制御される。容量(CHN)23は、不図示の回路より生成されるリセット信号CHRSTによってリセットされる。なお、蓄積容量12、13、18、19、22、23の他方の電極は基準電位に対して接続される。   The transfer gate 11 is controlled to be conductive / non-conductive (ON / OFF) by the control signal PTN1, and the transfer gate 17 is controlled to be conductive / non-conductive (ON / OFF) by the control signal PTN2. Further, conduction / non-conduction (on / off) of the transfer gate 21 is controlled by the control signal PHN, and conduction / non-conduction (on / off) of the reset gate 25 is controlled by the reset signal CHRST. The capacitor (CHN) 23 is reset by a reset signal CHRST generated by a circuit (not shown). The other electrodes of the storage capacitors 12, 13, 18, 19, 22, 23 are connected to the reference potential.

不図示の回路より生成される制御信号PTS1によって転送ゲート10はオンとなり、列出力線9に出力される撮像信号が蓄積容量(CTS1)12に蓄積される。ここで、撮像信号は、光信号(S信号)及びリセットノイズを含むノイズ信号(N信号)の混合信号である。また、同様に、不図示の回路より生成される制御信号PTN1によって転送ゲート11はオンとなり、列出力線9に出力されるノイズ信号が蓄積容量(CTN1)13に蓄積される。その後、制御信号PTS1、PTN1によって転送ゲート10、11はオフとなる。   The transfer gate 10 is turned on by a control signal PTS1 generated by a circuit (not shown), and the imaging signal output to the column output line 9 is stored in the storage capacitor (CTS1) 12. Here, the imaging signal is a mixed signal of an optical signal (S signal) and a noise signal (N signal) including reset noise. Similarly, the transfer gate 11 is turned on by a control signal PTN1 generated by a circuit (not shown), and a noise signal output to the column output line 9 is stored in the storage capacitor (CTN1) 13. Thereafter, the transfer gates 10 and 11 are turned off by the control signals PTS1 and PTN1.

次に、不図示の回路より生成される制御信号PTS2によって転送ゲート16がオンされると、蓄積容量(CTS1)12に蓄積された撮像信号がアンプ14を介して蓄積容量(CTS2)18に転送される。同様に、不図示の回路より生成される制御信号PTN2によって転送ゲート17がオンされると、蓄積容量(CTN1)13に蓄積されたノイズ信号がアンプ15を介して蓄積容量(CTN2)19に転送される。その後、制御信号PTS2、PTN2によって転送ゲート16、17はオフとなる。   Next, when the transfer gate 16 is turned on by a control signal PTS2 generated by a circuit (not shown), the imaging signal stored in the storage capacitor (CTS1) 12 is transferred to the storage capacitor (CTS2) 18 via the amplifier 14. Is done. Similarly, when the transfer gate 17 is turned on by a control signal PTN2 generated by a circuit (not shown), the noise signal stored in the storage capacitor (CTN1) 13 is transferred to the storage capacitor (CTN2) 19 via the amplifier 15. Is done. Thereafter, the transfer gates 16 and 17 are turned off by the control signals PTS2 and PTN2.

次に、不図示の水平走査回路からの制御信号PHSによって転送ゲート20がオンされると、蓄積容量(CTS2)18に蓄積された撮像信号が容量(CHS)22に転送され蓄積される。また、不図示の水平走査回路からの制御信号PHNによって転送ゲート21がオンされると、蓄積容量(CTN2)19に蓄積されたノイズ信号が容量(CHN)23に転送され蓄積される。次いで、差動増幅器26によって、両者の差分に基づいて撮影画像の画像信号が出力される。   Next, when the transfer gate 20 is turned on by a control signal PHS from a horizontal scanning circuit (not shown), the imaging signal stored in the storage capacitor (CTS2) 18 is transferred to the capacitor (CHS) 22 and stored. When the transfer gate 21 is turned on by a control signal PHN from a horizontal scanning circuit (not shown), the noise signal stored in the storage capacitor (CTN2) 19 is transferred and stored in the capacitor (CHN) 23. Next, the differential amplifier 26 outputs an image signal of the captured image based on the difference between the two.

前述の動作において、蓄積容量(CTS2)18から蓄積容量(CHS)22への信号転送では、蓄積容量(CTS2)18の信号は破壊される。一方、蓄積容量(CTS1)12から蓄積容量(CTS2)18への信号転送はアンプ14を介して行われるため、転送が完了した後も蓄積容量(CTS1)12には同一画素の撮像信号がそのまま残っている。すなわち、蓄積容量(CTS1)12から蓄積容量(CTS2)18へは、非破壊で信号が転送される。同様に、蓄積容量(CTN2)19から蓄積容量(CHN)23への信号転送では、蓄積容量(CTN2)19の信号は破壊される。一方、蓄積容量(CTN1)13から蓄積容量(CTN2)19への信号転送はアンプ15を介して行われるため、転送が完了した後も蓄積容量(CTN1)13には同一画素のノイズ信号がそのまま残っている。すなわち、蓄積容量(CTN1)13から蓄積容量(CTN2)19へは、非破壊で信号が転送される。   In the above operation, in the signal transfer from the storage capacitor (CTS2) 18 to the storage capacitor (CHS) 22, the signal of the storage capacitor (CTS2) 18 is destroyed. On the other hand, since the signal transfer from the storage capacitor (CTS1) 12 to the storage capacitor (CTS2) 18 is performed via the amplifier 14, the image pickup signal of the same pixel remains in the storage capacitor (CTS1) 12 even after the transfer is completed. Remaining. That is, a signal is transferred from the storage capacitor (CTS1) 12 to the storage capacitor (CTS2) 18 in a non-destructive manner. Similarly, in the signal transfer from the storage capacitor (CTN2) 19 to the storage capacitor (CHN) 23, the signal of the storage capacitor (CTN2) 19 is destroyed. On the other hand, since the signal transfer from the storage capacitor (CTN1) 13 to the storage capacitor (CTN2) 19 is performed via the amplifier 15, the noise signal of the same pixel remains in the storage capacitor (CTN1) 13 even after the transfer is completed. Remaining. That is, a signal is transferred from the storage capacitor (CTN1) 13 to the storage capacitor (CTN2) 19 in a non-destructive manner.

本実施形態では、一行分の画像信号が出力された後、再び制御信号PTS2によって転送ゲート16がオンとされ、蓄積容量(CTS1)12に蓄積された撮像信号がアンプ14を介して蓄積容量(CTS2)18に転送される。同様に、制御信号PTN2によって転送ゲート17がオンとされ、蓄積容量(CTN1)13に蓄積されたノイズ信号がアンプ15を介して蓄積容量(CTN2)19に転送される。それ以降の差動増幅器26によって画像信号が出力されるまでの動作は前述した動作と同様である。その後、蓄積容量(CTS1)12に蓄積された撮像信号及び蓄積容量(CTN1)13に蓄積されたノイズ信号の出力を転送ゲート16、17を介した転送動作を繰り返すことで行い、所定の回数だけ画像信号の出力を繰り返す。   In the present embodiment, after the image signal for one row is output, the transfer gate 16 is turned on again by the control signal PTS2, and the imaging signal stored in the storage capacitor (CTS1) 12 is stored via the amplifier 14 in the storage capacitor ( CTS2) 18. Similarly, the transfer gate 17 is turned on by the control signal PTN2, and the noise signal stored in the storage capacitor (CTN1) 13 is transferred to the storage capacitor (CTN2) 19 via the amplifier 15. Subsequent operations until the image signal is output by the differential amplifier 26 are the same as those described above. After that, the image pickup signal stored in the storage capacitor (CTS1) 12 and the output of the noise signal stored in the storage capacitor (CTN1) 13 are repeated by repeating the transfer operation via the transfer gates 16 and 17, and a predetermined number of times. Repeat the output of the image signal.

図2は、第1の実施形態における撮像素子の駆動タイミングの一例を示すタイミングチャートである。なお、図2においては、撮像素子の1行の画像信号を読み出す場合の駆動タイミングを示しており、さらに説明をわかりやすくするために1つの画素に着目して示している。そのため、図2においては、制御信号PHS及びPHNについて各列に対応するものを図示していないが、列毎に走査されることはいうまでもない。   FIG. 2 is a timing chart showing an example of the drive timing of the image sensor in the first embodiment. Note that FIG. 2 shows the drive timing in the case of reading out one row of image signals from the image sensor, and focuses on one pixel for easier understanding. Therefore, in FIG. 2, the control signals PHS and PHN corresponding to each column are not shown, but it goes without saying that each column is scanned.

まず、時刻t1にて、リセットパルスPRESがローレベルとされる。これにより、リセットスイッチ4がオフにされ浮遊拡散層7がフローティング状態となり、浮遊拡散層7はノイズ信号を保持するようになる。次に、時刻t2にて、行選択パルスPSELがハイレベルとされる。これにより、行選択スイッチ5がオンし、行選択スイッチ5及び負荷電流源8で構成されたソースフォロア回路が動作状態となり、列出力線9上に画素アンプ6のゲートに供給されるリセット電位に応じたノイズ出力がなされる。   First, at time t1, the reset pulse PRES is set to a low level. As a result, the reset switch 4 is turned off and the floating diffusion layer 7 enters a floating state, and the floating diffusion layer 7 holds a noise signal. Next, at time t2, the row selection pulse PSEL is set to the high level. As a result, the row selection switch 5 is turned on, and the source follower circuit composed of the row selection switch 5 and the load current source 8 is activated, and the reset potential supplied to the gate of the pixel amplifier 6 on the column output line 9 is set. A corresponding noise output is made.

時刻t3にて、制御信号PTN1がハイレベルにされて転送ゲート11がオンとなり、画素1からのノイズ信号が蓄積容量(CTN1)13に蓄積される。時刻t4にて、制御信号PTN1がローレベルにされて転送ゲート11がオフし、蓄積容量(CTN1)13へのノイズ信号の蓄積動作が終了する。   At time t3, the control signal PTN1 is set to the high level, the transfer gate 11 is turned on, and the noise signal from the pixel 1 is stored in the storage capacitor (CTN1) 13. At time t4, the control signal PTN1 is set to the low level, the transfer gate 11 is turned off, and the operation of storing the noise signal in the storage capacitor (CTN1) 13 is completed.

次に、フォトダイオード2での光電変換によって発生した撮像信号の蓄積が行われる。まず、不図示の回路により列出力線9が定電位にリセットされる。時刻t5にて、制御信号PTS1がハイレベルとされ転送ゲート10がオンする。   Next, the image pickup signal generated by the photoelectric conversion in the photodiode 2 is accumulated. First, the column output line 9 is reset to a constant potential by a circuit (not shown). At time t5, the control signal PTS1 is set to the high level and the transfer gate 10 is turned on.

時刻t6にて、転送パルスPTXがハイレベルとされて転送スイッチ3がオンし、フォトダイオード2に蓄積された光信号が画素アンプ6のゲートに転送される。このとき、行選択パルスPSELはハイレベルであるため、行選択スイッチ5及び負荷電流源8で構成されたソースフォロア回路は動作状態であり、列出力線9上に画素アンプ6のゲートの電位に応じた撮像信号の出力がなされる。したがって、列出力線9に出力された撮像信号が、転送ゲート10を介して蓄積容量(CTS1)12に蓄積される。   At time t6, the transfer pulse PTX is set to the high level, the transfer switch 3 is turned on, and the optical signal accumulated in the photodiode 2 is transferred to the gate of the pixel amplifier 6. At this time, since the row selection pulse PSEL is at a high level, the source follower circuit composed of the row selection switch 5 and the load current source 8 is in an operating state, and the potential of the gate of the pixel amplifier 6 is set on the column output line 9. A corresponding imaging signal is output. Therefore, the imaging signal output to the column output line 9 is stored in the storage capacitor (CTS1) 12 via the transfer gate 10.

時刻t7にて、転送パルスPTXがローレベルとされて転送スイッチ3がオフし、フォトダイオード2から画素アンプ6のゲートへの信号転送が終了する。続いて、時刻t8にて、制御信号PTS1がローレベルとされて転送ゲート10がオフし、蓄積容量(CTS1)12への撮像信号の蓄積動作が終了する。   At time t7, the transfer pulse PTX is set to low level, the transfer switch 3 is turned off, and the signal transfer from the photodiode 2 to the gate of the pixel amplifier 6 is completed. Subsequently, at time t8, the control signal PTS1 is set to low level, the transfer gate 10 is turned off, and the operation of storing the imaging signal in the storage capacitor (CTS1) 12 is completed.

次に、時刻t9にて、制御信号PTS2がハイレベルとされて転送ゲート16がオンにされ、蓄積容量(CTS1)12に蓄積された撮像信号が蓄積容量(CTS2)18へ転送される。同様に、制御信号PTN2がハイレベルとされて転送ゲート17がオンにされ、蓄積容量(CTN1)13に蓄積されたノイズ信号が蓄積容量(CTN2)19へ転送される。   Next, at time t9, the control signal PTS2 is set to the high level, the transfer gate 16 is turned on, and the imaging signal stored in the storage capacitor (CTS1) 12 is transferred to the storage capacitor (CTS2) 18. Similarly, the control signal PTN2 is set to the high level, the transfer gate 17 is turned on, and the noise signal stored in the storage capacitor (CTN1) 13 is transferred to the storage capacitor (CTN2) 19.

時刻t10にて、制御信号PTS2がローレベルとされて転送ゲート16がオフし、蓄積容量(CTS2)18への撮像信号の転送が終了する。同様に、制御信号PTN2がローレベルとされて転送ゲート17がオフし、蓄積容量(CTN2)19へのノイズ信号の転送が終了する。   At time t10, the control signal PTS2 is set to the low level, the transfer gate 16 is turned off, and the transfer of the imaging signal to the storage capacitor (CTS2) 18 is completed. Similarly, the control signal PTN2 is set to the low level, the transfer gate 17 is turned off, and the transfer of the noise signal to the storage capacitor (CTN2) 19 is completed.

次に、時刻t11にて、不図示の水平シフトレジスタ(水平走査回路)で制御される制御信号PHS及びPHNがハイレベルとされ、転送ゲート20及び21がオンにされる。これにより、蓄積容量(CTS2)18及び蓄積容量(CTN2)19にそれぞれ蓄積される撮像信号及びノイズ信号が容量(CHS)22及び容量(CHN)23に転送される。時刻t12にて、制御信号PTS及びPHNがローレベルとされて転送ゲート20及び21がオフし、容量(CHS)22及び容量(CHN)23への信号転送が終了する。次いで、差動増幅器26によって、両者の差分に基づき撮影画像の画像信号が出力される。   Next, at time t11, control signals PHS and PHN controlled by a horizontal shift register (horizontal scanning circuit) (not shown) are set to high level, and the transfer gates 20 and 21 are turned on. As a result, the imaging signal and the noise signal stored in the storage capacitor (CTS2) 18 and the storage capacitor (CTN2) 19 are transferred to the capacitor (CHS) 22 and the capacitor (CHN) 23, respectively. At time t12, the control signals PTS and PHN are set to the low level, the transfer gates 20 and 21 are turned off, and the signal transfer to the capacity (CHS) 22 and the capacity (CHN) 23 is completed. Next, the differential amplifier 26 outputs an image signal of the captured image based on the difference between the two.

撮像素子から一行分の画像信号が出力された後の時刻t13から時刻t22の間では、図2に示すように前述した時刻t9から時刻t12までの間の動作を繰り返す。   Between time t13 and time t22 after the image signal for one row is output from the image sensor, the operation from time t9 to time t12 is repeated as shown in FIG.

このようにして撮像素子から複数回出力された同一の画素の信号を後段の回路等で加算平均することにより、撮像素子の転送ゲートや差動増幅器で発生したランダムノイズを低減することができ、画像出力として高画質なものを得ることができる。   In this way, by adding and averaging the signal of the same pixel output from the image sensor a plurality of times in a subsequent circuit or the like, it is possible to reduce random noise generated in the transfer gate or the differential amplifier of the image sensor, A high-quality image output can be obtained.

図3に本実施形態における動作の概要を示す。図3において、水平ブランキング期間(HBLKA)31は、画素1から列出力線9に撮像信号及びノイズ信号を出力し蓄積容量(CTS1)12及び蓄積容量(CTN1)13に蓄積する期間である。転送期間(HBLKB)32、34、36のそれぞれは、蓄積容量(CTS1)12及び蓄積容量(CTN1)13にそれぞれ蓄積された撮像信号及びノイズ信号を蓄積容量(CTS2)18及び蓄積容量(CTN2)19に転送する期間である。読み出し期間(HSR)33、35、37のそれぞれは、蓄積容量(CTS2)18及び蓄積容量(CTN2)19に蓄積された撮像信号及びノイズ信号に基づく各画素の画像信号の読み出しが行われる期間である。   FIG. 3 shows an outline of the operation in this embodiment. In FIG. 3, a horizontal blanking period (HBLKA) 31 is a period in which an imaging signal and a noise signal are output from the pixel 1 to the column output line 9 and accumulated in the storage capacitor (CTS1) 12 and the storage capacitor (CTN1) 13. In each of the transfer periods (HBLKB) 32, 34, and 36, the imaging signal and the noise signal stored in the storage capacitor (CTS1) 12 and the storage capacitor (CTN1) 13 are stored in the storage capacitor (CTS2) 18 and the storage capacitor (CTN2), respectively. 19 is a period of time for transfer. Each of the readout periods (HSR) 33, 35, and 37 is a period in which an image signal of each pixel is read based on the imaging signal and the noise signal stored in the storage capacitor (CTS2) 18 and the storage capacitor (CTN2) 19. is there.

図3に示すように、本実施形態では、1回の水平ブランキング期間(HBLKA)31の後、蓄積容量(CTS1/CTN1)から蓄積容量(CTS2/CTN2)への信号転送及び各画素についての画像信号の読み出しを繰り返し行う。転送期間(HBLKB)32、34、36は、水平ブランキング期間(HBLKA)31よりも非常に短い期間である。本実施形態では、各画素についての画像信号の読み出し動作以外に繰り返す動作は、蓄積容量(CTS1/CTN1)及び蓄積容量(CTS2/CTN2)間での信号転送である。したがって、水平ブランキング期間を繰り返すよりも大幅に短い時間で画素信号を複数回出力することができる。   As shown in FIG. 3, in the present embodiment, after one horizontal blanking period (HBLKA) 31, signal transfer from the storage capacitor (CTS1 / CTN1) to the storage capacitor (CTS2 / CTN2) and each pixel are transferred. The image signal is repeatedly read out. The transfer periods (HBLKB) 32, 34, and 36 are much shorter than the horizontal blanking period (HBLKA) 31. In the present embodiment, the operation repeated in addition to the image signal readout operation for each pixel is signal transfer between the storage capacitors (CTS1 / CTN1) and the storage capacitors (CTS2 / CTN2). Therefore, it is possible to output the pixel signal a plurality of times in a significantly shorter time than repeating the horizontal blanking period.

第1の実施形態によれば、1つの水平ブランキング期間(HBLKA)31で、同一の画素の画素信号を複数回出力することができる。したがって、フレームレートが大幅に低下することなく、効果的に画像信号のランダムノイズを低減することが可能になり、良好な画質の画像を得ることができる。なお、転送ゲート16、17を介した信号転送及び水平読み出しを繰り返し行う回数は任意の複数であり、2回以上であれば本実施形態での効果が得られる。また、前述した説明では、差動増幅器26によって撮像信号からノイズ信号を減算する構成としているが、これに限定されるものではない。例えば、撮像信号のみの読み出し等、前述したような動作をしない構成でも適用することができ、同一の画素の信号を同様にして複数回出力することで、フレームレートを大幅に低下させることなく、効果的に信号のランダムノイズを低減することが可能である。   According to the first embodiment, the pixel signal of the same pixel can be output a plurality of times in one horizontal blanking period (HBLKA) 31. Therefore, it is possible to effectively reduce the random noise of the image signal without significantly reducing the frame rate, and an image with good image quality can be obtained. Note that the number of times that the signal transfer and the horizontal reading through the transfer gates 16 and 17 are repeatedly performed is arbitrary, and the effect of this embodiment can be obtained if the number of times is two or more. In the above description, the noise signal is subtracted from the image pickup signal by the differential amplifier 26. However, the present invention is not limited to this. For example, it can also be applied to a configuration that does not perform the operation as described above, such as reading out only the imaging signal, and by outputting the same pixel signal multiple times in the same manner, without significantly reducing the frame rate, It is possible to effectively reduce the random noise of the signal.

(第2の実施形態)
次に、本発明の第2の実施形態について説明する。
前述した第1の実施形態のように撮像素子が有する全画素について読み出しを繰り返し行うと、全画素分の読み出し時間が繰り返した回数だけ生じてしまう。以下に説明する第2の実施形態は、撮像素子が有する画素の内の特定の画素に対してのみ第1の実施形態で説明したような信号の読み出しを繰り返し行うようにするものである。なお、第2の実施形態による撮像素子の構成は、第1の実施形態と同様であるので、その説明は省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described.
If readout is repeated for all the pixels of the image sensor as in the first embodiment described above, the readout time for all the pixels will occur as many times as necessary. In the second embodiment described below, signal readout as described in the first embodiment is repeatedly performed only on specific pixels among pixels included in the image sensor. Note that the configuration of the image sensor according to the second embodiment is the same as that of the first embodiment, and a description thereof will be omitted.

撮像素子には、基準となる画素として遮光された画素(オプティカルブラック画素、OB画素)等が存在する。このOB画素は撮影した画像の補正処理等に使用される。そのため、OB画素の信号にランダムノイズが混入すると補正演算の精度が低下し補正に関して期待した効果が得られなかったり、又は画質が劣化したりすることが考えられる。そこで、以下では、OB画素の信号におけるランダムノイズの影響を低減するために、OB画素のみ信号の読み出しを繰り返し行うようにする場合を一例に説明する。   In the imaging device, there are pixels (optical black pixels, OB pixels) that are shielded from light as reference pixels. The OB pixel is used for correction processing of a captured image. For this reason, if random noise is mixed in the signal of the OB pixel, the accuracy of the correction calculation is lowered, and the expected effect regarding the correction may not be obtained, or the image quality may be deteriorated. Therefore, in the following, an example will be described in which signal reading is repeatedly performed for only the OB pixel in order to reduce the influence of random noise in the signal of the OB pixel.

図4は、撮像素子の画素領域の一例を示す図である。図4において、有効画素領域41は、被写体からの光を受光し入射光量に応じて光電変換を行う複数の有効画素が配置されている領域である。また、OB画素領域42は、被写体からの光が遮光されるOB画素が配置されている領域である。OB画素及び有効画素を含む対象行43からの画像信号の読み出しについて説明する。対象行43の画素の撮像信号及びノイズ信号を、蓄積容量(CTS2)18及び蓄積容量(CTN2)19にそれぞれ転送するまでの動作は、第1の実施形態で説明した動作と同様であるので、その説明は省略する。   FIG. 4 is a diagram illustrating an example of a pixel region of the image sensor. In FIG. 4, an effective pixel area 41 is an area where a plurality of effective pixels that receive light from a subject and perform photoelectric conversion according to the amount of incident light are arranged. The OB pixel area 42 is an area where OB pixels that block light from the subject are arranged. The reading of the image signal from the target row 43 including the OB pixel and the effective pixel will be described. The operations until the imaging signal and noise signal of the pixel in the target row 43 are transferred to the storage capacitor (CTS2) 18 and the storage capacitor (CTN2) 19 are the same as the operations described in the first embodiment. The description is omitted.

蓄積容量(CTS2)18及び蓄積容量(CTN2)19に蓄積された各列の撮像信号及びノイズ信号は、制御信号PHS_OBi、PHS_j、PHN_OBi、PHN_jに基づいて出力される。i,jは添え字であり、iは1〜mの自然数であり、jは1〜nの自然数である(m、nは任意の正数である。)。制御信号PHS_OBi、PHS_jは、図5に示す制御部としての制御信号生成回路101によって生成される。制御信号PHS_OB1〜PHS_OBmはOB画素領域42に該当する列毎の制御信号PHSであり、制御信号PHS_1〜PHS_nは有効画素領域41に該当する列毎の制御信号PHSである。なお、制御信号PHN_OBi、PHN_jを生成する制御信号生成回路も、図5に示した制御信号生成回路101と同様に構成される。また、制御信号PHS_OBi、PHS_jを生成する制御信号生成回路及び制御信号PHN_OBi、PHN_jを生成する制御信号生成回路は同期して動作する。なお、各列に対応する制御信号PHS_OB1〜PHS_OBm、PHS_1〜PHS_nと制御信号PHN_OB1〜PHN_OBm、PHN_1〜PHN_nは共通である構成でもよい。   The imaging signal and noise signal of each column accumulated in the storage capacitor (CTS2) 18 and the storage capacitor (CTN2) 19 are output based on the control signals PHS_OBi, PHS_j, PHN_OBi, and PHN_j. i and j are subscripts, i is a natural number of 1 to m, and j is a natural number of 1 to n (m and n are arbitrary positive numbers). The control signals PHS_OBi and PHS_j are generated by a control signal generation circuit 101 as a control unit shown in FIG. The control signals PHS_OB1 to PHS_OBm are control signals PHS for each column corresponding to the OB pixel region 42, and the control signals PHS_1 to PHS_n are the control signals PHS for each column corresponding to the effective pixel region 41. Note that the control signal generation circuit that generates the control signals PHN_OBi and PHN_j is configured similarly to the control signal generation circuit 101 illustrated in FIG. The control signal generation circuit that generates the control signals PHS_OBi and PHS_j and the control signal generation circuit that generates the control signals PHN_OBi and PHN_j operate in synchronization. The control signals PHS_OB1 to PHS_OBm and PHS_1 to PHS_n and the control signals PHN_OB1 to PHN_OBm and PHN_1 to PHN_n corresponding to each column may be common.

第2の実施形態において撮像素子の1行の画像信号を読み出す場合の駆動タイミングについて、図6を参照し説明する。
まず、時刻t30にて、対象行についての1回目の読み出しとして、制御信号PTS2がハイレベルとされて転送ゲート16がオンになる。これにより、蓄積容量(CTS1)12に蓄積されている撮像信号が蓄積容量(CTS2)18に転送される。その後、不図示の回路によって生成された制御信号PHSが制御信号生成回路101に入力されると、制御信号PHSはセレクタ105を介してシフトレジスタ114に入力される。シフトレジスタ114は、複数のフリップフロップ107、108、109が縦属接続されて構成され、制御信号PHSが入力されると制御信号PHS_OB1〜PHS_OBmが順次ハイレベルになり所定時間後にローレベルとなる(t31〜t33)。制御信号PHN_OB1〜PHN_OBmについても同様にして生成され、各列において制御信号PHS_OB1〜PHS_OBm又はPHN_OB1〜PHN_OBmがハイレベルの期間中にOB画素の信号が出力される。
With reference to FIG. 6, description will be given of the drive timing when reading out one row of image signals from the image sensor in the second embodiment.
First, at time t30, as the first reading for the target row, the control signal PTS2 is set to the high level and the transfer gate 16 is turned on. As a result, the imaging signal stored in the storage capacitor (CTS1) 12 is transferred to the storage capacitor (CTS2) 18. Thereafter, when a control signal PHS generated by a circuit (not shown) is input to the control signal generation circuit 101, the control signal PHS is input to the shift register 114 via the selector 105. The shift register 114 is configured by connecting a plurality of flip-flops 107, 108, and 109 in series. When a control signal PHS is input, the control signals PHS_OB1 to PHS_OBm sequentially become a high level and become a low level after a predetermined time ( t31-t33). The control signals PHN_OB1 to PHN_OBm are generated in the same manner, and the signals of the OB pixels are output during the period when the control signals PHS_OB1 to PHS_OBm or PHN_OB1 to PHN_OBm are high in each column.

その後、対象行における2回目のOB画素の画像信号の読み出しとして、時刻t34にて制御信号PTS2が再びハイレベルとされ転送ゲート16がオンとなり、蓄積容量(CTS1)12に蓄積されている撮像信号が蓄積容量(CTS2)18に転送される。制御信号生成回路101では、1回目の読み出し時に生成された制御信号PHS_OBmが遅延回路104及びセレクタ105を介してシフトレジスタ114に入力される。これにより、時刻t33において制御信号PHS_OBmがハイレベルになった後に時刻t35にて再び制御信号PHS_OB1がハイレベルとなる。その後、シフトレジスタ114によって制御信号PHS_OB2〜PHS_OBmが順次ハイレベルとなる。このようにして、時刻t30〜t33の動作が複数回繰り返される(t34〜t40)。   After that, as a second reading of the image signal of the OB pixel in the target row, the control signal PTS2 is set to the high level again at time t34, the transfer gate 16 is turned on, and the imaging signal stored in the storage capacitor (CTS1) 12 Is transferred to the storage capacity (CTS2) 18. In the control signal generation circuit 101, the control signal PHS_OBm generated during the first reading is input to the shift register 114 via the delay circuit 104 and the selector 105. Thereby, after the control signal PHS_OBm becomes high level at time t33, the control signal PHS_OB1 becomes high level again at time t35. Thereafter, the control signals PHS_OB2 to PHS_OBm are sequentially set to the high level by the shift register 114. In this way, the operation from time t30 to t33 is repeated a plurality of times (t34 to t40).

カウンタ102は、制御信号PHS_OBmがハイレベルになった回数を数えており、制御信号PHS_OBmがハイレベルになった回数を比較器103にて所定の回数と比較する。制御信号PHS_OBmがハイレベルになった回数が所定の回数に達した場合には、セレクタ110は、シフトレジスタ114から出力された制御信号PHS_OBmをシフトレジスタ115に入力するように切り替わる。シフトレジスタ115は、複数のフリップフロップ111、112、113が縦属接続されて構成される。セレクタ110の切り替え動作によって、制御信号PHS_OBmがシフトレジスタ115に入力されると、シフトレジスタ115により制御信号PHS_1〜PHS_nが順次ハイレベルになる(t41〜t44)。各列の制御信号PHN_1〜PHS_nについても同様にして生成され、制御信号PHS_1〜PHS_n又はPHN_1〜PHN_nがハイレベルの期間中に有効画素の信号が出力される。なお、比較に用いられる所定の回数は外部から設定されるような構成でもよい。   The counter 102 counts the number of times that the control signal PHS_OBm has become high level, and the comparator 103 compares the number of times that the control signal PHS_OBm has become high level with a predetermined number of times. When the number of times that the control signal PHS_OBm becomes high level reaches a predetermined number, the selector 110 switches to input the control signal PHS_OBm output from the shift register 114 to the shift register 115. The shift register 115 is configured by vertically connecting a plurality of flip-flops 111, 112, and 113. When the control signal PHS_OBm is input to the shift register 115 by the switching operation of the selector 110, the control signals PHS_1 to PHS_n are sequentially set to the high level by the shift register 115 (t41 to t44). The control signals PHN_1 to PHS_n of each column are generated in the same manner, and the signal of the effective pixel is output during the period when the control signals PHS_1 to PHS_n or PHN_1 to PHN_n are at the high level. The predetermined number of times used for the comparison may be set from the outside.

前述した動作を実行することにより、撮像素子が有する画素のうち、OB画素の信号だけを複数回出力することができる。図7に本実施形態における動作の概要を示す。図7において、水平ブランキング期間(HBLKA)71は、画素1から列出力線9に撮像信号及びノイズ信号を出力し蓄積容量(CTS1)12及び蓄積容量(CTN1)13に蓄積する期間である。転送期間(HBLKB)72、74、76のそれぞれは、蓄積容量(CTS1)12及び蓄積容量(CTN1)13にそれぞれ蓄積された撮像信号及びノイズ信号を蓄積容量(CTS2)18及び蓄積容量(CTN2)19に転送する期間である。OB画素の読み出し期間(HSR−OB)73、75、77のそれぞれは、蓄積容量(CTS2)18及び蓄積容量(CTN2)19に蓄積された撮像信号及びノイズ信号に基づくOB画素の画像信号の読み出しが行われる期間である。有効画素の読み出し期間(HSR−PE)78は、蓄積容量(CTS2)18及び蓄積容量(CTN2)19に蓄積された撮像信号及びノイズ信号に基づく有効画素の画像信号の読み出しが行われる期間である。図7は、OB画素の画像信号の読み出しを3回繰り返す場合の読み出しかかる時間を示したものであるが、撮像素子の全画素を複数回読み出す場合よりも非常に短い時間で1行の読み出しが終了する。   By executing the above-described operation, it is possible to output only the signal of the OB pixel among the pixels included in the image sensor a plurality of times. FIG. 7 shows an outline of the operation in this embodiment. In FIG. 7, a horizontal blanking period (HBLKA) 71 is a period in which an imaging signal and a noise signal are output from the pixel 1 to the column output line 9 and accumulated in the storage capacitor (CTS1) 12 and the storage capacitor (CTN1) 13. In each of the transfer periods (HBLKB) 72, 74, and 76, the imaging signal and the noise signal stored in the storage capacitor (CTS1) 12 and the storage capacitor (CTN1) 13 are stored in the storage capacitor (CTS2) 18 and the storage capacitor (CTN2), respectively. 19 is a period of time for transfer. Each of the readout periods (HSR-OB) 73, 75, 77 of the OB pixel is readout of the image signal of the OB pixel based on the imaging signal and the noise signal accumulated in the storage capacitor (CTS2) 18 and the storage capacitor (CTN2) 19. Is the period during which The effective pixel readout period (HSR-PE) 78 is a period in which the image signal of the effective pixel is read based on the imaging signal and the noise signal stored in the storage capacitor (CTS2) 18 and the storage capacitor (CTN2) 19. . FIG. 7 shows the time required for reading out the image signal of the OB pixel three times, but reading out one row is much shorter than when reading out all the pixels of the image sensor a plurality of times. finish.

第2の実施形態によれば、撮像素子から複数回出力されたOB画素の信号を後段の回路等で加算平均することにより、OB画素の信号におけるランダムノイズの影響を低減することができる。その結果、補正演算等でOB画素の信号を使用した場合に、従来と比較して演算精度が向上し、より良好な画質の画像を得ることができる。なお、OB画素等の特定の画素の信号を複数回読み出すための各列の制御信号PHS、PHNの生成方法は、前述した例に限定されるものではなく、特定の画素のみを連続して複数回読み出すような制御信号を生成するものであれば適用できる。また、各列の制御信号PHS、PHNの各々を外部から入力するような構成であってもよい。   According to the second embodiment, the influence of random noise in the signal of the OB pixel can be reduced by adding and averaging the signal of the OB pixel output from the image sensor a plurality of times by a subsequent circuit or the like. As a result, when the signal of the OB pixel is used in the correction calculation or the like, the calculation accuracy is improved as compared with the conventional case, and an image with better image quality can be obtained. Note that the method of generating the control signals PHS and PHN for each column for reading a signal of a specific pixel such as an OB pixel a plurality of times is not limited to the above-described example, and only a specific pixel is continuously generated. The present invention can be applied as long as it generates a control signal that is read once. Further, the configuration may be such that each of the control signals PHS and PHN of each column is input from the outside.

(第3の実施形態)
次に、本発明の第3の実施形態について説明する。
以下に説明する第3の実施形態は、前述した実施形態における撮像素子を有する撮像装置である。以下の説明では、第2の実施形態における撮像素子を有する撮像装置を一例として説明する。
(Third embodiment)
Next, a third embodiment of the present invention will be described.
The third embodiment described below is an imaging apparatus having the imaging element in the above-described embodiment. In the following description, an image pickup apparatus having the image pickup element in the second embodiment will be described as an example.

図8は、第2の実施形態における撮像素子を有する撮像装置300の構成例を示す図である。図8において、撮像素子301は、第2の実施形態に説明した撮像素子である。アナログフロントエンド部(AFE:Analog Front End)303は、撮像素子301から出力されたアナログの画像信号に対して、ゲイン調整を行ったり、所定の量子化ビットに対応してデジタル変換を行ったりする。タイミングジェネレータ(TG:Timing Generator)302は、撮像素子301及びAFE303の駆動タイミングを制御する。   FIG. 8 is a diagram illustrating a configuration example of an imaging apparatus 300 having an imaging element according to the second embodiment. In FIG. 8, an image sensor 301 is the image sensor described in the second embodiment. An analog front end unit (AFE: Analog Front End) 303 performs gain adjustment on an analog image signal output from the image sensor 301 or performs digital conversion corresponding to a predetermined quantization bit. . A timing generator (TG) 302 controls drive timing of the image sensor 301 and the AFE 303.

RAM308は、AFE303でデジタル変換された画像データや画像処理部309で処理された画像データを記憶する。また、RAM308は、CPU(Central Processing Unit)304が動作する際のワークメモリとして機能する。本実施形態では、これらの機能をRAM308を用いて行うようにしているが、アクセス速度が十分に問題ないレベルのメモリであれば、他のメモリを適用することも可能である。ROM306は、CPU304を動作させるためのプログラム等が格納されている。ROM306は、例えばFlash−ROMである。なお、RAM308は、アクセス速度が十分に問題ないレベルのメモリであれば、任意のメモリを適用することも可能である。   The RAM 308 stores the image data digitally converted by the AFE 303 and the image data processed by the image processing unit 309. The RAM 308 functions as a work memory when a CPU (Central Processing Unit) 304 operates. In this embodiment, these functions are performed using the RAM 308, but other memories may be applied as long as the access speed is a level that does not cause a problem. The ROM 306 stores a program for operating the CPU 304 and the like. The ROM 306 is, for example, a Flash-ROM. Note that any memory can be applied to the RAM 308 as long as the access speed is a level that does not cause a problem.

CPU304は、撮像装置300を統括的に制御する。画像処理部309は、撮影により得られた画像信号の補正・圧縮等の処理を行う。インターフェース部310は、静止画像データ及び動画像データを外部記録媒体に記録するための、外部記録媒体とのインターフェースである。コネクタ312は、外部記録媒体313に接続するためのコネクタである。外部記録媒体313は、不揮発メモリやハードディスク等で構成された記録部315を有する外部記録媒体である。コネクタ316は、撮像装置300と接続するためのコネクタであり、インターフェース部314は撮像装置300とのインターフェース部である。なお、本実施形態では、記録媒体として着脱可能な外部記録媒体を適用しているが、その他データ書き込み可能な不揮発性メモリ、ハードディスク等を内蔵した形態でもよい。   The CPU 304 controls the imaging device 300 in an integrated manner. An image processing unit 309 performs processing such as correction and compression of an image signal obtained by photographing. The interface unit 310 is an interface with an external recording medium for recording still image data and moving image data on the external recording medium. The connector 312 is a connector for connecting to the external recording medium 313. The external recording medium 313 is an external recording medium having a recording unit 315 configured with a nonvolatile memory, a hard disk, or the like. The connector 316 is a connector for connecting to the imaging device 300, and the interface unit 314 is an interface unit with the imaging device 300. In this embodiment, a removable external recording medium is applied as the recording medium. However, other forms such as a nonvolatile memory capable of writing data and a hard disk may be incorporated.

操作部305は、撮影命令や撮影条件等の設定をCPU304に対して行うためのものである。表示部307は、撮影した静止画像や動画像や、メニュー等の表示を行う。   An operation unit 305 is used to set a shooting command, shooting conditions, and the like for the CPU 304. The display unit 307 displays captured still images, moving images, menus, and the like.

本実施形態における撮像装置300は、撮影モードを複数有する。各撮影モードでの動作を以下に説明する。
まず、高画質撮影モードについて説明する。
表示部307に図9に示すようなモード選択画面が表示され、操作部305からユーザー操作によって「高画質撮影モード」が選択されると、CPU304は、撮像素子301及びTG302に高画質撮影モードに対応した設定を行う。例えば、CPU304は、撮像素子301に対しては、図5に示した比較器103に設定するOB画素読み出しの巡回回数を設定する。
The imaging apparatus 300 in the present embodiment has a plurality of shooting modes. The operation in each shooting mode will be described below.
First, the high image quality shooting mode will be described.
When the mode selection screen as shown in FIG. 9 is displayed on the display unit 307 and the “high quality shooting mode” is selected by the user operation from the operation unit 305, the CPU 304 sets the image sensor 301 and the TG 302 to the high quality shooting mode. Make the corresponding settings. For example, the CPU 304 sets the number of OB pixel readout cycles set in the comparator 103 shown in FIG.

その後、操作部305によって撮影命令が入力されると、CPU304から開始信号がTG302に出力され、それを受けたTG302からの駆動信号に基づいて撮像素子301は以下の撮影動作を開始する。   Thereafter, when a shooting command is input by the operation unit 305, a start signal is output from the CPU 304 to the TG 302, and the imaging element 301 starts the following shooting operation based on the drive signal from the TG 302 that receives the start signal.

撮像素子の各行におけるOB画素の巡回読み出し及び有効画素の読み出しは、第2の実施形態と同様にして行われる。ここでは、その説明は省略する。撮像素子301から出力された画像信号は、AFE303で画像データにデジタル変換され、画像処理部309に入力される。図10は、画像処理部309の構成例を示す図である。画像処理部309は、水平カウンタ401、平均回路402、及び補正回路403を有する。水平カウンタ401は、そのカウント値が1行の中の画素列と一対一に対応している。画像処理部309に入力されたデータは、平均回路402及び補正回路403に入力される。平均回路402は、水平カウンタ401の出力に基づき複数回出力されるOB画素の信号を特定し、同一の画素の信号を加算平均して出力する。補正回路403は、入力データ及び平均回路402から出力される平均データが入力され、水平カウンタ401のカウント値に基づいて、平均回路402から出力されたOB画素の平均データと有効画素のデータを特定して補正演算を行い、演算結果を出力する。   Cyclic readout of OB pixels and readout of effective pixels in each row of the image sensor are performed in the same manner as in the second embodiment. Here, the description is omitted. The image signal output from the image sensor 301 is digitally converted into image data by the AFE 303 and input to the image processing unit 309. FIG. 10 is a diagram illustrating a configuration example of the image processing unit 309. The image processing unit 309 includes a horizontal counter 401, an averaging circuit 402, and a correction circuit 403. The horizontal counter 401 has a one-to-one correspondence between the count value and the pixel column in one row. Data input to the image processing unit 309 is input to the averaging circuit 402 and the correction circuit 403. The averaging circuit 402 specifies the OB pixel signal output a plurality of times based on the output of the horizontal counter 401, and adds and averages the signals of the same pixel and outputs the result. The correction circuit 403 receives the input data and the average data output from the average circuit 402, and specifies the average data and effective pixel data of the OB pixels output from the average circuit 402 based on the count value of the horizontal counter 401. The correction calculation is performed, and the calculation result is output.

次に、通常撮影モードについて説明する。
表示部307に図9に示すようなモード選択画面が表示され、操作部305からユーザー操作によって「通常撮影モード」が選択されると、CPU304は、撮像装置301及びTG302に通常撮影モードに対応した設定を行う。例えば、CPU304は、撮像素子301に対しては、図5に示した比較器103に設定するOB画素読み出しの巡回回数を0に設定する。
Next, the normal shooting mode will be described.
When the mode selection screen as shown in FIG. 9 is displayed on the display unit 307 and the “normal shooting mode” is selected by the user operation from the operation unit 305, the CPU 304 causes the imaging device 301 and the TG 302 to correspond to the normal shooting mode. Set up. For example, for the image sensor 301, the CPU 304 sets the number of OB pixel readout cycles set in the comparator 103 shown in FIG.

図5に示した制御信号生成回路101の比較器103に巡回回数を0と設定することにより、制御信号生成回路101では、セレクタ110が制御信号PHS_OBmをシフトレジスタ115に1回目の読み出しから入力する。これによりOB画素読み出しの巡回動作は行われず、OB画素及び有効画素の各画素が毎行1回ずつ読み出されることになる。   By setting the number of cycles to 0 in the comparator 103 of the control signal generation circuit 101 illustrated in FIG. 5, in the control signal generation circuit 101, the selector 110 inputs the control signal PHS_OBm to the shift register 115 from the first reading. . Accordingly, the cyclic operation for reading the OB pixel is not performed, and each pixel of the OB pixel and the effective pixel is read once per row.

そして、操作部305によって撮影命令が入力されると、CPU304から開始信号がTG302に出力され、それを受けたTG302からの駆動信号に基づいて撮像素子301は撮影動作を開始する。撮像素子301から出力された画像信号は、AFE303で画像データにデジタル変換され、画像処理部309に入力される。画像処理部309に入力されたデータは、OB画素及び有効画素ともに補正回路403に入力される。補正回路403は、水平カウンタ401のカウント値に基づいて、OB画素のデータと有効画素のデータを特定して補正演算を行い、演算結果を出力する。   When a shooting command is input by the operation unit 305, a start signal is output from the CPU 304 to the TG 302, and the image sensor 301 starts a shooting operation based on the drive signal from the TG 302 that receives the start signal. The image signal output from the image sensor 301 is digitally converted into image data by the AFE 303 and input to the image processing unit 309. The data input to the image processing unit 309 is input to the correction circuit 403 for both the OB pixel and the effective pixel. Based on the count value of the horizontal counter 401, the correction circuit 403 specifies correction data by specifying OB pixel data and effective pixel data, and outputs a calculation result.

このように高画質撮影モードで撮影した場合には、同一のOB画素のデータを加算平均することで信号に対するランダムノイズの影響を低減することができる。これにより、精度の高い補正演算を実行することが可能になり、高い画質の画像を得ることができる。また、通常撮影モードで撮影した場合には、OB画素の信号を平均しないで使用するので、高画質撮影モードよりは補正精度が落ちるが、同一の画素の信号を複数回読み出さないので読み出し速度は速くなり、フレームレートは向上する。   In this way, when shooting in the high image quality shooting mode, the influence of random noise on the signal can be reduced by averaging the data of the same OB pixel. This makes it possible to execute a highly accurate correction calculation and obtain an image with high image quality. Also, when shooting in the normal shooting mode, the OB pixel signals are used without averaging, so the correction accuracy is lower than in the high-quality shooting mode, but since the same pixel signals are not read multiple times, the readout speed is It becomes faster and the frame rate is improved.

なお、撮像装置における撮影モードの切り替えは前述した例に限定されるものではなく、例えば画質によって数段階のモードを持ち、モードによって巡回回数を切り替えるような構成であってもよい。また、前述した説明では撮像素子のOB画素のみを巡回して読み出したが、モードによっては第1の実施形態のように撮像装置が有する全画素を巡回して読み出して平均するような構成であってもよい。   Note that the switching of the shooting mode in the imaging apparatus is not limited to the above-described example, and for example, a configuration in which there are several stages depending on the image quality and the number of circulations is switched depending on the mode may be used. In the above description, only the OB pixels of the image sensor are cyclically read out. However, depending on the mode, the configuration is such that all pixels of the image pickup apparatus are cyclically read and averaged as in the first embodiment. May be.

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。   The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed as being limited thereto. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.

1 画素、2 フォトダイオード、9 列出力線、12 第1の蓄積容量、14 アンプ、18 第2の蓄積容量、22 蓄積容量、13 第1の蓄積容量、15 アンプ、19 第2の蓄積容量、23 蓄積容量、26 差動増幅器   1 pixel, 2 photodiodes, 9 column output lines, 12 first storage capacitor, 14 amplifier, 18 second storage capacitor, 22 storage capacitor, 13 first storage capacitor, 15 amplifier, 19 second storage capacitor, 23 storage capacity, 26 differential amplifier

Claims (7)

光電変換部を含む複数の画素と、
前記複数の画素からの信号を列毎に出力する列出力線と、
前記列出力線を介して出力された前記信号を蓄積する第1の蓄積部と、
前記第1の蓄積部に蓄積された信号を受けて蓄積する第2の蓄積部と、
前記第1の蓄積部から前記第2の蓄積部へ信号を非破壊で転送する転送部とを備え、
前記列出力線を介して出力された前記信号の前記第1の蓄積部への蓄積動作が完了した後に、前記第1の蓄積部から前記第2の蓄積部への前記転送部による信号の転送動作及び前記第2の蓄積部に蓄積された信号の読み出し動作を繰り返し行うことを特徴とする撮像素子。
A plurality of pixels including a photoelectric conversion unit;
A column output line for outputting signals from the plurality of pixels for each column;
A first accumulation unit for accumulating the signal output via the column output line;
A second accumulator that receives and accumulates signals accumulated in the first accumulator;
A transfer unit that transfers a signal from the first storage unit to the second storage unit in a non-destructive manner,
Transfer of the signal by the transfer unit from the first storage unit to the second storage unit after the operation of storing the signal output through the column output line in the first storage unit is completed An imaging device characterized by repeatedly performing an operation and a reading operation of a signal accumulated in the second accumulation unit.
前記第2の蓄積部に蓄積された信号の読み出し動作を制御する制御部を有することを特徴とする請求項1記載の撮像素子。   The image pickup device according to claim 1, further comprising a control unit that controls a read operation of the signal accumulated in the second accumulation unit. 前記複数の画素の内の特定の画素についてのみ前記第2の蓄積部に蓄積された信号の読み出し動作を繰り返し行うことを特徴とする請求項1又は2記載の撮像素子。   3. The image pickup device according to claim 1, wherein a read operation of a signal accumulated in the second accumulation unit is repeatedly performed only on a specific pixel of the plurality of pixels. 前記特定の画素は、オプティカルブラック画素であることを特徴とする請求項3記載の撮像素子。   The image pickup device according to claim 3, wherein the specific pixel is an optical black pixel. 光電変換部を含む複数の画素と、
前記複数の画素からの信号を列毎に出力する列出力線と、
前記列出力線を介して出力された前記信号を蓄積する第1の蓄積部と、
前記第1の蓄積部に蓄積された信号を受けて蓄積する第2の蓄積部と、
前記第1の蓄積部から前記第2の蓄積部へ信号を非破壊で転送する転送部とを備え、
前記列出力線を介して出力された前記信号の前記第1の蓄積部への蓄積動作が完了した後に、前記第1の蓄積部から前記第2の蓄積部への前記転送部による信号の転送動作及び前記第2の蓄積部に蓄積された信号の読み出し動作を繰り返し行う撮像素子と、
前記撮像素子から複数回出力された同一の画素の信号を加算平均し、加算平均して得られた信号を用いて前記複数の画素からの信号に画像処理を行う画像処理部とを有することを特徴とする撮像装置。
A plurality of pixels including a photoelectric conversion unit;
A column output line for outputting signals from the plurality of pixels for each column;
A first accumulation unit for accumulating the signal output via the column output line;
A second accumulator that receives and accumulates signals accumulated in the first accumulator;
A transfer unit that transfers a signal from the first storage unit to the second storage unit in a non-destructive manner,
Transfer of the signal by the transfer unit from the first storage unit to the second storage unit after the operation of storing the signal output through the column output line in the first storage unit is completed An image sensor that repeatedly performs an operation and a reading operation of a signal accumulated in the second accumulation unit;
An image processing unit that averages the signals of the same pixel output a plurality of times from the image sensor and performs image processing on the signals from the plurality of pixels using a signal obtained by the averaging. An imaging device that is characterized.
選択された撮影モードに応じて、前記第1の蓄積部から前記第2の蓄積部への前記転送部による信号の転送動作及び前記第2の蓄積部に蓄積された信号の読み出し動作を繰り返し行うか否かを切り替えることを特徴とする請求項5記載の撮像装置。   In accordance with the selected shooting mode, the signal transfer operation by the transfer unit from the first storage unit to the second storage unit and the read operation of the signal stored in the second storage unit are repeatedly performed. 6. The imaging apparatus according to claim 5, wherein switching is performed. 光電変換部を含む複数の画素と、前記複数の画素からの信号を列毎に出力する列出力線と、前記列出力線を介して出力された前記信号を蓄積する第1の蓄積部と、前記第1の蓄積部に蓄積された信号を受けて蓄積する第2の蓄積部と、前記第1の蓄積部から前記第2の蓄積部へ信号を非破壊で転送する転送部とを備える撮像素子の駆動方法であって、
前記列出力線を介して出力された前記信号を前記第1の蓄積部に蓄積する蓄積工程と、
前記転送部により前記第1の蓄積部に蓄積された信号を前記第2の蓄積部に転送する転送工程と、
前記第2の蓄積部に蓄積された信号を読み出す読み出し工程とを有し、
前記蓄積工程の後に、前記転送工程と前記読み出し工程とを繰り返し行うことを特徴とする駆動方法。
A plurality of pixels including a photoelectric conversion unit; a column output line that outputs signals from the plurality of pixels for each column; a first accumulation unit that accumulates the signals output via the column output line; An imaging device comprising: a second accumulation unit that receives and accumulates signals accumulated in the first accumulation unit; and a transfer unit that transfers signals from the first accumulation unit to the second accumulation unit in a nondestructive manner A device driving method,
An accumulation step of accumulating the signal output via the column output line in the first accumulation unit;
A transfer step of transferring a signal accumulated in the first accumulation unit by the transfer unit to the second accumulation unit;
A reading step of reading the signal accumulated in the second accumulation unit,
A driving method characterized by repeatedly performing the transfer step and the read step after the accumulation step.
JP2012019961A 2012-02-01 2012-02-01 Imaging device, imaging device, and driving method of imaging device Expired - Fee Related JP6004660B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012019961A JP6004660B2 (en) 2012-02-01 2012-02-01 Imaging device, imaging device, and driving method of imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012019961A JP6004660B2 (en) 2012-02-01 2012-02-01 Imaging device, imaging device, and driving method of imaging device

Publications (2)

Publication Number Publication Date
JP2013162157A true JP2013162157A (en) 2013-08-19
JP6004660B2 JP6004660B2 (en) 2016-10-12

Family

ID=49174105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012019961A Expired - Fee Related JP6004660B2 (en) 2012-02-01 2012-02-01 Imaging device, imaging device, and driving method of imaging device

Country Status (1)

Country Link
JP (1) JP6004660B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207904A (en) * 2014-04-21 2015-11-19 ルネサスエレクトロニクス株式会社 Solid-state imaging device and electronic apparatus
JP2018101938A (en) * 2016-12-21 2018-06-28 キヤノン株式会社 Imaging device control device, control method of the same, control program, and imaging apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05207220A (en) * 1992-01-29 1993-08-13 Olympus Optical Co Ltd Solid-state image pickup device and its driving system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05207220A (en) * 1992-01-29 1993-08-13 Olympus Optical Co Ltd Solid-state image pickup device and its driving system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207904A (en) * 2014-04-21 2015-11-19 ルネサスエレクトロニクス株式会社 Solid-state imaging device and electronic apparatus
US10038868B2 (en) 2014-04-21 2018-07-31 Renesas Electronics Corporation Solid-state image sensing device and electronic device
JP2018101938A (en) * 2016-12-21 2018-06-28 キヤノン株式会社 Imaging device control device, control method of the same, control program, and imaging apparatus

Also Published As

Publication number Publication date
JP6004660B2 (en) 2016-10-12

Similar Documents

Publication Publication Date Title
US10038868B2 (en) Solid-state image sensing device and electronic device
JP4609428B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
JP4855704B2 (en) Solid-state imaging device
JP4843461B2 (en) Solid-state imaging device
JP5253028B2 (en) Imaging system and control method thereof
JP2009049870A (en) Solid-state imaging apparatus, and imaging apparatus
CN108605105B (en) Solid-state imaging device and imaging device
WO2011083541A1 (en) Solid-state image capture device and image capture device
US10536675B2 (en) Image capturing apparatus, driving method therefor, and image capturing system
JP2007173986A (en) Imaging apparatus and control method thereof, computer program, and storage medium
JP2011160046A (en) Solid-state imaging apparatus and method for driving the same
JP6004660B2 (en) Imaging device, imaging device, and driving method of imaging device
JP5906596B2 (en) Imaging device
JP2008300898A (en) Solid state imaging device and imaging system employing it
KR20140107212A (en) Solid-state imaging element, method for driving same, and camera system
JP4745677B2 (en) Imaging device
CN111800591B (en) Image pickup device, control method thereof, and image pickup apparatus
KR101578997B1 (en) Solid-state imaging device
JP2013157881A (en) Imaging apparatus, control method and program thereof
JP6213596B2 (en) Imaging device
JP2009044458A (en) Solid-state imaging apparatus
JP2016103701A (en) Imaging element and method of controlling the same
US11064146B2 (en) Image capturing apparatus and control method therefor
JP2013090087A (en) Image sensor and drive method and control program therefor
JP2011166511A (en) Imaging element, imaging device, and driving method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160906

R151 Written notification of patent or utility model registration

Ref document number: 6004660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees