JP2007173986A - Imaging apparatus and control method thereof, computer program, and storage medium - Google Patents
Imaging apparatus and control method thereof, computer program, and storage medium Download PDFInfo
- Publication number
- JP2007173986A JP2007173986A JP2005365421A JP2005365421A JP2007173986A JP 2007173986 A JP2007173986 A JP 2007173986A JP 2005365421 A JP2005365421 A JP 2005365421A JP 2005365421 A JP2005365421 A JP 2005365421A JP 2007173986 A JP2007173986 A JP 2007173986A
- Authority
- JP
- Japan
- Prior art keywords
- value
- correction
- reset
- drive
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
本発明は、光電変換素子を有する固体撮像装置に関し、特にCMOSセンサを用いた時の電子ズーム高画質化に関する。 The present invention relates to a solid-state imaging device having a photoelectric conversion element, and more particularly to an electronic zoom image quality improvement when a CMOS sensor is used.
CCDカメラにおける電子式ズーム処理のための構成は、例えば図1に示すようになる。図1において、100はレンズ、101は電荷結合素子(CCD)、102は相関二重サンプリング回路(CDS)、103はクランプ回路(CLP)である。また、104はアナログディジタルコンバータ(A/D)、105はフレームメモリ、106はズームコントローラ、108は画素補完部、107は画像出力である。
A configuration for electronic zoom processing in a CCD camera is, for example, as shown in FIG. In FIG. 1, 100 is a lens, 101 is a charge coupled device (CCD), 102 is a correlated double sampling circuit (CDS), and 103 is a clamp circuit (CLP).
このような構成において、光学画像はレンズ100を通って撮像素子であるCCD101の受光面に結像する。CCD101の受光面で結像した光学像は2次元的に配置された光電変換部で光電荷に変換され順次、出力に転送される。相関二重サンプリング回路102により、CCD101の出力信号からCCD特有のリセットノイズが除去され、リセットノイズが除去されサンプルホールドされたビデオ信号が形成される。
In such a configuration, the optical image passes through the
また、クランプ回路103はダークレベルのクランプを行い、ADコンバータ104は入力されたアナログ信号をデジタル信号に変換する。フレームメモリ105は、1フレームの全画素データを記録する為のメモリである。ズームコントローラ106は、例えば2倍ズームの画像データが欲しい時、CCDの中心からの一部の領域のみ読み出す。
The
近年では、安価で複雑なタイミング発生回路を必要とせず且つ単一電源で動作して消費電力も少ない等の理由により、CMOS撮像センサを用いるケースが増えてきている。さらに、CMOS撮像センサは、CMOS撮像センサの任意の領域のみを画像として取り込むことができるという、CCD撮像素子にはない特徴を有する。 In recent years, CMOS imaging sensors have been increasingly used for reasons such as requiring no inexpensive and complicated timing generation circuit, operating with a single power source and low power consumption. Further, the CMOS image sensor has a feature that the CCD image sensor does not have, that can capture only an arbitrary area of the CMOS image sensor as an image.
次に任意の領域を読む出すことができるCMOS撮像センサの高画質電子ズーム方式の説明をする(特許文献1を参照。)。図2はCMOSの電子ズーム動作の概念図である。図2(a)は通常モード時の読出しを示しており、図2(b)はズームモード時の読出しを示している。通常モード時には、例えば固体撮像素子の4画素を加算した値を1画素分の画素値として読出しを行う。図2(a)の太枠の範囲内については、塗り潰しで示す画素の信号として、該画素とその右、右斜め下、下の4画素値を加算した値が読み出される。つまり、縦横8×8画素の範囲から4×4画素文の信号が読み出されることになる。 Next, a description will be given of a high-quality electronic zoom method of a CMOS image sensor that can read out an arbitrary region (see Patent Document 1). FIG. 2 is a conceptual diagram of a CMOS electronic zoom operation. FIG. 2A shows reading in the normal mode, and FIG. 2B shows reading in the zoom mode. In the normal mode, for example, a value obtained by adding four pixels of the solid-state imaging device is read as a pixel value for one pixel. In the range of the thick frame in FIG. 2A, a value obtained by adding the pixel and the four pixel values on the right, diagonally lower right, and lower is read as a pixel signal indicated by filling. That is, a 4 × 4 pixel sentence signal is read out from a vertical and horizontal 8 × 8 pixel range.
これに対し、ズームモード時には、8×8画素の太枠範囲内の中央の連続した4×4画素の領域(塗り潰し部分)が、非加算でそのままを読み出される。この場合には、太枠範囲内の中央部分を拡大して表示させることができる。しかも、読み出す画素数は通常モード時と同じであり、信号処理による画素数の水増しを行わなくても良い結果、電子ズーム時の画質を高画質化することができる。
ブロック読み出し可能なCMOSセンサにおいて光電荷を蓄積する場合、蓄積開始タイミングがライン毎に制御されるので、ライン毎に光電荷を蓄積する時間がずれてしまう。このラインごとの時間的ずれは1ライン読み出すのに必要な時間だけずれる。この1ライン読み出すのに必要な時間は以下の式で算出することができる。
1ライン読出し時間=HBLK×α+Skip×β+水平画素数×基準クロック時間 式(1)
(α、βは垂直方向加算方法により決定する値)
例として垂直2画素加算平均を行う駆動について図3に示す。この場合、αは2、βは1である。即ち、1ラインの読み出し時間は、以下の時間の合計によって求められる。即ち、1ライン目を転送するのに必要な時間HBLK、2ライン目をスキップするのに必要な時間Skip、3ライン目を転送するのに必要な時間HBLK、1ライン目と3ライン目を加算平均した画素を水平画素分転送するのに必要な時間である。
When photoelectric charges are accumulated in a block-readable CMOS sensor, since the accumulation start timing is controlled for each line, the time for accumulating the photoelectric charges for each line is shifted. This time lag for each line is shifted by the time necessary to read out one line. The time required to read one line can be calculated by the following equation.
1 line readout time = HBLK x α + Skip x β + number of horizontal pixels x reference clock time Formula (1)
(α and β are values determined by the vertical addition method)
As an example, FIG. 3 shows driving for performing vertical two-pixel addition averaging. In this case, α is 2 and β is 1. That is, the readout time for one line is obtained by the sum of the following times. That is, the time HBLK required to transfer the first line, the time Skip required to skip the second line, the time HBLK required to transfer the third line, and the first and third lines are added. This is the time required to transfer the averaged pixels for the horizontal pixels.
また、水平画素分を転送するのに必要な時間は、基準クロック時間(駆動周波数)にも依存する。つまり1ライン読出し時間は垂直方向加算方法、駆動周波数により変化する。この結果、画面上下の蓄積開始時間のずれはこれらの撮像駆動の変更により異なる。 Further, the time required to transfer the horizontal pixels also depends on the reference clock time (drive frequency). That is, one line read time varies depending on the vertical direction addition method and the drive frequency. As a result, the difference between the accumulation start times at the top and bottom of the screen varies depending on the change in the imaging drive.
図4は、1ライン読出時間に基づく蓄積時間のずれを説明するための図である。図4(a)と図4(b)とでは、図4(b)の方が1ライン読出時間が長くなっている。ここで、1ライン読出時間がより短くなる図4(a)のような駆動方法を「撮像駆動A」とよび、1ライン読出時間がより長くなる図4(b)のような駆動方法を「撮像駆動B」とよぶことにする。なお、撮像駆動Aでは、画面上下の蓄積時間のずれが撮像駆動Bに比べて小さくなっている。 FIG. 4 is a diagram for explaining a shift in accumulation time based on one line reading time. 4 (a) and 4 (b), the one-line read time is longer in FIG. 4 (b). Here, the driving method as shown in FIG. 4A in which the one-line readout time is shorter is called “imaging drive A”, and the driving method as shown in FIG. This is referred to as “imaging drive B”. In the imaging drive A, the shift in the accumulation time between the top and bottom of the screen is smaller than that in the imaging drive B.
次にEVF、動画等において駆動が変化する場合につき、図5を参照して説明する。図5において、501は撮像駆動Aで駆動されているフレームの画素の蓄積時間と読出時間の合計を示している。図5では、前フレームの読出が行われたラインについては、次フレームについての光電荷の蓄積が開始されており、前のフレームの読出期間と次のフレームの蓄積開始タイミングが重なっている。502は、時刻t1において撮像駆動Aから撮像駆動Bに切り替わった場合の、蓄積時間及び読出期間の合計を示している。なお、この駆動の切換タイミングは、フレーム2の画素の読み出しが終了した後の、VBLK(垂直ブランキング)期間中に行われる。即ち、駆動切換前のラインは、撮像駆動Aに対応する蓄積開始タイミングが設定され、切換後のラインは撮像駆動Bに対応する蓄積開始タイミングが設定されることとなる。
Next, the case where the drive changes in EVF, moving image, etc. will be described with reference to FIG. In FIG. 5,
図5に示す例では、時刻t1以前は撮像駆動Aで駆動していたのに対し、時刻t1において撮像駆動Bに切り換えられる。するとフレーム3のリセット開始時刻は時刻t1より前であるため時刻t1以前の期間では蓄積開始タイミングのずれに基づく傾きは、撮像駆動Aに対応している。しかし時刻t1以降は撮像駆動Bに切り換えられるため、読出時間が撮像駆動Aとは異なり、長くなる。この結果、時刻t1以降にリセットが開始されるラインについては、リセット開始タイミングのずれが撮像駆動Bに対応したものとなり、該ずれに基づく傾きは異なるものとなってしまう。この場合にフレームレートを維持しようとすれば、フレーム3の画面上下において蓄積時間の差が生じてしまう。 In the example shown in FIG. 5, the driving is performed by the imaging drive A before the time t1, but is switched to the imaging driving B at the time t1. Then, since the reset start time of the frame 3 is before the time t1, the inclination based on the shift of the accumulation start timing corresponds to the imaging drive A in the period before the time t1. However, since the time is switched to the imaging drive B after the time t1, the readout time is different from the imaging drive A. As a result, regarding the line where reset is started after time t1, the reset start timing shift corresponds to the imaging drive B, and the inclination based on the shift is different. In this case, if an attempt is made to maintain the frame rate, a difference in accumulation time occurs between the upper and lower frames of the frame 3.
このように、上記のような例を一例として、前フレームの読出期間と次フレームの蓄積期間とがオーバーラップする場合に、駆動方法を切り換えた場合には、次フレーム内で蓄積時間に差が生じてしまい、出力画像の品位が低下してしまう。 As described above, as an example, if the driving method is switched when the readout period of the previous frame and the accumulation period of the next frame overlap, there is a difference in the accumulation time within the next frame. It will occur and the quality of the output image will be degraded.
そこで、本発明は、駆動方法を切り換えた場合であっても、次フレーム内で蓄積時間の差が生ずることを防ぎ、出力画像の品位を維持することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to prevent the difference in accumulation time within the next frame even when the driving method is switched and to maintain the quality of an output image.
上記課題を解決するための本発明は、入射光量に応じて電荷を発生し蓄積する受光部を含む画素回路を複数備えるラインが複数配置されて構成され、画像データを生成する撮像手段と、前記受光部を、第1の期間間隔で所定ラインごとに順次リセットする第1の駆動と、前記第1の期間間隔より長い第2の期間間隔で所定ラインごとに順次リセットする第2の駆動とを行うリセット手段と、前記第1の駆動における前記リセットの開始から所定の蓄積時間経過後に前記第1の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記電荷を画素値として読み出す駆動と、前記第2の駆動における前記リセットの開始から前記所定の蓄積時間経過後に前記第2の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記電荷を画素値として読み出す駆動とを行う読出手段と、前記第1の駆動から第2の駆動への切り替え指示を受け付ける切替受付手段とを備え、前記読出手段による1フレーム内の読み出すべき画素値の読み出しを終了する以前に、前記リセット手段が後続するフレームにおける前記所定ラインのリセットを前記第1の駆動において行っている場合に、前記切替受付手段が前記切り替えを受け付けた場合、前記リセット手段は、前記読出手段により前記読み出すべき画素値の読み出しが終了した後に、後続するフレームの前記所定のラインのためのリセット動作を前記第2の駆動に切り替え、前記後続するフレームに含まれる複数ラインの蓄積時間のずれを補正するように、前記後続するフレ−ムの画素値に対してゲイン補正するゲイン補正手段を更に備えることを特徴とする。 The present invention for solving the above-described problems includes an imaging unit that includes a plurality of lines including a plurality of pixel circuits including a light receiving unit that generates and accumulates charges according to an incident light amount, and generates image data. A first drive for sequentially resetting the light receiving unit for each predetermined line at a first period interval, and a second drive for sequentially resetting for each predetermined line at a second period interval longer than the first period interval. Resetting means for performing, and driving for reading out, as a pixel value, the electric charge accumulated in the light receiving unit for each predetermined line at a first time interval after a predetermined accumulation time has elapsed since the start of the reset in the first driving. The charge accumulated in the light receiving unit for each predetermined line at the second period interval after the predetermined accumulation time has elapsed from the start of the reset in the second drive is defined as a pixel value. Reading means for performing read-out driving and switching accepting means for accepting an instruction to switch from the first drive to the second drive, and finishes reading of pixel values to be read in one frame by the read-out means. In the case where the reset unit has received the switching before the reset unit has reset the predetermined line in the subsequent frame in the subsequent drive, the reset unit is After the reading of the pixel value to be read is completed, the reset operation for the predetermined line in the subsequent frame is switched to the second drive, and the shift in the accumulation time of the plurality of lines included in the subsequent frame is corrected. And a gain correction means for correcting the gain of the pixel value of the subsequent frame. And wherein the door.
本発明によれば、駆動方法を切り換えた場合であっても、次フレーム内で蓄積時間の差が生ずることを防ぎ、出力画像の品位を維持することができる。 According to the present invention, even when the driving method is switched, it is possible to prevent a difference in accumulation time in the next frame and maintain the quality of the output image.
本発明の実施形態について、図面を参照しつつ詳細に説明する。 Embodiments of the present invention will be described in detail with reference to the drawings.
[第1の実施形態]
図6における撮像装置において、被写体からの光が絞り羽根1を通り、レンズ2により撮像素子4へ結像されることにより、光電変換が行われる。フィルター群3は、モアレ等を防ぐ為に光の高域をカットする光学ローパス・フィルター、色補正フィルター、および赤外線カットする為のフィルター等が組み合わされて構成されている。
[First Embodiment]
In the imaging apparatus in FIG. 6, light from the subject passes through the
撮像素子4で変換された光信号は、アドレス指定部8からの信号によりXアドレス選択部6及びYアドレス選択部5で、2次元で画素位置選択が行われ、タイミング調整部7に読み出される。このタイミング調整部7では、撮像素子4からの出力(1〜複数本)のタイミング調整が行われる。
The optical signal converted by the image sensor 4 is subjected to two-dimensional pixel position selection by the X address selection unit 6 and the Y
そして、タイミング調整部7から出力された信号は、AGC(オートゲインコントロール)10により電圧を制御され、A/D変換器11でデジタル信号に変換される。カメラDSP12は、動画または静止画の画像処理を行う。またMPU14は、この画像処理の際に使われるパラメータをカメラDSP12に設定したり、AE、AF処理を行ったりする。
The signal output from the timing adjustment unit 7 is controlled in voltage by an AGC (auto gain control) 10 and converted into a digital signal by the A /
なお、AF制御は、フォーカス・モーター51によりフォーカス・レンズ(図示せず)を前後に動かして行う。画像処理する際の一時的な記憶領域としてDRAM13が用いられ、不揮発性の記憶領域として画像記録媒体18が用いられる。画像記録媒体18は、例えば、スマート・メディア、磁気テープ、または光ディスク等である。この画像処理後の表示を行う為にビデオエンコーダ15、および、CRT16等が設けられている。
The AF control is performed by moving a focus lens (not shown) back and forth by the focus motor 51. The
また、ビューファインダー17は、例えばLCDの様なもので画像記録媒体18に記憶する前に被写体を確認したりする為に用いられる。これらの出力部は、CRT16、および、ビューファインダー17に限らずプリンタ等を用いてもよい。
Further, the
次に、本実施形態に対応する撮像素子4は、1画素回路と読出回路とから構成されるものであり、まず1画素回路の構成及び動作について図7を参照して説明する。 Next, the image sensor 4 corresponding to the present embodiment is composed of one pixel circuit and a readout circuit. First, the configuration and operation of the one pixel circuit will be described with reference to FIG.
図7において、158はフォトダイオード(以下PDという。)150で蓄積された電荷を増幅MOSトランジスタ160のゲートを浮遊構造としたフローティング・デフュージョン(以下、FDという。)に転送する為の電位障壁操作用転送ゲートのMOSトランジスタである。
In FIG. 7,
また、157は該PD150の電荷をリセットする為のリセットMOSトランジスタである。そして、ライン選択用のMOSトランジスタとして159が設けられている。なお、これらのMOSトランジスタのゲートは、各々、PD150の電荷を転送する転送信号線153、FDをリセットするリセット信号線156、および選択信号線152に接続されている。
ここで、PD150に蓄積された電荷は、まず、リセット信号線156によりリセットトランジスタ157がオンしリセットされたFDへ、転送信号線153により選択されたMOSトランジスタ158を通して転送される。次に、選択信号線152により選択された選択MOSトランジスタ159を介してソースフォロワMOSトランジスタ160で増幅され、読み出し線154へ読み出される。
Here, the charge accumulated in the PD 150 is first transferred through the
本実施形態では、このような1画素回路の集合からなる撮像領域を利用した電子ズーム動作を行う場合、ズームモード(テレ)時には、画素値の加算を行わずに、撮像領域の一部の領域に含まれる画素を1画素ずつ読み出す。或いは、後述する通常モード(ワイド)よりも加算数を少なくして画素値を加算する。例えば、図12に示すような撮像領域1301が、撮像素子4により撮像可能な領域全体を示すとした場合、ズームモード時は領域1301内の領域1302に含まれる画素について読み出しが行われることになる。このような撮像動作を本実施形態では「撮像動作A」と呼ぶ。一方、通常モード(ワイド)時は、撮像領域の全体1301について、所定数の画素(例えば、2×2=4画素)を加算して読み出しを行う。このような撮像動作を本実施形態では「撮像動作B」と呼ぶ。
In the present embodiment, when performing an electronic zoom operation using an imaging region composed of such a set of one-pixel circuits, in the zoom mode (tele), the pixel value is not added and a part of the imaging region is added. Are read out pixel by pixel. Alternatively, the pixel value is added with a smaller number of additions than in the normal mode (wide) described later. For example, when an
なお、撮像動作Bにおける加算画素数は2ライン(4画素)に限られるものではなく、4ライン(16画素)加算であってもよいし、その場合に撮像動作Aにおいては非加算とせず、2ライン(4画素)加算としてもよい。 In addition, the number of added pixels in the imaging operation B is not limited to 2 lines (4 pixels), and may be 4 lines (16 pixels) addition. In that case, in the imaging operation A, no addition is performed. Two lines (four pixels) may be added.
撮像駆動Aにおいて非加算読み出しを行う場合、領域1302に含まれる1ライン分の画素値を読出回路内の保持容量に保存し、その後加算を行わずに水平出力線から読み出すまでの期間が、1水平期間(水平期間A)となる。一方、撮像駆動Bでは、2ライン分の画素値を順次、読出回路内の保持容量に保持し、その後加算して水平出力線から読み出すこととなる。従って、加算後の画素値を読み出すまでの期間が1水平期間(水平期間B)となる。即ち、水平期間Aは水平期間Bよりも短くなる。
When non-addition readout is performed in the imaging drive A, the pixel value for one line included in the
次に、図8を参照して、図7の1画素回路が複数配列された画素部801と読出回路802とを含む回路構成について説明する。図8では簡易化のために2×2画素のみが示されている。
Next, with reference to FIG. 8, a circuit configuration including a
まず、撮像駆動Aにおいて画素値の加算を行わない場合(非加算制御)は、PD150−1の電荷は、図8に示されるMOSトランジスタ161−1が信号線169により導通されることで容量162−1へ該電荷は蓄積される。同様に、PD150−2の電荷は、信号線156−1,153−1,152−1、および、169のPD150−1の読み出し制御の際に容量164−1へ読み出される。続いて、信号線167−1と信号線167−2が交互にオンされることで、PD150−1,PD150−2の撮像信号は順次に増幅器171を通して読み出される。垂直方向への動作は156−2,153−2,152−2の制御から上記と同様の動作により行われる。
First, when pixel values are not added in the image pickup drive A (non-addition control), the charge of the PD 150-1 is caused by the conduction of the MOS transistor 161-1 shown in FIG. The charge accumulates to -1. Similarly, the charge of the PD 150-2 is read out to the capacitor 164-1 during the read control of the signal lines 156-1, 153-1, 152-1 and the PD 150-1 of 169. Subsequently, when the signal line 167-1 and the signal line 167-2 are alternately turned on, the imaging signals of the PD 150-1 and PD 150-2 are sequentially read out through the
次に、撮像駆動Bにおいて画素値の加算を行う場合(加算制御)は、図8に示される信号線156−1,153−1,152−1及び169の制御で、PD150−1,PD150−2の電荷が、容量162−1、164−1にそれぞれ蓄積される。続いて、信号線156−2,153−2,152−2、および170の制御で、PD150−3,PD150−4の電荷が、各々、容量162−2,164−2へ蓄積される。この後、信号線167−1と信号線167−2を同時にオンすれば、PD150−1乃至PD150−4の電荷を加算した撮像信号が増幅器171を通して読み出される。
Next, when pixel values are added in the imaging drive B (addition control), the PD 150-1 and PD 150- are controlled by the control of the signal lines 156-1, 153-1, 152-1 and 169 shown in FIG. 2 charges are accumulated in the capacitors 162-1 and 164-1, respectively. Subsequently, under the control of the signal lines 156-2, 153-2, 152-2, and 170, the charges of the PD 150-3 and PD 150-4 are accumulated in the capacitors 162-2 and 164-2, respectively. Thereafter, when the signal line 167-1 and the signal line 167-2 are turned on at the same time, an imaging signal obtained by adding the charges of the PD 150-1 to PD 150-4 is read through the
以上の構成により、撮像駆動A及び撮像駆動Bでの動作を行わせることができる。 With the above configuration, it is possible to perform operations in the imaging drive A and the imaging drive B.
撮像駆動Aにおいて、撮像領域1301のうちの一部の領域1302を選択して画素値の読出を行うこととなる。このような一部の領域を選択するための構成について、図13を参照して説明する。
In the imaging drive A, the pixel value is read by selecting a part of the
図13は本実施形態に対応する、撮像素子4、Yアドレス選択部5及びXアドレス選択部6の構成をより詳細に示す図である。
FIG. 13 is a diagram showing in more detail the configuration of the image sensor 4, the Y
図13では、撮像素子4は8×8画素で構成される撮像領域1401と、水平方向の8画素に対応した読出回路1403で構成される。また、撮像領域1402は、撮像領域1401内の4×4画素の領域であり、撮像駆動Aでは撮像領域1402の画素値が非加算で読み出される。一方、撮像駆動Bの場合には、撮像領域1401の画素値が加算されて読み出される。なお、ここでの加算は2×2画素加算とする。
In FIG. 13, the image pickup device 4 includes an
Yアドレス選択部5は、垂直デコーダ部1404と垂直シフトレジスタ1405で構成され、Xアドレス選択部6は水平デコーダ部1406と水平シフトレジスタ1407で構成される。垂直デコーダ1404の入力は、VD0〜VD1が入力され、垂直シフトレジスタ部1405はクロックパルス(CLK)と垂直リセットパルス(VRES)が入力できるようになっている。垂直シフトレジスタ部1405からは、選択信号152、転送信号153、リセット信号156が出力される。また、水平デコーダ1406の入力も、HD0〜HD1が入力され、水平シフトレジスタ部1407にはクロックパルス(CLK)と水平リセットパルス(HRES)とが入力される。
The Y
垂直デコーダ1404及び水平デコーダ1406は、全体の撮像領域である1401を選択するか、或いは、一部の撮像領域である1402を選択するかを決定するために利用される。撮像領域の選択については、水平部と垂直部とはほぼ同様に機能するので、以下、水平方向について説明する。
The
図14に水平デコーダ部1406と水平シフトレジスタ部1407の構成の一例を示す。
FIG. 14 shows an example of the configuration of the
まず、水平デコーダ部1406の入力HD0〜HD1は、2本(bit)である。これに対し、撮像領域1401は、水平方向には2画素、4画素、2画素の3つに分割されるので、撮像領域1402を選択する場合には、中央の4画素が選択されるようにすればよい。そこで、(HD0、HD1)の組合せとして、例えば、最初の2画素を選択する場合を(0,0)とし、次の4画素を選択する場合を(0,1)とし、最後の2画素を選択する場合を(1,0)とすることができる。
First, the inputs HD0 to HD1 of the
水平シフトレジスタ部1407は、水平デコーダ部1406と撮像領域1401との間に位置し、水平デコーダ部1406から得られる信号をクロックパルスCLKによりシフトする。同時に、撮像領域1401内の画素回路に、画素値の水平出力線への読出を信号167を出力する。走査を止めるときは水平リセットパルスHRESにより、水平シフトレジスタ部1407の内容を消去することができる。
The horizontal
図14において、水平デコーダ部1406は、入力としてHD0を下位桁、HD1を上位桁とし、インバータ1501及び1502とAND回路1503及び1504とで構成される。水平シフトレジスタ部1407は、D型フリップフロップ1501−1から1505−5と、OR回路1506−1及び1506−2で構成される。尚、図14では、水平方向8画素のうち撮像領域1402に対応する4画素が選択される場合を説明するために簡略化して記載したものである。従って、水平シフトレジスタ部1407内のフリップフロップは一部のみを記載しており、本来であれば8画素分が配列される構成となる。
In FIG. 14, the
なお、図14に示す構成以外に、水平デコーダ部1406の回路として、ANDやインバータ以外の素子を用いたり、水平シフトレジスタ部1407の構成を従来例のようにクロックドインバータで構成してもよい。
In addition to the configuration shown in FIG. 14, elements other than AND and an inverter may be used as the circuit of the
水平デコーダ部1406の入力に(HD0,HD1)に(0,1)が入力されると、撮像領域1402の4画素の内、左端の画素のための読出回路へ信号167が出力される。また、それと同時にフリップフロップ1505−1(FF1)が選択される。その後クロックパルスCLKによりFF2(1505−2)、FF3(1505−3)及びFF4(1505−4)と順次1クロック毎にシフトされる。FF4(1505−4)の出力はOR回路1506−2を介してFF5(1505−5)に入力される。従って、撮像領域1402に対応する4画素のみを選択する場合には、AND回路1504に対し(HD0、HD1)として(1,0)を入力せず、リセットパルスHRESを入力すればよい。また、該4画素に続く2画素を更に選択する場合には、(HD0、HD1)として(1,0)を入力し、AND回路1504の出力が1となるようにすればよい。
When (0, 1) is input to (HD0, HD1) as the input of the
なお、垂直シフトレジスタ部1405を同様に走査することにより、撮像領域1401のうち4×4画素領域の1402を選択することができる。
By scanning the vertical
以上のようにすれば、全体の撮像領域のうち、一部の撮像領域のみを選択することが可能となる。 By doing so, it is possible to select only a part of the imaging area out of the entire imaging area.
図15に、図13に対応する制御信号のタイミングチャートを示す。ここで、1601は、撮像駆動Bにおける読出期間を示し、1602は撮像駆動Aにおける読出期間を示している。
FIG. 15 shows a timing chart of control signals corresponding to FIG. Here,
1603は、撮像駆動Bにおける1水平期間を表し、2組の選択信号、例えば152−1及び152−2により画素値を読み出した後、これらを加算して水平出力線から読み出すのに要する時間である。一方、1604は、撮像駆動Aにおける1水平期間を表し、単一の選択信号線、例えば152−3により画素値を読み出した後、水平出力線から読み出すのに要する時間である。ここで、1水平期間1603は1水平期間1604よりも長い。また、読出期間1601及び読出期間1602は、このような1水平期間1603及び1水平期間1604の集合として構成される。従って、図15に示すように水平出力線から読み出される画素数が同じ場合には、読出期間1601は読出期間1602よりも長くなってしまう。
次に、本実施形態における処理を説明する。まず、電子ズーム倍率の変更を受け付けると、それに伴って撮像駆動方式が変更される。その際に生ずるフレーム内蓄積時間ずれを補償するために補正が行われる。本実施形態では明暗差が生じるラインに対して、ゲイン補正値によりゲイン補正を行う。なお、本実施形態では、電子ズーム倍率の変更を受け付けたことに伴い駆動方式の変更する場合、読出が終了した直後のVBLK期間中に該駆動方式の変更が行われるものとする。 Next, processing in the present embodiment will be described. First, when a change in the electronic zoom magnification is accepted, the imaging drive method is changed accordingly. Correction is performed in order to compensate for the in-frame accumulation time shift that occurs at that time. In the present embodiment, gain correction is performed with a gain correction value for a line in which a light and dark difference occurs. In the present embodiment, when the drive method is changed in response to accepting the change of the electronic zoom magnification, the drive method is changed during the VBLK period immediately after the reading is completed.
本実施形態において、ゲイン補正値は変更前後の駆動方式に対応する蓄積時間と読出時間とに基づいて算出することができる。図9にゲイン補正値の算出方法を説明するための図を示す。 In the present embodiment, the gain correction value can be calculated based on the accumulation time and read time corresponding to the driving method before and after the change. FIG. 9 is a diagram for explaining a method of calculating the gain correction value.
図9(a)では、蓄積時間として3通りの場合を記載している。蓄積時間1では、各画素回路のリセット開始タイミングが太線901のように設定される。この場合、時刻t1以前におけるリセット開始タイミングは、撮像駆動Aに対応しており、時刻t1以降のリセット開始タイミングは撮像駆動Bに対応することとなる。蓄積時間1は、リセット開始タイミング901と読み出しタイミング904との差分として与えられることとなる。なお、時刻t1は駆動Aで読み出しが行われたフレーム910内の全ての画素値の読み出しが終了した時点とする。
FIG. 9A shows three cases as the accumulation time. In the
次に、蓄積時間2では、蓄積時間1よりも遅いタイミングでリセットが開始され、細線902のようにリセット開始タイミングが設定される。ここでも、時刻t1前後でリセット開始タイミングが変更される。蓄積時間1は、リセット開始タイミング902と読み出しタイミング904との差分として与えられることとなる。
Next, in the accumulation time 2, the reset is started at a timing later than the
更に、蓄積時間3では、時刻t1以降にリセットが開始され、リセット開始タイミングは一点鎖線903のように設定される。ここでのリセット開始タイミングは全体として撮像駆動Bに対応している。蓄積時間3は、リセット開始タイミング903と読み出しタイミング904との差分として与えられることとなる。
Further, at the accumulation time 3, the reset is started after the time t1, and the reset start timing is set as indicated by a one-
このような3通りの蓄積時間において、1フレーム内の画素値のバラツキを補正するために、本実施形態では蓄積時間の差に応じたゲイン調整を行う。 In this embodiment, in order to correct variations in pixel values within one frame in these three accumulation times, gain adjustment according to the difference in accumulation time is performed in this embodiment.
時刻t1以前において、リセット開始タイミング901及び902の傾きは、撮像駆動Aに対応する傾きであって既知である。従って、時刻t1経過までにリセットが開始入れるライン数をカウントすることができる。また、カウントされた各ラインにおける蓄積時間1及び蓄積時間2は、それぞれリセット開始タイミング901及び902と、読み出しタイミング904との差分で算出される。そこで、時刻t1以前における画素値を補正するためのゲイン補正値(ga)は、1フレームにおける基準蓄積時間905を、蓄積時間1又は蓄積時間2で割った値として求めることができる。蓄積時間1の場合のゲイン補正値をga1とし、蓄積時間2の場合のゲイン補正値をga2とすると、以下のように算出することができる。
Prior to time t1, the inclinations of the reset start
ga1=(基準蓄積時間1)/蓄積時間1
ga2=(基準蓄積時間2)/蓄積時間2
一方、図9の所定値906より蓄積時間が短い場合には、ゲイン補正を行わない。これは、前のフレームの読出が終了した後にリセット動作が開始されるために、既に駆動方式が切り替わっているためである。従って、蓄積時間3の場合についてはゲイン補正は行われない。これにより、S/Nの劣化を最小限にとどめることが可能である。
ga1 = (reference accumulation time 1) /
ga2 = (reference accumulation time 2) / accumulation time 2
On the other hand, when the accumulation time is shorter than the
このようにして求められたゲイン補正値(ga)と、1フレームの垂直ラインのライン番号(I)との対応関係は、図9(b)に示すようになる。図9(b)において、蓄積時間1の場合、ゲイン補正値は、画面最上部(I=1)からライン番号I1までは、907に示す直線上のいずれかの値が適用される。ライン番号I1以降のゲイン補正値は“1”が適用される。蓄積時間2の場合、ゲイン補正値は、画面最上部(I=1)からライン番号I2までは、908に示す直線上のいずれかの値が適用される。ライン番号I2以降のゲイン補正値は“1”が適用される。蓄積時間3の場合には、ゲイン補正値は常に”1”である(909)。
The correspondence relationship between the gain correction value (ga) thus obtained and the line number (I) of the vertical line of one frame is as shown in FIG. In FIG. 9B, in the case of the
本実施形態ではまた、このゲイン補正値を色毎に設定可能である。これはライン毎の蓄積時間のずれにより、例えば黒レベルが変化する懸念があるためである。この結果、赤(R)、緑(G)、青(B)の三色で構成される色バランスがライン毎でずれるため、輝度補正と同時に色バランスの補正を行う。 In this embodiment, the gain correction value can be set for each color. This is because there is a concern that, for example, the black level changes due to a shift in the accumulation time for each line. As a result, since the color balance composed of the three colors of red (R), green (G), and blue (B) is shifted for each line, the color balance is corrected simultaneously with the luminance correction.
この色毎のゲイン補正値算出方法について図10のフローチャートを参照して説明する。なお、図10のフローチャートに対応する処理は、カメラDSP12において実行される。
The gain correction value calculation method for each color will be described with reference to the flowchart of FIG. Note that the processing corresponding to the flowchart of FIG. 10 is executed in the
まず、ステップS1001では、ゲイン補正値を算出するラインの番号(I)がリセットされる。続くステップS1002では、ライン番号Iが、補正を行うライン数であるNに一致するか否かが判定される。このライン数Nは、図9における、時刻t1以前にリセット動作が開始されたライン数に対応する値である。もし、ライン番号IがNに一致する場合には(ステップS1002において「YES」)、ゲイン補正値の算出が必要なラインについて、算出処理が終了したこととなるので、本処理を終了する。一方、Nに一致しない場合には(ステップS1002において「NO」)、ステップS1003に移行する。 First, in step S1001, the line number (I) for calculating the gain correction value is reset. In the following step S1002, it is determined whether or not the line number I matches N, which is the number of lines to be corrected. The number of lines N is a value corresponding to the number of lines for which the reset operation was started before time t1 in FIG. If the line number I matches N (“YES” in step S1002), the calculation process has been completed for the line for which the gain correction value needs to be calculated, and thus this process ends. On the other hand, if N does not match (“NO” in step S1002), the process proceeds to step S1003.
ステップS1003では、ゲイン補正値の算出対象であるライン(I)におけるOB(Optical Black)値が算出される。OB値は、画素値の黒レベルを補正するための値であって、ライン(I)の黒レベル検出画素の画素値に基づいて算出することができる。次に、ステップS1004において、現在のWB(ホワイトバランス)係数の逆数が算出され、画素値に変換される。更に、ステップS1005では、信号処理に用いるOB値(「基準OB値」という。)を加算することでOB減算前の画素値を算出する。この基準OB値とは、1フレーム内の画素に対して共通に用いられるOB値である。本実施形態の場合、時刻t1以前にリセット動作が開始された画素は蓄積時間が異なるので、基準OB値をそのまま適用することができない。そこで、ステップS1005では、該OB値で減算される以前の値に戻している。 In step S1003, an OB (Optical Black) value is calculated for the line (I) that is the target for calculating the gain correction value. The OB value is a value for correcting the black level of the pixel value, and can be calculated based on the pixel value of the black level detection pixel of the line (I). In step S1004, the reciprocal of the current WB (white balance) coefficient is calculated and converted into a pixel value. In step S1005, an OB value used for signal processing (referred to as “reference OB value”) is added to calculate a pixel value before OB subtraction. The reference OB value is an OB value that is commonly used for pixels in one frame. In the case of the present embodiment, the pixels for which the reset operation has been started before time t1 have different accumulation times, so the reference OB value cannot be applied as it is. Therefore, in step S1005, the value before the subtraction by the OB value is restored.
ステップS1006では、ステップS1003で算出されたラインOB値が減算される。更に、ステップS1007では、新たに算出された画素値の逆数を求めることによりWB係数が再算出される。続いて、ステップS1008では、ステップS1007で算出されたWB係数と、1フレーム内の画素に対して共通に用いられるWB係数との比が算出され、蓄積時間から算出したゲイン補正値に乗算される。これにより、色毎のゲイン補正値が算出される。ステップS1009では、Iをインクリメントして、ステップS1002に戻る。 In step S1006, the line OB value calculated in step S1003 is subtracted. In step S1007, the WB coefficient is recalculated by obtaining the reciprocal of the newly calculated pixel value. Subsequently, in step S1008, the ratio between the WB coefficient calculated in step S1007 and the WB coefficient used in common for the pixels in one frame is calculated and multiplied by the gain correction value calculated from the accumulation time. . Thereby, a gain correction value for each color is calculated. In step S1009, I is incremented, and the process returns to step S1002.
以上の処理はゲイン補正を行うライン全てについて行われる。このような処理により、ライン毎のゲイン補正値を算出することができる。 The above processing is performed for all lines for which gain correction is performed. By such processing, a gain correction value for each line can be calculated.
以上のように、本実施形態では、撮影中に撮像駆動が切り替わった場合でも、蓄積時間の異なるラインにゲイン補正をかけることで、画面上下の明暗差を補償できる。また、色毎のゲイン補正値を算出して、黒レベルが変化を抑制して色バランスを維持することができる。 As described above, in this embodiment, even when the imaging drive is switched during shooting, the difference in brightness between the upper and lower portions of the screen can be compensated by applying gain correction to lines having different accumulation times. Further, it is possible to calculate the gain correction value for each color, and to maintain the color balance by suppressing the change in the black level.
[第2の実施形態]
上記の第1の実施形態では、算出されたゲイン補正値を用いて画面上下の明暗差を完全に補正する場合を説明した。しかし、このような補正方式では、ゲイン補正を行ったラインのS/N比が悪くなる弊害がある。
[Second Embodiment]
In the first embodiment described above, the case has been described in which the brightness difference between the top and bottom of the screen is completely corrected using the calculated gain correction value. However, such a correction method has a problem that the S / N ratio of the line subjected to gain correction is deteriorated.
そこで本実施形態では、EVF表示など、記録メディアに保存されない時のみ完全補正を行い、動画撮影時などの場合は補正ゲインにリミッタ値を設けて、画面上下の明暗とS/N比のトレードオフを考慮した補正を行うことを特徴とする。 Therefore, in this embodiment, complete correction is performed only when EVF display or the like is not stored in a recording medium, and in the case of moving image shooting or the like, a limit value is provided for the correction gain, and the trade-off between the upper and lower brightness and the S / N ratio is made. The correction is performed in consideration of the above.
図11に、本実施形態に対応するゲイン補正値とライン番号との関係を示す。図11において、1101は、ラインnまでの画素について適用されるゲイン補正値のうち、リミッタをかける以前のものの推移を示している。1102は、ラインnまでの画素について適用されるゲイン補正値のうち、リミッタをかけたものの推移を示している。このように、本実施形態では、ゲイン補正値が所定の閾値に相当するリミッタ値1103を超える場合には、ゲイン補正値がリミッタ値1103に設定される。即ち、図11の場合では、画面最上部からラインnまでは、ゲイン補正値がリミッタ値1103に設定されることとなる。これにより、当該領域におけるS/N比の悪化を抑制することができる。
FIG. 11 shows the relationship between the gain correction value and the line number corresponding to this embodiment. In FIG. 11,
また、ゲイン補正値が所定の閾値であるリミッタ値1103を下回る、図11のラインnからラインmまでについては、算出されたゲイン補正値をそのまま適用することができる。また、ラインm以降、画面最下部までは、基準蓄積時間が確保されているため、ゲイン補正値は1、即ちゲイン補正は行われない。 Further, the calculated gain correction value can be applied as it is to the line n to line m in FIG. 11 where the gain correction value is below the limit value 1103 that is a predetermined threshold value. Since the reference accumulation time is secured from the line m to the bottom of the screen, the gain correction value is 1, that is, no gain correction is performed.
このように、本実施形態では、動画撮影時などにおいて、画面上下の明暗とS/N比のトレードオフを考慮した補正を行うことができる。 As described above, in the present embodiment, correction can be performed in consideration of the trade-off between the brightness of the upper and lower portions of the screen and the S / N ratio when shooting a moving image.
なお、S/N比の弊害を完全に除くために、撮影駆動が切り替わったために画面上下に蓄積時間差が生じてしまうフレームを、撮像駆動が切り替わる前のフレームで置き換えてもよい。 In order to completely eliminate the adverse effect of the S / N ratio, a frame in which an accumulation time difference is generated at the top and bottom of the screen due to switching of the imaging drive may be replaced with a frame before the imaging driving is switched.
[その他の実施形態]
なお、本発明は、複数の機器(例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機、ファクシミリ装置など)に適用してもよい。
[Other Embodiments]
Note that the present invention can be applied to a system including a plurality of devices (for example, a host computer, an interface device, a reader, and a printer), and a device (for example, a copying machine and a facsimile device) including a single device. You may apply to.
また、本発明の目的は、前述した機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムに供給し、そのシステムがプログラムコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現し、そのプログラムコードを記憶した記憶媒体は本発明を構成する。また、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した機能が実現される場合も含まれる。 The object of the present invention can also be achieved by supplying a storage medium storing software program codes for realizing the above-described functions to the system, and the system reading and executing the program codes. In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the storage medium storing the program code constitutes the present invention. In addition, an operating system (OS) running on a computer performs part or all of actual processing based on an instruction of the program code, and the above-described functions are realized by the processing.
さらに、以下の形態で実現しても構わない。すなわち、記憶媒体から読み出されたプログラムコードを、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込む。そして、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行って、前述した機能が実現される場合も含まれる。 Furthermore, you may implement | achieve with the following forms. That is, the program code read from the storage medium is written into a memory provided in a function expansion card inserted into the computer or a function expansion unit connected to the computer. Then, based on the instruction of the program code, the case where the above-described functions are realized by the CPU included in the function expansion card or the function expansion unit performing part or all of the actual processing is also included.
本発明を上記記憶媒体に適用する場合、その記憶媒体には、先に説明したフローチャートに対応するプログラムコードが格納されることになる。 When the present invention is applied to the storage medium, the storage medium stores program codes corresponding to the flowcharts described above.
Claims (10)
前記受光部を、第1の期間間隔で所定ラインごとに順次リセットする第1の駆動と、前記第1の期間間隔より長い第2の期間間隔で所定ラインごとに順次リセットする第2の駆動とを行うリセット手段と、
前記第1の駆動における前記リセットの開始から所定の蓄積時間経過後に前記第1の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記電荷を画素値として読み出す駆動と、前記第2の駆動における前記リセットの開始から前記所定の蓄積時間経過後に前記第2の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記電荷を画素値として読み出す駆動とを行う読出手段と、
前記第1の駆動から第2の駆動への切り替え指示を受け付ける切替受付手段とを備え、
前記読出手段による1フレーム内の読み出すべき画素値の読み出しを終了する以前に、前記リセット手段が後続するフレームにおける前記所定ラインのリセットを前記第1の駆動において行っている場合に、前記切替受付手段が前記切り替えを受け付けた場合、前記リセット手段は、前記読出手段により前記読み出すべき画素値の読み出しが終了した後に、後続するフレームの前記所定のラインのためのリセット動作を前記第2の駆動に切り替え、
前記後続するフレームに含まれる複数ラインの蓄積時間のずれを補正するように、前記後続するフレ−ムの画素値に対してゲイン補正するゲイン補正手段を更に備えることを特徴とする撮像装置。 An imaging unit configured to form a plurality of lines including a plurality of pixel circuits including a light receiving unit that generates and accumulates charges according to the amount of incident light;
A first drive for sequentially resetting the light-receiving unit for each predetermined line at a first period interval; and a second drive for sequentially resetting for each predetermined line at a second period interval longer than the first period interval. Resetting means for performing
Driving for reading out the electric charge accumulated in the light receiving unit for each predetermined line as a pixel value at the first period interval after a predetermined accumulation time has elapsed from the start of the reset in the first driving; A reading unit that performs driving for reading out the electric charge accumulated in the light receiving unit for each of the predetermined lines as a pixel value at the second period interval after the elapse of the predetermined accumulation time from the start of the reset in driving;
Switching acceptance means for accepting an instruction to switch from the first drive to the second drive,
The switching accepting means when the reset means resets the predetermined line in the subsequent frame in the first drive before the readout means finishes reading out the pixel value to be read out in one frame. When the switching is accepted, the reset unit switches the reset operation for the predetermined line in the subsequent frame to the second drive after the reading unit finishes reading the pixel value to be read. ,
An image pickup apparatus, further comprising: a gain correction unit that performs gain correction on a pixel value of the subsequent frame so as to correct a shift in accumulation time of a plurality of lines included in the subsequent frame.
前記補正手段は、前記リセット手段による駆動の切り替え以前にリセットされたラインの画素値に基づいて第1のホワイトバランス係数を算出し、該第1のホワイトバランス係数と、前記1フレーム内の画素値のホワイトバランスを調整するために利用される第2のホワイトバランス係数とに基づき、前記第1の補正値を前記RGBの各色毎に補正して第2の補正値を算出し、該第2の補正値により前記ゲイン補正を行うことを特徴とする請求項2に記載の撮像装置。 The pixel value includes a value for each color of RGB,
The correction unit calculates a first white balance coefficient based on a pixel value of a line reset before switching of driving by the reset unit, and the first white balance coefficient and a pixel value in the one frame Based on the second white balance coefficient used for adjusting the white balance of the first correction value, the first correction value is corrected for each color of RGB to calculate a second correction value, and the second correction value is calculated. The imaging apparatus according to claim 2, wherein the gain correction is performed using a correction value.
前記受光部を、第1の期間間隔で所定ラインごとに順次リセットする第1の駆動と、前記第1の期間間隔より長い第2の期間間隔で所定ラインごとに順次リセットする第2の駆動とを行うリセット工程と、
前記第1の駆動における前記リセットの開始から所定の蓄積時間経過後に前記第1の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記電荷を画素値として読み出す駆動と、前記第2の駆動における前記リセットの開始から前記所定の蓄積時間経過後に前記第2の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記電荷を画素値として読み出す駆動とを行う読出工程と、
前記第1の駆動から第2の駆動への切り替え指示を受け付ける切替受付工程とを備え、
前記読出工程における1フレーム内の読み出すべき画素値の読み出しを終了する以前に、後続するフレームにおける前記所定ラインのリセットが前記第1の駆動において前記リセット工程にて行われている場合に、前記切替受付工程で前記切り替えを受け付けた場合、前記リセット工程では、前記読出工程における前記読み出すべき画素値の読み出しが終了した後に、後続するフレームの前記所定のラインのためのリセット動作が前記第2の駆動に切り替えられ、
前記後続するフレームに含まれる複数ラインの蓄積時間をずれを補正するように、前記後続するフレ−ムの画素値に対してゲイン補正するゲイン補正工程を更に備えることを特徴とする撮像装置の制御方法。 An imaging apparatus control method for generating image data in an imaging section configured by arranging a plurality of lines including a plurality of pixel circuits including a light receiving section that generates and accumulates charges according to an incident light amount,
A first drive for sequentially resetting the light-receiving unit for each predetermined line at a first period interval; and a second drive for sequentially resetting for each predetermined line at a second period interval longer than the first period interval. A reset process for performing
Driving for reading out the electric charge accumulated in the light receiving unit for each predetermined line as a pixel value at the first period interval after a predetermined accumulation time has elapsed from the start of the reset in the first driving; A readout step of performing a drive for reading out the electric charge accumulated in the light receiving unit for each of the predetermined lines as a pixel value at the second period interval after the elapse of the predetermined accumulation time from the start of the reset in driving;
A switching reception step for receiving a switching instruction from the first drive to the second drive,
The switching is performed when the reset of the predetermined line in the subsequent frame is performed in the reset step in the first drive before the reading of the pixel value to be read in one frame in the readout step is finished. When the switching is accepted in the accepting step, in the reset step, after the reading of the pixel value to be read in the readout step is completed, the reset operation for the predetermined line of the subsequent frame is performed by the second drive. Switched to
Control of an imaging apparatus, further comprising a gain correction step of correcting a gain for a pixel value of the subsequent frame so as to correct a shift in an accumulation time of a plurality of lines included in the subsequent frame. Method.
前記補正工程では、前記リセット工程における駆動の切り替え以前にリセットされたラインの画素値に基づいて第1のホワイトバランス係数が算出され、該第1のホワイトバランス係数と、前記1フレーム内の画素値のホワイトバランスを調整するために利用される第2のホワイトバランス係数とに基づき、前記第1の補正値を前記RGBの各色毎に補正して第2の補正値が算出され、該第2の補正値により前記ゲイン補正が行われることを特徴とする請求項6に記載の撮像装置の制御方法。 The pixel value includes a value for each color of RGB,
In the correction step, a first white balance coefficient is calculated based on a pixel value of a line reset before switching of driving in the reset step, and the first white balance coefficient and a pixel value in the one frame are calculated. The second correction value is calculated by correcting the first correction value for each color of RGB based on the second white balance coefficient used for adjusting the white balance of The method of controlling an imaging apparatus according to claim 6, wherein the gain correction is performed using a correction value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005365421A JP4757013B2 (en) | 2005-12-19 | 2005-12-19 | Imaging apparatus, control method therefor, computer program, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005365421A JP4757013B2 (en) | 2005-12-19 | 2005-12-19 | Imaging apparatus, control method therefor, computer program, and storage medium |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007173986A true JP2007173986A (en) | 2007-07-05 |
JP2007173986A5 JP2007173986A5 (en) | 2009-01-29 |
JP4757013B2 JP4757013B2 (en) | 2011-08-24 |
Family
ID=38300008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005365421A Expired - Fee Related JP4757013B2 (en) | 2005-12-19 | 2005-12-19 | Imaging apparatus, control method therefor, computer program, and storage medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4757013B2 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038645A (en) * | 2007-08-02 | 2009-02-19 | Canon Inc | Drive method of solid-state imaging element, and imaging device |
WO2011027538A1 (en) * | 2009-09-04 | 2011-03-10 | Canon Kabushiki Kaisha | Imaging apparatus, imaging system, method of controlling the apparatus and the system, and program |
WO2011067834A1 (en) * | 2009-12-01 | 2011-06-09 | キヤノン株式会社 | Image pickup device, image pickup system, control method therefor, and program of same |
JP2011259116A (en) * | 2010-06-08 | 2011-12-22 | Sony Corp | Solid state imaging device, its driving method, and camera system |
JP2014197832A (en) * | 2013-03-07 | 2014-10-16 | キヤノン株式会社 | Image-capturing device and drive method thereof |
US9826175B2 (en) | 2014-01-31 | 2017-11-21 | Canon Kabushiki Kaisha | Image pickup apparatus and photographing apparatus including the same |
US9912885B2 (en) | 2014-01-31 | 2018-03-06 | Canon Kabushiki Kaisha | Image pickup apparatus having partial readout function or skip readout function and photographing apparatus including the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001016508A (en) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | Solid-state image pickup device |
JP2002330329A (en) * | 2001-04-27 | 2002-11-15 | Olympus Optical Co Ltd | Image pickup device |
JP2005229321A (en) * | 2004-02-13 | 2005-08-25 | Victor Co Of Japan Ltd | Image pickup device |
-
2005
- 2005-12-19 JP JP2005365421A patent/JP4757013B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001016508A (en) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | Solid-state image pickup device |
JP2002330329A (en) * | 2001-04-27 | 2002-11-15 | Olympus Optical Co Ltd | Image pickup device |
JP2005229321A (en) * | 2004-02-13 | 2005-08-25 | Victor Co Of Japan Ltd | Image pickup device |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038645A (en) * | 2007-08-02 | 2009-02-19 | Canon Inc | Drive method of solid-state imaging element, and imaging device |
WO2011027538A1 (en) * | 2009-09-04 | 2011-03-10 | Canon Kabushiki Kaisha | Imaging apparatus, imaging system, method of controlling the apparatus and the system, and program |
JP2011078083A (en) * | 2009-09-04 | 2011-04-14 | Canon Inc | Imaging apparatus, imaging system, method of controlling the same, and program |
CN102481131A (en) * | 2009-09-04 | 2012-05-30 | 佳能株式会社 | Imaging apparatus, imaging system, method of controlling the apparatus and the system, and program |
US8436314B2 (en) | 2009-09-04 | 2013-05-07 | Canon Kabushiki Kaisha | Imaging apparatus, imaging system, method of controlling the apparatus and the system, and program |
US8680471B2 (en) | 2009-09-04 | 2014-03-25 | Canon Kabushiki Kaisha | Imaging apparatus, imaging system, method of controlling the apparatus and the system, and program |
WO2011067834A1 (en) * | 2009-12-01 | 2011-06-09 | キヤノン株式会社 | Image pickup device, image pickup system, control method therefor, and program of same |
JP5398846B2 (en) * | 2009-12-01 | 2014-01-29 | キヤノン株式会社 | Imaging apparatus and imaging system, control method thereof, and program thereof |
JP2011259116A (en) * | 2010-06-08 | 2011-12-22 | Sony Corp | Solid state imaging device, its driving method, and camera system |
JP2014197832A (en) * | 2013-03-07 | 2014-10-16 | キヤノン株式会社 | Image-capturing device and drive method thereof |
US9826175B2 (en) | 2014-01-31 | 2017-11-21 | Canon Kabushiki Kaisha | Image pickup apparatus and photographing apparatus including the same |
US9912885B2 (en) | 2014-01-31 | 2018-03-06 | Canon Kabushiki Kaisha | Image pickup apparatus having partial readout function or skip readout function and photographing apparatus including the same |
Also Published As
Publication number | Publication date |
---|---|
JP4757013B2 (en) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4756960B2 (en) | Imaging apparatus, control method therefor, computer program, and storage medium | |
JP5342969B2 (en) | Imaging apparatus and imaging method | |
JP6019692B2 (en) | Image pickup device, image pickup device control method, and image pickup apparatus | |
JP4475665B2 (en) | Solid-state imaging device | |
JP4850602B2 (en) | Imaging apparatus, control method therefor, and imaging system | |
JP2008016976A (en) | Imaging apparatus, its controlling method, and imaging system | |
JP4757013B2 (en) | Imaging apparatus, control method therefor, computer program, and storage medium | |
JP2007288131A (en) | Solid-state imaging element, solid-state imaging device and its driving method | |
JP4834345B2 (en) | IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM | |
JP2007300368A (en) | Solid-state imaging device | |
JP2003304452A (en) | Imaging device | |
JP5452269B2 (en) | Imaging device | |
KR20140107212A (en) | Solid-state imaging element, method for driving same, and camera system | |
JP4745677B2 (en) | Imaging device | |
US7508426B2 (en) | Image pickup device, and driving controlling method for solid-state imaging device | |
JP2006303856A (en) | Solid state image sensor and imaging apparatus | |
JP4847281B2 (en) | Imaging apparatus, control method therefor, and imaging system | |
JP4814749B2 (en) | Solid-state imaging device | |
JP6019295B2 (en) | Solid-state imaging device and camera system | |
JP2009225341A (en) | Solid imaging apparatus, and driving method thereof | |
JP2010114654A (en) | Imaging apparatus and charge transferring method of solid-state imaging element | |
JP2010124277A (en) | Imaging apparatus | |
JP2010011047A (en) | Imaging apparatus | |
JP4703332B2 (en) | Imaging device | |
JP2013090088A (en) | Imaging device, driving method for imaging device, and control program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |