JP2013162133A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013162133A5 JP2013162133A5 JP2013032553A JP2013032553A JP2013162133A5 JP 2013162133 A5 JP2013162133 A5 JP 2013162133A5 JP 2013032553 A JP2013032553 A JP 2013032553A JP 2013032553 A JP2013032553 A JP 2013032553A JP 2013162133 A5 JP2013162133 A5 JP 2013162133A5
- Authority
- JP
- Japan
- Prior art keywords
- classification
- defects
- defect
- operations
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007689 inspection Methods 0.000 description 13
- 238000004422 calculation algorithm Methods 0.000 description 12
- 238000003066 decision tree Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 230000000875 corresponding Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 210000003229 CMP Anatomy 0.000 description 1
- 210000004027 cells Anatomy 0.000 description 1
- 238000007635 classification algorithm Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000000414 obstructive Effects 0.000 description 1
- 230000003287 optical Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Description
設計規則が縮小するのに(28nm及びそれより小さく)伴って、高感度検査ツールによって報告される欠陥関連データの量は非常に多くなる(例えば、ウェハ当たり数千の欠陥)。さらに、新しい製造プロセス(例えば、浸漬リソグラフィ、レジスト・シュリンク、レジスト・トリミング等)の採用により、異なる近接効果(光学的、CMP、化学的、3D等)の結果生じる新しい種類のエラーが発生し、それらは、検査ツールによって欠陥として報告される。報告される欠陥の重大度は、製品収率に対する壊滅的影響から製品品質に影響しない些細な異常まで異なり得る。
本開示主題の他の態様により、試料の生成層上に検出された欠陥を分類することができる検査システムが提供される。この検査システムは、少なくとも1つの検査ツール及び設計データ格納ユニットと動作可能に結合された分類ユニットを備え、該分類ユニットは、少なくとも1つの検査ツールから欠陥表示データを取得するように構成された欠陥データ・インターフェースと、設計データ格納ユニットから設計表示データを取得するように構成された設計データ・インターフェースと、最終的に分類された欠陥を格納するように構成されたメモリと、生成層に関連する決定アルゴリズムを用いて欠陥表示データ及び設計表示データを処理し、2つ又はそれ以上の分類操作及びその順序を特定するように構成され、処理された欠陥を事前定義ビンに従って分類するようにさらに構成されたプロセッサと、を含む。各ビンは、少なくとも1つの分類操作と関連付けられ、少なくとも1つの分類操作は、処理された欠陥の少なくとも部分を1つ又はそれ以上のビンに選別して最終的に分類された欠陥をもたらし、各分類操作は、最後の分類操作を除いて、処理された欠陥の少なくとも部分を1つ又はそれ以上の次の分類操作によって処理されるように選別する。
本明細書で用いられる「設計データ」という用語は、試料の階層的物理設計(レイアウト)を示す任意のデータ及び/又は物理設計から導出される(例えば、複雑なシミュレーション、幾何学的及びブール演算などによる)データを含むように広く解釈すべきである。設計データは、非限定的な例として、GDSII形式、OASIS形式などの異なる形式で与えることができる。設計データは、特定の設計の構造的要素を指定する。構造的要素は、他の構造的要素の挿入と随意的に組み合わせられた幾何学的形状で構築することができる。非限定的な例として、所与の構造的要素は、GDSII形式におけるSREF、AREF指示によって挿入された1つ又はそれ以上のSTRUCTURE要素を含むことができ、又は、PLACEMENT及びREPETITION(OASIS形式)により挿入された1つ又はそれ以上のCELL要素を含むことができる。
分類ユニットは、関心のある生成層に関連し、かつ、現れた欠陥に関連する取得入力データを、取得した決定アルゴリズムを用いてさらに処理する(303)。本開示主題の特定の実施形態によると、決定アルゴリズムは、関心のある生成層に対して、分類操作の順序を予め定め、欠陥を事前定義のビンに選別する。各々の分類操作を、各々が事前定義されたタイプのビンである、1つ又はそれ以上の事前定義ビンと関連付けることができる。事前定義ビンのタイプは、1)現在の分類操作により最終的に分類され、従って、さらなる処理から除去された欠陥に対応する分類ビン、2)現在の分類操作によって分類されないが、決定アルゴリズムにより定義された分類操作に適合しない(例えば、ダイ−ダイ欠陥の分類のみの専用の決定アルゴリズムにおけるセル−セル欠陥)ため、さらなる処理(303)から除去された欠陥に対応するビン、3)現在の操作により、事前定義のさらなる分類操作に対して指定され、従って、こうした事前定義の分類操作が実行されるときに処理されるものと認識された欠陥に対応するビン、及び、4)現在の分類操作により、次の分類操作のうちの1つに対して指定され、各々の次の分類操作によってさらに分類されるまで処理されるものと認識された欠陥に対応するビン、のうちの1つのタイプとして選択することができる。
操作の順序及びそのビンは、各々の次の分類操作に必要な入力データソースの量を増やすことによって、さらに定義することができる。非限定的な例として、単に欠陥属性に基づく分類操作の次に、欠陥属性及び欠陥画像に基づく分類操作を行うことができ、さらに、パターン・ライブラリ及び/又は他のCADデータを必要とする分類操作を行うことができ、さらに、加えてDRC分析などを必要とする分類操作を行うことができる。代替的に又は付加的に、分類操作の順序は、分類処理に対して必要な欠陥の数によって定めることができる。非限定的な例として、分類決定に対して多数の欠陥が処理されることを必要とする操作(例えば、統計に基づく分類)は、より少ない欠陥を必要とする操作(例えば、欠陥属性に基づく分類)に先行することができる。別の非限定的な例として、分類決定に対して多数の欠陥が処理されることを必要とする分類操作を、分類プロセスの最後に行うことができ、一方、先行する分類操作は、適当な欠陥を、こうした分類操作による処理に対して指定されたビンに選別することができる(随意的に、それらの欠陥をそれぞれの分類ビンに選別することに加えて、特定の欠陥をこうした操作に対して選別することができる)。
非限定的な例として、分類操作の順序及びそれらのビンは、決定ツリー・テンプレートを用いて事前定義することができる。図4は、本開示主題の特定の実施形態による、コンピュータによる欠陥分類のために生成された決定ツリー・テンプレートの非限定的な実施例の概略を示す。
図示される決定ツリーはまた、関心のある生成層毎に設定されたテンプレート決定ツリーに基づいた、より一般的な分類/選別レシピの一部分とすることができる。分類操作401によって処理される欠陥は、欠陥サイズ及び形状属性、欠陥画像、符号解析などを用いた前の分類処理によって分類されなかった欠陥であるとすることができる。
図示される決定ツリーにおける分類操作は、設計ベースの属性を用いて行われる。
随意的に、分類ユニットは、分類操作の前に、処理する欠陥の各々に関するCAD属性を計算する。
図示される決定ツリーにおける分類操作は、設計ベースの属性を用いて行われる。
随意的に、分類ユニットは、分類操作の前に、処理する欠陥の各々に関するCAD属性を計算する。
分類操作401(ライブラリ整合操作)中、各々の欠陥は、その近傍と事前定義ライブラリ・パターンのいずれかとの整合について分析される。そうした整合が生じる場合、その欠陥は分類ビン410〜411のうちの1つに分類される。仮に整合が生じないと、その欠陥は分類操作402によるさらなる処理のために選別される。
非限定的な例として、図示される決定ツリーに従った決定アルゴリズムは以下のように実行することができる。
−検査走査中に、分類ユニットによってCADベースの属性を計算することができる、 −ランタイム・クリップ・サーバを介してクリップを分類ユニットにインポートすることができる
−検査走査中に、CDA、DRC及びライブラリ整合計算を行うことができる
−検査走査が完了する際に、サンプリングのためのDBBを行うことができる。
−検査走査中に、分類ユニットによってCADベースの属性を計算することができる、 −ランタイム・クリップ・サーバを介してクリップを分類ユニットにインポートすることができる
−検査走査中に、CDA、DRC及びライブラリ整合計算を行うことができる
−検査走査が完了する際に、サンプリングのためのDBBを行うことができる。
図5は、図4のテンプレートによって定義された決定ツリーの構文解析から得られる操作シーケンス表の非限定的な例示す。開始時に、各欠陥は初期分類コード(例えば10)によって初期化される。StepKは、「入力分類コード」の列に従って、分類コードを有する欠陥を収集するステップと、入力パラメータを取得するステップと、StepKで収集された欠陥並びに入力欠陥のそれぞれの更新分類コードに対して分類アルゴリズム(列「アルゴリズム」)を実行するステップとを含み、その後、StepK+1に進む。
図6は、決定ツリー・テンプレート600の別の非限定的な概略的な例、及び表609で特定された事前定義ビンへの欠陥分類のそれぞれの結果608を含むスクリーンショットを示す。図示される決定ツリー・テンプレートにおいて、クラスタ化分類操作601がそれぞれの欠陥をフィルタ処理してビン「クラスタ」に入れる。次の分類操作602は、セル−セル欠陥をフィルタ処理してビン「C2C」に入れる。残りの欠陥は、欠陥を「ライブラリに保持」ビンに分類する、又は、設計属性による分類と組み合わせられた設計ルール・チェックを行う操作604(DRC+CDA)に対して選別する、ライブラリ整合操作603によって処理される。操作604は、処理された欠陥を、操作605により処理される欠陥と、操作606により処理される欠陥とに選別する。仮に操作605により処理された欠陥がサイズ基準を満たすと、それらは「DRC」分類ビンに選別される。そうでない場合には、欠陥は操作606により処理されるように選別される。ライブラリ整合操作606は、操作604及び605によって選別された欠陥を処理し、整合する欠陥を分類ビン「ライブラリによりフィルタ処理済」に分類する。残りの欠陥はビン「その他」に選別される。
図7は、本開示主題の特定の実施形態による、決定アルゴリズムのコンピュータ化された生成の一般化されたフローチャートを示す。関心のある生成層に対する決定アルゴリズムは、エンジニアリング・ステーション230で生成することができる。ユーザは、分類処理中に用いられるCAD属性を設定することができる(702)。CAD属性の設定は、CAD層の選択(例えば、CAD層のリストは、関心のある生成層で可視のCAD層、前の生成層に対応するCAD層、CAD標識層などを含むことができる)、ライブラリ整合操作、設計ルール・チェック等に対するCADパターンの選択及び/又は生成を含むことができる。ユーザはさらに、ビンを事前定義し、分類操作、それらの順序を設定し(703)、ビンを分類操作に関連付けることができる。エンジニアリング・ステーションは、ユーザの設定に従って、自動的に決定アルゴリズムを生成する(704)。エンジニアリング・ステーションはさらに、検査ツールから、分類された欠陥(例えば、DOI、偽欠陥及び邪魔欠陥として)を伴う検査結果(例えば、欠陥ファイル)を取得する(701)ことができる。検査ツールから受け取ったこれらのデータは、生成された決定アルゴリズムを検証する(705)ため、及び必要があればユーザの設定を調整するために用いることができる。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201261594952P | 2012-02-03 | 2012-02-03 | |
US61/594,952 | 2012-02-03 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013162133A JP2013162133A (ja) | 2013-08-19 |
JP2013162133A5 true JP2013162133A5 (ja) | 2016-02-25 |
JP6197228B2 JP6197228B2 (ja) | 2017-09-20 |
Family
ID=49174086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013032553A Active JP6197228B2 (ja) | 2012-02-03 | 2013-02-04 | 設計に基づく欠陥分類の方法及びそのシステム |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6197228B2 (ja) |
KR (1) | KR101897582B1 (ja) |
TW (1) | TWI574136B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9489599B2 (en) * | 2013-11-03 | 2016-11-08 | Kla-Tencor Corp. | Decision tree construction for automatic classification of defects on semiconductor wafers |
US9341580B2 (en) * | 2014-06-27 | 2016-05-17 | Applied Materials, Inc. | Linear inspection system |
JP6312955B1 (ja) * | 2017-07-19 | 2018-04-18 | 三菱電機株式会社 | 品質分析装置及び品質分析方法 |
US11321633B2 (en) * | 2018-12-20 | 2022-05-03 | Applied Materials Israel Ltd. | Method of classifying defects in a specimen semiconductor examination and system thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550839A (en) * | 1993-03-12 | 1996-08-27 | Xilinx, Inc. | Mask-programmed integrated circuits having timing and logic compatibility to user-configured logic arrays |
US6922482B1 (en) * | 1999-06-15 | 2005-07-26 | Applied Materials, Inc. | Hybrid invariant adaptive automatic defect classification |
JP4118703B2 (ja) * | 2002-05-23 | 2008-07-16 | 株式会社日立ハイテクノロジーズ | 欠陥分類装置及び欠陥自動分類方法並びに欠陥検査方法及び処理装置 |
US7536664B2 (en) * | 2004-08-12 | 2009-05-19 | International Business Machines Corporation | Physical design system and method |
US7331026B2 (en) * | 2004-10-12 | 2008-02-12 | Cadence Design Systems, Inc. | Method and system for generating an initial layout of an integrated circuit |
US7904852B1 (en) * | 2005-09-12 | 2011-03-08 | Cadence Design Systems, Inc. | Method and system for implementing parallel processing of electronic design automation tools |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
KR101613048B1 (ko) * | 2005-11-18 | 2016-04-15 | 케이엘에이-텐코 코포레이션 | 검사 데이터와 조합하여 설계 데이터를 활용하는 방법 및 시스템 |
US7570800B2 (en) * | 2005-12-14 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for binning defects detected on a specimen |
RU2406136C2 (ru) * | 2006-06-09 | 2010-12-10 | Кейденс Дизайн Системс, Инк. | Метод и механизм экстракции и распознавания многоугольников при проектировании интегральных схем |
US7937179B2 (en) * | 2007-05-24 | 2011-05-03 | Applied Materials, Inc. | Dynamic inline yield analysis and prediction of a defect limited yield using inline inspection defects |
WO2008151185A1 (en) * | 2007-06-04 | 2008-12-11 | Brion Technologies, Inc. | Methods for performing model-based lithography guided layout design |
US7900178B2 (en) * | 2008-02-28 | 2011-03-01 | International Business Machines Corporation | Integrated circuit (IC) design method, system and program product |
-
2013
- 2013-02-01 TW TW102103925A patent/TWI574136B/zh active
- 2013-02-04 JP JP2013032553A patent/JP6197228B2/ja active Active
- 2013-02-04 KR KR1020130012363A patent/KR101897582B1/ko active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI571946B (zh) | 疊代式缺陷濾除製程 | |
US9418199B2 (en) | Method and apparatus for extracting systematic defects | |
Chien et al. | A system for online detection and classification of wafer bin map defect patterns for manufacturing intelligence | |
US20140212022A1 (en) | Method of design-based defect classification and system thereof | |
TW201636907A (zh) | 用於自動分類之參數的調諧 | |
US20210142122A1 (en) | Collaborative Learning Model for Semiconductor Applications | |
JP2004047939A (ja) | 欠陥分類器の生成方法および欠陥自動分類方法 | |
KR20130118275A (ko) | 자동 결함 분류를 위한 알려지지 않은 결함 리젝션의 최적화 | |
CN109583465A (zh) | 对半导体样本中的缺陷进行分类的方法和其系统 | |
TWI791930B (zh) | 用於分類半導體樣本中的缺陷的系統、方法及電腦可讀取媒體 | |
JP6641195B2 (ja) | 最適化方法、最適化装置、プログラムおよび画像処理装置 | |
JP2013162133A5 (ja) | ||
TW202044067A (zh) | 基於機器學習之半導體樣本中的缺陷分類 | |
JP6197228B2 (ja) | 設計に基づく欠陥分類の方法及びそのシステム | |
US20050094863A1 (en) | System for search and analysis of systematic defects in integrated circuits | |
JP2012094016A (ja) | 生産情報管理装置および生産情報管理方法 | |
JP5533092B2 (ja) | 座標平面におけるデータ点分布領域の識別方法及びその識別プログラム | |
JP4166247B2 (ja) | 半導体設計データ修正方法 | |
JP2007198968A (ja) | 画像分類方法及び画像分類装置 | |
Tan et al. | Automated wafer defect map generation for process yield improvement | |
CN114631122A (zh) | 半导体应用的协作学习模型 | |
JP4209156B2 (ja) | 検査条件データ管理方法及びシステム並びにプログラム、コンピュータ読取り可能な記録媒体 | |
US8495525B1 (en) | Lithographic error reduction by pattern matching | |
US11763446B2 (en) | Wafer bin map based root cause analysis | |
TW201237978A (en) | Method of smart defect screen and sample |