JP2013157779A - 光送信回路 - Google Patents
光送信回路 Download PDFInfo
- Publication number
- JP2013157779A JP2013157779A JP2012016403A JP2012016403A JP2013157779A JP 2013157779 A JP2013157779 A JP 2013157779A JP 2012016403 A JP2012016403 A JP 2012016403A JP 2012016403 A JP2012016403 A JP 2012016403A JP 2013157779 A JP2013157779 A JP 2013157779A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- differential
- signal
- optical transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Communication System (AREA)
Abstract
【解決手段】光送信回路10は、入力信号にオフセット電圧を与えるオフセット調整回路11と、オフセット調整回路11の出力信号を微分する微分回路12と、オフセット調整回路11の出力信号と微分回路12の出力信号とを加算する加算回路13とを備える。
【選択図】 図6
Description
光通信における一般的な光送受信器の構成を、図13に示す。図中、1は光送信器(Optical transimitter)、2は光受信器(Optical receiver)、3は電気/光変換素子(E/O)、4は光/電気変換素子(O/E)、5は電気/光変換素子駆動回路(Driver)、6は光受信増幅回路(Amp.)、7は伝送媒体の光ファイバーである。このような光送受信器については、例えば特許文献1に開示されている。
一方、光受信器2は、光送信器1により送出された光信号を伝送媒体である光ファイバー7を介して受信する。光/電気変換素子4であるフォトディテクタ(PD)は、光信号を受信して電気信号に変換する。さらに、一般的に伝送媒体により信号損失があるので、この信号損失を補うために信号増幅を光受信増幅回路6により行い、後段の論理回路を駆動できる十分な信号振幅に変換する。
40G/100Gbイーサネットは、IEEE802.3ba規格により標準化がなされており、その規格においてはLR4、ER4などという10km、40kmという長距離を伝送するための方式も標準化されている。一般的に、このような長距離においては、直接変調方式と呼ばれる、レーザダイオード(LD)を直接駆動する変調方式ではチャープが顕著になってくる。このため、LDから連続光を出し、この連続光を変調器でオン/オフする外部変調方式が一般的に用いられる。つまり、外部変調方式の場合、図13の電気/光変換素子3はLDと変調器によって構成され、電気/光変換素子駆動回路5からの電気信号は変調器に与えられる。変調器は、入力された電気信号に応じて連続光をオン/オフする。
また、本発明の光送信回路の1構成例において、前記オフセット調整回路は、前記入力信号を差動出力信号に変換すると同時に、差動入力の片側に入力される電圧に応じて前記差動出力信号にオフセット電圧を与える第1の差動増幅器からなり、前記加算回路は、前記第1の差動増幅器からの差動出力信号を増幅する第2の差動増幅器からなり、前記微分回路は、前記第1の差動増幅器からの差動出力信号を増幅する第3の差動増幅器と、この第3の差動増幅器の出力端子と前記第2の差動増幅器の出力端子との間に設けられた容量と、前記第2の差動増幅器の負荷抵抗とからなることを特徴とするものである。
また、本発明の光送信回路の1構成例において、前記オフセット調整回路を構成する第1の差動増幅器は、前記入力信号を差動出力信号に変換する代わりに、差動信号である入力信号にオフセット電圧を与えるクロスポイント調整端子を備え、前記加算回路を構成する第2の差動増幅器は、前記第1の差動増幅器からの差動出力信号を増幅する代わりに、差動信号である前記入力信号を増幅することを特徴とするものである。
また、本発明の光送信回路の1構成例は、さらに、前記第1の差動増幅器の出力端子と前記第3の差動増幅器の入力端子との間に、前記第1の差動増幅器からの差動出力信号の振幅を調整する第4の差動増幅器を備えることを特徴とするものである。
また、本発明の光送信回路の1構成例は、さらに、前記第1の差動増幅器の出力端子と前記第4の差動増幅器の入力端子との間に遅延回路を備えることを特徴とするものである。
また、本発明の光送信回路の1構成例は、さらに、前記加算回路の出力信号を入力とし、EA変調器を駆動する変調器駆動回路を備えることを特徴とするものである。
図1に示すように、EA変調器200に入力される電気信号201は、上述したように消光比特性の非線形性により歪みを生じると共に、高速動作時にはEA変調器200ならびに光送信回路等の帯域制限を受ける。その結果、EA変調器200から出力される光信号202の波形は、理想的な光信号203の波形に対して立ち上がり、立ち下がりが鈍った波形となってしまう。本発明は、この光出力波形の鈍りを解消すべく、図2に示すようにEA変調器駆動用IC(ドライバ回路)からの入力電気信号204の立ち上がり、立ち下がり波形を強調することで、EA変調器200からの光信号205のアイ開口を広げるべく補正を行うものである。
以下、本発明の実施の形態を図面に基づいて説明する。図6は本発明の第1の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路10は、オフセット調整回路11と、微分回路12と、加算回路13と、変調器駆動回路14とから構成される。
微分回路12は、オフセット調整回路11の出力信号S2を微分して、微分信号S3を出力する。微分信号S3は、加算回路13の第2の入力端子に入力される。
変調器駆動回路14は、加算回路13の出力信号S4を基に、EA変調器20を駆動できる十分な大きさの電気信号(電圧信号)S5を出力する。
EA変調器20は、この電気信号S5に応じて、図示しないLDから出力される連続光をオン/オフ変調する。
次に、本発明の第2の実施の形態について説明する。図7は本発明の第2の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路10aは、オフセット調整回路11と、微分回路12と、加算回路13aと、変調器駆動回路14とから構成される。本実施の形態は、微分回路12に入力される信号のみをオフセット調整するものである。
本実施の形態では、入力電気信号S1が加算回路13aの第1の入力端子に入力され、微分回路12から出力される微分信号S3が加算回路13aの第2の入力端子に入力される。加算回路13aは、入力電気信号S1と微分信号S3とを加算した信号S6を出力する。
EA変調器20は、この電気信号S7に応じて、図示しないLDから出力される連続光をオン/オフ変調する。
次に、本発明の第3の実施の形態について説明する。図8は本発明の第3の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第1の実施の形態の具体例を示すものであり、差動増幅器A1,A2,A3と、容量C1,C2と、変調器駆動回路14とから構成される。
容量C1は、差動増幅器A2の第1の出力端子(トランジスタTr1のコレクタと負荷抵抗R1との接続点)と差動増幅器A3の第1の出力端子(トランジスタTr3のコレクタと負荷抵抗R3との接続点)との間に設けられ、容量C2は、差動増幅器A2の第2の出力端子(トランジスタTr2のコレクタと負荷抵抗R2との接続点)と差動増幅器A3の第2の出力端子(トランジスタTr4のコレクタと負荷抵抗R4との接続点)との間に設けられている。
以上のようにして、本実施の形態では、第1の実施の形態で説明した効果を得ることができる。
次に、本発明の第4の実施の形態について説明する。図9は本発明の第4の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第1の実施の形態の他の具体例を示すものであり、差動増幅器A1,A2,A3と、トランジスタTr5,Tr6と、変調器駆動回路14とから構成される。
次に、本発明の第5の実施の形態について説明する。図10は本発明の第5の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第1の実施の形態の他の具体例を示すものであり、差動増幅器A1,A2,A3,A4と、容量C1,C2と、変調器駆動回路14とから構成される。
次に、本発明の第6の実施の形態について説明する。図11は本発明の第6の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第1の実施の形態の他の具体例を示すものであり、差動増幅器A1,A2,A3,A4,A5と、容量C1,C2と、変調器駆動回路14とから構成される。
なお、遅延回路は一段とは限らず、複数段を挿入してもよい。
次に、本発明の第7の実施の形態について説明する。図12は本発明の第7の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第2の実施の形態の具体例を示すものであり、差動増幅器A1a,A2,A3,A4,A6と、容量C1,C2と、変調器駆動回路14とから構成される。
差動増幅器A1aは、差動入力信号IP,IN(図7のS1)を増幅する。
差動増幅器A4は、制御電圧VAMPに応じて、差動増幅器A6からの差動出力信号の振幅を調整する。
こうして、本実施の形態では、微分回路に入力される信号のみをオフセット調整することで、微分信号にオフセットを与えることができ、波形の立ち上がり時のみを強調した電気信号をEA変調器20に入力することができるので、第1の実施の形態で説明した効果を得ることができる。
なお、図10、図11、図12に示した微分回路の代わりに、図9に示した微分回路を用いてもよいことは言うまでもない。
Claims (7)
- 入力信号にオフセット電圧を与えるオフセット調整回路と、
このオフセット調整回路の出力信号を微分する微分回路と、
前記オフセット調整回路の出力信号と前記微分回路の出力信号とを加算するか、あるいは前記入力信号と前記微分回路の出力信号とを加算する加算回路とを備えることを特徴とする光送信回路。 - 請求項1記載の光送信回路において、
前記オフセット調整回路は、前記入力信号を差動出力信号に変換すると同時に、差動入力の片側に入力される電圧に応じて前記差動出力信号にオフセット電圧を与える第1の差動増幅器からなり、
前記加算回路は、前記第1の差動増幅器からの差動出力信号を増幅する第2の差動増幅器からなり、
前記微分回路は、前記第1の差動増幅器からの差動出力信号を増幅する第3の差動増幅器と、この第3の差動増幅器の出力端子と前記第2の差動増幅器の出力端子との間に設けられた容量と、前記第2の差動増幅器の負荷抵抗とからなることを特徴とする光送信回路。 - 請求項2記載の光送信回路において、
前記オフセット調整回路を構成する第1の差動増幅器は、前記入力信号を差動出力信号に変換する代わりに、差動信号である入力信号にオフセット電圧を与えるクロスポイント調整端子を備え、
前記加算回路を構成する第2の差動増幅器は、前記第1の差動増幅器からの差動出力信号を増幅する代わりに、差動信号である前記入力信号を増幅することを特徴とする光送信回路。 - 請求項1乃至3のいずれか1項に記載の光送信回路において、
前記微分回路を構成する容量は、ベースが前記第3の差動増幅器の出力端子に接続され、コレクタが前記第2の差動増幅器の出力端子に接続され、エミッタが開放状態のトランジスタからなることを特徴とする光送信回路。 - 請求項1乃至4のいずれか1項に記載の光送信回路において、
さらに、前記第1の差動増幅器の出力端子と前記第3の差動増幅器の入力端子との間に、前記第1の差動増幅器からの差動出力信号の振幅を調整する第4の差動増幅器を備えることを特徴とする光送信回路。 - 請求項5記載の光送信回路において、
さらに、前記第1の差動増幅器の出力端子と前記第4の差動増幅器の入力端子との間に遅延回路を備えることを特徴とする光送信回路。 - 請求項1乃至6のいずれか1項に記載の光送信回路において、
さらに、前記加算回路の出力信号を入力とし、EA変調器を駆動する変調器駆動回路を備えることを特徴とする光送信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012016403A JP5798051B2 (ja) | 2012-01-30 | 2012-01-30 | 光送信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012016403A JP5798051B2 (ja) | 2012-01-30 | 2012-01-30 | 光送信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013157779A true JP2013157779A (ja) | 2013-08-15 |
JP5798051B2 JP5798051B2 (ja) | 2015-10-21 |
Family
ID=49052590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012016403A Active JP5798051B2 (ja) | 2012-01-30 | 2012-01-30 | 光送信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5798051B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018198261A (ja) * | 2017-05-24 | 2018-12-13 | 富士通株式会社 | 発光素子駆動回路、光モジュールおよびアクティブオプティカルケーブル |
WO2023228302A1 (ja) * | 2022-05-25 | 2023-11-30 | 日本電信電話株式会社 | ドライバ回路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123482A (ja) * | 1990-09-14 | 1992-04-23 | Toshiba Corp | 光伝送装置 |
JPH05121783A (ja) * | 1991-10-29 | 1993-05-18 | Nec Corp | 発光素子駆動回路 |
JPH1174567A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 発光ダイオード駆動回路 |
JPH11223802A (ja) * | 1998-02-06 | 1999-08-17 | Hitachi Ltd | 光変調素子駆動回路および光伝送装置 |
JP2000155298A (ja) * | 1998-11-18 | 2000-06-06 | Nippon Telegr & Teleph Corp <Ntt> | 光送信装置 |
-
2012
- 2012-01-30 JP JP2012016403A patent/JP5798051B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04123482A (ja) * | 1990-09-14 | 1992-04-23 | Toshiba Corp | 光伝送装置 |
JPH05121783A (ja) * | 1991-10-29 | 1993-05-18 | Nec Corp | 発光素子駆動回路 |
JPH1174567A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 発光ダイオード駆動回路 |
JPH11223802A (ja) * | 1998-02-06 | 1999-08-17 | Hitachi Ltd | 光変調素子駆動回路および光伝送装置 |
JP2000155298A (ja) * | 1998-11-18 | 2000-06-06 | Nippon Telegr & Teleph Corp <Ntt> | 光送信装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018198261A (ja) * | 2017-05-24 | 2018-12-13 | 富士通株式会社 | 発光素子駆動回路、光モジュールおよびアクティブオプティカルケーブル |
WO2023228302A1 (ja) * | 2022-05-25 | 2023-11-30 | 日本電信電話株式会社 | ドライバ回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5798051B2 (ja) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6413265B2 (ja) | 光変調器駆動回路 | |
JP5488330B2 (ja) | 信号整形回路および光送信装置 | |
US10110402B2 (en) | PAM4 signal generation apparatus | |
US7525391B2 (en) | Linear transimpedance amplifier with multiplexed gain stage | |
JP2016054452A (ja) | 光変調器駆動回路 | |
US9762186B2 (en) | Regulated cascode (RGC)-type burst mode optic pre-amplifier having extended linear input range | |
JP5488331B2 (ja) | 駆動回路、光送信装置、駆動方法および光送信方法 | |
JP5630325B2 (ja) | 利得可変差動増幅回路 | |
JP2016021458A (ja) | 駆動回路及びそれを含む光通信装置 | |
US6480067B1 (en) | Peaking control for wideband laser driver applications | |
US8222590B2 (en) | Signal amplifier for optical receiver circuit | |
JP5798051B2 (ja) | 光送信回路 | |
Choi et al. | A 35-Gb/s 0.65-pJ/b asymmetric push-pull inverter-based VCSEL driver with series inductive peaking in 65-nm CMOS | |
JP5161189B2 (ja) | トランスインピーダンスアンプ | |
EP1783933B1 (en) | Distortion cancellation circuitry for optical receivers | |
CN111527443B (zh) | 包括反馈回路的光信号调制器 | |
US9722545B2 (en) | Emphasis circuit | |
US9270378B2 (en) | CML output driver | |
JP2020122872A (ja) | 光変調器駆動回路 | |
US7366427B2 (en) | Line driver with variable bandwidth control | |
US8164385B2 (en) | Amplifier circuit | |
US20240113786A1 (en) | Optical transmit device | |
CN112702025B (zh) | 一种基于线性补偿的单级放大器的分布式光驱动电路 | |
JP2010062739A (ja) | 増幅回路および光変調器用ドライバ回路 | |
JP2024004988A (ja) | 光デバイス及び光送信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5798051 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |