JP2013157779A - 光送信回路 - Google Patents

光送信回路 Download PDF

Info

Publication number
JP2013157779A
JP2013157779A JP2012016403A JP2012016403A JP2013157779A JP 2013157779 A JP2013157779 A JP 2013157779A JP 2012016403 A JP2012016403 A JP 2012016403A JP 2012016403 A JP2012016403 A JP 2012016403A JP 2013157779 A JP2013157779 A JP 2013157779A
Authority
JP
Japan
Prior art keywords
circuit
differential amplifier
differential
signal
optical transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012016403A
Other languages
English (en)
Other versions
JP5798051B2 (ja
Inventor
Hitoshi Wakita
斉 脇田
Makoto Nakamura
誠 中村
Hideyuki Nosaka
秀之 野坂
Koichi Sano
公一 佐野
Munehiko Hase
宗彦 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2012016403A priority Critical patent/JP5798051B2/ja
Publication of JP2013157779A publication Critical patent/JP2013157779A/ja
Application granted granted Critical
Publication of JP5798051B2 publication Critical patent/JP5798051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】EA変調器の光出力波形歪みを低減する。
【解決手段】光送信回路10は、入力信号にオフセット電圧を与えるオフセット調整回路11と、オフセット調整回路11の出力信号を微分する微分回路12と、オフセット調整回路11の出力信号と微分回路12の出力信号とを加算する加算回路13とを備える。
【選択図】 図6

Description

本発明は、光伝送方式の電気/光変換を行う光送信回路に関するものである。特に本発明は、光変調器の物理特性に起因する非線形性による波形歪み補正機能を有した光送信回路に関するものである。具体的には、光基幹伝送システム、光インターコネクション等の各種光伝送システムに用いられる光送信用IC、ならびにこれを用いた高速光送信モジュール、光送受信トランシーバなどに光送信回路として適用されるものである。本発明の適用先として電界吸収型変調器(EA変調器)を搭載した光送信器を挙げる。本発明は、光通信技術の進展とともに、高速・大容量化が求められる光送受信トランシーバにおいて、光変調器の物理特性の非線形性による波形歪みを抑える機能を実現することにより、高速でかつ高波形品質な動作を可能とする光送信回路を提供するものである。
光通信技術の進展とともに、伝送されるデータ量が飛躍的に増大しており、伝送装置の大容量化が求められている。この大容量化を実現するために、光送受信器の高速・大容量化が求められている。
光通信における一般的な光送受信器の構成を、図13に示す。図中、1は光送信器(Optical transimitter)、2は光受信器(Optical receiver)、3は電気/光変換素子(E/O)、4は光/電気変換素子(O/E)、5は電気/光変換素子駆動回路(Driver)、6は光受信増幅回路(Amp.)、7は伝送媒体の光ファイバーである。このような光送受信器については、例えば特許文献1に開示されている。
光送信器1は、送信する電気信号を光信号に変換するもので、特に電気/光変換素子駆動回路5は、論理信号を、電気/光変換素子3を駆動できる十分な大きさの電圧信号あるいは電流信号に変換するものである。
一方、光受信器2は、光送信器1により送出された光信号を伝送媒体である光ファイバー7を介して受信する。光/電気変換素子4であるフォトディテクタ(PD)は、光信号を受信して電気信号に変換する。さらに、一般的に伝送媒体により信号損失があるので、この信号損失を補うために信号増幅を光受信増幅回路6により行い、後段の論理回路を駆動できる十分な信号振幅に変換する。
また、先に述べた光通信の大容量伝送を行うために、複数の光送信器1を並列に並べて光波長などで多重化し伝送する方式が使われるようになってきている(例えば、40G/100Gbイーサネット(登録商標))。
40G/100Gbイーサネットは、IEEE802.3ba規格により標準化がなされており、その規格においてはLR4、ER4などという10km、40kmという長距離を伝送するための方式も標準化されている。一般的に、このような長距離においては、直接変調方式と呼ばれる、レーザダイオード(LD)を直接駆動する変調方式ではチャープが顕著になってくる。このため、LDから連続光を出し、この連続光を変調器でオン/オフする外部変調方式が一般的に用いられる。つまり、外部変調方式の場合、図13の電気/光変換素子3はLDと変調器によって構成され、電気/光変換素子駆動回路5からの電気信号は変調器に与えられる。変調器は、入力された電気信号に応じて連続光をオン/オフする。
EA変調器は外部変調方式で使用される変調器の一種である。EA変調器の動作原理は、半導体の電界吸収効果を利用するものである。つまり、EA変調器に電圧信号を加えることで変調器にかかるバイアス電圧を変化させ、光の吸収を強めたり、弱めたりするというものである。この光の吸収を強めたり弱めたりする特性は消光比特性と呼ばれるものであるが、バイアス電圧と消光比は一般的に非線形な特性を示す。よって、電気信号として入力された電圧信号が光信号として出力される段階において信号が歪んでしまうという問題点が生じる。
EA変調器における従来の波形補正技術として、図14に示すように、電気入力波形のクロスポイントや振幅を調整することが一般的に行われている。図14の横軸はEA変調器のバイアス電圧EAVbias、縦軸はEA変調器の光出力Poutである。100はEA変調器の消光比特性、101は電気入力波形、102は光出力波形である。EA変調器の消光比特性は非線形性を有するため、図14に示すようにクロスポイントが50%の電気入力波形をEA変調器に入力しても、EA変調器の光出力波形はクロスポイントが50%からずれた波形になってしまう。この波形歪みを補正するために、電気入力波形のクロスポイントを調節し、光出力波形のクロスポイントを50%にするクロスポイント調整機能が使われる。しかしながら、信号に含まれる高周波成分は周波数の高い領域では利得が減少してしまうため、信号が高速になると信号の立ち上がり部分及び立ち下がり部分が鈍り、光出力波形の劣化を生じ、上記消光比特性の非線形性による問題がより顕著に表れてしまう。
この問題に加えて、図15に示すようにEA変調器においては、光を吸収していない状態(状態a)と光を吸収している状態(状態b)で光電電流の差分が大きくなり、EA変調器の入力インピーダンスに大きな変化が生じる。このインピーダンス変化により光出力波形歪みが生じ、さらに高速動作時では、入力インピーダンス変化が光出力波形に及ぼす影響が大きくなる。具体的に述べると、光を吸収していない状態(状態a)では光電電流は流れないのでEA変調器の入力インピーダンスは高くなり、光を吸収している状態(状態b)では光電電流が流れてしまうので、入力インピーダンスは低くなる。その結果、光出力波形において波形の立ち上がり、立ち下がりで光送信回路からみた出力負荷のインピーダンスが変わってしまうため、光出力波形に歪みを生じさせる要因となる。特に、高速な光送信回路においては、この影響が顕著である。
特許第2536178号広報
上記のように、従来はEA変調器における消光比特性の非線形性による光出力波形歪みを補正するために、クロスポイント調整による波形補正が行われてきた。しかしながら、高速動作時に、EA変調器の光吸収による光電電流変化に起因するインピーダンス変化の影響が、光出力波形歪みを生じさせるという問題点があった。
本発明の目的は、上記の問題を解決するために、EA変調器の光出力波形歪みを低減できる波形補正機能を有する光送信回路を提供することにある。
本発明の光送信回路は、入力信号にオフセット電圧を与えるオフセット調整回路と、このオフセット調整回路の出力信号を微分する微分回路と、前記オフセット調整回路の出力信号と前記微分回路の出力信号とを加算するか、あるいは前記入力信号と前記微分回路の出力信号とを加算する加算回路とを備えることを特徴とするものである。
また、本発明の光送信回路の1構成例において、前記オフセット調整回路は、前記入力信号を差動出力信号に変換すると同時に、差動入力の片側に入力される電圧に応じて前記差動出力信号にオフセット電圧を与える第1の差動増幅器からなり、前記加算回路は、前記第1の差動増幅器からの差動出力信号を増幅する第2の差動増幅器からなり、前記微分回路は、前記第1の差動増幅器からの差動出力信号を増幅する第3の差動増幅器と、この第3の差動増幅器の出力端子と前記第2の差動増幅器の出力端子との間に設けられた容量と、前記第2の差動増幅器の負荷抵抗とからなることを特徴とするものである。
また、本発明の光送信回路の1構成例において、前記オフセット調整回路を構成する第1の差動増幅器は、前記入力信号を差動出力信号に変換する代わりに、差動信号である入力信号にオフセット電圧を与えるクロスポイント調整端子を備え、前記加算回路を構成する第2の差動増幅器は、前記第1の差動増幅器からの差動出力信号を増幅する代わりに、差動信号である前記入力信号を増幅することを特徴とするものである。
また、本発明の光送信回路の1構成例において、前記微分回路を構成する容量は、ベースが前記第3の差動増幅器の出力端子に接続され、コレクタが前記第2の差動増幅器の出力端子に接続され、エミッタが開放状態のトランジスタからなることを特徴とするものである。
また、本発明の光送信回路の1構成例は、さらに、前記第1の差動増幅器の出力端子と前記第3の差動増幅器の入力端子との間に、前記第1の差動増幅器からの差動出力信号の振幅を調整する第4の差動増幅器を備えることを特徴とするものである。
また、本発明の光送信回路の1構成例は、さらに、前記第1の差動増幅器の出力端子と前記第4の差動増幅器の入力端子との間に遅延回路を備えることを特徴とするものである。
また、本発明の光送信回路の1構成例は、さらに、前記加算回路の出力信号を入力とし、EA変調器を駆動する変調器駆動回路を備えることを特徴とするものである。
本発明によれば、EA変調器の光吸収時と非吸収時でのインピーダンスのずれによる出力波形の歪み、詳細に述べると立ち上がり時間と立ち下がり時間の不均衡による波形歪みを抑える効果が期待できる。これにより、本発明では、符号誤り率特性(BER特性)などの伝送特性の改善が望め、より波形品質の高い光送信器を実現することが可能となる。
EA変調器に入力される一般的な入力電気信号の波形とEA変調器から出力される光信号の波形を示す図である。 波形補正を行った入力電気信号とEA変調器から出力される光信号の波形を示す図である。 一般的な微分回路の構成を示す回路図である。 微分回路の入力信号、微分回路の出力信号、および微分回路の入力信号と出力信号とを加算した信号を示す図である。 電気信号の立ち上がりのみを強調する原理を説明する図である。 本発明の第1の実施の形態に係る光送信回路の構成を示すブロック図である。 本発明の第2の実施の形態に係る光送信回路の構成を示すブロック図である。 本発明の第3の実施の形態に係る光送信回路の構成を示すブロック図である。 本発明の第4の実施の形態に係る光送信回路の構成を示すブロック図である。 本発明の第5の実施の形態に係る光送信回路の構成を示すブロック図である。 本発明の第6の実施の形態に係る光送信回路の構成を示すブロック図である。 本発明の第7の実施の形態に係る光送信回路の構成を示すブロック図である。 一般的な光送受信器の構成を示すブロック図である。 EA変調器の消光比特性の非線形性を示す図である。 EA変調器の光電電流による入力インピーダンス変化が光出力波形に及ぼす影響を説明する図である。
[発明の原理]
図1に示すように、EA変調器200に入力される電気信号201は、上述したように消光比特性の非線形性により歪みを生じると共に、高速動作時にはEA変調器200ならびに光送信回路等の帯域制限を受ける。その結果、EA変調器200から出力される光信号202の波形は、理想的な光信号203の波形に対して立ち上がり、立ち下がりが鈍った波形となってしまう。本発明は、この光出力波形の鈍りを解消すべく、図2に示すようにEA変調器駆動用IC(ドライバ回路)からの入力電気信号204の立ち上がり、立ち下がり波形を強調することで、EA変調器200からの光信号205のアイ開口を広げるべく補正を行うものである。
図3は、電気信号の立ち上がり、立ち下がりを強調するための手段である一般的な微分回路の構成を示す回路図である。微分回路は、容量C1と、抵抗R1とからなる。この微分回路に図4(A)に示されるような矩形波の電気信号206を入力すると、図4(B)に示されるような矩形波の立ち上がり、立ち下がり部分を強調した微分信号207を得ることができる。この微分信号207を元の電気信号206と加算することで、元の電気信号206の立ち上がり、立ち下がり部分を強調した補正電気信号208を得ることができる。
しかしながら、EA変調器の光非吸収時と光吸収時の光電電流が異なることによる入力インピーダンスの違いによって立ち上がり、立ち下がりの不均衡な光出力波形歪みが生じる。この不均衡な光出力波形歪みは、立ち上がり波形と立ち下がり波形の応答時間の差によるものである。すなわち、光吸収が小さい場合すなわち光出力Poutが大きい方が、光電電流は小さく、EA変調器の入力インピーダンスは大きい。一方、光吸収が大きい場合すなわち光出力Poutが小さい方が、光電電流は大きく、入力インピーダンスは小さい。つまり、光出力が大きい方向に変化する立ち上がり時は応答の時定数が大きく、光出力が小さい方向に変化する立ち下がり時は応答の時定数が小さい。したがって、光出力の立ち上がり時の波形鈍りが大きく、立ち下がり時の波形鈍りが小さくなるので、EA変調器に入力する電気信号の立ち上がりを強調するような機構が必要となる。
電気信号の立ち上がりのみを強調する原理を図5(A)〜図5(C)を用いて説明する。図5(A)〜図5(C)において、300は本発明の光送信回路の後段に設けられる変調器駆動回路の出力電圧の上限、301は変調器駆動回路の出力電圧の下限、302は変調器駆動回路の出力電圧のリミットレンジである。
本発明では、図5(A)に示す電気信号303が入力されたときに、電気信号303にオフセット305を与え、電気信号303を出力電圧の下限301に近づけるオフセット調整を行う。図5(A)の304はオフセット調整後の電気信号を表している。そして、図5(B)に示すように電気信号304の微分信号306を抽出して、この微分信号306を電気信号304と加算する。電気信号304は、電気信号303と比較して出力電圧の下限301の方にレベルシフトしているので、この電気信号304に微分信号306を加算すると、微分信号306の立ち下がり部分がカットされる。このようにして、立ち上がり時のみを強調した電気信号307を得ることができる(図5(C))。
[第1の実施の形態]
以下、本発明の実施の形態を図面に基づいて説明する。図6は本発明の第1の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路10は、オフセット調整回路11と、微分回路12と、加算回路13と、変調器駆動回路14とから構成される。
オフセット調整回路11は、入力電気信号S1にオフセットを与え、電気信号S1を変調器駆動回路14の出力電圧の下限に近づけるオフセット調整を行う。オフセット調整回路11の出力信号S2は、加算回路13の第1の入力端子と微分回路12の入力端子に入力される。
微分回路12は、オフセット調整回路11の出力信号S2を微分して、微分信号S3を出力する。微分信号S3は、加算回路13の第2の入力端子に入力される。
加算回路13は、オフセット調整回路11の出力信号S2と微分信号S3とを加算した信号S4を出力する。
変調器駆動回路14は、加算回路13の出力信号S4を基に、EA変調器20を駆動できる十分な大きさの電気信号(電圧信号)S5を出力する。
EA変調器20は、この電気信号S5に応じて、図示しないLDから出力される連続光をオン/オフ変調する。
以上のようにして、本実施の形態では、波形の立ち上がり時のみを強調した電気信号をEA変調器20に入力することができるので、EA変調器20の光吸収時と非吸収時でのインピーダンスのずれによる光出力波形の歪み、すなわち立ち上がり時間と立ち下がり時間の不均衡による波形歪みを抑える効果が期待できる。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図7は本発明の第2の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路10aは、オフセット調整回路11と、微分回路12と、加算回路13aと、変調器駆動回路14とから構成される。本実施の形態は、微分回路12に入力される信号のみをオフセット調整するものである。
オフセット調整回路11および微分回路12の動作は、第1の実施の形態で説明したとおりである。
本実施の形態では、入力電気信号S1が加算回路13aの第1の入力端子に入力され、微分回路12から出力される微分信号S3が加算回路13aの第2の入力端子に入力される。加算回路13aは、入力電気信号S1と微分信号S3とを加算した信号S6を出力する。
変調器駆動回路14は、加算回路13aの出力信号S6を基に、EA変調器20を駆動できる十分な大きさの電気信号(電圧信号)S7を出力する。
EA変調器20は、この電気信号S7に応じて、図示しないLDから出力される連続光をオン/オフ変調する。
本実施の形態のように、微分回路12に入力される信号のみをオフセット調整する場合でも、波形の立ち上がり時のみを強調した電気信号をEA変調器20に入力することができるので、第1の実施の形態と同様の効果を得ることができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図8は本発明の第3の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第1の実施の形態の具体例を示すものであり、差動増幅器A1,A2,A3と、容量C1,C2と、変調器駆動回路14とから構成される。
差動増幅器A1は、図6のオフセット調整回路11を構成するものであり、単相の入力信号IP(図6のS1)とリファレンス電圧VXP1とを入力とする。差動増幅器A1は、正相入力端子に入力された入力信号IPを差動出力信号に変換するシングル‐バランス変換を行うと同時に、逆相入力端子に入力されたリファレンス電圧VXP1に応じて入力信号IPのDCバランスを変化させ、差動出力信号にDCオフセット電圧を与える。このように、リファレンス電圧VXP1を変化させることで、差動出力信号を変調器駆動回路14の出力電圧の下限に近づけるオフセット調整を行うことができる。
差動増幅器A2は、差動対トランジスタTr1,Tr2と、一端がトランジスタTr1のコレクタに接続され、他端に電源電圧が供給される負荷抵抗R1と、一端がトランジスタTr2のコレクタに接続され、他端に電源電圧が供給される負荷抵抗R2と、一端がトランジスタTr1,Tr2のエミッタに接続され、他端が接地され、トランジスタTr1,Tr2に一定電流を供給する電流源IS1とから構成される。
差動増幅器A3は、差動対トランジスタTr3,Tr4と、一端がトランジスタTr3のコレクタに接続され、他端に電源電圧が供給される負荷抵抗R3と、一端がトランジスタTr4のコレクタに接続され、他端に電源電圧が供給される負荷抵抗R4と、一端がトランジスタTr3,Tr4のエミッタに接続され、他端が接地され、トランジスタTr3,Tr4に一定電流を供給する電流源IS2とから構成される。
差動増幅器A1からの差動出力信号は、分岐点B1、B2で分岐され、この分岐された一方の第1の差動出力信号は差動増幅器A2の差動入力端子(トランジスタTr1,Tr2のベース)に入力され、分岐された他方の第2の差動出力信号は差動増幅器A3の差動入力端子(トランジスタTr3,Tr4のベース)に入力される。
容量C1は、差動増幅器A2の第1の出力端子(トランジスタTr1のコレクタと負荷抵抗R1との接続点)と差動増幅器A3の第1の出力端子(トランジスタTr3のコレクタと負荷抵抗R3との接続点)との間に設けられ、容量C2は、差動増幅器A2の第2の出力端子(トランジスタTr2のコレクタと負荷抵抗R2との接続点)と差動増幅器A3の第2の出力端子(トランジスタTr4のコレクタと負荷抵抗R4との接続点)との間に設けられている。
差動増幅器A3と容量C1,C2と差動増幅器A2の負荷抵抗R1,R2とは、図6の微分回路12を構成している。差動増幅器A3は、差動増幅器A1からの差動出力信号を増幅して出力する。差動増幅器A3からの差動出力信号は容量C1,C2と負荷抵抗R1,R2によって微分され、微分信号(図6のS3)が得られる。
差動増幅器A2は、図6の加算回路13を構成している。差動増幅器A2は、差動増幅器A1からの差動出力信号を増幅して出力する。差動増幅器A2を構成する負荷抵抗R1,R2と微分回路を構成する抵抗R1,R2とは共通のものである。差動増幅器A2からの差動出力信号と微分回路からの微分信号とは、この抵抗R1,R2により、加算点SP1,SP2で加算される。こうして、オフセット調整した信号とその微分信号とを加算することができる。
変調器駆動回路14は、加算回路からの差動出力信号(図6のS4)を基に、EA変調器20を駆動できる十分な大きさの差動出力信号OUT1,OUT2(図6のS5)を出力する。
以上のようにして、本実施の形態では、第1の実施の形態で説明した効果を得ることができる。
[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図9は本発明の第4の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第1の実施の形態の他の具体例を示すものであり、差動増幅器A1,A2,A3と、トランジスタTr5,Tr6と、変調器駆動回路14とから構成される。
本実施の形態は、図8の負荷抵抗R1,R2と容量C1,C2とで構成される微分回路において、容量C1,C2の代わりにバイポーラトランジスタTr5,Tr6を用いるものである。トランジスタTr5のベースは差動増幅器A3の第1の出力端子に接続され、コレクタは差動増幅器A2の第1の出力端子に接続される。トランジスタTr6のベースは差動増幅器A3の第2の出力端子に接続され、コレクタは差動増幅器A2の第2の出力端子に接続される。本実施の形態の微分回路は、トランジスタのベース‐コレクタ間容量を利用するものである。トランジスタTr5,Tr6のエミッタは開放状態で使用される。
このように、微分回路を構成する容量として、固定容量の代わりにトランジスタを用いる第1の利点は、プロセス歩留まりを考えた時にトランジスタを用いた方が高精度に作製でき、容量値にぶれが少ないという点である。第2の利点は、固定容量と比較して小さな容量値まで作りこめるという点である。第3の利点は、トランジスタTr5,Tr6による容量値を、主信号が入力されるトランジスタTr1,Tr2のベース‐コレクタ間容量と同じ容量値にできるため、ベース‐コレクタ間容量とトランジスタTr5,Tr6による容量とを相殺することができ、光送信回路の高速動作が可能になるという点である。
[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。図10は本発明の第5の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第1の実施の形態の他の具体例を示すものであり、差動増幅器A1,A2,A3,A4と、容量C1,C2と、変調器駆動回路14とから構成される。
本実施の形態は、図8に示した光送信回路において、差動増幅器A1の出力端子と差動増幅器A3の入力端子との間に、振幅調整機能を有する差動増幅器A4を追加したものである。差動増幅器A4は、振幅調整端子に入力される制御電圧VAMPに応じて、差動増幅器A1からの差動出力信号の振幅を調整して出力する。
このように、本実施の形態では、差動増幅器A3への入力信号の振幅を調整することで、微分回路から出力される微分信号の立ち上がり振幅を調整することができるので、EA変調器20の入力インピーダンスの変化に合わせて、EA変調器20に入力する信号の波形の立ち上がりを調整することができる。
[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図11は本発明の第6の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第1の実施の形態の他の具体例を示すものであり、差動増幅器A1,A2,A3,A4,A5と、容量C1,C2と、変調器駆動回路14とから構成される。
本実施の形態は、図10に示した光送信回路において、差動増幅器A1の出力端子と差動増幅器A4の入力端子との間に、差動増幅器A1からの差動出力信号を遅延させる遅延回路としての差動増幅器A5を追加したものである。この遅延回路は、差動増幅器A2に入力される主信号と微分回路側に入力される信号とがそれぞれ1又は複数の差動増幅器を通過することにより、差動増幅器A2からの主信号と微分回路からの微分信号とにプロパゲーションディレイの差が生じるため、プロパゲーションディレイを合わせることを目的としている。第3〜第6の実施の形態では、差動増幅器A2からの主信号と微分回路からの微分信号とを加算点SP1,SP2で加算するため、それぞれの信号の遅延量が揃っていないと、適切に波形の補正ができなくなる可能性がある。
本実施の形態では、遅延回路としての差動増幅器A5を挿入することで、差動増幅器A2からの主信号と微分回路からの微分信号の遅延を揃えることができ、主信号の波形の立ち上がり時のみを強調した適切な波形補正を行うことができる。
なお、遅延回路は一段とは限らず、複数段を挿入してもよい。
[第7の実施の形態]
次に、本発明の第7の実施の形態について説明する。図12は本発明の第7の実施の形態に係る光送信回路の構成を示すブロック図である。本実施の形態の光送信回路は、第2の実施の形態の具体例を示すものであり、差動増幅器A1a,A2,A3,A4,A6と、容量C1,C2と、変調器駆動回路14とから構成される。
本実施の形態では、図10に示した光送信回路において、オフセット調整を行う差動増幅器A1の代わりに、オフセット調整機能を備えていない差動増幅器A1aを用い、さらに差動増幅器A1aの出力端子と差動増幅器A4の入力端子との間に、オフセット調整を行う差動増幅器A6を追加したものである。
差動増幅器A1aは、差動入力信号IP,IN(図7のS1)を増幅する。
差動増幅器A6は、図7のオフセット調整回路11を構成している。差動増幅器A6は、クロスポイント調整端子に入力される制御電圧VXPに応じて、差動増幅器A1aからの差動出力信号のバランスを変え、差動出力信号にDCオフセット電圧を与える。
差動増幅器A4は、制御電圧VAMPに応じて、差動増幅器A6からの差動出力信号の振幅を調整する。
容量C1,C2と差動増幅器A2の負荷抵抗R1,R2とは、図7の微分回路12を構成し、差動増幅器A2は、図7の加算回路13aを構成している。差動増幅器A2,A3および微分回路の動作は第3の実施の形態と同様であるので、詳細な説明は省略する。
こうして、本実施の形態では、微分回路に入力される信号のみをオフセット調整することで、微分信号にオフセットを与えることができ、波形の立ち上がり時のみを強調した電気信号をEA変調器20に入力することができるので、第1の実施の形態で説明した効果を得ることができる。
なお、図10、図11、図12に示した微分回路の代わりに、図9に示した微分回路を用いてもよいことは言うまでもない。
本発明は、EA変調器を搭載した光送信器に適用することができる。
10,10a…光送信回路、11…オフセット調整回路、12…微分回路、13,13a…加算回路、14…変調器駆動回路、20…EA変調器、A1〜A6,A1a…差動増幅器、Tr1〜Tr6…トランジスタ、R1〜R4…抵抗、C1,C2…容量、IS1,IS2…電流源。

Claims (7)

  1. 入力信号にオフセット電圧を与えるオフセット調整回路と、
    このオフセット調整回路の出力信号を微分する微分回路と、
    前記オフセット調整回路の出力信号と前記微分回路の出力信号とを加算するか、あるいは前記入力信号と前記微分回路の出力信号とを加算する加算回路とを備えることを特徴とする光送信回路。
  2. 請求項1記載の光送信回路において、
    前記オフセット調整回路は、前記入力信号を差動出力信号に変換すると同時に、差動入力の片側に入力される電圧に応じて前記差動出力信号にオフセット電圧を与える第1の差動増幅器からなり、
    前記加算回路は、前記第1の差動増幅器からの差動出力信号を増幅する第2の差動増幅器からなり、
    前記微分回路は、前記第1の差動増幅器からの差動出力信号を増幅する第3の差動増幅器と、この第3の差動増幅器の出力端子と前記第2の差動増幅器の出力端子との間に設けられた容量と、前記第2の差動増幅器の負荷抵抗とからなることを特徴とする光送信回路。
  3. 請求項2記載の光送信回路において、
    前記オフセット調整回路を構成する第1の差動増幅器は、前記入力信号を差動出力信号に変換する代わりに、差動信号である入力信号にオフセット電圧を与えるクロスポイント調整端子を備え、
    前記加算回路を構成する第2の差動増幅器は、前記第1の差動増幅器からの差動出力信号を増幅する代わりに、差動信号である前記入力信号を増幅することを特徴とする光送信回路。
  4. 請求項1乃至3のいずれか1項に記載の光送信回路において、
    前記微分回路を構成する容量は、ベースが前記第3の差動増幅器の出力端子に接続され、コレクタが前記第2の差動増幅器の出力端子に接続され、エミッタが開放状態のトランジスタからなることを特徴とする光送信回路。
  5. 請求項1乃至4のいずれか1項に記載の光送信回路において、
    さらに、前記第1の差動増幅器の出力端子と前記第3の差動増幅器の入力端子との間に、前記第1の差動増幅器からの差動出力信号の振幅を調整する第4の差動増幅器を備えることを特徴とする光送信回路。
  6. 請求項5記載の光送信回路において、
    さらに、前記第1の差動増幅器の出力端子と前記第4の差動増幅器の入力端子との間に遅延回路を備えることを特徴とする光送信回路。
  7. 請求項1乃至6のいずれか1項に記載の光送信回路において、
    さらに、前記加算回路の出力信号を入力とし、EA変調器を駆動する変調器駆動回路を備えることを特徴とする光送信回路。
JP2012016403A 2012-01-30 2012-01-30 光送信回路 Active JP5798051B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012016403A JP5798051B2 (ja) 2012-01-30 2012-01-30 光送信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012016403A JP5798051B2 (ja) 2012-01-30 2012-01-30 光送信回路

Publications (2)

Publication Number Publication Date
JP2013157779A true JP2013157779A (ja) 2013-08-15
JP5798051B2 JP5798051B2 (ja) 2015-10-21

Family

ID=49052590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012016403A Active JP5798051B2 (ja) 2012-01-30 2012-01-30 光送信回路

Country Status (1)

Country Link
JP (1) JP5798051B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018198261A (ja) * 2017-05-24 2018-12-13 富士通株式会社 発光素子駆動回路、光モジュールおよびアクティブオプティカルケーブル
WO2023228302A1 (ja) * 2022-05-25 2023-11-30 日本電信電話株式会社 ドライバ回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123482A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 光伝送装置
JPH05121783A (ja) * 1991-10-29 1993-05-18 Nec Corp 発光素子駆動回路
JPH1174567A (ja) * 1997-08-29 1999-03-16 Sharp Corp 発光ダイオード駆動回路
JPH11223802A (ja) * 1998-02-06 1999-08-17 Hitachi Ltd 光変調素子駆動回路および光伝送装置
JP2000155298A (ja) * 1998-11-18 2000-06-06 Nippon Telegr & Teleph Corp <Ntt> 光送信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123482A (ja) * 1990-09-14 1992-04-23 Toshiba Corp 光伝送装置
JPH05121783A (ja) * 1991-10-29 1993-05-18 Nec Corp 発光素子駆動回路
JPH1174567A (ja) * 1997-08-29 1999-03-16 Sharp Corp 発光ダイオード駆動回路
JPH11223802A (ja) * 1998-02-06 1999-08-17 Hitachi Ltd 光変調素子駆動回路および光伝送装置
JP2000155298A (ja) * 1998-11-18 2000-06-06 Nippon Telegr & Teleph Corp <Ntt> 光送信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018198261A (ja) * 2017-05-24 2018-12-13 富士通株式会社 発光素子駆動回路、光モジュールおよびアクティブオプティカルケーブル
WO2023228302A1 (ja) * 2022-05-25 2023-11-30 日本電信電話株式会社 ドライバ回路

Also Published As

Publication number Publication date
JP5798051B2 (ja) 2015-10-21

Similar Documents

Publication Publication Date Title
JP6413265B2 (ja) 光変調器駆動回路
JP5488330B2 (ja) 信号整形回路および光送信装置
US10110402B2 (en) PAM4 signal generation apparatus
US7525391B2 (en) Linear transimpedance amplifier with multiplexed gain stage
JP2016054452A (ja) 光変調器駆動回路
US9762186B2 (en) Regulated cascode (RGC)-type burst mode optic pre-amplifier having extended linear input range
JP5488331B2 (ja) 駆動回路、光送信装置、駆動方法および光送信方法
JP5630325B2 (ja) 利得可変差動増幅回路
JP2016021458A (ja) 駆動回路及びそれを含む光通信装置
US6480067B1 (en) Peaking control for wideband laser driver applications
US8222590B2 (en) Signal amplifier for optical receiver circuit
JP5798051B2 (ja) 光送信回路
Choi et al. A 35-Gb/s 0.65-pJ/b asymmetric push-pull inverter-based VCSEL driver with series inductive peaking in 65-nm CMOS
JP5161189B2 (ja) トランスインピーダンスアンプ
EP1783933B1 (en) Distortion cancellation circuitry for optical receivers
CN111527443B (zh) 包括反馈回路的光信号调制器
US9722545B2 (en) Emphasis circuit
US9270378B2 (en) CML output driver
JP2020122872A (ja) 光変調器駆動回路
US7366427B2 (en) Line driver with variable bandwidth control
US8164385B2 (en) Amplifier circuit
US20240113786A1 (en) Optical transmit device
CN112702025B (zh) 一种基于线性补偿的单级放大器的分布式光驱动电路
JP2010062739A (ja) 増幅回路および光変調器用ドライバ回路
JP2024004988A (ja) 光デバイス及び光送信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150820

R150 Certificate of patent or registration of utility model

Ref document number: 5798051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150