JP2013156711A

JP2013156711A - プリント基板およびその設計手法

Info

Publication number: JP2013156711A
Application number: JP2012014686A
Authority: JP
Inventors: Hiroyuki Motoki; 浩之本木; Hideyuki Nakanishi; 秀行中西
Original assignee: Aica Kogyo Co Ltd
Current assignee: Aica Kogyo Co Ltd
Priority date: 2012-01-27
Filing date: 2012-01-27
Publication date: 2013-08-15
Anticipated expiration: 2032-01-27
Also published as: JP5645855B2

Abstract

【課題】LSIへの安定した電源供給、およびLSIからの電源ノイズ低減を目的とした電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンス低減手法に関する検討が行なわれてきたが、LSI電源等価回路は入手困難であり、LSI電源等価回路が公開されていない場合であっても、電源供給系全体のインピーダンス解析を実施する必要がある。
【解決手段】LSIが搭載された実製品を測定することで、LSI電源等価回路を作成し、プリント基板電源等価回路と統合して電源供給系全体のインピーダンス解析を実施し、安定した電源供給とノイズ低減を実現する。
【選択図】図１

Description

本発明は、高速メモリーインタフェースや高速シリアルインタフェースを構成するプリント基板において、特に半導体集積回路（以下「LSI」と記述）への安定した電源供給、およびLSIからの電源ノイズを低減するために、LSIの電源回路を考慮し、プリント基板電源回路（電源供給配線および受動素子）を最適な条件に設計する、プリント基板電源回路設計手法に関する。

従来、プリント基板電源回路の設計を行なう際、LSI動作時に生じる電圧変動を抑制するため、電源供給系のインピーダンス解析を実施し、LSI動作周波数に応じた電源供給系のインピーダンスを低減する手法がとられている。具体的には、直流電流に起因した電圧降下を抑制するために、プリント基板電源供給配線幅を広くして直流抵抗を低減する、交流電流に起因した電圧変動を抑制するために、大容量コンデンサ、中容量コンデンサ、小容量コンデンサを使用して、その周波数に応じた電源供給系のインピーダンスを低減する手法である。

その際、プリント基板電源回路単体のインピーダンス解析では不十分で、LSI電源回路（パッケージの配線およびチップのキャパシタンス）と統合し、電源供給系全体（チップ＋パッケージ＋ボード）で解析を実施する必要がある。

本出願人は、特許文献１において、LSI電源等価回路とプリント基板電源等価回路とを統合し、電源供給系全体（チップ＋パッケージ＋ボード）のトランスファー・インピーダンス（Z21）を低減することで、放射ノイズを低減する手法を提案しているが、これはLSI電源等価回路の情報がLSIメーカーより入手できることが前提となっている。

また、特許文献２には、LSIの電源端子近傍に搭載するデカップリングコンデンサの数量をLSIごとに最適化することで、高周波電源電流を抑制し、実装スペースの削減と資材コストを削減すると共に、回路の安定動作とEMIを低減することを可能としたプリント基板の設計方法が提案され、LSI設計工程で設計が完了したLSIの出力バッファ種別などの設計情報やパターン設計工程で設計が完了した設計情報を用いることを前提としているが、これらの設計情報は一般的には明かされない。

特願２０１１−１８２０７７特開２００２−０７３７１６

これまで、LSIへの安定した電源供給、およびLSIからの電源ノイズ低減を目的とした電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンス低減手法に関する検討が行なわれてきたが、LSIメーカーよりLSI電源等価回路を入手する必要があった。しかしながら、このLSI電源等価回路は一般的に公開されておらず、誰でも容易に入手できるものではなかった。

本発明は、LSI電源等価回路がLSIメーカーから入手できない場合であっても、LSI電源回路とプリント基板電源回路とを統合した電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンス解析を簡易な等価回路を作製して行なうことにより、LSIへの安定した電源供給、およびLSIからの電源ノイズが抑制されたプリント基板、およびその設計手法を提供しようとするものである。

前記課題を解決するために、本発明では次の手段で実現する。

１）LSIの電源等価回路を作成するため、当該LSIが搭載された実製品を用意する。

２）プリント基板電源回路に実装されたコンデンサおよびコイルを全て取り外し、またはLSI搭載部位直下のコンデンサを取り外し、コンデンサの実装部位にプロービングして、LSI電源回路のインピーダンスを測定する。測定にはベクトル・ネットワークアナライザを使用し、前記ベクトル・ネットワークアナライザの測定ポートに同軸ケーブルを接続し、同軸ケーブルの先端にプリント基板にコンタクト可能な同軸プローブ（例えば、（株）ヨコオ製のCPHF-C）を接続する。プローブ先端を実製品のコンデンサ実装用パッドにコンタクトし、反射特性、すなわちインプット・インピーダンス（Z11）を測定する。測定周波数範囲は300kHz〜1GHzとし、サンプリング数は1601ポイントとした。また、プローブを一定圧力でコンタクトするため、プロービング用アームスタンド（例えば、Agilent Technologies社製 N2785A）を使用した。プロービングする位置はできるだけLSIに近い場所が望ましい。

３）測定されたLSI電源等価回路のインピーダンス曲線からチップのキャパシタンスとパッケージのインダクタンスを以下の数式１および数式２により計算する。

４）測定されたインピーダンスには、LSI電源回路以外にプリント基板電源回路も一部含まれるため、市販の平面電磁界解析ツール、例えばAnsys社製SIwaveや回路シミュレータ、例えばMEL社製Snap Proを使用することにより、プリント基板電源回路のインピーダンスを解析し、前記測定されたインピーダンスからプリント基板電源回路のインピーダンスを差し引き、LSI電源等価回路を作成する。

プリント基板電源等価回路は前記の平面電磁界解析ツールにより、抽出することが可能であり、プリント基板の設計途中で作成することが可能である。

５）得られたLSI電源等価回路とプリント基板電源等価回路を前記の回路シミュレータで統合して電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンスを解析する。６）結果として、LSI電源等価回路とプリント基板電源等価回路による反共振（高インピーダンス点）が発生するため、LSIの動作周波数が前記反共振の周波数と一致しないように、最適なコンデンサの選択、配置および電源供給配線設計を行なう。

本発明によれば、LSI電源等価回路が入手できない場合であっても、電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンス解析を実施することで、インピーダンスが制御され、LSIへの安定した電源供給が可能となり、しかもLSIからのノイズが抑制されたプリント基板となる。

LSI電源等価回路作成のための測定システム（１） FPGA搭載ボードのインピーダンス測定結果測定系の等価回路 LSI実装部位インピーダンス解析用の等価回路 LSI実装部位インピーダンス解析結果 FPGA搭載ボードのインピーダンス測定結果と解析結果の比較 LSI電源等価回路作成のための測定システム（２） CPU搭載ボードのインピーダンス測定結果 CPU搭載ボードのインピーダンス測定結果と解析結果の比較電源供給系のインピーダンス解析回路 CPU搭載ボードにおけるチップ内Die端子からみた電源供給系のインピーダンス解析結果クロックジッタスペクトラム測定結果

LSI電源等価回路の作製
LSI電源等価回路とプリント基板電源等価回路とを統合し、電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンス解析を行なうためのLSI電源等価回路を作製するものであって、LSIは汎用BGAパッケージのFPGA(Field-Programmable GateArray)とCPU（Central Processing Unit）のコア電源を対象とした。

LSI電源等価回路作製１
図１に示すように、前記LSIが搭載された実製品を用意し、プリント基板電源回路に実装されたコンデンサを取り外し、コンデンサ実装部位からプロービングし、ベクトル・ネットワークアナライザE5071A (Agilent Technologies社製)にてインピーダンス測定を行なった。

FPGA搭載ボードの電源インピーダンス測定より、図２に示すような35MHz周辺に自己共振をもつインピーダンス曲線を取得した。35MHz未満では、周波数が高くなるとインピーダンスは低下する傾向が確認され、すなわち、容量性（キャパシタンス性）の特性を示し、一方、35ＭHz以上では、周波数が高くなるとインピーダンスは上昇する傾向が確認され、すなわち、誘導性（インダクタンス性）の特性を示すことが確認された。

この結果から、図３に示すように測定系の等価回路を推測する。

ここで、図２に示すインピーダンス曲線の容量成分は図３に示すチップのキャパシタンスとなり、誘導成分はLSI実装部位のプリント基板とパッケージのインダクタンスとなる。パッケージのインダクタンスを求めるために、図４に示すような等価回路にてLSI実装部位のプリント基板のインダクタンスを求める。これは前記平面電磁界シミュレータ等を活用することが有効である。

次いで、図５に示すようにLSI実装部位のプリント基板のインピーダンス（誘導リアクタンス：X_L）を計算し、図２に示す測定系のインピーダンスからLSI実装部位のプリント基板のインピーダンスを差し引くことで、パッケージのインダクタンスを計算する。ここでは、LSI電源回路の抵抗成分を含め、前記回路シミュレータを活用し、最適化を行なう。

図６に示すように、実測結果とシミュレーション結果は近い結果となり、以上の手順により、FPGAのチップのキャパシタンスは9Ω@1MHzから18nF、パッケージのインダクタンスは4Ω@500MHzから0.1nH、パッケージの抵抗は5mΩと推測できる。

LSI電源等価回路作成２
LSI電源回路のインピーダンス測定の際、全てのコンデンサを取り外すことが困難な場合がある。その場合、図7に示すように、LSI搭載部位直下のコンデンサを取り外した状態で測定を行なう。

CPU搭載ボードの電源インピーダンス測定より、図８に示すように、3MHz、30MHz、470MHzに自己共振をもつインピーダンス曲線を取得した。3MHzの自己共振は基板上に実装された中容量のコンデンサの影響であり、470MHzの自己共振はプリント基板の電源供給配線の寄生インダクタンスと寄生キャパシタンスの影響である。すなわち、LSI電源回路に起因した自己共振は30MHzである。この場合、容量リアクタンスからチップのキャパシタンスを予測することは困難であり、誘導リアクタンスから前記手順を用いてパッケージのインダクタンスを予測し、以下の数式３により共振周波数とインダクタンスからキャパシタンスを計算する。

LSI電源回路の抵抗成分を含め、前記回路シミュレータを活用して最適化を行ない、図９に示すようにシミュレーション結果を実測結果にフィッティングさせる。以上の手順により、CPUのチップのキャパシタンスは0.45Ω@100MHzと共振周波数（30MHz）の結果から40nF、パッケージのインダクタンスは0.1nH、パッケージの抵抗は3mΩと推測できる。

電源供給系全体のインピーダンス解析
前記CPUの電源等価回路を用いた解析例を示す。図１０に示すシミュレーション回路にて、CPUチップ内のDie端子からみたインピーダンスを解析した。プリント基板電源等価回路は平面電磁界解析（Ansys社SIWave）より抽出した。

プリント基板上のコンデンサ搭載条件は、チップのキャパシタンスと小容量のバイパスコンデンサ（0.1μFなど）の反共振が問題となるため、表１に示す0.1μFの有無で２条件とした。

電源供給系のインピーダンス解析より、図１１に示すように、チップのキャパシタンスとプリント基板のコンデンサとの反共振が条件1では35MHzに見られ、条件2では18MHzに見られる。この反共振周波数とCPU動作に伴う電流の周波数成分とが一致すると、電源電圧が不安定となり、さらにノイズが発生する。また、電源電圧が不安定になると、動作の不安定を招く。

この影響は、例えばクロックジッタの増加となり、クロックジッタとはクロックの周期的な揺らぎであり、電源電圧の不安定がジッタ発生要因の１つとなる。図１２に示すようにクロックジッタのスペクトラムから、条件1では前記反共振周波数でジッタが発生していることが分かる。一方、条件2では前記反共振周波数でジッタは発生しておらず、前記電流の周波数成分と一致していない。

本発明のプリント基板電源回路の設計手法は、電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンスを解析し、所望の周波数帯域におけるインピーダンスを低減することにより、LSI電源等価回路が入手できない場合であっても、実製品からモデル化することで、得られるプリント基板は安定した電源供給と電源ノイズを低減されたプリント基板となる。

１：プリント基板、２：パッケージ、３：チップ、：４電源、５：グラウンド、６：ベクトル・ネットワークアナライザ、７：チップの等価回路、８：パッケージの等価回路、９：LSI実装部位の等価回路、１０：プリント基板の電源ネットワーク、１１：プリント基板のグラウンドネットワーク、１２：中容量コンデンサ、１３：大容量コンデンサ、１４：チョークコイル、１５：電源IC、１６：LSI

Claims

プリント基板の電源供給配線およびそれに接続するコンデンサが最適に設計されたプリント基板であって、半導体集積回路の電源等価回路とプリント基板の電源等価回路による反共振（高インピーダンス点）が半導体集積回路の動作周波数と一致しないように制御されていることを特徴とするプリント基板。
前記半導体集積回路の電源等価回路が、半導体集積回路の電源等価回路とプリント基板電源等価回路とを統合し、電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンス解析を行なって作製されたものであることを特徴とする請求項１記載のプリント基板。
前記半導体集積回路の電源等価回路の作製が、実製品を測定することにより作製されたものであることを特徴とする請求項２記載のプリント基板。
プリント基板の電源供給配線およびそれに接続するコンデンサを最適とするプリント基板の設計手法であって、半導体集積回路の電源等価回路とプリント基板の電源等価回路による反共振（高インピーダンス点）が半導体集積回路の動作周波数と一致しないように制御することを特徴とするプリント基板の設計手法。
前記半導体集積回路の電源等価回路が、半導体集積回路の電源等価回路とプリント基板電源等価回路とを統合し、電源供給系全体（チップ＋パッケージ＋ボード）のインピーダンス解析を行なって作製するものであることを特徴とする請求項４記載のプリント基板の設計手法。
前記半導体集積回路の電源等価回路の作製が、実製品を測定することにより作製するものであることを特徴とする請求項５記載のプリント基板の設計手法。