JP2013153102A - 半導体パッケージ基板及びその製造方法 - Google Patents

Abstract

【課題】コア層のない多層プリント基板に半導体装置（チップ）をはんだバンプでフリップチップ実装方式にて接続する際、はんだ凝固温度から常温に戻る冷却工程で生じる線膨張係数（熱収縮率）の相違に伴って発生する反り，うねり，接合不良などの弊害を解消する。
【解決手段】熱収縮に起因する弊害の大きい半導体装置（チップ）の搭載・接続部における最外層での局所的・領域的な弾性率（あるいは、線膨張係数）の設計・制御により、半導体装置（チップ）直下にあたる最外層の弾性率（あるいは、線膨張係数）が低下した構成の多層プリント基板を採用する。
【選択図】なし

Description

本発明は半導体パッケージ基板に関し、特に半導体装置（チップ）をフリップチップ実装方式で実装した半導体パッケージ基板およびその製造方法に関するものである。

従来、熱膨張係数の違いにより、製造工程での加熱放熱を繰り返すことによって半導体装置にクラックが発生したり、半導体装置と多層プリント基板とのはんだ接続ができなかったり、接続はできていても面内のはんだの形状がばらばらだったりして、はんだの接続信頼性が低下するなどの問題があった。この対策として、半導体装置と多層プリント基板の電極とを接続する実装方法の信頼性を向上させるため、特許文献１に示すものがあった。

特許文献１に示す実装方法は、多層プリント基板のｚ軸に対して矩形の一辺が半導体装置の矩形の一辺に対し４５度の角度になるよう設置し、フレキシブルな多層プリント基板，アンダーフィル，半導体装置の接続における応力の集中を低減することを特徴としている。

特開２００４−５６１２７号

近年、多層プリント基板などを含んで構成される半導体パッケージ基板において、更なる高密度実装への対応、また、動作周波数の高速化への要望が高くなっており、ガラス繊維等で機械的強度を上げたガラス・エポキシ樹脂層からなるリジッドなコア層を使用せず、層間接続長を短くして、高い周波数に対応させたものが開発されてきている。
リジットなコア層を有する半導体パッケージ基板では、コア層に電源，グラウンド層を設計することが常識的に行われてきたが、リジットなコア層のない多層プリント基板では、電源，グラウンド層と信号線層との区別を付ける必要がなくなり、多層配線層の層数を減らすことが可能になり、またビルドアップ層に比べ配線ピッチを広く取らないといけないコア層の配線ピッチ制限をクリアできるため、最短配線設計が可能となり高周波対応が可能になった。

しかし、リジットなコア層のない多層プリント基板では、厚みのあるガラスクロスを含むコア層が設けられていないため、構成部材の線膨張係数が高く（１６ｐｐｍ／℃以上）、剛性が弱く、変形しやすい特性を持っている。

このようなコア層を使用しない多層プリント基板を用いた半導体パッケージ基板は、根本的に内包する内部応力を押さえ込むリジットなコア層がないため、特許文献１のように、多層プリント基板に対して半導体装置を４５度の角度となるような配置（半導体装置が菱形にみえるような配置）に変更する工夫だけでは、反りやうねりを押さえ込むことができない。

このように半導体パッケージ基板に内包する内部応力により、反りやうねりが発生し、半導体装置と多層プリント基板との間隔を均一にできず、面内ではんだの形状が異なることによる抵抗値の変動や、さらに酷くなるとはんだ接続できないオープン不良が起きる可能性があった。また最悪なケースでは、半導体パッケージ基板に内包する内部応力により、半導体装置にクラックが発生することもあった。
本発明は、上記問題点に鑑みなされたものであり、はんだ接合工程での不良を低減できる半導体パッケージ基板及びその製造方法を提供することを目的とするものである。

半導体装置（チップ）とコア層のない多層プリント基板との間での線膨張係数の相違に起因する上記の各種弊害を解消するため、多層プリント基板を構成する外層樹脂を、強制的に半導体装置（チップ）と同一の伸び縮みの挙動をさせる様に機能させることが有効な対策と考えた。
両者の界面（チップと樹脂の境界面）には、樹脂を強制的に伸び縮みさせるだけの界面応力が生じることになるため、多層プリント基板の外層を構成する樹脂のうち、半導体装置（チップ）を搭載〜接続する箇所での弾性率を局所的に選定・制御する手法と構成を鋭意検討した。

上記課題を解決する上で、本発明による半導体パッケージ基板は、少なくとも１つの半導体装置（チップ）が多層プリント基板とはんだバンプでフリップチップ実装方式にて接続されている構成であり、多層プリント基板は、熱収縮に起因する弊害の大きい半導体装置（チップ）の搭載・接続部における最外層での局所的・領域的な弾性率（あるいは、線膨張係数）の設計・制御により、半導体装置（チップ）直下にあたる最外層の弾性率（あるいは、線膨張係数）が低下した構成であることを特徴とする。

本発明によれば、半導体パッケージ基板の製造において、半導体装置と多層プリント基板との接続工程で多発する面内でのはんだ形状異常や、はんだ未接続、更に半導体装置自体のクラックを防止することができる。

多層プリント基板の加熱〜冷却時の反り変化を示す説明図。 半導体装置の実装時に、半導体パッケージ基板の反りに伴い、はんだバンプの接合状態に影響を及ぼすイメージを示す説明図。 図２におけるはんだバンプ未接合部の断面写真。 図２におけるはんだバンプ接合部の断面写真。

一般的に、半導体パッケージの実装工程ではリフロー炉による表面実装が使用され、本発明の半導体装置と多層プリント基板とをはんだ接続する工程は、リフロープロファイルで温度設定する。
半導体装置と多層プリント基板の端子接続にそれぞれ配置されたはんだを溶融温度まで昇温し溶融させるが、この時点では、線膨張率の異なる半導体装置と多層プリント基板は、自由に伸びている。次に凝固点温度まで温度が下がってくると溶融していたはんだバンプが固まり始め、線膨張係数のより高い多層プリント基板の方が大きく収縮し、多層プリント基板側を内に（凹となるように）反りを生じる。（図２参照）

図１は、半導体装置の実装工程における加熱ピーク(２６０℃)から常温(２５℃)まで戻る時の多層プリント基板の反りの変化を測定した説明図であり、４０ｍｍ□の多層プリント基板に、２５ｍｍ□の半導体装置を実装した時の測定データによる説明図である。
はんだ凝固温度から常温に戻る冷却工程で、多層プリント基板と半導体装置との熱膨張差（熱収縮率差）に依存する内部応力により、中心部（実装部）では同図の下方に沈み、周辺部（四隅）では同図の上方に撓んで変形する様子が確認される。
尚、図１では２５ｍｍ□の半導体装置実装エリアを測定しており、半導体装置は同図の下面側に実装されている。

図３は、はんだバンプの接合状態に影響の出た図２の状態における半導体装置のコーナー部分で、はんだバンプの接合が解除された箇所の断面写真である。

図４は、半導体装置のセンター部分で、はんだバンプの接合が良好な箇所の断面写真である。

多層プリント基板の外層を構成する樹脂のうち、半導体装置（チップ）を搭載〜接続する箇所での弾性率を局所的に選定・制御するにあたり、弾性率は２．５ＧＰａから１３ＧＰａのものが用いられるが、実装性の問題で少なくとも４．０ＧＰａ以上の弾性率を有するものが好ましい。

本発明による半導体パッケージ基板では、多層プリント基板を構成する絶縁樹脂層に光硬化型の感光性絶縁樹脂を用い、特に半導体装置（チップ）の直下に当たる部分の露光量を減らすことにより、その部分の弾性率を部分的に低減させた構成であることを特徴とする。
露光量の制御にあたっては、ペースト状の感光性絶縁樹脂を塗布後、加熱仮硬化させB-ステージ化させたものを所望するフォトマスクを使用して露光する。
ここで使用するフォトマスクのパターンについて言及すると、露光量を調整するため、半導体装置に当たる部分は所定のピッチでφ0.2μｍのドットをメッシュ状に配置したパターンで作成し、その他の絶縁樹脂が不要な部分は完全に不透明なパターンを形成する。
フォトマスクのメッシュドット部分で露光された感光性絶縁樹脂は、光架橋が未完全のため、弾性率を低くすることができる。

本発明の半導体パッケージ基板においては、感光性絶縁樹脂は、少なくとも半導体装置側の最外層に使用する必要があるが、その内層側にも適用しても問題ない。

また、多層プリント基板の外層を構成する樹脂材料を選定・制御して、半導体装置（チップ）と接触する最外層の樹脂層の線膨張係数を半導体装置（チップ）に近づける層構成とすることによっても、同様の作用効果が得られる。
本発明による半導体パッケージ基板は、少なくとも１つの半導体装置を備え、多層プリント基板とはんだバンプでフリップチップ実装方式にて接続されている構成であり、多層プリント基板の半導体装置面側から、順次段階的に線膨張係数が大きくなっている層構成であることを特徴とする。

ここで線膨張係数は10ｐｐｍから50ｐｐｍのものが用いられるが、シリコンからなる半導体装置は、約３ｐｐｍ／℃の線膨張係数を有し、多層プリント基板と線膨張係数に差がありすぎるとまた問題となるため、少なくとも40ppm以下の線膨張係数を有するものが好ましい。

線膨張係数の制御にあたっては、ペースト状の感光性絶縁樹脂を塗布後、加熱仮硬化させＢステージ化させたものを所望するフォトマスクを使用して露光する。
ここで使用するフォトマスクのパターンについて言及すると、露光量を調整するため、半導体装置に当たる部分は所定のピッチでφ０．２μｍのドットをメッシュ状に配置したパターンで作成し、その他の絶縁樹脂が不要な部分は完全に不透明なパターンを形成する。
フォトマスクのドットメッシュ部分で露光された感光性絶縁樹脂は、光架橋が未完全のため、線膨張係数を低くすることができる。

本発明の半導体パッケージ基板において、感光性絶縁樹脂は、少なくとも半導体装置側の最外層に使用する必要があるが、その内層側にも適用しても問題ない。

主たる熱硬化性樹脂として、架橋成分に複数のエポキシ基を有するエポキシ樹脂、フェノール性水酸基を有するフェノール樹脂、複数のシアネート基を有するシアネート樹脂、複数のアクリレート基又はメタクリレート基を有するアクリレート樹脂及びエポキシアクリレート樹脂等が挙げられる。
架橋助剤としては、分子量１０００以下の化合物であり、一分子の中に複数の架橋基を含む多官能性の化合物であれば本検討に挙げる効果を得ることが可能となる。

以下、本発明の実施例について説明する。
まず、最外層の感光性絶縁樹脂材料として、ビスフェノールＡ型エポキシアクリレート（リポキシＶＲ−９０；昭和高分子社製）５２重量部と無水フタル酸１５重量部をプロピレングリコールモノメチルエーテルアセテート溶媒中で１１０℃、３０分撹拌してアルカリ現像型感光性絶縁樹脂ワニス原料を調製した。

更に、前記アルカリ現像型感光性絶縁樹脂ワニス原料を５０重量部（固形分）、脂環式エポキシ類化合物（ＥＨＰＥ３１５０；ダイセル化学社製）１７重量部、光硬化型エポキシ樹脂（サイクロマーＭ１００；ダイセル化学社製）３０重量部、光開始剤（ＬｕｃｉｒｉｎＴＰＯ；ＢＡＳＦ社製）３重量部に、プロピレングリコールモノメチルエーテルアセテート溶剤を加えて連続式横型サンドミルにて約３時間分散させて、アルカリ現像型感光性絶縁樹脂ワニスを調液した。

次に、２０μｍ厚のＰＥＴフィルム上に、前記アルカリ現像型感光性絶縁樹脂ワニスをスリットコーターにて塗布し、９０℃、２０分乾燥して、約２５μｍ厚のＢステージ（半硬化）状の感光性絶縁樹脂を形成した。

内層の絶縁樹脂層には、一般的に用いられている味の素ファインテクノ製ＧＸシリーズを使用し、最外層の銅パッドパターンを形成した多層プリント基板を準備し、その表面にＢステージ状の感光性絶縁樹脂をラミネートした。

次に、半導体装置に当たるエリアがφ０．２μｍドットで、デルタ配置ピッチが０．５μｍのドットメッシュ（開口率８５．５%）が形成されたフォトマスクを用意し、半導体装置（チップ）の直下に当たる部分に対する露光量が選択的に減少するように、超高圧水銀灯により５００ｍＪ／ｃｍ²でコンタクト露光した。

次に、カバーフィルムを剥がした後、感光性絶縁樹脂層を約１％炭酸ソーダ水溶液にて現像、水洗し、半導体装置の直下エリアで局所的に光架橋が完全でない領域を持つ感光性絶縁樹脂層を最外層に持つ多層プリント基板を得た。

次に、この多層プリント基板の半導体装置を実装する面に、Ｎｉ／Ａｕを電解めっきし、はんだ印刷ではんだを形成する。

次に、この多層プリント基板にフラックスを塗布し、半導体装置を搭載後、260℃maxのリフロー炉ではんだ接続を行う。最後にフラックス洗浄して半導体パッケージ基板が完成する。

本発明の半導体パッケージ基板は、半導体装置と多層プリント基板とを接続するリフロー工程で、接続不良を無くすことができ、信頼性の高い半導体パッケージ基板を市場に提供することができる。

１１・・・はんだバンプ接合が解除された部分（図３に該当）
１２・・・はんだバンプ接合が維持された部分 (図４に該当)

Claims (3)

1. 少なくとも１つの半導体装置が多層プリント基板とはんだバンプでフリップチップ実装方式にて接続されている構成であり、多層プリント基板は、半導体装置側の最外面の絶縁樹脂層として、光硬化型の感光性絶縁樹脂が用いられ、半導体装置がはんだバンプでフリップチップ実装方式にて接続される箇所の感光性絶縁樹脂部分には露光量の制御により、局所的に弾性率の低下した絶縁樹脂部を有することを特徴とする半導体パッケージ基板。
2. 少なくとも１つの半導体装置が多層プリント基板とはんだバンプでフリップチップ実装方式にて接続されている構成であり、多層プリント基板は、半導体装置側の最外面の絶縁樹脂層として、光硬化型の感光性絶縁樹脂が用いられ、半導体装置がはんだバンプでフリップチップ実装方式にて接続される箇所の感光性絶縁樹脂部分には露光量の制御により、局所的に線膨張係数の低下した絶縁樹脂部を有することを特徴とする半導体パッケージ基板。
3. 半導体装置がはんだバンプでフリップチップ実装方式にて接続される多層プリント基板の半導体装置側の最外層が感光性絶縁樹脂で構成される多層プリント基板の製造にあたり、
   Ｂステージ（半硬化）状の感光性絶縁樹脂層を有する感光性絶縁樹脂フィルムに対して、半導体装置の搭載エリアにあたる箇所への露光量を、前記エリア外と相対的に低減させることにより、光架橋が完全でない領域を選択的に形成する工程を具備することを特徴とする半導体パッケージ基板の製造方法。